JP2007056336A - 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体 - Google Patents

基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体 Download PDF

Info

Publication number
JP2007056336A
JP2007056336A JP2005244792A JP2005244792A JP2007056336A JP 2007056336 A JP2007056336 A JP 2007056336A JP 2005244792 A JP2005244792 A JP 2005244792A JP 2005244792 A JP2005244792 A JP 2005244792A JP 2007056336 A JP2007056336 A JP 2007056336A
Authority
JP
Japan
Prior art keywords
substrate
processing
chamber
processed
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005244792A
Other languages
English (en)
Inventor
Hidetada Kanamaru
秀忠 金丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005244792A priority Critical patent/JP2007056336A/ja
Priority to PCT/JP2006/314837 priority patent/WO2007023639A1/ja
Publication of JP2007056336A publication Critical patent/JP2007056336A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 自然酸化膜を含む付着物を確実に除去し，次の成膜処理によって被処理基板に形成される膜の密着性をより向上させる。
【解決手段】 基板処理装置１００は，処理室１０４Ａ〜１０４Ｄに共通に連結され，各処理室に対してウエハの搬出入を行う共通搬送室１０２を備える。各処理室１０４Ａ〜１０Ｄはそれぞれ，ウエハ上の自然酸化膜を含む付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室（ＣＯＲ処理室），ウエハ上に形成された付着物の生成物を熱処理により除去するための生成物除去処理室（ＰＨＴ処理室），ウエハにＴｉ膜を成膜するＴｉ膜成膜処理室，Ｔｉ膜上にＴｉＮ膜を成膜するＴｉＮ膜成膜処理室として構成した。
【選択図】 図２

Description

本発明は，半導体ウエハなどの被処理基板に所定の処理を施す基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体に関する。
一般に，半導体デバイスの製造工程においては，半導体ウエハ（以下，単に「ウエハ」とも称する。）に対して各種の薄膜の成膜処理，酸化拡散処理，アニール処理，エッチング処理等が順次繰り返して施される。例えば薄膜に関しても，半導体ウエハ上に多層に形成される場合がある。このような各種処理を行う基板処理装置として，例えば連続して処理を行うことができる複数の処理室を１つの搬送室に共通に連結してなる，いわゆるクラスタ型の基板処理装置がある（例えば特許文献１参照）。この基板処理装置では，ウエハを各処理室間にいわば渡り歩くようにして搬送しつつ，その都度必要な処理を各処理室にて連続的に且つ効率的に行うようになっている。
ところで，ウエハ上には，パーティクル，金属，有機物，吸着分子等の表面被膜等のコンタミネーション，自然酸化膜（Silicon Native Oxide）などが付着するので，成膜処理などを実行する前に，このような自然酸化膜などの付着物を除去することが必要となる。
このため，従来は，例えば基板処理装置外でウエハを希フッ酸（ＤＨＦ）を利用したウエット洗浄によって自然酸化膜を除去した上で，洗浄されたウエハを基板処理装置内に取込んで成膜処理を実行するようにしていた。
特開２００４−１１９６３５号公報 特開２００２−１６６２３７号公報 特開平０４−３３６４２６号公報
しかしながら，基板処理装置外でウエハ上の自然酸化膜を除去したとしても，成膜処理などを施すためにウエハを基板処理装置内に取込むときにウエハ表面が大気に露出されるので，ウエハ表面には新たに自然酸化膜が発生する虞がある。こうして発生した自然酸化膜の膜厚によっては，その後に形成される半導体デバイスの特性に大きく影響する。例えばウエハ表面に膜厚０．５ｎｍ以上の自然酸化膜が新たに形成されると，例えば膜厚６５ｎｍ以下のゲート絶縁膜を形成する場合に大きな問題となる。
また，上記ウエット洗浄によればウエハ表面の自然酸化膜は除去されるものの，ウエハ表面に新たにウォータマーク（例えばウエハの搬送又は乾燥中に水滴を介して局所的に形成されたシリコン酸化膜（ＳiＯ２）など）が発生する虞がある。すなわち，ＤＨＦ洗浄液によりウエハ表面の自然酸化膜が除去されるので下地シリコンが露出してウエハ表面は疎水性となり，ウエハをＤＨＦ洗浄液から引き上げたときに表面に水滴が残留する。この水滴はスピン乾燥後にウォータマークとなり得る。このようなウォータマークは，洗浄処理後に実行される成膜処理などにおいて阻害要素となって半導体デバイスの特性を劣化させる虞がある。
この点，ウォータマークや自然酸化膜の発生を抑えるために，ウエット洗浄後の乾燥工程にイソプロピルアルコール（ＩＰＡ）を用いる方法もある（例えば特許文献２参照）。ところが，ＩＰＡ乾燥後のウエハ表面にはＩＰＡ分子（炭素等の有機物）が残留する場合がある。このＩＰＡ分子は例えばゲート酸化膜特性に悪影響を与える虞がある。（K. MOTAI, T. Itoga, and T. Irie, Extended Abstruct of 1997,International Conference on SolidState Devices and Materials, Hamamatsu, pp.24-25(1997)参照）。
そこで，近年では，上記ウエット洗浄方法によらずに，プラズマを用いたドライ洗浄方法によってウエハ上の自然酸化膜を除去するものも知られている。このドライ洗浄方法としては，例えば水素ガスとアルゴンガスを用いて誘導結合プラズマを形成することにより，ウエハ上の自然酸化膜を除去するものがある（例えば特許文献３参照）。このようなドライ洗浄方法によれば，ウエット洗浄方法による洗浄液などの水成分を用いないので，ウォータマークが発生することなく，自然酸化膜を除去することができる。
しかしながら，ドライ洗浄方法をプラズマ処理によって行うと，ウエハにプラズマ起因のチャージアップダメージを負わせてしまう虞がある。このようなダメージを残したままウエハ上に半導体デバイスを生成すると，例えばゲート絶縁膜の破壊などが起って，半導体デバイスの特性が劣化するなどの問題がある。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，水成分を用いず且つプラズマを用いずに基板上の自然酸化膜を含む付着物を除去し，その後に基板を大気に露出することなく，成膜処理などを連続して実行することができる基板処理装置等を提供することにある。
上記課題を解決するために，本発明のある観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結され，前記各処理室に対して前記被処理基板の搬出入を行う共通搬送室とを備える基板処理装置であって，前記複数の処理室は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含むことを特徴とする基板処理装置が提供される。
この場合，上記付着物除去処理室は，例えば前記被処理基板上の前記付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板上に形成された前記付着物の生成物を熱処理により除去するための生成物除去処理室との２つの処理室により構成される。また，上記成膜処理室は，例えば前記被処理基板に第１膜を成膜する第１膜成膜処理室と，前記第１膜上に第２膜を成膜する第２膜成膜処理室との２つの処理室により構成される。
このような本発明によれば，自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するので，ウエット洗浄のような水成分を用いないため，被処理基板上にウォータマークなどが発生することを防止することができる。また，プラズマを用いないため，被処理基板にプラズマ起因のチャージアップダメージを負わせることを防止することができる。また，基板処理装置内で付着物除去処理の後に成膜処理を連続して実行することができるので，成膜処理前に被処理基板上に自然酸化膜が新たに形成されることを防止することができる。このように，自然酸化膜を含む付着物を確実に除去することができるので，次の成膜処理によって被処理基板に形成される膜の密着性をより向上させることができ，強度もより向上させることができる。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える複数の真空処理装置をパス部を介してそれぞれ連結してなる基板処理装置であって，前記複数の処理室は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含むことを特徴とする基板処理装置が提供される。
この場合，付着物除去処理室は，例えば前記被処理基板上の前記付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板上に形成された前記付着物の生成物を熱処理により除去するための生成物除去処理室との２つの処理室により構成される。また，上記成膜処理室は，例えば前記被処理基板に第１膜を成膜する第１膜成膜処理室と，前記第１膜上に第２膜を成膜する第２膜成膜処理室との２つの処理室により構成される。
このような本発明によっても，自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するので，ウォータマークなどが発生せず，チャージアップダメージもなく，さらに自然酸化膜が新たに形成されることもない。このように，自然酸化膜を含む付着物を確実に除去することができるので，次の成膜処理によって被処理基板に形成される膜の密着性をより向上させることができ，強度もより向上させることができる。
なお，上記成膜処理室は，前記被処理基板に第１膜を成膜する第１膜成膜処理室と，前記第１膜上に第２膜を成膜する第２膜成膜処理室とから構成される２つの処理室の組を複数含むようにしてもよい。これにより，例えば複数組の成膜処理装置で並列して成膜処理を実行することができるので，装置全体のスループットを大幅に向上させることができる。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える複数の真空処理装置をパス部を介してそれぞれ連結してなる基板処理装置であって，前記複数の真空処理装置を，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室を備える真空処理装置と，前記被処理基板上に成膜処理を施すための成膜処理室を備える真空処理装置に分けたことを特徴とする基板処理装置が提供される。これによれば，このように真空処理装置を処理の種類によって分けることによって，例えば真空処理装置ごとにクリーニングを行うことができるので効率がよい。
また，上記付着物除去処理室で処理される被処理基板は，例えばコンタクトホール又はビアホールが形成された被処理基板であり，前記成膜処理室は，例えば前記被処理基板に形成されたコンタクトホール又はビアホールの内側に第１バリア層を成膜する第１バリア層成膜処理室と，前記第１バリア層の上側に第２バリア層を成膜する第２バリア層成膜処理室とにより構成される。これによれば，被処理基板に形成されたコンタクトホール又はビアホールに付着した自然酸化膜などの付着物を確実に除去した上で，第１バリア層，第２バリア層を成膜することができるので，これらの密着性をより向上させることができ，強度もより向上させることができる。
また，上記付着物除去処理室で処理される被処理基板は，例えばシリコン基板であり，前記成膜処理室は，前記被処理基板上に酸素ラジカルによってベース酸化膜層を成膜するベース酸化膜層成膜処理室と，前記ベース酸化膜層が形成された被処理基板に高誘電体ゲート酸化膜を成膜する高誘電体ゲート酸化膜成膜処理室とにより構成される。これによれば，シリコン基板に付着した自然酸化膜などの付着物を確実に除去した上で，ベース酸化膜層，高誘電体ゲート酸化膜を成膜することができるので，これらの密着性をより向上させることができ，強度もより向上させることができる。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える基板処理装置の基板搬送方法であって，前記基板処理装置の複数の処理室は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含み，処理前の前記被処理基板を前記搬送機構によって前記付着物除去処理室に搬入するステップと，前記付着物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から搬出するステップとを有することを特徴とする基板処理装置の基板搬送方法が提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える基板処理装置の基板搬送方法であって，前記基板処理装置の複数の処理室は，前記被処理基板上の前記付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板上に形成された前記付着物の生成物を熱処理により除去するための生成物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含み，処理前の前記被処理基板を前記搬送機構によって前記生成物生成処理室に搬入するステップと，前記生成物生成処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記生成物除去処理室に搬入するステップと，前記生成物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から搬出するステップと，を有することを特徴とする基板処理装置の基板搬送方法が提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える複数の真空処理装置をパス部を介してそれぞれ連結してなる基板処理装置の基板搬送方法であって，前記１つの真空処理装置に，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを設け，前記パス部に搬入された処理前の前記被処理基板を前記搬送機構によって前記付着物除去処理室に搬入するステップと，前記付着物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から前記パス部に搬出するステップとを有することを特徴とする基板処理装置の基板搬送方法が提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える第１真空処理装置及び第２真空処理装置をそれぞれパス部を介して連結してなる基板処理装置の基板搬送方法であって，前記基板処理装置は，前記処理前の被処理基板が搬入される側に第２真空処理装置を配設し，前記第２真空処理装置に前記パス部を介して第１真空処理装置を連結してなり，前記第２真空処理装置は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室を設けるとともに，前記第１真空処理装置は，前記被処理基板上に成膜処理を施すための成膜処理室を設け，処理前の前記被処理基板を前記第２真空処理装置の搬送機構によって前記付着物除去処理室に搬入するステップと，前記付着物除去処理室での処理が終了すると前記被処理基板を前記第２真空処理装置の搬送機構によって前記パス部へ搬出するステップと，前記パス部内の前記被処理基板を前記第１真空処理装置の搬送機構によって前記成膜処理室に搬入するステップと，前記成膜処理室での処理が終了すると前記被処理基板を前記第１真空処理装置の搬送機構によって前記第１真空処理装置の前記共通搬送室から前記パス部へ搬出するステップとを有することを特徴とする基板処理装置の基板搬送方法が提供される。
このような基板搬送方法によって本発明にかかる付着物除去処理（生成物生成処理，生成物除去処理）と成膜処理とを連続実行することができる。これにより，自然酸化膜を含む付着物を確実に除去することができるので，次の成膜処理によって被処理基板に形成される膜の密着性をより向上させることができ，強度もより向上させることができる。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える基板処理装置の基板搬送方法を実行するためのプログラムであって，前記基板処理装置の複数の処理室は，前記被処理基板上の前記付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板上に形成された前記付着物の生成物を熱処理により除去するための生成物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含み，コンピュータに，処理前の前記被処理基板を前記搬送機構によって前記生成物生成処理室に搬入するステップと，前記生成物生成処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記生成物除去処理室に搬入するステップと，前記生成物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から搬出するステップとを実行させるためのプログラムが提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える複数の真空処理装置をパス部を介してそれぞれ連結してなる基板処理装置の基板搬送方法を実行するためのプログラムであって，前記１つの真空処理装置に，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを設け，コンピュータに，前記パス部に搬入された処理前の前記被処理基板を前記搬送機構によって前記付着物除去処理室に搬入するステップと，前記付着物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から前記パス部に搬出するステップとを実行させるためのプログラムが提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える第１真空処理装置及び第２真空処理装置をそれぞれパス部を介して連結してなる基板処理装置の基板搬送方法を実行するプログラムであって，前記基板処理装置は，前記処理前の被処理基板が搬入される側に第２真空処理装置を配設し，前記第２真空処理装置に前記パス部を介して第１真空処理装置を連結してなり，前記第２真空処理装置は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室を設けるとともに，前記第１真空処理装置は，前記被処理基板上に成膜処理を施すための成膜処理室を設け，コンピュータに，処理前の前記被処理基板を前記第２真空処理装置の搬送機構によって前記付着物除去処理室に搬入するステップと，前記付着物除去処理室での処理が終了すると前記被処理基板を前記第２真空処理装置の搬送機構によって前記パス部へ搬出するステップと，前記パス部内の前記被処理基板を前記第１真空処理装置の搬送機構によって前記成膜処理室に搬入するステップと，前記成膜処理室での処理が終了すると前記被処理基板を前記第１真空処理装置の搬送機構によって前記第１真空処理装置の前記共通搬送室から前記パス部へ搬出するステップとを実行させるためのプログラムが提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える基板処理装置の基板搬送方法を実行するためのプログラムを記録した記録媒体であって，前記基板処理装置の複数の処理室は，前記被処理基板上の前記付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板上に形成された前記付着物の生成物を熱処理により除去するための生成物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含み，コンピュータに，処理前の前記被処理基板を前記搬送機構によって前記生成物生成処理室に搬入するステップと，前記生成物生成処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記生成物除去処理室に搬入するステップと，前記生成物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から搬出するステップとを実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える複数の真空処理装置をパス部を介してそれぞれ連結してなる基板処理装置の基板搬送方法を実行するためのプログラムを記録した記録媒体であって，前記１つの真空処理装置に，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを設け，コンピュータに，前記パス部に搬入された処理前の前記被処理基板を前記搬送機構によって前記付着物除去処理室に搬入するステップと，前記付着物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から前記パス部に搬出するステップとを実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
上記課題を解決するために，本発明の別の観点によれば，被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える第１真空処理装置及び第２真空処理装置をそれぞれパス部を介して連結してなる基板処理装置の基板搬送方法を実行するプログラムを記録した記録媒体であって，前記基板処理装置は，前記処理前の被処理基板が搬入される側に第２真空処理装置を配設し，前記第２真空処理装置に前記パス部を介して第１真空処理装置を連結してなり，前記第２真空処理装置は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室を設けるとともに，前記第１真空処理装置は，前記被処理基板上に成膜処理を施すための成膜処理室を設け，コンピュータに，処理前の前記被処理基板を前記第２真空処理装置の搬送機構によって前記付着物除去処理室に搬入するステップと，前記付着物除去処理室での処理が終了すると前記被処理基板を前記第２真空処理装置の搬送機構によって前記パス部へ搬出するステップと，前記パス部内の前記被処理基板を前記第１真空処理装置の搬送機構によって前記成膜処理室に搬入するステップと，前記成膜処理室での処理が終了すると前記被処理基板を前記第１真空処理装置の搬送機構によって前記第１真空処理装置の前記共通搬送室から前記パス部へ搬出するステップとを実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
このようなプログラム又は記録媒体に記録されたプログラムによれば，本発明にかかる付着物除去処理（生成物生成処理，生成物除去処理）と成膜処理とを連続実行することができる。これにより，自然酸化膜を含む付着物を確実に除去することができるので，次の成膜処理によって被処理基板に形成される膜の密着性をより向上させることができ，強度もより向上させることができる。
本発明によれば，自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去した上で，成膜処理を連続して実行するので，水成分を用いず且つプラズマを用いずに基板上の自然酸化膜を含む付着物を除去し，その後に基板を大気に露出することなく，成膜処理などを連続して実行することができる。このため，ウォータマークなどが発生せず，チャージアップダメージもなく，さらに自然酸化膜が新たに形成されることもなく，自然酸化膜を含む付着物を確実に除去することができる。従って，次の成膜処理によって被処理基板に形成される膜の密着性をより向上させることができ，強度もより向上させることができる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
（第１実施形態にかかる基板処理装置の構成例）
先ず，本発明の第１実施形態にかかる基板処理装置の構成例を図面を参照しながら説明する。図１は第１実施形態にかかる基板処理装置の１例を示す概略構成図である。図１に示すように，この基板処理装置１００は，略多角形状（例えば六角形状）に形成された１つ共通搬送室１０２と，真空引き可能に構成された複数（例えば４つ）の処理室１０４Ａ〜１０４Ｄとを備える真空処理装置を有する。
各処理室１０４Ａ〜１０４Ｄは共通搬送室１０２の周囲にそれぞれゲートバルブ１０６Ａ〜１０６Ｄを介して連結している。また，各処理室１０４Ａ〜１０４Ｄには被処理基板例えば半導体ウエハ（以下，単に「ウエハ」とも称する。）Ｗを載置する載置台１０５Ａ〜１０５Ｄが設けられている。各処理室１０４Ａ〜１０４Ｄはそれぞれ載置台１０５Ａ〜１０５Ｄに載置されたウエハＷに対して所定の処理を施し得るようになっている。
共通搬送室１０２には，真空引き可能に構成された２つのロードロック室１０８Ａ，１０８Ｂを介して略長方形状の搬入側搬送室１１０が連結されている。ロードロック室１０８Ａ，１０８Ｂと共通搬送室１０２及び搬入側搬送室１１０との連結部にはそれぞれゲートバルブ１０７Ａ，１０７Ｂが介在している。
上記搬入側搬送室１１０には，ウエハＷを複数枚収容できるカセットを載置する例えば３つの導入ポート１１２Ａ〜１１２Ｃ及びウエハＷを回転してこの偏心量を光学的に求めて位置合わせを行うオリエンタ１１４が連結されている。
搬入側搬送室１１０内には，ウエハＷを保持する２つのピック１１６Ａ，１１６Ｂを有して屈伸，旋回，昇降及び直線移動可能に構成された搬入側搬送機構１１６が設けられている。また，共通搬送室１０２内には，ウエハＷを保持する２つのピック１１８Ａ，１１８Ｂを有して屈伸及び旋回可能になされた搬送機構１１８が設けられている。基板処理装置１００には，制御部２００が接続されており，この制御部２００により基板処理装置１００の各部が制御されるようになっている。
なお，共通搬送室１０２と２つのロードロック室の内のいずれか一方，例えばロードロック室１０８Ａとの連結部の搬送口１０９ＡはウエハＷを共通搬送室１０２内へ専用に搬入する搬入口として用いられ，他方のロードロック室１０８Ｂとの連結部の搬送口１０９ＢはウエハＷを共通搬送室１０２から外へ専用に搬出する搬出口として用いられる。
（ウエハ処理の具体例）
本実施形態にかかる基板処理装置１００は，ウエハ上の付着物（例えばコンタミネーションや自然酸化膜など）をプラズマによらないガス成分との化学反応と熱処理によって除去する付着物除去処理と，この付着物除去処理が施されたウエハ上に所定の薄膜を形成する成膜処理とを連続して実行する。
（付着物除去処理）
先ず，成膜処理の前処理として実行する付着物除去処理について詳細に説明する。本実施形態では，水成分を用いず且つプラズマを用いない付着物除去処理を実行する。この付着物除去処理は，例えばウエハに付着した自然酸化膜を含む付着物とガス成分とを化学反応させて生成物を生成する生成物生成処理と，ウエハ上に生成された生成物を熱処理により除去する生成物除去処理との２段階の処理によって構成される。
生成物生成処理は例えばＣＯＲ（Chemical Oxide Removal）処理であり，生成物除去処理は例えばＰＨＴ（Post Heat Treatment）処理である。ＣＯＲ処理は，ウエハ上に付着した付着物例えば自然酸化膜などの酸化膜と例えばアンモニア（ＮＨ３）ガス及び弗化水素（ＨＦ）ガスなどのガス分子とを化学反応させて生成物（主に（ＮＨ４）２ＳｉＦ６）を生成する処理である。ＰＨＴ処理は，ＣＯＲ処理が施されたウエハを加熱して，ＣＯＲ処理の化学反応によってウエハ上に生成した生成物を気化（昇華）させてウエハから除去する処理である。
このように，ＣＯＲ処理及びＰＨＴ処理，特にＣＯＲ処理は水成分を用いず且つプラズマを用いずにウエハの自然酸化膜などの付着物を除去することができるため，プラズマレスエッチング処理及びドライクリーニング処理（乾燥洗浄処理）に相当する。
例えばＣＯＲ処理及びＰＨＴ処理においてアンモニアガス及び弗化水素ガスを反応ガスとして用いることにより，以下の化学反応を利用して自然酸化膜などの付着物を除去する。
［ＣＯＲ処理の化学反応式］
ＳｉＯ２＋４ＨＦ → ＳｉＦ４＋２Ｈ２Ｏ↑
ＳｉＦ４＋２ＮＨ３＋２ＨＦ → （ＮＨ４）２ＳｉＦ６
［ＰＨＴ処理の化学反応式］
（ＮＨ４）２ＳｉＦ６ → ＳｉＦ４↑＋２ＮＨ３↑＋２ＨＦ↑
上述した化学反応を利用したＣＯＲ処理及びＰＨＴ処理は，以下の特性を有する。なお，ＰＨＴ処理においては，Ｎ２及びＨ２も若干量発生する。
［ＣＯＲ処理及びＰＨＴ処理の特性］
（１）熱酸化膜の選択比（除去速度）が高い。具体的にはＣＯＲ処理及びＰＨＴ処理は，熱酸化膜の選択比が高い一方，ポリシリコンの選択比が低い。従って，熱酸化膜であるＳｉＯ２膜からなる絶縁膜の表層やＳｉＯ２膜と同様の特性を有する疑似ＳｉＯ２層又はシリコン表層の自然酸化膜及びウォータマークを効率よく除去することができる。
（２）表層や疑似ＳｉＯ２層が除去された絶縁膜の表面における自然酸化膜の成長速度が遅い。具体的にはウェットエッチングによって表面が露出したウエハの表面においては，厚さ３オングストロームの自然酸化膜の成長時間が略１０分であるのに対して，ＣＯＲ処理及びＰＨＴ処理によって表面が露出したウエハの表面においては，厚さ３オングストロームの自然酸化膜の成長時間は略２時間以上である。従って，ＣＯＲ処理及びＰＨＴ処理による洗浄工程では，ウォータマークが新たに発生することはなく，さらに洗浄工程後の時間経過による自然酸化膜の成長も抑制されるので，半導体デバイスの信頼性を向上させることができる。
（３）ドライ環境において反応が進行する。具体的にはＣＯＲ処理において水を反応に用いることはない。またＣＯＲ処理によって水分子が発生したとしても，ＣＯＲ処理は略真空状態で行われるため，水分子は気体状態で発生する。従って，水分子が液体状態でウエハに付着することはないので，ウエハの表面にウォータマーク等が発生することはない。またＰＨＴ処理は高温下で行われるため，ウエハの表面にウォータマーク等が発生することはなく，表面が露出したウエハの表面にＯＨ基が配されることもない。従って，ウエハの表面が不動態化（passivate）されて親水性になることがないので，ウエハの表面は吸湿することもないため，半導体デバイスの配線信頼性の低下を防止することができる。
（４）生成物（錯体）の生成量は所定時間が経過すると緩和する。具体的には所定時間が経過すると，それ以降はウォータマークをアンモニアガス及び弗化水素ガスの混合気体に暴露し続けても，生成物の生成量は増加しない。また生成物の生成量は，混合気体の圧力，体積流量比等の混合気体のパラメータによって決定される。従って，ウォータマークの除去量の制御を容易に行うことができる。
（５）パーティクルの発生が非常に少ない。具体的には例えば２０００枚のウエハにおける自然酸化膜の除去を実行しても，処理室内や処理室の内壁等にパーティクルの付着がほとんど観察されない。従って半導体デバイスにおいてパーティクルを介した配線の短絡等が発生することがなく，半導体デバイスの信頼性を向上させることができる。
（成膜処理）
次に，成膜処理について説明する。ここでは，成膜処理としてウエハに形成されたコンタクトホール又はビアホールの内側に例えば第１膜としてのＴｉ系膜及び第２膜としてのＴｉＮ系膜の２層構造のバリア層を成膜する成膜処理を実行する。このような成膜処理を実行する前に，上述したような水成分を用いず且つプラズマを用いない付着物除去処理を実行することにより，膜の密着性，強度を向上させることができる。また，本実施形態にかかる付着物除去処理ではプラズマを用いないため，ウエハの下地膜にプラズマ起因のチャージアップダメージを負わせることを防止することができるので，ダメージのない配線加工を行うことができ，また良好なコンタクト抵抗を有する膜を成膜することができる。
半導体デバイスの製造においては，最近の高密度化および高集積化の要請に対応して，回路構成を多層配線構造にする傾向にある。このため，下層の半導体デバイスと上層の配線層との接続部であるコンタクトホールや，上下の配線層同士の接続部であるビアホールなどの層間の電気的接続のための埋め込み技術が重要になっている。このようなコンタクトホールやビアホールの埋め込みには，一般的にＡｌ（アルミニウム）やＷ（タングステン），あるいはこれらを主体とする合金が用いられる。このような金属や合金と下層のシリコン（Ｓｉ）基板やポリシリコン（ｐｏｌｙ−Ｓｉ）層とのコンタクトを形成するために，これらの埋め込みに先立ってコンタクトホールやビアホールの内側にＴｉ系膜（例えばＴｉ膜）とＴｉＮ系膜（例えばＴｉＮ膜）を成膜することが行われている。
これらの膜の成膜には，デバイスの微細化および高集積化が進んでも電気抵抗が増加せず良質な膜を形成することができ，しかもステップカバレッジを良好にすることができるＣＶＤ（Chemical Vapor Deposition：化学気相成長）法が用いられている。そして，例えばＴｉＣｌ４を反応ガスとしてＣＶＤ法によりＴｉ膜を成膜することにより下地のシリコン基板と反応させてコンタクトホールの底のシリコン拡散層上に自己整合的にＴｉＳｉ２を選択成長させ，良好なオーミック抵抗を得ている。
このようなＣＶＤ−Ｔｉ膜を成膜する場合，反応ガスとしては上述したようにＴｉＣｌ４ガスが一般的に用いられ，還元ガスとしてＨ２ガス等が用いられる。このＴｉＣｌ４ガスの結合エネルギーはかなり高く，熱エネルギー単独では１２００℃程度の高温でなければ分解しないので，プラズマエネルギーを併用するプラズマＣＶＤ法によって，通常，プロセス温度６５０℃程度で成膜を行っている。
一方，このようなメタル成膜においては，良好なコンタクト抵抗を得るために，成膜処理に先立って，下地の上に形成された自然酸化膜を除去する処理が施される。このような自然酸化膜の除去は一般的に希弗酸により行われてきたが，水素ガスとアルゴンガスを用いて誘導結合プラズマを形成することにより，自然酸化膜を除去するものもある。
しかしながら，従来のプラズマＣＶＤ法でＴｉ膜を成膜すると，粒径が不均一なＴｉＳｉ２結晶が形成される傾向がある。すなわち，従来はＴｉＳｉ２膜の成膜に先立ってアルゴンプラズマを用いたドライ洗浄によって自然酸化膜除去を行っていたので，Ｓｉ拡散層表面がダメージを受けて不均一にアモルファス化しており，その状態でプラズマＣＶＤでＴｉ膜を成膜すると，形成されるＴｉＳｉ２結晶が一層不均一になってしまう。そして，このような不均一な状態のＴｉＳｉ２結晶は比較的疎に存在するため，比抵抗が高いとともにＴｉＳｉ２膜と下地との接触が不均一となる。したがって，コンタクト抵抗が増加してしまう。
この点，本実施形態では，前処理として水成分を用いず且つプラズマを用いない付着物除去処理（例えばＣＯＲ処理及びＰＨＴ処理）によって，ウエハ上に形成されたコンタクトホール又はビアホール内の自然酸化膜を除去した上で，Ｔｉ系膜及びＴｉＮ系膜を成膜する。これにより，Ｔｉ系膜及びＴｉＮ系膜を成膜する前の下地にプラズマ起因のチャージアップダメージを負わせることを防止することができるので，プラズマＣＶＤ法でＴｉ膜を成膜しても，ダメージのない配線加工を行うことができ，また良好なコンタクト抵抗を有する膜を成膜することができる。また，Ｔｉ系膜及びＴｉＮ系膜の各膜の密着性，強度も向上させることができる。
ここで，第１膜成膜処理としてのＴｉ系膜成膜処理の具体例を説明する。Ｔｉ系膜成膜処理としては，例えば上述したようにプラズマＣＶＤによりＴｉ膜を成膜するＣＶＤ−Ｔｉ膜成膜処理を行う。ＣＶＤ−Ｔｉ膜成膜処理は例えばＴｉＣｌ４ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行う工程と，ＮＨ３ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行う工程とによって，ＣＶＤ−Ｔｉ膜を成膜する。この場合，温度は６５０℃に設定する。
なお，Ｔｉ系膜成膜処理としては，上記に限られるものではなく，上記６５０℃よりも低温の４００℃〜４５０℃に設定してプラズマＣＶＤによりＴｉ膜を成膜するＳＦＤ（Sequential Flow Deposition）−Ｔｉ膜成膜処理を実行してもよい。ＳＦＤ−Ｔｉ膜成膜処理は例えばＴｉＣｌ４ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行ってＴｉＣｌ４ガスの供給を止める工程を複数回繰返した後に，ＮＨ３ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行う工程を行うことによって，ＳＦＤ−Ｔｉ膜を成膜する。
さらに，他のＴｉ膜成膜処理として，原子層堆積（ＡＬＤ：Atomic Layered Deposition）の手法を用いたＡＬＤ−Ｔｉ膜成膜処理を実行してもよい。ＡＬＤ−Ｔｉ膜成膜処理としては，例えばＴｉＣｌ４ガスを供給した後に，Ａｒガスの供給とＨ２ガスの供給とプラズマ生成とを行う工程を複数回繰返した後に，ＮＨ３ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行う工程を行うことによって，ＡＬＤ−Ｔｉ膜を成膜する。
また，ＴｉＣｌ４ガスの供給とＴｉＣｌ４ガスの供給とＡｒガスの供給とプラズマ生成を同時期に行った後にＨ２ガスの供給を供給する工程を複数回繰返した後，ＮＨ３ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行う工程を行うことによって，ＡＬＤ−Ｔｉ膜を成膜するようにしてもよい。
さらに，ＴｉＣｌ４ガスの供給とＴｉＣｌ４ガスの供給とＡｒガスの供給とプラズマ生成を同時期に行った後にＨ２ガスの供給とＡｒガスの供給とプラズマ発生を同時期に行う工程を複数回繰返した後，ＮＨ３ガスの供給とＡｒガスの供給とＨ２ガスの供給とプラズマ発生とを同時期に行う工程を行うことによって，ＡＬＤ−Ｔｉ膜を成膜するようにしてもよい。
次に，第２膜成膜処理としてのＴｉＮ系膜成膜処理は，例えば上述したようにＴｉＣｌ４ガス，ＮＨ３ガスを反応ガスとして用い，設定温度を５００〜６１０℃に設定として，プラズマＣＶＤによりＴｉ膜を成膜する。
（処理室の構成例）
次に，上記のような処理を実行するための基板処理装置１００における処理室の構成例を説明する。本実施形態にかかる基板処理装置１００は，上述したようにウエハ上の自然酸化膜などの付着物を，水成分を用いず且つプラズマによらないガス成分との化学反応と熱処理によって除去する付着物除去処理と，この付着物除去処理が施されたウエハ上に所定の薄膜を形成する成膜処理とを連続して実行する。
このため，処理室１０４Ａ〜１０４Ｄのうち少なくとも２つの処理室の一方を付着物除去処理室として構成し，他方の処理室を成膜処理室として構成する。また，付着物除去処理は上述したように複数段階の処理を連続して実行するようにしてもよく，この場合には付着物除去処理室を複数の処理室で構成してもよい。具体的には上述したような生成物生成処理（例えばＣＯＲ処理）と，生成物除去処理（例えばＰＨＴ処理）との２段階の処理によって行う場合には処理室１０４Ａ〜１０４Ｄのうちの２つの処理室を付着物除去処理室として構成する。この場合，一方の処理室を生成物生成処理室として構成し，他方の処理室を生成物除去処理室として構成する。
また成膜処理は異なる膜を連続して成膜するようにしてもよく，この場合には成膜処理室を複数の処理室で構成してもよい。具体的には第１膜（例えばＴｉ系膜）と，第２膜（例えばＴｉＮ系膜）を連続して成膜する場合には処理室１０４Ａ〜１０４Ｄのうちの２つの処理室を成膜処理室として構成する。この場合，一方の処理室を第１膜を成膜する第１膜成膜処理室として構成し，他方の処理室を第２膜を成膜する第２膜成膜処理室として構成する。このように，基板処理装置１００によって実行される付着物除去処理と成膜処理の内容に応じて各処理室１０４Ａ〜１０４Ｄの構成が決定される。
ここで，例えばコンタクトホール又はビアホールが形成されたウエハＷを基板処理装置１００に導入し，このウエハＷに対して上述したような付着物除去処理としてのＣＯＲ処理，ＰＨＴ処理を連続して実行した後，成膜処理としてのＴｉ膜成膜処理，ＴｉＮ膜成膜処理を連続して実行する場合の基板処理装置１００における処理室の構成例を図２に示す。
図２に示す構成例は，処理室１０４Ａ，１０４Ｂ，１０４Ｃ，１０４ＤをそれぞれＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，ＴｉＮ膜成膜処理室として構成したものである。各処理室１０４Ａ〜１０４Ｄにおける処理はそれぞれ，後述する制御部２００のＥＣ（装置制御部）３００に設けられるプログラムデータ記憶手段３６０に記憶されたプロセス処理プログラム３６４に基づいて実行される。すなわち，ＥＣ３００のＣＰＵ３１０はプロセス処理プログラム３６４から必要な処理プログラムを読出し，処理データ記憶手段３７０に記憶されるプロセス処理情報（例えばプロセスレシピ情報）３７４から必要な情報を読み出して各処理を実行する。なお，制御部２００の構成の詳細は後述する。
（基板搬送処理の具体例）
次に，図２に示すような構成の基板処理装置１００におけるウエハＷの搬送処理について説明する。ウエハＷに対する各処理室１０４Ａ〜１０４Ｄにおける処理の順序が上記の順序で行われるので，ウエハＷの搬送経路は図２に示す実線矢印のようになる。このようなウエハ搬送処理は，制御部２００のＥＣ（装置制御部）３００に設けられる後述のプログラムデータ記憶手段３６０に記憶された搬送処理プログラム３６２に基づいて実行される。すなわち，ＥＣ３００のＣＰＵ３１０は処理データ記憶手段３７０に記憶される搬送処理情報（例えば搬送経路情報）３７２から必要な情報を読み出して搬送処理プログラム３６２を実行することによって，ウエハの搬送処理を実行する。
ここでは一例として中央の導入ポート１１２Ｂに設置したカセット（キャリアも含む）から例えばコンタクトホール又はビアホールが形成された処理前ウエハＷが取り出されるものとし，また２つのロードロック室１０８Ａ，１０８Ｂのうちのいずれか一方のロードロック室，例えばロードロック室１０８Ａを処理前ウエハＷの搬入用に用い，他方のロードロック室１０８Ｂを処理済ウエハＷの搬出用に用いる。今，各処理室１０４Ａ〜１０４Ｄ内にはそれぞれウエハＷが収容されてそれぞれの処理が終了しているか，又はほぼ終了しかけているものとする。
先ず，搬入側搬送室１１０内の搬送処理について説明する。ロードロック室１０８Ｂ内には，処理室１０４Ｄでの処理が終了した処理済のウエハＷが収容されているものとすると，この処理済ウエハＷは，搬入側搬送機構１１６により搬送経路Ｘ１１に示すように中央の導入ポート１１２Ｂへ搬送して収容される。
また，中央の導入ポート１１２Ｂに収容されている処理前のウエハＷは，搬入側搬送機構１１６により搬送経路Ｘ１２に示すようにオリエンタ１１４へ搬送され，ここでウエハＷの位置合わせをした後に，再度搬入側搬送機構１１６により搬送経路Ｘ１３に示すように位置合わせ後のウエハＷを他方のロードロック室１０８Ａ内へ収容し，待機させておく。以上の操作が，ウエハＷの処理が進む毎に繰り返し行われる。
次に，共通搬送室１０２内でのウエハの搬送処理について説明する。先ず，搬送機構１１８により処理室１０４Ｄに収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ１１に示すようにこれを空き状態のロードロック室１０８Ｂ内に置く。次いで，搬送機構１１８により処理室１０４Ｃ内に収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ１２に示すようにこれを空き状態の処理室１０４Ｄ内へ搬入して置き，処理室１０４Ｄ内での処理を開始する。
続いて，搬送機構１１８により処理室１０４Ｂに収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ１３に示すようにこれを空き状態の処理室１０４Ｃ内へ搬入して置き，処理室１０４Ｃ内での処理を開始する。次いで，搬送機構１１８により処理室１０４Ａ内に収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ１４に示すようにこれを空き状態の処理室１０４Ｂ内へ搬入して置き，処理室１０４Ｂ内での処理を開始する。
続いて，ロードロック室１０８Ａ内で待機していた処理前のウエハＷを搬送機構１１８によって取りに行き，搬送経路Ｙ１５に示すようにこれを上記空き状態の処理室１０４Ａ内へ搬入して置き，この処理室１０４Ａ内での処理を開始する。なお，ウエハＷの搬出入の際には，各ゲートバルブ１０６Ａ〜１０６Ｄ，１０７Ａ，１０７Ｂのうち，ウエハＷの搬出入に必要なゲートバルブを開閉操作する。そして，各処理室１０４Ａ〜１０４ＤにてウエハＷの処理が完了する毎に上記の操作が繰り返し行われることになる。
こうして，コンタクトホール又はビアホールが形成された処理前のウエハＷに対して処理室１０４Ａ〜処理室１０４ＤにてそれぞれＣＯＲ処理，ＰＨＴ処理，Ｔｉ膜成膜処理，ＴｉＮ膜成膜処理が連続して施される。従って，ウエハＷのコンタクトホール又はビアホールの内壁には，ＣＯＲ処理及びＰＨＴ処理によって自然酸化膜などの付着物が除去された状態で，Ｔｉ膜成膜処理及びＴｉＮ膜成膜処理によってＴｉ膜及びＴｉＮ膜のバリア層が成膜される。
これにより，膜の密着性，強度が向上するのみならず，ウエハの下地膜にプラズマ起因のチャージアップダメージを負わせることを防止することができるので，ダメージのない配線加工を行うことができ，また良好なコンタクト抵抗を有する膜を成膜することができる。
なお，上記各処理室１０４Ａ〜１０４Ｄの構成は図２に示すものに限られるものではない。例えば各処理室１０４Ａ〜１０４Ｄのうちのどの処理室をＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，ＴｉＮ膜成膜処理室として構成してもよい。従って，ウエハの搬送順序も，各処理室１０４Ａ〜１０４ＤのうちのＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，ＴｉＮ膜成膜処理室の順に搬送すれば，必ずしも各処理室１０４Ａ〜１０４Ｄの順でなくてもよい。
（制御部の構成例）
基板処理装置１００の制御部２００の構成例を図面を参照しながら説明する。図３は，制御部（システムコントローラ）２００の構成を示すブロック図である。図３に示すように，制御部２００は，装置制御部（ＥＣ：Equipment Controller）３００と，複数のモジュール制御部（ＭＣ：Module Controller）２３０Ａ，２３０Ｂ，２３０Ｃ…と，ＥＣ３００と各ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ…とをそれぞれ接続するスイッチングハブ（ＨＵＢ）２２０とを備える。
制御部２００は，ＥＣ３００から例えばＬＡＮ（Local Area Network）２０２を介して基板処理装置１００が設置される工場全体の製造工程を管理するＭＥＳ（Manufacturing
Execution System）２０４に接続されている。ＭＥＳ２０４は例えばコンピュータにより構成される。ＭＥＳ２０４は，制御部２００と連携して工場における工程に関するリアルタイム情報を基幹業務システム（図示しない）にフィードバックするとともに，工場全体の負担等を考慮して工程に関する判断を行う。
ＥＣ３００は，ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ…を統括して基板処理装置１００全体の動作を制御する主制御部（マスタ制御部）を構成する。スイッチングハブ２２０は，ＥＣ３００からの制御信号に応じてＥＣ３００の接続先としてのＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ…を切換える。
各ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ…はそれぞれ，基板処理装置１００の共通搬送室１０２，処理室１０４Ａ〜１０４Ｄ，ロードロック室１０８Ａ，１０８Ｂ，搬送室１１０，オリエンタ１１４等の各モジュールの動作を制御する副制御部（スレーブ制御部）を構成する。各ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ…はそれぞれ，ＤＩＳＴ（Distribution）ボード２３４Ａ，２３４Ｂ，２３４Ｃ…によって例えばＧＨＯＳＴネットワーク２０６を介して各Ｉ／Ｏ（入出力）モジュール２３６Ａ，２３６Ｂ，２３６Ｃ…に接続される。ＧＨＯＳＴネットワーク２０６は，ＥＣ３００が有するＭＣボードに搭載されたＧＨＯＳＴ（General
High-Speed Optimum Scalable Transceiver）と称されるＬＳＩによって実現されるネットワークである。ＧＨＯＳＴネットワーク２０６には最大で３１個のＩ／Ｏモジュールを接続することができる。なお，ＧＨＯＳＴネットワーク２０６ではＭＣがマスタに相当し，Ｉ／Ｏモジュールがスレーブに相当する。
各Ｉ／Ｏモジュール２３６Ａ，２３６Ｂ，２３６Ｃ…はそれぞれ，処理室１０４Ａ〜１０４Ｄなどの各モジュールの各構成要素（以下，「エンドデバイス」と称する。）に接続された複数のＩ／Ｏ部２３８Ａ，２３８Ｂ，２３８Ｃ…からなり，各エンドデバイスへの制御信号及び各エンドデバイスからの出力信号の伝達を行う。例えば処理室１０４のエンドデバイスとしては，処理室１０４内に導入されるガスの流量を制御するマスフローコントローラ，処理室１０４からの排気を制御するＡＰＣバルブなどが挙げられる。
各ＧＨＯＳＴネットワーク２０６には，Ｉ／Ｏ部２３８Ａ，２３８Ｂ，２３８Ｃ…におけるデジタル信号，アナログ信号，シリアル信号の入出力を制御するＩ／Ｏボード（図示しない）も接続される。
ここで，図３に示すＥＣ３００の構成例を図面を参照しながら説明する。図４はＥＣ３００の構成例を示すブロック図である。図４に示すように，ＥＣ３００はＥＣ本体を構成するＣＰＵ（中央処理装置）３１０，ＣＰＵ３１０が行う各種データ処理のために使用されるメモリエリア等を設けたＲＡＭ（ランダム・アクセス・メモリ）３２０，操作画面や選択画面などを表示する液晶ディスプレイなどで構成される表示手段３３０，オペレータによるプロセスレシピの入力や編集など種々のデータの入力及び所定の記憶媒体へのプロセスレシピやプロセス・ログの出力など種々のデータの出力などを行うことができる入出力手段３４０，基板処理装置１００に漏電等の異常が発生した際に報知する警報器（例えばブザー）などの報知手段３５０を備える。
また，ＥＣ３００は，基板処理装置１００の種々の処理を実行するための処理プログラムを記憶するプログラムデータ記憶手段３６０，処理プログラムを実行するために必要な情報（データ）が記憶される処理データ記憶手段３７０を備える。プログラムデータ記憶手段３６０，処理データ記憶手段３７０は例えばハードディスク（ＨＤＤ）などの記憶領域に構築される。ＣＰＵ３１０は必要に応じてプログラムデータ記憶手段３６０，処理データ記憶手段３７０から必要なプログラム，データ等を読み出して，各種の処理プログラムを実行する。
上記ＣＰＵ３１０と，ＲＡＭ３２０，表示手段３３０，入出力手段３４０，報知手段３５０，プログラムデータ記憶手段３６０，処理データ記憶手段３７０等とは，制御バス，データバス等のバスラインにより接続されている。このバスラインには，上記スイッチングハブ２２０なども接続されている。
ここで，上述したような構成の制御部２００による基板処理装置１００の制御例について説明する。各処理室１０４Ａ〜１０４Ｄにおいて，例えばウエハＷに上述したようなＣＯＲ処理，ＰＨＴ処理，Ｔｉ膜成膜処理，ＴｉＮ膜成膜処理などのプロセス処理を施す場合には，ＥＣ３００のＣＰＵ３１０はプログラムデータ記憶手段３６０のプロセス処理プログラム３６４から実行する処理プログラムを読出し，処理データ記憶手段３７０のプロセス処理情報３７４から実行する処理のプロセスレシピの処理情報に基づいて各処理を実行する。すなわち，ＣＰＵ３１０は，各処理プログラムに応じてスイッチングハブ２２０及び処理室１０４Ａ〜１０４Ｄを制御するそれぞれのＭＣ２３０，ＧＨＯＳＴネットワーク２０６及びＩ／Ｏモジュール２３６におけるＩ／Ｏ部２３８を介して，所望のエンドデバイスに制御信号を送信することによって各処理を実行する。
具体的には例えばＣＯＲ処理室として構成される処理室１０４Ａにおいて，ウエハＷにＣＯＲ処理を施す場合には，ＣＰＵ３１０が処理室１０４Ａのガス導入系のマスフローコントローラ（例えばアンモニアガス供給管及び弗化水素ガス供給管のマスフローコントローラ）に制御信号を送信することによって処理室１０４Ａにおけるアンモニアガス及び弗化水素ガスの体積流量比を所望の値に調節し，排気系の真空ポンプ（例えばＴＭＰ）及び圧力調整バルブ（例えばＡＰＣバルブ）に制御信号を送信することによって処理室１０４Ａ内の圧力を所望の値に調整する。このとき，圧力計が処理室１０４Ａ内の圧力値を出力信号としてＥＣ３００のＣＰＵ３１０に送信し，ＣＰＵ３００は送信された処理室１０４Ａ内の圧力値に基づいて，アンモニアガス供給管と弗化水素ガス供給管のマスフローコントローラ，ＡＰＣバルブやＴＭＰの制御パラメータを決定する。
また，ＰＨＴ処理室として構成される処理室１０４Ｂにおいて，ウエハＷにＰＨＴ処理を施す場合には，ＣＰＵ３１０が処理室１０４Ｂのガス供給系のマスフローコントローラ（例えば窒素ガス供給管のマスフローコントローラ）及び排気系の圧力調整バルブ（例えばＡＰＣバルブ）に制御信号を送信することによって処理室１０４Ｂ内の圧力を所望の値に調整する。そして，ステージヒータに制御信号を送信することによってウエハＷの温度を所望の温度に調整する。このとき，圧力計が処理室１０４Ｂ内の圧力値を出力信号としてＥＣ３００のＣＰＵ３１０に送信し，ＣＰＵ３１０は送信された処理室１０４Ｂ内の圧力値に基づいて，窒素ガス供給管のＭＦＣやＡＰＣバルブ６９の制御パラメータを決定する。
このような図３に示す制御部（システムコントローラ）２００では，複数のエンドデバイスがＥＣ３００に直接接続されることなく，その複数のエンドデバイスに接続されたＩ／Ｏ部がモジュール化されてＩ／Ｏモジュールを構成する。このＩ／ＯモジュールはＭＣ及びスイッチングハブ２２０を介してＥＣ３００に接続されるため，通信系統を簡素化することができる。
また，ＥＣ３００のＣＰＵ３１０が送信する制御信号には，所望のエンドデバイスに接続されたＩ／Ｏ部のアドレス，及びそのＩ／Ｏ部を含むＩ／Ｏモジュールのアドレスが含まれているため，スイッチングハブ２２０は制御信号におけるＩ／Ｏモジュールのアドレスを参照し，ＭＣのＧＨＯＳＴが制御信号におけるＩ／Ｏ部のアドレスを参照することによって，スイッチングハブ２２０やＭＣがＣＰＵ３１０に制御信号の送信先の問い合わせを行う必要を無くすことができ，これにより，制御信号の円滑な伝達を実現することができる。
このように，第１実施形態にかかる基板処理装置１００では，成膜処理を行う前に，ウエハに付着した自然酸化膜などの付着物をプラズマを用いない付着物除去処理（例えばＣＯＲ処理及びＰＨＴ処理）を実行することによって除去した後，ウエハを大気に露出することなく連続して成膜処理を実行することができるため，膜の密着性，強度を向上させることができる。また，プラズマを用いないで自然酸化膜を除去できるので，ダメージのない配線加工を行うことができ，良好なコンタクト抵抗を有する膜を成膜することができる。
なお，上記のようにコンタクトホール又はビアホールのバリア層を成膜する処理では，前工程としてＣＯＲ処理及びＰＨＴ処理を行うことが有効であることを説明したが，成膜処理としてはこれに限られるものではなく，以下のような他の成膜処理の前工程としてＣＯＲ処理及びＰＨＴ処理を行うようにしてもよい。
（成膜処理の他の具体例）
ここで，本発明に適用可能な成膜処理の他の具体例について説明する。ここでは，前工程としてＣＯＲ処理及びＰＨＴ処理を行うことが有効な成膜処理として例えばＭＯＳＦＥＴなどのＭＯＳデバイスのゲート絶縁膜を高誘電体（Ｈｉｇｈ−Ｋ）材料により成膜する処理について説明する。
ＭＯＳデバイスのゲート絶縁膜は，微細化の進展により，近年ではシリコン酸化膜相当で１ｎｍ以下の厚さの膜が必要とされている。これは３〜４原子層の厚さに相当する。このくらい薄くなると，トンネル電流の増大，ゲート電極にドープした元素の拡散，信頼性の低下等により，シリコン酸化膜は使えないため，誘電率が高い膜（いわゆるＨｉｇｈ−Ｋ膜）の開発が非常な勢いで進められている。すなわち，ＺｒＯ２，ＨｆＯ２などの遷移金属酸化膜，Ｌａ２Ｏ３などの希土類酸化膜およびそれらのシリケートなどは，高い誘電率，高い熱的安定性，Ｓｉ中の正孔と電子に対して高いエネルギー障壁を有することから，次世代のＭＯＳＦＥＴなどのＭＯＳデバイスにおけるゲート絶縁膜として精力的に研究されている。
これらの高誘電率膜とＳｉ基板との間には，シリケートからなる組成遷移層が形成され，シリケート層とＳｉ基板の間にＳｉの中間酸化状態からなる組成遷移層が形成されてしまう。従って，これら組成遷移層が形成されることを防止するために，先に酸化防止層としてベース酸化膜（例えばＳｉＯ２膜）を成膜する必要がある。このようにベース酸化膜をシリケート層とＳｉ基板に介在させることによってデバイス特性の劣化，つまり移動度の低下を防止する効果もある。
このような高誘電体（Ｈｉｇｈ−Ｋ）材料によるゲート絶縁膜の成膜に際しては原子層レベルでの制御が必要であるため，ゲート絶縁膜の成膜処理を実行する前に，プラズマを用いないドライクリーニングである付着物除去処理（例えばＣＯＲ処理及びＰＨＴ処理）を実行して自然酸化膜などの付着物を除去することによって，膜の密着性，強度を向上させることができる。
また，もしプラズマを用いて自然酸化膜を除去すれば，ゲート絶縁膜を成膜する下地にプラズマ励起のチャージアップダメージを負わせる虞がある。このように下地にダメージを残したままゲート酸化膜を成膜すると，そのダメージの程度によってはゲート酸化膜の破壊を招き，ＭＯＳデバイス自体の特性が劣化する虞がある。この点，本実施形態にかかる付着物除去処理（例えばＣＯＲ処理及びＰＨＴ処理）では，プラズマを用いないため，ゲート絶縁膜を成膜する下地にダメージを与えることもないので，ＭＯＳデバイスの特性が劣化することを防止することができる。
このような高誘電体（Ｈｉｇｈ−Ｋ）材料のゲート絶縁膜（高誘電体ゲート絶縁膜）を成膜する処理は，ウエハ上すなわちシリコン基板上に非常に薄い，好ましくは１ｎｍ以下の膜厚のＳｉＯ２膜などのベース酸化膜を成膜した後，Ｈｉｇｈ−Ｋ膜（例えばＨｆＳｉＯ２などのシリケート膜）を成膜する。なお，ベース酸化膜成膜処理は第１膜成膜処理に相当し，Ｈｉｇｈ−Ｋ膜成膜処理は第２膜成膜処理に相当する。
ベース酸化膜成膜処理（第１膜成膜処理）は，例えば紫外光励起酸素ラジカルを使ったラジカル酸化処理によって行われる。具体的にはシリコン基板の紫外光励起ラジカル酸化処理により，２〜３分子層に相当する膜厚のベース酸化膜を安定に，再現性良く形成することができる。このように，酸素ラジカルによってシリコン基板上の表面にベース酸化膜として例えば略０．５ｎｍ程度のＳｉＯ２原子層を形成する。この場合の処理時間は例えば３００秒である。
Ｈｉｇｈ−Ｋ膜成膜処理（第２膜成膜処理）は，ベース酸化膜成膜処理によってベース酸化膜が形成されたウエハ上に，例えば有機金属化学気相堆積（ＭＯＣＶＤ）法などにより金属酸化膜（例えばＨｆＳｉＯ２などのシリケート膜）を形成する。具体的には例えばベース酸化膜としてＳｉＯ２原子層が形成された基板を４００〜６００℃に加熱した状態で，基板上に原料ガスを導入すると，原料ガスが分解して基板上に例えばＨｆＳｉＯ２などのシリケート膜の薄膜が形成される。この場合の処理時間としては例えば３４３秒である。
（処理室の他の構成例）
次に，このような処理を実行するための基板処理装置１００における処理室の構成例を説明する。本実施形態にかかる基板処理装置１００は，ＣＯＲ処理，ＰＨＴ処理，ベース酸化膜成膜処理（ＵＶ処理），Ｈｉｇｈ−Ｋ膜成膜処理（ＭＯＣＶＤ処理）を連続して実行する。
このため，処理室１０４Ａ〜１０４Ｄのうち少なくとも２つの処理室の一方をそれぞれＣＯＲ処理，ＰＨＴ処理を実行する付着物除去処理室として構成し，他方の２つの処理室をそれぞれ酸化膜成膜処理（ＵＶ処理），Ｈｉｇｈ−Ｋ膜成膜処理（ＭＯＣＶＤ処理）を実行する成膜処理室として構成する。
ここで，基板処理装置１００における処理室１０４Ａ，１０４Ｂ，１０４Ｃ，１０４ＤをそれぞれＣＯＲ処理室，ＰＨＴ処理室，酸化膜成膜処理（ＵＶ処理）室，Ｈｉｇｈ−Ｋ膜成膜処理（ＭＯＣＶＤ処理）室として構成した例を図５に示す。酸化膜成膜処理（ＵＶ処理）室，Ｈｉｇｈ−Ｋ膜成膜処理（ＭＯＣＶＤ処理）室における処理については，それぞれ上述した制御部２００のＥＣ（装置制御部）３００のプログラムデータ記憶手段３６０に記憶されたプロセス処理プログラム３６４に基づいて実行される。ＥＣ３００のＣＰＵ３１０はプロセス処理プログラム３６４から必要な処理プログラムを読出し，処理データ記憶手段３７０に記憶されるプロセス処理情報（例えばプロセスレシピ情報）３７４から必要な情報を読み出して各処理を実行する。
なお，各処理室１０４Ａ〜１０４Ｄを図５に示すように構成した場合の基板処理装置１００におけるウエハＷの搬送処理については，図２に示す構成の場合と同様であるため，その詳細な説明を省略する。
（第２実施形態にかかる基板処理装置の構成例）
次に，第２実施形態にかかる基板処理装置の構成例を図面を参照しながら説明する。図６は第２実施形態にかかる基板処理装置の概略構成図である。図６に示すように，基板処理装置１０１は複数の処理室を接続する共通搬送室を備える真空処理装置を複数連結した構成である。このような構成の基板処理装置１０１においても本発明を適用することができる。
図６に示す基板処理装置１０１は，図１に示す基板処理装置１００における共通搬送室を第１共通搬送室１０２とすれば，この第１共通搬送室１０２と２つのロードロック室１０８Ａ，１０８Ｂとの間に別の第２共通搬送室１２０を介在させた例である。この第２共通搬送室１２０は，略多角形（例えば変則的な七角形）に構成されており，２つの辺に各処理室１０４Ｅ，１０４Ｆをそれぞれゲートバルブ１０６Ｅ，１０６Ｆを介して連結している。なお，第１共通搬送室１０２とこれに接続される処理室（処理室１０４Ａ〜１０４Ｄ）を備える真空処理装置は第１真空処理装置の１例を構成し，第２共通搬送室１２０とこれに接続される処理室（処理室１０４Ｅ，１０４Ｆ）を備える真空処理装置は第２真空処理装置の１例を構成する。
第１共通搬送室１０２と第２共通搬送室１２０との間には，両共通搬送室１０２，１２０を連通すると共にウエハＷを一時的に保持するパス部１２２が連結されている。第１共通搬送室１０２と第２共通搬送室１２０との間でウエハを搬送する際には，このパス部１２２にウエハＷを一時的に保持するようになっている。この場合，第１共通搬送室１０２の形状は，パス部１２２を連結するために変則的な七角形に成形されている。第１共通搬送室１０２とパス部１２２の接合部にはゲートバルブ１２６が設けられている。このゲートバルブ１２６を開閉することにより，両共通搬送室１０２，１２０間を連通及び遮断が可能となる。
上記各処理室１０４Ｅ，１０４Ｆ内には，他の処理室１０４Ａ〜１０４Ｄと同様にウエハＷを保持する載置台１０５Ｅ，１０５Ｆがそれぞれ設けられる。また，第２共通搬送室１２０内には，第１共通搬送室１０２と同様に，２つのピック１２４Ａ，１２４Ｂを有する屈伸及び旋回可能になされた搬送機構１２４が設けられている。第２共通搬送室１２０の搬送機構１２４は，第１共通搬送室１０２の搬送機構１１８の場合と同様な操作でウエハを効率的に搬送するようになっている。
なお，第２共通搬送室１２０と２つのロードロック室の内のいずれか一方，例えばロードロック室１０８Ａとの連結部の搬送口１５２ＡはウエハＷを第２共通搬送室１２０内へ専用に搬入する搬入口として用いられ，他方のロードロック室１０８Ｂとの連結部の搬送口１５２ＢはウエハＷを第２共通搬送室１２０から外へ専用に搬出する搬出口として用いられる。
（処理室の構成例）
次に，図６に示す基板処理装置１０１における処理室の構成例を説明する。第２実施形態にかかる基板処理装置１０１においても，ウエハ上の自然酸化膜などの付着物を水成分を用いず且つプラズマを用いずに除去する付着物除去処理と，この付着物除去処理が施されたウエハ上に所定の薄膜を形成する成膜処理とを連続して実行するように構成することができる。
処理室１０４Ａ〜１０４Ｆのうち少なくとも２つの処理室の一方を付着物除去処理室として構成し，他方の２つの処理室を成膜処理室として構成する。また，付着物除去処理は上述したように複数段階の処理を連続して実行するようにしてもよく，この場合には付着物除去処理室を複数の処理室で構成してもよい。具体的には上述したような生成物生成処理（例えばＣＯＲ処理）と，生成物除去処理（例えばＰＨＴ処理）との２段階の処理によって行う場合には処理室１０４Ａ〜１０４Ｆのうちの２つの処理室を付着物除去処理室として構成する。この場合，一方の処理室を生成物生成処理室として構成し，他方の処理室を生成物除去処理室として構成する。
また成膜処理は異なる膜を連続して成膜するようにしてもよく，この場合には成膜処理室を複数の処理室で構成してもよい。具体的には第１膜（例えばＴｉ系膜）と，第２膜（例えばＴｉＮ系膜）を連続して成膜する場合には処理室１０４Ａ〜１０４Ｆのうちの２つの処理室を成膜処理室として構成する。この場合，一方の処理室を第１膜を成膜する第１膜成膜処理室として構成し，他方の処理室を第２膜を成膜する第２膜成膜処理室として構成する。このように，基板処理装置１０１によって実行される付着物除去処理と成膜処理の内容に応じて各処理室１０４Ａ〜１０４Ｆの構成が決定される。
ここで，例えばコンタクトホール又はビアホールが形成されたウエハＷを基板処理装置１０１に導入し，このウエハＷに対して上述したような付着物除去処理としてのＣＯＲ処理，ＰＨＴ処理を連続して実行した後，成膜処理としてのＴｉ膜成膜処理，ＴｉＮ膜成膜処理を連続して実行する場合の基板処理装置１０１における処理室の構成例を図７に示す。
図７に示す構成例は，第１共通搬送室１０２に接続される処理室１０４Ａ，１０４Ｂ，１０４Ｃ，１０４ＤをそれぞれＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，ＴｉＮ膜成膜処理室として構成したものである。
（ウエハの搬送処理）
このような図７に示す構成の基板処理装置１０１におけるウエハＷの搬送処理について説明する。ウエハＷに対する各処理室１０４Ａ〜１０４Ｄにおける処理の順序が上記の順序で行われるので，ウエハＷの搬送経路は図７に示す実線矢印のようになる。
ここでは，一例として中央の導入ポート１１２Ｂに設置したカセット（キャリアも含む）から例えばコンタクトホール又はビアホールが形成された処理前ウエハＷが取り出されるものとし，また２つのロードロック室１０８Ａ，１０８Ｂのうちのいずれか一方のロードロック室，例えばロードロック室１０８Ａを処理前ウエハＷの搬入用に用い，他方のロードロック室１０８Ｂを処理済ウエハＷの搬出用に用いる。今，各処理室１０４Ａ〜１０４Ｄ内にはそれぞれウエハＷが収容されてそれぞれの処理が終了しているか，又はほぼ終了しかけているものとする。
先ず，図７に示す搬入側搬送室１１０内のウエハＷの搬送処理については，図２に示す場合と同様であるため，その詳細な説明は省略する。この場合，図７に示す搬送経路Ｘ２１〜Ｘ２３はそれぞれ図２に示す搬送経路Ｘ１１〜Ｘ１３に相当する。
また，第１共通搬送室１０２内のウエハＷの搬送処理についても，図２に示す場合とほぼ同様であるが，図７における第１共通搬送室１０２内の搬送処理においてはウエハＷをパス部１２２との間で搬送する点で，ウエハＷをロードロック室１０８Ａ，１０８Ｂとの間で搬送する図２の場合と相違する。
具体的には，図７に示す搬送経路Ｙ２１〜Ｙ２５はそれぞれ図２に示す搬送経路Ｙ１１〜Ｙ１５に相当するが，搬送経路Ｙ２１についてはウエハＷを処理室１０４Ｄからパス部１２２へ搬送し，搬送経路Ｙ２５についてはウエハＷをパス部１２２から処理室１０４Ａへ搬送する点で，搬送経路Ｙ１１，Ｙ１５と異なる。
第２共通搬送室１２０内のウエハＷの搬送処理については，先ず搬送機構１２４によりパス部１２２に収容されている処理済のウエハＷを取りに行き，搬送経路Ｚ２１に示すようにこれを空き状態のロードロック室１０８Ｂ内に置く。次いで，ロードロック室１０８Ａ内で待機していた処理前のウエハＷを搬送機構１２４によって取りに行き，搬送経路Ｚ２２に示すようにこれを上記パス部１２２内へ搬送する。
なお，ウエハＷの搬出入の際には，各ゲートバルブ１０６Ａ〜１０６Ｆ，１０７Ａ，１０７Ｂ，１２６のうち，ウエハＷの搬出入に必要なゲートバルブを開閉操作する。そして，各処理室１０４Ａ〜１０４ＤにてウエハＷの処理が完了する毎に上記の操作が繰り返し行われることになる。
こうして，コンタクトホール又はビアホールが形成された処理前ウエハＷに対して処理室１０４Ａ〜処理室１０４ＤにてそれぞれＣＯＲ処理，ＰＨＴ処理，Ｔｉ膜成膜処理，ＴｉＮ膜成膜処理が連続して施される。
このように，図７に示す処理室の構成によれば，第１共通搬送室１０２に接続する処理室１０４Ａ〜処理室１０４ＤをそれぞれＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，ＴｉＮ膜成膜処理室として構成するため，第２共通搬送室１２０に接続する処理室１０４Ｅ，１０４Ｆについては，ウエハに他の処理を施す処理室として構成することができる。
例えば処理室１０４Ｅ又は１０４Ｆは，コンタクトホール又はビアホール内に埋込むためのタングステン膜などを成膜する金属系膜成膜室として構成してもよい。この場合には，処理室１０４Ａ〜処理室１０４Ｄによって処理されたウエハＷを処理室１０４Ｅ又は１０４Ｆに搬送して，ウエハＷに形成されたＴｉ膜及びＴｉＮ膜のバリア層上にタングステン膜を形成するようにしてもよい。これにより，コンタクトホール又はビアホール内のプラズマレス洗浄処理，Ｔｉ膜及びＴｉＮ膜のバリア層成膜処理，タングステン膜の埋込み処理を連続して行うことができる。
なお，基板処理装置１０１の処理室の構成は，上記のものに限られるものではない。例えば成膜処理としてベース酸化膜成膜処理（ＵＶ処理），Ｈｉｇｈ−Ｋ膜成膜処理（ＭＯＣＶＤ処理）を行う場合には，図８に示すように処理室１０４Ｃ，１０４Ｄをベース酸化膜成膜処理（ＵＶ処理）室，Ｈｉｇｈ−Ｋ膜成膜処理（ＭＯＣＶＤ処理）室として構成してもよい。この場合の搬送処理は，図７に示す場合と同様であるため，その詳細な説明を省略する。
また，第１共通搬送室１０２に接続する処理室１０４Ａ〜処理室１０４Ｄについては成膜処理室として構成し，第２共通搬送室１２０に接続する処理室１０４Ｅ，１０４Ｆについては付着物除去処理室（例えばＣＯＲ処理室及びＰＨＴ処理室）として構成してもよい。この場合，例えば図９に示すように第１共通搬送室１０２に接続する処理室１０４Ａ〜１０４Ｄを２系統の成膜処理室として構成するようにしてもよい。
具体的には図９に示すように第１共通搬送室１０２に接続する処理室１０４Ａ，１０４Ｂを第１系統，すなわち第１Ｔｉ膜成膜処理室，第１ＴｉＮ膜成膜処理室として構成し，処理室１０４Ｃ，１０４Ｄを第２系統，すなわち第２Ｔｉ膜成膜処理室，第２ＴｉＮ膜成膜処理室として構成する。この第１系統と第２系統では同じプロセスレシピで成膜処理を実行するようにしてもよく，また例えばガス流量や圧力などが異なるプロセスレシピで成膜処理を実行するようにしてもよい。一方，第２共通搬送室１２０に接続する処理室１０４Ｅ，処理室１０４ＦをそれぞれＣＯＲ処理室，ＰＨＴ処理室として構成する。
ここで，図９に示すように構成された基板処理装置１０１の搬送処理について説明する。図９では，第２共通搬送室１２０内ではウエハＷは処理室１０４Ｅ，１０４Ｆの順に処理されてパス部１２２に収容される。そして，第１共通搬送室１０２内では，ウエハＷはパス部１２２から処理室１０４Ａ，１０４Ｂにこの順に搬送されて処理される第１系統と，ウエハＷはパス部１２２から処理室１０４Ｃ，１０４Ｄにこの順に搬送されて処理される第２系統との２つの系統の処理が実行可能である。これら２系統の処理は並列して実行してもよく，またいずれか一方の系統のみの処理を実行してもよい。
先ず，図９に示す搬入側搬送室１１０内のウエハＷの搬送処理については，図２に示す場合と同様であるため，その詳細な説明は省略する。この場合，図９に示す搬送経路Ｘ３１〜Ｘ３３はそれぞれ図２に示す搬送経路Ｘ１１〜Ｘ１３に相当する。
次に，第２共通搬送室１２０内のウエハＷの搬送処理について説明する。先ず搬送機構１２４によりパス部１２２に収容されている処理室１０４Ｂ又は処理室１０４Ｄにて処理済のウエハＷを取りに行き，搬送経路Ｚ３１に示すようにこれを空き状態のロードロック室１０８Ｂ内に置く。
次いで，搬送機構１２４により処理室１０４Ｆにて処理済のウエハＷを取りに行き，搬送経路Ｚ３２に示すようにこれを空き状態のパス部１２２内に置く。続いて，搬送機構１２４により処理室１０４Ｅにて処理済のウエハＷを取りに行き，搬送経路Ｚ３３に示すようにこれを空き状態の処理室１０４Ｆ内へ搬入して置き，処理室１０４Ｆ内での処理を開始する。
次いで，ロードロック室１０８Ａ内で待機していた処理前のウエハＷを搬送機構１２４によって取りに行き，搬送経路Ｚ３４に示すようにこれを上記空き状態の処理室１０４Ｅ内へ搬入して置き，この処理室１０４Ｅ内での処理を開始する。
次に，第１共通搬送室１０２内のウエハＷの搬送処理について説明する。第１共通搬送室１０２内では，上述したように２系統の処理が実行可能である。第１系統（処理室１０４Ａ，１０４Ｂ）で処理を行う場合は，先ず搬送機構１１８により処理室１０４Ｂに収容されている処理済のウエハＷを取りに行き，搬送経路Ｙａ３１に示すようにこれを空き状態のパス部１２２に置く。
次いで，搬送機構１１８により処理室１０４Ａ内に収容されている処理済のウエハＷを取りに行き，搬送経路Ｙａ３２に示すようにこれを空き状態の処理室１０４Ｂ内へ搬入して置き，処理室１０４Ｂ内での処理を開始する。続いて，第２共通搬送室１２０からパス部１２２内に搬送されたウエハＷを搬送機構１１８によって取りに行き，搬送経路Ｙａ３３に示すようにこれを上記空き状態の処理室１０４Ａ内へ搬入して置き，この処理室１０４Ａ内での処理を開始する。
また，第２系統（処理室１０４Ｃ，１０４Ｄ）で処理を行う場合は，先ず搬送機構１１８により処理室１０４Ｄに収容されている処理済のウエハＷを取りに行き，搬送経路Ｙｂ３１に示すようにこれを空き状態のパス部１２２に置く。
次いで，搬送機構１１８により処理室１０４Ｃ内に収容されている処理済のウエハＷを取りに行き，搬送経路Ｙｂ３２に示すようにこれを空き状態の処理室１０４Ｄ内へ搬入して置き，処理室１０４Ｄ内での処理を開始する。続いて，第２共通搬送室１２０からパス部１２２内に搬送されたウエハＷを搬送機構１１８によって取りに行き，搬送経路Ｙｂ３３に示すようにこれを上記空き状態の処理室１０４Ｃ内へ搬入して置き，この処理室１０４Ｃ内での処理を開始する。
なお，ウエハＷの搬出入の際には，各ゲートバルブ１０６Ａ〜１０６Ｆ，１０７Ａ，１０７Ｂ，１２６のうち，ウエハＷの搬出入に必要なゲートバルブを開閉操作する。そして，処理室１０４Ｅ及び１０４Ｆ，処理室１０４Ａ及び１０４Ｂ，処理室１０４Ｃ及び１０４Ｄにて処理が行われ，ウエハＷの処理が完了する毎に上記した操作が繰り返し行われることになる。こうして，コンタクトホール又はビアホールが形成された処理前のウエハＷに対してＣＯＲ処理，ＰＨＴ処理，Ｔｉ膜成膜処理，ＴｉＮ膜成膜処理が連続して施される。
このように，図９に示す処理室の構成によれば，第１共通搬送室１０２に接続する処理室１０４Ａ〜処理室１０４Ｄを２系統のＴｉ膜成膜処理室，ＴｉＮ膜成膜処理室として構成するため，これら２系統の処理を並列して実行すれば，装置全体のスループットを大幅に向上させることができる。というのも，通常は，成膜処理（ここではＴｉ膜成膜処理，ＴｉＮ膜成膜処理）の方が，付着物除去処理（ここではＣＯＲ処理，ＰＨＴ処理）よりも時間がかかるので，一方の系統の成膜処理を実行している間にＣＯＲ処理，ＰＨＴ処理などの洗浄処理が終了すれば，他方の系統の処理室が空いていれば成膜処理を直ぐに実行することができるからである。
また，１つの第２共通搬送室１２０に成膜処理室を集中させるので，第１共通搬送室の処理室と分けることができ，各成膜処理室や第２共通搬送室１２０のクリーニングを行う際に効率がよい。このように真空処理装置（第１真空処理装置と第２真空処理装置）を処理の種類によって分けることによって，例えば各真空処理装置ごとにクリーニングを行うこともできるので効率がよい。
（第３実施形態にかかる基板処理装置の構成例）
次に，本発明の第３実施形態にかかる基板処理装置の構成例を図面を参照しながら説明する。図１０は第３実施形態にかかる基板処理装置の１例を示す概略構成図である。図１０に示す基板処理装置１０３は，図７に示す基板処理装置１０１にウエハＷの膜厚測定及びパーティクル測定を行うことができる測定処理室４００を取付けたものである。
測定処理室４００は，第１共通搬送室１０２，第２共通搬送室１２０の各辺のうち，空いている部分であればどの位置に取付けてもよい。図１０に示す構成例では測定処理室４００を第１共通搬送室１０２に取付けている。なお，測定処理室４００は，図１０に示す制御部２００のＥＣ（装置制御部）３００により制御される。この場合，図３に示す制御部２００にＥＣ３００とスイッチングハブ２２０を介して測定処理室４００を制御するＭＣ（モジュール制御部）を接続し，このＭＣにＤＩＳＴＣボードを介して接続される例えばＩ／Ｏモジュール２３６Ｋに測定処理室４００の各部を接続する。これにより，測定処理室４００と制御部２００のＥＣ３００との間で制御信号やデータのやり取りが可能となる。
ここで，測定処理室４００の構成例を図１１に示す。この測定処理室４００は，ウエハＷを載置して保持するステージ（ターンテーブル）４０５と，このステージ４０５を回転させるためのモータ４０７とを備える。このモータ４０７は例えばモータドライブなどで構成されるモータ駆動部４０８からの駆動信号に基づいて駆動する。モータ駆動部４０８は，例えばＩ／Ｏモジュール２３６Ｋ，上記ＭＣを介してＥＣ３００に接続され，上記ＭＣ又はＥＣ３００からの制御信号によって制御される。
測定処理室４００は，ウエハＷに形成された薄膜などの膜厚を測定するための膜厚測定部４１０と，ウエハＷの表面画像を撮像し，パターン認識などを行うための画像処理部４２０，ウエハＷ上のパーティクルを測定するパーティクル測定部４３０とを備える。
膜厚測定部４１０は，ウエハＷへ向けて例えばレーザ光を照射する光源４１４と，光源４１４から照射されてウエハＷから反射した反射光を受光する受光部４１６と，この受光部４１６で受光した受光信号を処理する信号処理部４１２とを備える。信号処理部４１２は例えばＩ／Ｏモジュール２３６Ｋを介してＥＣ３００に接続される。これにより，ＥＣ３００は信号処理部４１２を介してウエハＷ上の膜厚に関するデータ（例えば膜厚データ，膜厚評価データなど）を受信可能となる。
膜厚測定部４１０は，光源４１４からのレーザ光を用いて例えば分光エリプソ法によって膜厚を測定する。分光エリプソ法とは，一般に，レーザ光の入射光とウエハからの反射光の偏光変化量（振幅，位相差）が膜厚×光学定数に比例した量であることに基づいて膜厚を測定する方法である。
画像処理部４２０は，ウエハＷの表面画像を撮像するＣＣＤ（Charge Coupled Devices）などの撮像素子４２４と，この撮像素子４２４からの画像信号を処理する信号制御部４２２とを備える。信号処理部４２２はＩ／Ｏモジュール２３６Ｋを介してＥＣ３００に接続される。これにより，ＥＣ３００は信号処理部４２２を介してウエハＷの表面画像に関するデータを受信可能となる。
パーティクル測定部４３０は，ウエハＷへ向けて例えばレーザ光を照射する光源４３４と，光源４３４から照射されてウエハＷ上で散乱した散乱光を受光する受光部４３６と，この受光部４３６で受光した受光信号を処理する信号処理部４３２とを備える。信号処理部４３２はＩ／Ｏモジュール２３６Ｋを介してＥＣ３００に接続される。これにより，ＥＣ３００は信号処理部４３２を介してウエハＷ上のパーティクルに関するデータ（例えばピクセルデータ，パーティクル評価データなど）を受信可能となる。
次に，第３実施形態にかかる制御部２００のＥＣ３００の構成例について図面を参照しながら説明する。図１２は第３実施形態にかかるＥＣ３００の構成例を示すブロック図である。図１２に示すＥＣ３００は，図４に示すプログラムデータ記憶手段３６０に測定処理室４００の測定処理プログラム４６０を加えるとともに，処理データ記憶手段３７０に測定処理情報４７０を加えたものである。
膜厚測定部４１０，画像処理部４２０，パーティクル測定部４３０はそれぞれ光学系ユニットとして構成され，各光学系ユニットをウエハＷの半径方向へ移動可能に構成されている。これにより，ステージ４０５にウエハＷを保持して回転しながら各光学系ユニットをウエハＷの中心から端部までの間で移動可能とするだけで，ウエハ全面の測定処理を行うことができる。これにより，光学系ユニットの移動距離を短くすることができ，測定処理室４００の省スペース化を図ることができ，測定処理室４００自体を小型化することができる。なお，膜厚測定部４１０，画像処理部４２０，パーティクル測定部４３０を１つの光学系ユニットで移動可能に構成してもよい。また膜厚測定部４１０，パーティクル測定部４３０を１つの光学系ユニットで移動可能に構成し，画像処理部４２０は固定するようにしてもよい。
測定処理プログラム４６０は，膜厚測定プログラム４６２，画像処理プログラム４６４，パーティクル測定プログラム４６６，ステージ駆動プログラム４６８などの測定処理室４００の各部を制御して測定処理を行い，測定結果を評価するためのプログラムを備える。また，測定処理情報４７０は，膜厚評価情報４７２，パーティクル評価情報４７４，測定条件レシピ４７６を備える。このステージ駆動プログラム４６８は，ステージ４０５のモータ４０７を制御して，ウエハＷの回転タイミング，回転数，回転速度などを制御するものである。
膜厚測定プログラム４６２は，測定条件レシピ４７６に基づいて膜厚測定部４１０の各部を制御してウエハＷの膜厚測定を実行し，その測定結果に基づいて膜厚評価を行うものである。具体的にはウエハＷを回転させながら膜厚測定部４１０を移動して光源４１４からのレーザ光をウエハＷに向けて照射し，ウエハＷの膜厚測定を行う。より好ましくは，ウエハＷを静止させた状態で膜厚測定部４１０を移動して，光源４１４からのレーザ光をウエハＷの測定ポイントに向けて照射し，ウエハＷの膜厚測定を行う。そして，ウエハＷの測定ポイントが複数ある場合には，各測定ポイントにレーザ光を照射することにより，各測定ポイントごとに膜厚測定を行う。すると，測定結果として例えば膜厚データが得られる。そして，この膜厚データに基づいて例えば目標の膜厚が形成されているかなどを評価するための膜厚評価データを作成し，これを膜厚評価情報４７２として記憶する。
画像処理プログラム４６４は，測定条件レシピ４７６に基づいて画像処理部４２０の各部を制御して撮像素子４２４によってウエハＷの表面画像を撮像し，その結果に基づいてパターン認識などの画像処理を行うものである。例えばウエハＷの表面画像に基づいてパターン認識することにより，パターンマッチングを行って，ウエハＷの膜厚測定やパーティクル測定の対象となる測定ポイントを特定することができる。
パーティクル測定プログラム４６６は，測定条件レシピ４７６に基づいてパーティクル測定部４３０の各部を制御してウエハＷの表面のパーティクル測定を実行し，その測定結果に基づいてパーティクル評価を行うものである。具体的にはウエハＷを回転させながらパーティクル測定部４３０を移動して光源４３４からのレーザ光をウエハＷに向けて照射し，ウエハＷのパーティクル測定を行う。すると，測定結果として例えばパーティクルの有無と関連づけたピクセルデータが得られる。そして，このピクセルデータに基づいて例えばパーティクル有りのピクセルデータが設定値を越えているか否かに対応した２値化データからなるパーティクル評価データを作成し，これを膜厚評価情報４７２として記憶する。
（処理室の構成例とウエハの搬送処理）
次に，図１０に示す基板処理装置１０３における処理室の構成例を説明する。第３実施形態にかかる基板処理装置１０３においても，ウエハ上の自然酸化膜などの付着物を，水成分を用いず且つプラズマによらないガス成分との化学反応と熱処理によって除去する付着物除去処理と，この付着物除去処理が施されたウエハ上に所定の薄膜を形成する成膜処理とを連続して実行するように構成することができる。
ここで，例えばコンタクトホール又はビアホールが形成されたウエハＷを基板処理装置１０３に導入し，このウエハＷに対して上述したような付着物除去処理としてのＣＯＲ処理，ＰＨＴ処理を連続して実行した後，成膜処理としてのＴｉ膜成膜処理，ＴｉＮ膜成膜処理を連続して実行する場合の基板処理装置１０３における処理室の構成例を図１３に示す。
図１３に示す構成例は，第１共通搬送室１０２に接続される処理室１０４Ａ，１０４Ｂ，１０４Ｃ，１０４ＤをそれぞれＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜成膜処理室，ＴｉＮ膜成膜処理室として構成したものである。
このような図１３に示す構成の基板処理装置１０１におけるウエハＷの搬送処理について説明する。ウエハＷに対する各処理室１０４Ａ〜１０４Ｄにおける処理の順序が上記の順序で行われるので，ウエハＷの搬送経路は図１３に示す実線矢印のようになる。
ここでは，一例として中央の導入ポート１１２Ｂに設置したカセット（キャリアも含む）から例えばコンタクトホール又はビアホールが形成された処理前ウエハＷが取り出されるものとし，また２つのロードロック室１０８Ａ，１０８Ｂのうちのいずれか一方のロードロック室，例えばロードロック室１０８Ａを処理前ウエハＷの搬入用に用い，他方のロードロック室１０８Ｂを処理済ウエハＷの搬出用に用いる。また，ここではＣＯＲ処理及びＰＨＴ処理が終了したウエハＷを測定処理室４００にて膜厚測定及びパーティクル測定を行った上で，次の成膜処理（Ｔｉ膜成膜処理及びＴｉＮ膜成膜処理）に移る場合について説明する。今，各処理室１０４Ａ〜１０４Ｄ内及び測定処理室４００内にはそれぞれウエハＷが収容されてそれぞれの処理が終了しているか，又はほぼ終了しかけているものとする。
先ず，図１３に示す搬入側搬送室１１０内のウエハＷの搬送処理及び第２共通搬送室１２０内のウエハＷの搬送処理については，図７に示す場合と同様であるため，その詳細な説明は省略する。この場合，図１３に示す搬送経路Ｘ４１〜Ｘ４３，Ｚ４１，Ｚ４２はそれぞれ図７に示す搬送経路Ｘ２１〜Ｘ２３，Ｚ２１，Ｚ２２に相当する。
次に，第１共通搬送室１２０内のウエハＷの搬送処理について説明する。先ず搬送機構１１８により処理室１０４Ｄに収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ４１に示すようにこれを空き状態のパス部１２２内に置く。次いで，搬送機構１１８により処理室１０４Ｃ内に収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ４２に示すようにこれを空き状態の処理室１０４Ｄ内へ搬入して置き，処理室１０４Ｄ内での処理を開始する。
続いて，搬送機構１１８により測定処理室４００に収容されている測定処理済みのウエハＷを取りに行き，搬送経路Ｙ４３に示すようにこれを空き状態の処理室１０４Ｃ内へ搬入して置き，処理室１０４Ｃ内での処理を開始する。次いで，処理室１０４Ｂに収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ４４に示すようにこれを空き状態の測定処理室４００内へ搬入して置き，測定処理室４００内での測定処理を開始する。次いで，搬送機構１１８により処理室１０４Ａ内に収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ４５に示すようにこれを空き状態の処理室１０４Ｂ内へ搬入して置き，処理室１０４Ｂ内での処理を開始する。
続いて，パス部１２２内にウエハＷが搬入されると，このウエハＷを搬送機構１１８によって取りに行き，搬送経路Ｙ４６に示すようにこれを上記空き状態の処理室１０４Ａ内へ搬入して置き，この処理室１０４Ａ内での処理を開始する。なお，ウエハＷの搬出入の際には，各ゲートバルブ１０６Ａ〜１０６Ｄ，１０７Ａ，１０７Ｂ，４０６のうち，ウエハＷの搬出入に必要なゲートバルブを開閉操作する。そして，各処理室１０４Ａ〜１０４Ｄ，測定処理室４００にてウエハＷの処理が完了する毎に上記の操作が繰り返し行われることになる。
こうして，コンタクトホール又はビアホールが形成された処理前のウエハＷに対して処理室１０４Ａ，１０４Ｂ，測定処理室４００，処理室１０４Ｃ，１０４ＤにてそれぞれＣＯＲ処理，ＰＨＴ処理，測定処理，Ｔｉ膜成膜処理，ＴｉＮ膜成膜処理が連続して施される。
すなわち，先ずＣＯＲ処理及びＰＨＴ処理によってウエハＷのコンタクトホール又はビアホールの内壁及び底部から自然酸化膜などの付着物が除去される。そして，測定処理室４００にて膜厚測定とパーティクル測定を行うことによって，実際に自然酸化膜などの付着物が除去されているか否かを確認した上で，次のＴｉ膜成膜処理及びＴｉＮ膜成膜処理によってＴｉ膜及びＴｉＮ膜のバリア層が成膜される。これにより，ウエハＷから確実に自然酸化膜などの付着物が除去された状態でバリア層を形成することができる。
また，１つの測定処理室４００で膜厚測定とパーティクル測定を行うことができるので，ＣＯＲ処理及びＰＨＴ処理による自然酸化膜除去が適正に実行されたか否かをより確実に検査することができる。例えばＰＨＴ処理が過剰の場合は酸化膜が形成されてしまうこともあるが，この場合は膜厚測定によって検査することができる。またＰＨＴ処理が不足の場合は，ＣＯＲ処理で形成された錯体がバイプロダクト（副生成物）として残ってしまうこともあるが，この場合はパーティクル測定によって検査することができる。
このように，付着物除去処理（ＣＯＲ処理及びＰＨＴ処理）が適正に実行されているかを実際のウエハＷの膜厚やパーティクルを測定することによって確認することができる。従って，ウエハＷの膜厚やパーティクルを測定結果に基づいて付着物除去処理（ＣＯＲ処理及びＰＨＴ処理）のプロセスレシピを補正することによって，常に付着物除去処理（ＣＯＲ処理及びＰＨＴ処理）を適正に実行することができる。これにより，実際の処理結果に応じた付着物除去処理を実行することができるため，確実にウエハＷ上から自然酸化膜を含む付着物を除去することができる。
また，膜厚測定とパーティクル測定の測定結果に基づいて，次の成膜処理ステップを実行するか否かを判断するようにしてもよい。この場合，例えば膜厚測定とパーティクル測定により測定された測定結果が許容範囲内にあれば，次の成膜処理を実行可能と判断し，許容範囲になければ次の成膜処理を実行不可能と判断するようにしてもよい。これにより，常にウエハＷ上の自然酸化膜を含む付着物が除去された状態で次の成膜処理を実行することができるので，ウエハＷ上に成膜された膜質の均一性を確保することができる。
（測定処理室の測定処理）
ここで，このような測定処理室４００における測定処理について図面を参照しながら説明する。図１４は測定処理の１例を示すフローチャートである。図１４に示すように，先ずステップＳ１１０にて測定条件レシピの設定を行う。具体的には測定処理情報４７０の測定条件レシピ４７６に基づいて例えばステージ４０５の回転速度，測定範囲などの条件を設定する。
次いで，ステップＳ１２０にて測定処理室４００にウエハＷを搬入し，ステップＳ１３０にて膜厚測定とパーティクル測定を実行する。このとき，膜厚測定及びパーティクル測定に先立って，例えばノッチ検出によるウエハの位置合わせを行うとともに，必要に応じて画像処理部４２０によってウエハＷの表面画像を撮像してパターン認識を行う。そして，例えばパターン認識によって得られた測定ポイント（又は測定範囲）の膜厚とパーティクルを測定する。このとき，例えばウエハＷを静止させた状態で膜厚測定部４１０によってウエハＷの測定ポイントの膜厚測定を行ってから，ウエハＷを回転させながらパーティクル測定部４３０によってウエハＷ表面のパーティクル測定を行う。
続いて，ステップＳ１４０にて膜厚とパーティクルの測定結果に基づいてそれぞれ評価データを作成する。ステップＳ１５０にて測定結果及び評価データを制御部２００のＥＣ３００へ送信して，ステップＳ１４０にてウエハＷを搬出する。
このように，基板処理装置１０３の第１共通搬送室１０２に測定処理室４００を接続するので，処理済みのウエハＷを大気に露出することなく，膜厚やパーティクルを測定することができるので，ウエハＷに例えば自然酸化膜が生成されるなどウエハの状態が変質することなく，直ちに測定することができる。例えば上述したようにＣＯＲ処理及びＰＨＴ処理の後に，ウエハＷを大気に露出することなく，直ちに膜厚やパーティクルを測定することができる。これにより，ウエハＷに例えば自然酸化膜が付着することなく，次の成膜処理を実行することができる。
本実施形態では，測定処理室４００を基板処理装置の１つのモジュール（ユニット）として構成するので，既存の基板処理装置であっても容易に取付けることができる。また，測定処理室４００を基板処理装置にモジュール（ユニット）として取付けるため，ウエハＷを測定処理室４００に搬入するだけで測定処理を実行できるので，測定処理室を別の装置として構成する場合に比して膜厚測定やパーティクル測定にかかる時間と手間を大幅に軽減することができる。
また，膜厚測定及びパーティクル測定を１つの測定処理室４００で行うことができるので，各測定処理室を別の装置として２台設置するよりも，フットプリントを大幅に削減させることができる。また，測定処理室４００自体をコンパクト化することができるので，よりフットプリントを削減することができる。
なお，図１３ではＣＯＲ処理及びＰＨＴ処理の後に測定処理室４００で測定処理を行うことによって自然酸化膜が除去されているか否かを検査する場合について説明したが，必ずしもこれに限定されるものではなく，成膜処理（Ｔｉ膜成膜処理，ＴｉＮ膜成膜処理）の後にも測定処理室４００で測定処理を行って所望の膜厚が成膜されているか否かを検査するようにしてもよい。また，測定処理室４００の測定処理は，上述したように膜厚測定及びパーティクル測定とを両方行ってもよく，またいずれか一方を行うようにしてもよい。
また，基板処理装置１０３の処理室の構成は，図１３に示すものに限られるものではない。例えば成膜処理としてベース酸化膜成膜処理（ＵＶ処理），Ｈｉｇｈ−Ｋ膜成膜処理（ＭＯＣＶＤ処理）を行う場合には，処理室１０４Ｃ，１０４Ｄをベース酸化膜成膜処理（ＵＶ処理）室，Ｈｉｇｈ−Ｋ膜成膜処理（ＭＯＣＶＤ処理）室として構成してもよい。この場合の搬送処理は，図１３に示す場合と同様である。
また，測定処理室４００の取付け位置は，図１０に示す場合に限られるものではない。例えば第１共通搬送室１０２，第２共通搬送室１２０のうち処理室を取付けられる部分には，どこでも取付けることができる。さらに，本実施形態では，測定処理室４００を例えば図６に示すような複数の共通搬送室を連結するタイプの基板処理装置に取付けた場合について説明したが，これに限られるものではなく，例えば図１に示すような単一の共通搬送室を備えるタイプの基板処理装置に取付けてもよい。例えば図１に示すような基板処理装置であれば共通搬送室１０２を７角形以上の多角形に構成することにより，処理室１０４Ａ〜１０４Ｄに追加して測定処理室４００を取付けるようにしてもよい。
また，上記実施形態により詳述した本発明については，複数の機器から構成されるシステムに適用しても，１つの機器からなる装置に適用してもよい。上述した実施形態の機能を実現するソフトウェアのプログラムを記憶した記憶媒体等の媒体をシステム或いは装置に供給し，そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体等の媒体に格納されたプログラムを読み出して実行することによっても，本発明が達成されることは言うまでもない。
この場合，記憶媒体等の媒体から読み出されたプログラム自体が上述した実施形態の機能を実現することになり，そのプログラムを記憶した記憶媒体等の媒体は本発明を構成することになる。プログラムを供給するための記憶媒体等の媒体としては，例えば，フロッピー（登録商標）ディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，ＣＤ−ＲＷ，ＤＶＤ−ＲＯＭ，ＤＶＤ−ＲＡＭ，ＤＶＤ−ＲＷ，ＤＶＤ＋ＲＷ，磁気テープ，不揮発性のメモリカード，ＲＯＭ，或いはネットワークを介したダウンロードなどを用いることができる。
なお，コンピュータが読み出したプログラムを実行することにより，上述した実施形態の機能が実現されるだけでなく，そのプログラムの指示に基づき，コンピュータ上で稼動しているＯＳなどが実際の処理の一部または全部を行い，その処理によって上述した実施形態の機能が実現される場合も，本発明に含まれる。
さらに，記憶媒体等の媒体から読み出されたプログラムが，コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後，そのプログラムの指示に基づき，その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い，その処理によって上述した実施形態の機能が実現される場合も，本発明に含まれる。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は，半導体ウエハなどの被処理基板に所定の処理を施す基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体に適用可能である。
本発明の第１実施形態にかかる基板処理装置の構成例を示す断面図である。 図１に示す基板処理装置における処理室の構成例を示す図である。 図１に示す制御部（システムコントローラ）の構成例を示すブロック図である。 同実施形態におけるＥＣ（装置制御部）の構成例を示すブロック図である。 図１に示す基板処理装置における処理室の他の構成例を示す図である。 本発明の第２実施形態にかかる基板処理装置の構成例を示す断面図である。 図６に示す基板処理装置における処理室の構成例を示す図である。 図６に示す基板処理装置における処理室の他の構成例を示す図である。 図６に示す基板処理装置における処理室の他の構成例を示す図である。 本発明の第３実施形態にかかる基板処理装置の構成例を示す断面図である。 図１０に示す測定処理室の構成例を示すブロック図である。 同実施形態におけるＥＣ（装置制御部）の構成例を示すブロック図である。 図１０に示す基板処理装置における処理室の構成例を示す図である。 図１０に示す測定処理室における測定処理の具体例を示すフローチャートである。
符号の説明
１００，１０１，１０３ 基板処理装置
１０２，１２０ 共通搬送室
１０４（１０４Ａ〜１０４Ｆ） 処理室
１０５（１０５Ａ〜１０５Ｆ） 載置台
１０６（１０６Ａ〜１０６Ｆ） ゲートバルブ
１０７Ａ，１０７Ｂ ゲートバルブ
１０８Ａ，１０８Ｂ ロードロック室
１０９Ａ，１０９Ｂ 搬送口
１１０ 搬入側搬送室
１１２Ａ〜１１２Ｃ 導入ポート
１１４ オリエンタ
１１６ 搬入側搬送機構
１１６Ａ，１１６Ｂ ピック
１１８ 搬送機構（第１搬送機構）
１１８Ａ，１１８Ｂ ピック
１２２ パス部
１２４ 搬送機構（第２搬送機構）
１２４Ａ，１２４Ｂ ピック
１２６ ゲートバルブ
１５２Ａ，１５２Ｂ 搬送口
２００ 制御部（システムコントローラ）
２０２ ＬＡＮ
２０４ ＭＥＳ
２０６ ＧＨＯＳＴネットワーク
２２０ スイッチングハブ
２３０Ａ，２３０Ｂ，２３０Ｃ ＭＣ（モジュール制御部）
２３４Ａ，２３４Ｂ，２３４Ｃ ＤＩＳＴボード
２３６Ａ，２３６Ｂ，２３６Ｃ モジュール
３００ ＥＣ（装置制御部）
３１０ ＣＰＵ
３２０ ＲＡＭ
３３０ 表示手段
３４０ 入出力手段
３５０ 報知手段
３６０ プログラムデータ記憶手段
３６２ 搬送処理プログラム
３６４ プロセス処理プログラム
３７０ 処理データ記憶手段
３７２ 搬送処理情報
３７４ プロセス処理情報
４００ 測定処理室
４０５ ステージ
４０６ ゲートバルブ
４０７ モータ
４０８ モータ駆動部
４１０ 膜厚測定部
４１２，４２２，４３２ 信号処理部
４１４，４３４ 光源
４１６，４３６ 受光部
４２０ 画像処理部
４２４ 撮像素子
４３０ パーティクル測定部
４６０ 測定処理プログラム
４６２ 膜厚測定プログラム
４６４ 画像処理プログラム
４６６ パーティクル測定プログラム
４６８ ステージ駆動プログラム
４７０ 測定処理情報
４７２ 膜厚評価情報
４７４ パーティクル評価情報
４７６ 測定条件レシピ
Ｗ ウエハ

Claims (20)

  1. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結され，前記各処理室に対して前記被処理基板の搬出入を行う共通搬送室とを備える基板処理装置であって，
    前記複数の処理室は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含むことを特徴とする基板処理装置。
  2. 前記付着物除去処理室は，前記被処理基板上の前記付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板上に形成された前記付着物の生成物を熱処理により除去するための生成物除去処理室との２つの処理室により構成されることを特徴とする請求項１に記載の基板処理装置。
  3. 前記成膜処理室は，前記被処理基板に第１膜を成膜する第１膜成膜処理室と，前記第１膜上に第２膜を成膜する第２膜成膜処理室との２つの処理室により構成されることを特徴とする請求項１に記載の基板処理装置。
  4. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える複数の真空処理装置をパス部を介してそれぞれ連結してなる基板処理装置であって，
    前記複数の処理室は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含むことを特徴とする基板処理装置。
  5. 前記付着物除去処理室は，前記被処理基板上の前記付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板上に形成された前記付着物の生成物を熱処理により除去するための生成物除去処理室との２つの処理室により構成されることを特徴とする請求項４に記載の基板処理装置。
  6. 前記成膜処理室は，前記被処理基板に第１膜を成膜する第１膜成膜処理室と，前記第１膜上に第２膜を成膜する第２膜成膜処理室との２つの処理室により構成されることを特徴とする請求項４に記載の基板処理装置。
  7. 前記成膜処理室は，前記被処理基板に第１膜を成膜する第１膜成膜処理室と，前記第１膜上に第２膜を成膜する第２膜成膜処理室とから構成される２つの処理室の組を複数含むことを特徴とする請求項４に記載の基板処理装置。
  8. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える複数の真空処理装置をパス部を介してそれぞれ連結してなる基板処理装置であって，
    前記複数の真空処理装置を，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室を備える真空処理装置と，前記被処理基板上に成膜処理を施すための成膜処理室を備える真空処理装置に分けたことを特徴とする基板処理装置。
  9. 前記付着物除去処理室で処理される被処理基板は，コンタクトホール又はビアホールが形成された被処理基板であり，
    前記成膜処理室は，前記被処理基板に形成されたコンタクトホール又はビアホールの内側に第１バリア層を成膜する第１バリア層成膜処理室と，前記第１バリア層の上側に第２バリア層を成膜する第２バリア層成膜処理室とにより構成されることを特徴とする請求項１，４，８のいずれかに記載の基板処理装置。
  10. 前記付着物除去処理室で処理される被処理基板は，シリコン基板であり，
    前記成膜処理室は，前記被処理基板上に酸素ラジカルによってベース酸化膜層を成膜するベース酸化膜層成膜処理室と，前記ベース酸化膜層が形成された被処理基板に高誘電体ゲート酸化膜を成膜する高誘電体ゲート酸化膜成膜処理室とにより構成されることを特徴とする請求項１，４，８のいずれかに記載の基板処理装置。
  11. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える基板処理装置の基板搬送方法であって，
    前記基板処理装置の複数の処理室は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含み，
    処理前の前記被処理基板を前記搬送機構によって前記付着物除去処理室に搬入するステップと，
    前記付着物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，
    前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から搬出するステップと，
    を有することを特徴とする基板処理装置の基板搬送方法。
  12. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える基板処理装置の基板搬送方法であって，
    前記基板処理装置の複数の処理室は，前記被処理基板上の前記付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板上に形成された前記付着物の生成物を熱処理により除去するための生成物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含み，
    処理前の前記被処理基板を前記搬送機構によって前記生成物生成処理室に搬入するステップと，
    前記生成物生成処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記生成物除去処理室に搬入するステップと，
    前記生成物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，
    前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から搬出するステップと，
    を有することを特徴とする基板処理装置の基板搬送方法。
  13. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える複数の真空処理装置をパス部を介してそれぞれ連結してなる基板処理装置の基板搬送方法であって，
    前記１つの真空処理装置に，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを設け，
    前記パス部に搬入された処理前の前記被処理基板を前記搬送機構によって前記付着物除去処理室に搬入するステップと，
    前記付着物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，
    前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から前記パス部に搬出するステップと，
    を有することを特徴とする基板処理装置の基板搬送方法。
  14. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える第１真空処理装置及び第２真空処理装置をそれぞれパス部を介して連結してなる基板処理装置の基板搬送方法であって，
    前記基板処理装置は，前記処理前の被処理基板が搬入される側に第２真空処理装置を配設し，前記第２真空処理装置に前記パス部を介して第１真空処理装置を連結してなり，前記第２真空処理装置は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室を設けるとともに，前記第１真空処理装置は，前記被処理基板上に成膜処理を施すための成膜処理室を設け，
    処理前の前記被処理基板を前記第２真空処理装置の搬送機構によって前記付着物除去処理室に搬入するステップと，
    前記付着物除去処理室での処理が終了すると前記被処理基板を前記第２真空処理装置の搬送機構によって前記パス部へ搬出するステップと，
    前記パス部内の前記被処理基板を前記第１真空処理装置の搬送機構によって前記成膜処理室に搬入するステップと，
    前記成膜処理室での処理が終了すると前記被処理基板を前記第１真空処理装置の搬送機構によって前記第１真空処理装置の前記共通搬送室から前記パス部へ搬出するステップと，
    を有することを特徴とする基板処理装置の基板搬送方法。
  15. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える基板処理装置の基板搬送方法を実行するためのプログラムであって，
    前記基板処理装置の複数の処理室は，前記被処理基板上の前記付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板上に形成された前記付着物の生成物を熱処理により除去するための生成物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含み，
    コンピュータに，
    処理前の前記被処理基板を前記搬送機構によって前記生成物生成処理室に搬入するステップと，
    前記生成物生成処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記生成物除去処理室に搬入するステップと，
    前記生成物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，
    前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から搬出するステップと，
    を実行させるためのプログラム。
  16. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える複数の真空処理装置をパス部を介してそれぞれ連結してなる基板処理装置の基板搬送方法を実行するためのプログラムであって，
    前記１つの真空処理装置に，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを設け，
    コンピュータに，
    前記パス部に搬入された処理前の前記被処理基板を前記搬送機構によって前記付着物除去処理室に搬入するステップと，
    前記付着物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，
    前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から前記パス部に搬出するステップと，
    を実行させるためのプログラム。
  17. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える第１真空処理装置及び第２真空処理装置をそれぞれパス部を介して連結してなる基板処理装置の基板搬送方法を実行するプログラムであって，
    前記基板処理装置は，前記処理前の被処理基板が搬入される側に第２真空処理装置を配設し，前記第２真空処理装置に前記パス部を介して第１真空処理装置を連結してなり，前記第２真空処理装置は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室を設けるとともに，前記第１真空処理装置は，前記被処理基板上に成膜処理を施すための成膜処理室を設け，
    コンピュータに，
    処理前の前記被処理基板を前記第２真空処理装置の搬送機構によって前記付着物除去処理室に搬入するステップと，
    前記付着物除去処理室での処理が終了すると前記被処理基板を前記第２真空処理装置の搬送機構によって前記パス部へ搬出するステップと，
    前記パス部内の前記被処理基板を前記第１真空処理装置の搬送機構によって前記成膜処理室に搬入するステップと，
    前記成膜処理室での処理が終了すると前記被処理基板を前記第１真空処理装置の搬送機構によって前記第１真空処理装置の前記共通搬送室から前記パス部へ搬出するステップと，
    を実行させるためのプログラム。
  18. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とを備える基板処理装置の基板搬送方法を実行するためのプログラムを記録した記録媒体であって，
    前記基板処理装置の複数の処理室は，前記被処理基板上の前記付着物とガス成分とを化学反応させて生成物を生成するための生成物生成処理室と，前記被処理基板上に形成された前記付着物の生成物を熱処理により除去するための生成物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを含み，
    コンピュータに，
    処理前の前記被処理基板を前記搬送機構によって前記生成物生成処理室に搬入するステップと，
    前記生成物生成処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記生成物除去処理室に搬入するステップと，
    前記生成物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，
    前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から搬出するステップと，
    を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
  19. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える複数の真空処理装置をパス部を介してそれぞれ連結してなる基板処理装置の基板搬送方法を実行するためのプログラムを記録した記録媒体であって，
    前記１つの真空処理装置に，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室と，前記被処理基板上に成膜処理を施すための成膜処理室とを設け，
    コンピュータに，
    前記パス部に搬入された処理前の前記被処理基板を前記搬送機構によって前記付着物除去処理室に搬入するステップと，
    前記付着物除去処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記成膜処理室に搬入するステップと，
    前記成膜処理室での処理が終了すると前記被処理基板を前記搬送機構によって前記共通搬送室から前記パス部に搬出するステップと，
    を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
  20. 被処理基板に所定の処理を施す複数の処理室と，これらの処理室に共通に連結される共通搬送室と，この共通搬送室内に設けられた前記被処理基板を搬送するための搬送機構とをそれぞれ備える第１真空処理装置及び第２真空処理装置をそれぞれパス部を介して連結してなる基板処理装置の基板搬送方法を実行するプログラムを記録した記録媒体であって，
    前記基板処理装置は，前記処理前の被処理基板が搬入される側に第２真空処理装置を配設し，前記第２真空処理装置に前記パス部を介して第１真空処理装置を連結してなり，前記第２真空処理装置は，前記被処理基板上に付着した自然酸化膜を含む付着物をプラズマによらないガス成分との化学反応と熱処理によって除去するための付着物除去処理室を設けるとともに，前記第１真空処理装置は，前記被処理基板上に成膜処理を施すための成膜処理室を設け，
    コンピュータに，
    処理前の前記被処理基板を前記第２真空処理装置の搬送機構によって前記付着物除去処理室に搬入するステップと，
    前記付着物除去処理室での処理が終了すると前記被処理基板を前記第２真空処理装置の搬送機構によって前記パス部へ搬出するステップと，
    前記パス部内の前記被処理基板を前記第１真空処理装置の搬送機構によって前記成膜処理室に搬入するステップと，
    前記成膜処理室での処理が終了すると前記被処理基板を前記第１真空処理装置の搬送機構によって前記第１真空処理装置の前記共通搬送室から前記パス部へ搬出するステップと，
    を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
JP2005244792A 2005-08-25 2005-08-25 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体 Pending JP2007056336A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005244792A JP2007056336A (ja) 2005-08-25 2005-08-25 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体
PCT/JP2006/314837 WO2007023639A1 (ja) 2005-08-25 2006-07-27 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005244792A JP2007056336A (ja) 2005-08-25 2005-08-25 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体

Publications (1)

Publication Number Publication Date
JP2007056336A true JP2007056336A (ja) 2007-03-08

Family

ID=37771390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005244792A Pending JP2007056336A (ja) 2005-08-25 2005-08-25 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体

Country Status (2)

Country Link
JP (1) JP2007056336A (ja)
WO (1) WO2007023639A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147250A (ja) * 2008-12-18 2010-07-01 Hitachi Kokusai Electric Inc 基板処理装置
JP2011243911A (ja) * 2010-05-21 2011-12-01 Ebara Corp 基板搬送方法
WO2013019063A2 (ko) * 2011-08-02 2013-02-07 유진테크 에피택셜 공정을 위한 반도체 제조설비
CN103160805A (zh) * 2011-12-13 2013-06-19 亚树科技股份有限公司 可快速量产的直立式薄膜沉积装置与方法
KR101379885B1 (ko) * 2011-03-22 2014-04-01 소이텍 반도체 온 절연체형 기판을 위한 베이스 기판의 제조 방법
JPWO2014024358A1 (ja) * 2012-08-10 2016-07-25 キヤノンアネルバ株式会社 トンネル磁気抵抗素子の製造装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6779636B2 (ja) * 2016-03-11 2020-11-04 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
CN108734156B (zh) * 2018-07-27 2023-08-15 星科金朋半导体（江阴）有限公司 一种超薄指纹识别芯片的封装方法及其封装结构
CN108734154B (zh) * 2018-07-27 2023-08-15 星科金朋半导体（江阴）有限公司 一种超薄指纹识别芯片的封装方法及其封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240721A (ja) * 1991-01-25 1992-08-28 Sony Corp マルチチャンバプロセス装置
US5282925A (en) * 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
JP2003059861A (ja) * 2001-08-09 2003-02-28 Tokyo Electron Ltd 成膜方法および成膜装置
JP4171250B2 (ja) * 2002-06-19 2008-10-22 東京エレクトロン株式会社 半導体装置の製造方法
US6858532B2 (en) * 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147250A (ja) * 2008-12-18 2010-07-01 Hitachi Kokusai Electric Inc 基板処理装置
JP2011243911A (ja) * 2010-05-21 2011-12-01 Ebara Corp 基板搬送方法
KR101379885B1 (ko) * 2011-03-22 2014-04-01 소이텍 반도체 온 절연체형 기판을 위한 베이스 기판의 제조 방법
WO2013019063A2 (ko) * 2011-08-02 2013-02-07 유진테크 에피택셜 공정을 위한 반도체 제조설비
WO2013019063A3 (ko) * 2011-08-02 2013-04-04 유진테크 에피택셜 공정을 위한 반도체 제조설비
KR101252742B1 (ko) * 2011-08-02 2013-04-09 주식회사 유진테크 에피택셜 공정을 위한 반도체 제조설비
CN103160805A (zh) * 2011-12-13 2013-06-19 亚树科技股份有限公司 可快速量产的直立式薄膜沉积装置与方法
JPWO2014024358A1 (ja) * 2012-08-10 2016-07-25 キヤノンアネルバ株式会社 トンネル磁気抵抗素子の製造装置

Also Published As

Publication number Publication date
WO2007023639A1 (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
JP2007056336A (ja) 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体
US10861744B2 (en) Platform and method of operating for integrated end-to-end CMP-less interconnect process
US7159599B2 (en) Method and apparatus for processing a wafer
US7585686B2 (en) Method and apparatus for processing a wafer
US11101174B2 (en) Gap fill deposition process
TWI464790B (zh) Film forming method and substrate processing device
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
KR100456105B1 (ko) 반도체 제조방법, 기판 처리방법 및 반도체 제조장치
US20070134821A1 (en) Cluster tool for advanced front-end processing
US7510972B2 (en) Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
US20070196011A1 (en) Integrated vacuum metrology for cluster tool
US6579730B2 (en) Monitoring process for oxide removal
US20050257890A1 (en) Method of cleaning an interior of a remote plasma generating tube and appartus and method for processing a substrate using the same
JP2009543355A (ja) 進歩型フロントエンド処理のためのクラスターツール
KR20040111056A (ko) 반도체 집적 회로 장치의 제조 방법
US11127597B2 (en) Etching method
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP2007088401A (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP4895256B2 (ja) 基板の表面処理方法
JP2008192835A (ja) 成膜方法，基板処理装置，および半導体装置
JP2005064526A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
TWI385722B (zh) Substrate processing method, cleaning method after chemical mechanical polishing, the method and program for producing electronic device
JPH05190515A (ja) 半導体集積回路装置の製造方法および製造装置
JP2005150586A (ja) 基板処理装置