JP2009543355A - 進歩型フロントエンド処理のためのクラスターツール - Google Patents

進歩型フロントエンド処理のためのクラスターツール Download PDF

Info

Publication number
JP2009543355A
JP2009543355A JP2009518542A JP2009518542A JP2009543355A JP 2009543355 A JP2009543355 A JP 2009543355A JP 2009518542 A JP2009518542 A JP 2009518542A JP 2009518542 A JP2009518542 A JP 2009518542A JP 2009543355 A JP2009543355 A JP 2009543355A
Authority
JP
Japan
Prior art keywords
substrate
chamber
processing
support
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009518542A
Other languages
English (en)
Other versions
JP2009543355A5 (ja
Inventor
ランディア サクール，
アルカディー サモイロフ，
パー‐オヴ ハンソン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/460,864 external-priority patent/US20070134821A1/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009543355A publication Critical patent/JP2009543355A/ja
Publication of JP2009543355A5 publication Critical patent/JP2009543355A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • B08B7/0057—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like by ultraviolet radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Abstract

本発明の態様は、一般的に、基板を処理し、基板において遂行されたプロセスの結果を分析するように適応される複数のチャンバ処理システムを使用して基板を処理する装置及び方法を提供する。本発明の１つの態様において、１つ以上の分析ステップ及び／又は前クリーニングステップを使用して、装置の歩留りに対するキュータイムの影響を減少させる。本発明の１つの態様において、システムコントローラ及び１つ以上の分析チャンバを使用して、プロセスチャンバレシピ及び／又はプロセスシーケンスを監視及び制御して、形成された装置の欠陥及び装置性能の変化の問題による基板の廃棄を減少させる。また、本発明の実施形態は、一般的に、種々の用途に使用される半導体装置を繰り返し高い信頼性で形成するための方法及びシステムを提供する。
【選択図】 図１５

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般に、基板処理モジュール、基板準備チャンバ、及び／又はプロセス検証及び分析チャンバを含む処理シーケンスを遂行するように構成された一体型処理システムに関する。
関連技術の説明
[0002]半導体装置を形成するプロセスは、通常、制御された処理環境で基板（例えば、半導体ウェハ）を処理する能力を有する複数のチャンバ処理システム（例えば、クラスターツール）で行われる。典型的な制御された処理環境は、メインフレームを有するシステムを含み、メインフレームは、これに接続された複数の真空処理チャンバとロードロックとの間で基板を搬送する基板移送ロボットを収容している。制御された処理環境は、基板移送中及び種々の基板処理ステップの実行中に基板表面の汚染を最小にすることを含む多数の利益を有する。従って、制御された環境内での処理により、発生する欠陥の数が減少されると共に、装置の歩留りが改善される。
[0003]基板製造プロセスの有効性は、装置の歩留り及び所有費（ＣｏＯ）の２つの関連した重要なファクタによってしばしば測定される。これらのファクタが重要であるのは、電子装置を製造するコスト、ひいては、市場における装置製造者の競争力に直接影響するからである。ＣｏＯは、多数のファクタによって影響されるが、装置のプロセスシーケンス中に形成される装置の歩留り、及び基板のスループット又は単に１時間当りの基板の枚数によって大きく影響される。プロセスシーケンスとは、一般的に、クラスターツール内の１つ以上の処理チャンバにおいて完了される装置製造ステップ又はプロセスレシピステップのシーケンスとして定義される。プロセスシーケンスは、一般的に、種々の基板（又はウェハ）製造処理ステップを含んでもよい。
[0004]半導体装置のサイズを縮小して装置の処理速度を改善すると共に装置による熱の発生を減少するための業界の後押しで、縮小のためのプロセス変化に対する業界の寛容度が生じた。半導体装置の縮小するサイズと、絶えず高まる装置性能要件のために、装置製造プロセスの均一性及び反復性の許容変化量が著しく減少した。装置性能の変化及び反復性に影響し得る１つのファクタは、「キュータイム(待ち時間、queuetime)」として知られている。キュータイムとは、一般的に、基板に対して第１のプロセスが完了した後に、製造される装置の性能への何らかの悪影響を防止するために基板に対して第２のプロセスを完了しなければならなくなるまで、基板を大気又は他の汚染物に露出させることのできる時間として定義される。許容キュータイムに近いか又はそれより長い時間中、基板が大気又は他の汚染源に露出される場合には、第１の層と第２の層との間の界面の汚染により装置の性能に影響が及ぶことがある。それ故、基板を大気又は他の汚染源に露出させることを含むプロセスシーケンスの場合に、基板をこれらの汚染源に露出させる時間を、装置の性能変化を防止するように制御するか又は最小にしなければならない。それ故、有用な電子装置製造プロセスは、均一で且つ反復性のあるプロセス結果を与え、汚染物の影響を最小にすると共に、基板処理シーケンスに使用するために考慮されるべき希望のスループットを満足しなければならない。
[0005]半導体装置の製造者は、誤って処理された基板、装置欠陥、又は形成された装置の性能変化による基板の廃棄によって生じるＣｏＯの問題を軽減するよう試みて、著しい量の時間を費やしている。典型的に、誤って処理された基板、装置欠陥、及び／又は装置性能の変化は、処理シーケンスにおける１つ以上の処理チャンバ内のプロセスドリフト、システム又はプロセスチャンバに見られる汚染、或いは基板又は基板の層のスタート条件の変化によって引き起こされる。プロセス結果が希望のプロセス窓内に入るよう保証するために使用される従来の方法は、１つ以上のオフライン分析技術をしばしば使用している。オフラインテスト及び分析技術は、処理シーケンス及び処理環境から１つ以上の基板を周期的に取り出すか又は一定に頻繁に取り出すことを必要とし、これら基板は、次いで、テスト環境へ送り込まれる。従って、基板の移送及び点検中に生産の流れが実際上妨げられる。その結果、従来の計測点検方法は、チップ製造に関連したオーバーヘッド時間を著しく増加することになる。更に、このような点検方法は、スループットへの否定的な影響のために周期的にサンプリングするように行われるだけであるので、汚染された多くの基板が点検せずに処理されて、欠陥装置が製造されることになる。基板が所与のバッチから再分配される場合には問題が複合化されて、汚染源を追跡することが困難になる。従って、膜の応力、膜の組成、粒子、処理欠陥、等を含む選択された重要な装置特性に対して検査し、次いで、処理条件をオンザフライで調整して、その後に処理される基板に発生する問題を是正することのできる一体型計測及びプロセス点検システムが要望される。このような点検は、基板処理の前、基板処理中、及び基板処理の後に行って、基板の前処理及び後処理条件をリアルタイムで決定できるのが好ましい。
[0006]それ故、必要な装置性能目標を満足させ、システムのスループットを高め、ひいては、プロセスシーケンスのＣｏＯを減少できるように基板を処理することのできるシステム、方法及び装置が要望される。
[0007]本発明は、一般に、ロボットが配設された移送領域を形成する１つ以上の壁と、移送領域内に配設されて、基板の表面の特性を測定するように適応される第１の支援チャンバと、移送領域に連通する基板処理チャンバとを備えた基板処理装置を提供する。
[0008]本発明の実施形態は、更に、ロボットが配設された移送領域を形成する１つ以上の壁と、移送領域に連通する１つ以上の基板処理チャンバと、ロボットに連通する支援チャンバであって、基板の領域の特性を測定するように適応される支援チャンバと、移送領域に連通する基板処理チャンバと、この基板処理チャンバ内で処理ステップを遂行する前に基板の表面を準備するように適応される前クリーニングチャンバとを備えた基板処理装置を提供する。
[0009]本発明の実施形態は、更に、クラスターツールで半導体装置を形成する方法において、装置形成プロセスを使用して基板処理チャンバ内で基板の表面に装置特徴部を形成するステップと、支援チャンバ内に基板を位置付けて基板表面上の領域の特性を測定するステップと、その測定された特性をシステムコントローラに記憶された値と比較するステップと、この測定された特性とシステムコントローラに記憶された値との比較に基づいて装置形成プロセス中にプロセスパラメータを変更するステップとを備えた方法を提供する。
[0010]本発明の実施形態は、更に、クラスターツールで半導体装置を形成する方法において、装置形成プロセスを使用して基板処理チャンバ内で基板の表面に装置特徴部を形成するステップと、クラスターツールの移送領域内に配設されたロボットを使用してその移送領域内に基板を位置付けるステップと、その移送領域内に位置付けられた基板の表面の特性を測定するステップと、その測定された特性をシステムコントローラに記憶された値と比較するステップと、この測定された特性とシステムコントローラに記憶された値との比較に基づいて装置形成プロセス中にプロセスパラメータを変更するステップとを備えた方法を提供する。
[0011]本発明の上述した特徴を詳細に理解できるように、簡単に概要を上述した本発明について、幾つかを添付図面に例示した実施形態を参照して以下に詳細に説明する。しかしながら、添付図面は、本発明の典型的な実施形態を例示するに過ぎず、それ故、本発明の範囲をそれに限定するものではなく、本発明は、等しく有効な他の実施形態も包含できることに注意されたい。
本発明を効果的に使用できる半導体処理のための典型的な従来の処理システムを示す平面図である。 本発明を効果的に使用できる半導体処理に適応される処理チャンバ及び計測チャンバを含む処理システムの平面図である。 本発明を効果的に使用できる半導体処理に適応される処理チャンバ及び計測チャンバを含む処理システムの平面図である。 本発明を効果的に使用できる半導体処理に適応される処理チャンバ及び計測チャンバを含む処理システムの平面図である。 本発明を効果的に使用できる一連のプロセスレシピステップ及び基板移送ステップを含む処理シーケンスを示す図である。 本発明を効果的に使用できる半導体処理に適応される支援チャンバの側部断面図である。 本発明を効果的に使用できる半導体処理に適応される支援チャンバの側部断面図である。 本発明を効果的に使用できる半導体処理に適応される移送チャンバ及び支援チャンバの断面図である。 本発明を効果的に使用できる半導体処理に適応される移送チャンバ及び支援チャンバの断面図である。 本発明を効果的に使用できる半導体処理に適応される移送チャンバ及び支援チャンバの断面図である。 本発明を効果的に使用できる半導体処理に適応される移送チャンバ及び支援チャンバの断面図である。 本発明を効果的に使用できる半導体処理に適応される前クリーニングチャンバの側部断面図である。 本発明を効果的に使用できる一連のプロセスレシピステップ及び基板移送ステップを含む処理シーケンスを示す図である。 本発明を効果的に使用できる一連のプロセスレシピステップ及び基板移送ステップを含む処理シーケンスを示す図である。 本発明を効果的に使用できる半導体処理に適応される処理チャンバ、前処理チャンバ及び計測チャンバを含む処理システムの平面図である。 本発明を効果的に使用できる一連のプロセスレシピステップ及び基板移送ステップを含む処理シーケンスを示す図である。 本発明を効果的に使用できる半導体処理に適応される基板処理チャンバの側部断面図である。
詳細な説明
[0029]本発明は、一般的に、基板を処理して、基板上で行われたプロセスの結果を分析するように適応される複数チャンバ処理システム（例えば、クラスターツール）を使用して基板を処理するための装置及び方法を提供する。本発明の１つの態様においては、装置の歩留りに対するキュータイムの影響を減少するために、１つ以上の分析ステップ及び／又は前クリーニングステップが使用される。本発明の１つの態様においては、プロセスチャンバレシピ及び／又はプロセスシーケンスを監視し及び制御して、形成される装置の欠陥及び装置性能変化の問題による基板の廃棄を減少するために、システムコントローラ及び１つ以上の分析チャンバが使用される。また、本発明の実施形態は、一般的に、種々の用途に使用される半導体装置を繰り返し高い信頼性で形成するための方法及びシステムを提供する。本発明は、カリフォルニア州サンタクララのアプライドマテリアルズ社のＦＥＰ部門から入手できるセンチュラ(Centura)を参照して以下に例示する。
[0030]本発明の実施形態は、複数の単一基板処理チャンバ及び／又は複数のバッチ型処理チャンバ内で基板を処理する能力を有するクラスターツール構成で効果的に使用することができる。クラスターツールとは、電子装置を形成するのに使用される種々の処理ステップを遂行する複数のチャンバを備えたモジュラーシステムである。図１に示すように、クラスターツール１００は複数の処理位置１１４Ａ−１１４Ｆを含み、ここでは、処理チャンバ（図示せず）を中央の移送チャンバ１１０に装着することができ、この移送チャンバ１１０は、処理チャンバ間で基板を往復させるよう適応されるロボット１１３を収容する。移送チャンバ１１０の内部領域（例えば、図８の移送領域１１０Ｃ）は、典型的に真空状態に維持され、基板をあるチャンバから別のチャンバへ及び／又はクラスターツールのフロントエンドに位置付けられたロードロックチャンバへ往復させるところの中間領域をなす。真空状態は、典型的に、従来のラフポンプ、ルーツブロアー(RootsBlower)、従来のターボポンプ、従来のクライオポンプ又はその組合せのような１つ以上の真空ポンプ（図示せず）を使用することにより得られる。或いは又、移送チャンバ１１０の内部領域は、この内部領域に不活性ガスを連続的に送り込むことにより大気圧又はその付近に維持される不活性環境でもよい。図１は、本発明を効果的に使用できる電子装置処理のための典型的なクラスターツール１００の平面図である。３つのこのようなプラットホームは、カリフォルニア州サンタクララのアプライドマテリアルズ社から全て入手できるセンチュラ(Centura)、エンデュラ(Endura)及びプロデューサ(Producer)システムである。１つの、このようなステージ型真空基板処理システムの詳細が、参考としてここに援用する、１９９３年２月１６日発行のテプマン(Tepman)氏等による“Staged-VacuumSubstrate Processing System and Method”と題する米国特許第５，１８６，７１８号に開示されている。製造プロセスの特定のステップを遂行する目的でチャンバの厳密な配列及び組合せを変更することができる。
[0031]図２は、移送チャンバ１１０の位置１１４Ａ、１１４Ｂ、１４４Ｃ及び１１４Ｄに基板処理チャンバ２０１、２０２、２０３及び２０４が各々装着されたクラスターツールの一実施形態を示す。本発明の態様によれば、クラスターツール１００は、一般的に、複数のチャンバ及びロボットを備えると共に、クラスターツール１００で遂行される種々の処理方法及びシーケンスを制御し実行するようにプログラムされたシステムコントローラ１０２が装備されるのが好ましい。複数のスリットバルブ（図示せず）を移送チャンバ１１０に追加して、位置１１４Ａ−Ｆに装着されたプロセスチャンバの各々を選択的に分離し、処理シーケンス中に真空プロセスを遂行するように各チャンバを別々に排気することができる。本発明の幾つかの実施形態では、システムのコスト又は複雑さを低減するために、全ての位置１１４Ａ−Ｆが処理チャンバで占有されるのではない。
[0032]本発明の１つの態様では、基板処理チャンバ２０１−２０４の１つ以上は、基板処理シーケンスにおける１つ以上のステップ中に、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン炭素（ＳｉＣ）のような１つ以上の材料を含むエピタキシャル層を基板上に形成するのに使用できる従来のエピタキシャル（ＥＰＩ）堆積チャンバでよい。ＥＰＩプロセスは、カリフォルニア州サンタクララに所在のアプライドマテリアルズ社から入手できるアプライドセンチュラＥＰＩチャンバを使用して行うことができる。また、本発明の１つの態様では、基板処理チャンバ２０１−２０４の１つ以上は、基板処理シーケンスにおける１つ以上のステップ中に基板をアニールするのに使用できるＲＴＰチャンバでよい。ＲＴＰプロセスは、カリフォルニア州サンタクララに所在のアプライドマテリアルズ社から商業的に入手できるＲＴＰチャンバ（例えば、バンテージ・ラドオックス(VantageRadOx)ＲＴＰ、バンテージ・ラジアンスプラス(Vantage RadiancePlus)ＲＴＰ）及びその関連処理ハードウェアを使用して行うことができる。
[0033]本発明の別の態様では、基板処理チャンバ２０１−２０４の１つ以上は、金属（例えば、チタン、銅、タンタル）、半導体（例えば、シリコン、シリコンゲルマニウム、シリコン炭素、ゲルマニウム）、又は誘電体層（例えば、ＢｌｏｋＴＭ、二酸化シリコン、ＳｉＮ、ＨｆＯｘ、ＳｉＣＮ）を堆積するように適応される従来の化学気相堆積（ＣＶＤ）チャンバでよい。このようなＣＶＤプロセスチャンバは、例えば、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できるＤＸＺＴＭチャンバ、ウルチマ(Ultima)ＨＤＰ−ＣＶＤＴＭチャンバ、及びＰＲＥＣＩＳＩＯＮ ５０００（登録商標）チャンバを含む。また、本発明の別の態様では、基板処理チャンバ２０１−２０４の１つ以上は、従来の物理気相堆積（ＰＶＤ）チャンバでよい。このようなＰＶＤプロセスチャンバは、例えば、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できるＥｎｄｒａＴＭＰＶＤ処理チャンバを含む。また、本発明の別の態様では、基板処理チャンバ２０１−２０４の１つ以上は、デカップル型プラズマ窒化（ＤＰＮ）チャンバでよい。このようなＤＰＮプロセスチャンバは、例えば、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できるＣｅｎｔｕｒａＴＭＤＰＮチャンバを含む。デカップル型プラズマ窒化プロセスを遂行するのに使用できる処理チャンバの一例が、参考としてここに全体を援用する２００４年４月６日に出願された、共通に譲渡された米国特許出願第１０／８１９，３９２号（ＵＳ２００４０２４２０２１号として公告された）に説明されている。本発明の別の態様では、基板処理チャンバ２０１−２０４の１つ以上は、金属エッチング又は誘電体エッチングチャンバでよい。このような金属及び誘電体エッチングチャンバは、例えば、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できるＣｅｎｔｕｒａＴＭアドバントエッジ(AdvantEdge)金属エッチングチャンバ及びＣｅｎｔｕｒａＴＭｅＭＡＸチャンバを含む。
[0034]図２を参照して上述したように、位置１１４Ａ−Ｄの１つに装着される処理チャンバ２０１−２０４は、ＰＶＤ、ＣＶＤ（例えば、誘電体ＣＶＤ、ＭＣＶＤ、ＭＯＣＶＤ、ＥＰＩ）、ＡＬＤ、デカップル型プラズマ窒化（ＤＰＮ）、急速熱処理（ＲＴＰ）、又は乾式エッチングプロセスのような多数のプロセスを遂行して、基板の表面上に種々の装置特徴部を形成することができる。種々の装置特徴部は、層間誘電体層、ゲート誘電体層、ポリシリコンゲートの形成、ビア及びトレンチの形成、平坦化ステップ、及び接触部又はビアレベル相互接続部の堆積を含み得るが、これらに限定されない。一実施形態では、位置１１４Ｅ−１１４Ｆは、ガス抜き、オリエンテーション、冷却、等に適応されるサービスチャンバを含む。一実施形態では、処理シーケンスは、高Ｋキャパシタ構造体を形成するように適応され、この場合、処理チャンバ２０１−２０４は、ＤＰＮチャンバ、ポリシリコンを堆積できるＣＶＤチャンバ、及び／又はチタン、タングステン、タンタル、白金又はルテニウムを堆積できるＭＣＶＤチャンバでよい。別の実施形態では、処理シーケンスは、ゲートスタックを形成するように適応され、この場合、処理チャンバ２０１−２０４は、ＤＰＮチャンバ、誘電体材料を堆積できるＣＶＤチャンバ、ポリシリコンを堆積できるＣＶＤチャンバ、ＲＴＰチャンバ、及び／又はＭＣＶＤチャンバでよい。
[0035]図２を参照すれば、任意のフロントエンド環境１０４（ここではファクトリインターフェイス又はＦＩとも称される）が、一対のロードロックチャンバ１０６と選択的に連通するように位置付けられて示されている。フロントエンド環境１０４の移送領域１０４Ｂに配設されたファクトリインターフェイスロボット１０８Ａ−Ｂは、ロードロックチャンバ１０６と、フロントエンド環境１０４に装着された複数のポッド１０５との間で基板を往復させるために、直線移動、回転移動及び垂直移動することができる。フロントエンド環境１０４は、一般に、複数のポッド１０５に着座されたカセット（図示せず）から大気圧のきれいな環境／エンクロージャーを通してプロセスチャンバのような何らかの望ましい場所へ基板を移送するのに使用される。フロントエンド環境１０４の移送領域１０４Ｂに見られるきれいな環境は、一般的に、例えば、高効率粒子空気（ＨＥＰＡ）フィルタに空気を通すように、空気フィルタプロセスを使用することにより与えられる。フロントエンド環境又はフロントエンドファクトリインターフェイスは、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できる。
[0036]ロードロックチャンバ１０６Ａ又は１０６Ｂから、位置１１４Ａ−Ｆに装着された種々の処理チャンバの１つへ基板を移送するために、移送チャンバ１１０の中心にロボット１１３が配設される。このロボット１１３は、一般的に、ブレードアッセンブリ１１３Ａと、ロボット駆動アッセンブリ１１３Ｃに取り付けられたアームアッセンブリ１１３Ｂとを含む。ロボット１１３は、システムコントローラ１０２から送信されるコマンドを使用することにより種々の処理チャンバへ基板“Ｗ”を移送するように適応される。本発明から利益を得るように適応できるロボットアッセンブリは、参考としてここに全体を援用する、１９９４年８月３０日に出願された“Two-axismagnetically coupled robot”と題する共通に譲渡された米国特許第５，４６９，０３５号、１９９４年４月１１日に出願された“RobotAssembly”と題する米国特許第５，４４７，４０９号、及び２０００年４月１４日に出願された“Robot For HandlingSemiconductor Substrates”と題する米国特許第６，３７９，０９５号に説明されている。
[0037]ロードロックチャンバ１０６（例えば、ロードロックチャンバ１０６Ａ及び１０６Ｂ）は、フロントエンド環境１０４と、移送チャンバ１１０との間に第１の真空インターフェイスを形成する。一実施形態では、２つのロードロックチャンバ１０６Ａ及び１０６Ｂが設けられ、移送チャンバ１１０及びフロントエンド環境１０４と交互に連通することによりスループットを高くする。従って、一方のロードロックチャンバ１０６が移送チャンバ１１０と連通する間に、第２のロードロックチャンバ１０６は、フロントエンド環境１０４と連通することができる。一実施形態では、ロードロックチャンバ１０６は、ファクトリインターフェイスから２つ以上の基板を受け取り、チャンバがシールされて基板を移送チャンバ１１０へ移送するに充分な低い真空レベルに排気される間に基板を保持することのできるバッチ型ロードロックである。このバッチロードロックは、一度に２５ないし５０枚の基板を保持できるのが好ましい。
[0038]システムコントローラ１０２は、一般に、全システムの制御及び自動化を容易にするように設計され、典型的に、中央処理ユニット（ＣＰＵ）（図示せず）、メモリ（図示せず）、及び支援回路（又はＩ／Ｏ）（図示せず）を備えている。ＣＰＵは、種々のシステム機能、チャンバプロセス及び支援ハードウェア（例えば、検出器、ロボット、モータ、ガス源ハードウェア、等）を制御するための工業用設定に使用され、且つシステム及びチャンバプロセス（例えば、チャンバ温度、プロセスシーケンススループット、チャンバプロセス時間、Ｉ／Ｏ信号、等）を監視する任意の形式のコンピュータプロセッサの１つでよい。メモリは、ＣＰＵに接続され、容易に入手できるメモリ、例えば、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、或いは任意の他の形式のローカル又はリモートのデジタル記憶装置の１つ以上でよい。ソフトウェアインストラクション及びデータは、ＣＰＵに命令するためにコード化してメモリ内に記憶することができる。また、プロセッサを従来の仕方で支援するために支援回路もＣＰＵに接続される。支援回路は、キャッシュ、電源、クロック回路、入力／出力回路、サブシステム、等を含むことができる。システムコントローラ１０２によって読み取り可能なプログラム（又はコンピュータインストラクション）は、基板においてどのタスクを遂行できるか決定する。プログラムは、システムコントローラ１０２によって読み取り可能なソフトウェアで、処理シーケンスタスク及び種々のチャンバプロセスレシピステップの監視、制御及び実行に関するタスクを遂行するためのコードを含むソフトウェアであるのが好ましい。
支援チャンバの構成
[0039]一実施形態では、クラスターツール１００は、システムコントローラ１０２と、複数の基板処理チャンバ２０１−２０４と、１つ以上の支援チャンバ２１１とを備えている。一般的に、支援チャンバは、計測チャンバ、前処理チャンバ、又は後処理チャンバでよい。支援チャンバの追加は、これに限定されないが、装置の歩留まりの改善、基板から基板へのプロセス反復性の改善、プロセス結果の分析、及び基板と基板との間のキュータイム差の影響の減少を含む多数の理由で、クラスターツール１００に加えることができる。
[0040]１つの態様において、図２に示すように、２つの支援チャンバ２１１が、移送チャンバ１１０内で位置２１４Ａ又は２１４Ｂに装着される。移送チャンバ１１０内の未使用スペースを１つ以上の支援チャンバ２１１で埋めることは、支援チャンバのコンポーネントを追加するのに必要な付加的なハードウェアの数を減少し、クラスターツールのプロセスチャンバと支援チャンバ２１１との間で基板を移送するのに必要なオーバーヘッド時間を短縮し、且つクラスターツールの占有面積を減少することにより、システムコスト及びＣｏＯを減少する上で助けとなる。
[0041]図３は、支援チャンバ２１１がクラスターツール１００の他の領域に置かれ、例えば、位置１１４Ｅ、及び／又はフロントエンド環境１０４に取り付けられた位置２１４Ｃ又は２１４Ｄに装着されたクラスターツール１００の別の構成を示す。位置１１４Ａ−１１４Ｆ、位置２１４Ａ−Ｄ、或いは１つ以上のクラスターツールロボット装置によりアクセスできる他の便利な位置の１つ以上に支援チャンバ２１１を装着するのが望ましいことに注意されたい。
[0042]支援チャンバ２１１の使用を含む代表的なクラスターツール構成において遂行される処理シーケンスの実施例が図４及び５に示されている。図４は、図５に示す処理ステップをたどってクラスターツール１００を通る基板“Ｗ”の動きを示す。図４にＡ１からＡ８と示された矢印の各々は、クラスターツール１００内における基板の動き又は移送経路を示す。この構成では、基板は、位置１０５Ａに置かれたポッドから取り出されて、移送経路Ａ１をたどってロードロックチャンバ１０６Ａに送り込まれる。次いで、システムコントローラ１０２は、ロードロックチャンバ１０６Ａに、それを閉じて、希望のベース圧力までポンプダウンするように命令し、基板を、既に真空ポンプダウン状態にある移送チャンバ１１０へ移送できるようにする。次いで、基板は経路Ａ２に沿って移送され、基板上で準備／分析ステップ３０２が遂行される。準備／分析ステップ３０２は、これに限定されないが、基板の点検／分析及び／又は粒子の除去を含む１つ以上の準備ステップを含んでもよい。準備／分析ステップ３０２を完了した後に、基板は、図４に示すように、移送経路Ａ３をたどって、位置１１４Ａの処理チャンバへ移送され、ここで、基板処理ステップ３０４が基板において遂行される。基板処理ステップ３０４を遂行した後に、基板は、移送経路Ａ４−Ａ５をたどって、基板処理チャンバ２０２及び２０３へ順次に移送され、ここで、図４及び５に示すように、各基板処理ステップ３０６から３０８が遂行される。別の実施形態では、基板処理ステップ３０４は、（以下に述べる）前クリーニング処理ステップである。一実施形態では、基板処理ステップ３０６及び３０８は、次のプロセスグループの１つから選択することができる。即ち、酸化物エッチング、金属エッチング、ＥＰＩ、ＲＴＰ、ＤＰＮ、ＰＶＤ、ＣＶＤ（例えば、ＣＶＤポリシリコン、ＴＥＯＳ、等）、又は他の適当な基板処理ステップ。次いで、基板は、経路Ａ６に沿って移送され、ここで、関連する後処理／分析ステップ３１０が基板において遂行される。この後処理／分析ステップ３１０は、これに限定されないが、基板の点検／分析及び／又は粒子の除去ステップを含む１つ以上の準備ステップを含んでもよい。後処理／分析ステップ３１０を完了した後に、基板は、移送経路Ａ７をたどって、ロードロックチャンバ１０６Ａへ移送される。次いで、ロードロックが通気され、基板がロードロックから取り出され、移送経路Ａ８をたどって、ポッド位置１０５Ａに置かれる。
[0043]また、プロセスシーケンスの他の実施形態は、処理シーケンスにおける他の処理ステップの少なくとも１つとの間に支援チャンバ２１１が置かれるようなシナリオを含んでもよい。別の実施形態では、準備／分析ステップ３０２又は後処理／分析ステップ３１０の後に基板において１つの処理ステップしか実行されない。
粒子／汚染物除去支援チャンバ（１つ又は複数）
[0044]一実施形態において、支援チャンバ２１１は、準備／分析ステップ３０２及び／又は後処理／分析ステップ３１０の間に基板の表面上の粒子の数又は汚染物の量を減少し、望ましい処理シーケンスを使用して形成される装置に対して装置の歩留り及び基板の廃棄を改善できるように構成される。一般に、粒子／汚染物減少チャンバ、以下、粒子減少チャンバという、は、基板の１つ以上の表面を紫外線（ＵＶ）放射に露出して、基板の表面上の粒子及び他の汚染物に充分なエネルギーを与え、それらを基板の表面から離れるように移動させ（例えば、ブラウン運動）、露出表面に対する汚染物結合特性を変化させ、又は汚染物を蒸発させる。動作中に、波長が約１２０から約４３０ナノメートル（ｎｍ）で、電力密度が約５から約２５ミリワット／ｃｍ２のＵＶ放射又はＵＶ光を、粒子／汚染物減少チャンバ内に収容された放射源から基板の表面へ配送することができる。放射源からの放射は、キセノン、アルゴン、クリプトン、窒素、塩化キセノン、フッ化クリプトン、フッ化アルゴンのような元素を含むランプにより供給することができる。ＵＶ光を放出する放射源の使用は、基板表面に見られる有機汚染物の有害な影響を除去又は減少するのに特に有用なことがある。ＵＶ波長を放出するように適応される典型的な放射源は、従来のＵＶランプ（例えば、水銀蒸気ランプ）又は他の同様の装置でよい。異なる波長のＵＶ光を放出するＵＶ放出放射源の組合せも使用できる。
[0045]図６は、基板の１つ以上の表面を紫外線（ＵＶ）放射に露出する粒子減少チャンバ７００である一形式の支援チャンバ２１１の側部断面図である。この粒子減少チャンバ７００は、クラスターツール内の任意の利用可能な位置、例えば、位置１１４Ａ−１１４Ｆ（図２）又は位置２１４Ａ−２１４Ｅ（図３）に装着することができる。一般的に、粒子減少チャンバ７００は、エンクロージャー７０１、放射源７１１及び基板支持体７０４を含む。エンクロージャー７０１は、一般的に、チャンバ本体７０２、チャンバ蓋７０３及び透明領域７０５を含む。１つの態様において、エンクロージャー７０１は、真空ポンプ７３６により処理中に真空状態にポンプダウンできるように処理領域７１０を密封する１つ以上のシール７０６を含む。１つの態様において、処理領域７１０は、真空ポンプ７３６及びガス配送源７３５の使用により約１０−６トールから約７００トールの圧力にポンプダウンされて維持される。一実施形態では、処理領域７１０は、ガス配送源７３５から処理領域７１０へ不活性ガスを連続的に配送することにより大気圧又はその付近に維持される。透明領域７０５は、基板“Ｗ”が放射源７１１から放出されたエネルギーの大半を受け取れるように、放射源７１１から放出される放射に対して光学的に透明なセラミック、ガラス又は他の材料で作ることができる。１つの態様において、粒子減少チャンバ７００は、リフトアッセンブリ７２０を含むことができ、これは、基板“Ｗ”を基板支持体７０４に対して上昇及び下降させて、ロボット装置（図示せず）で基板をリフトアッセンブリ７２０に摘み上げ及びそこから降ろすことができるように適応される。
[0046]一実施形態では、基板支持体７０４は、粒子除去ステップ中に基板を加熱するように適応され、粒子減少プロセス中に基板の表面から汚染物を移動させるか又は蒸発させるように汚染物にエネルギーを追加することにより基板の表面から粒子を除去する効率を更に高める。この構成では、基板支持体７０４は、基板支持体７０４内に埋設された加熱素子７２２及び外部電源／コントローラ（図示せず）の使用によって加熱され、基板支持表面７０７を希望の温度に加熱することができる。一実施形態では、基板支持体７０４は、従来の赤外線ランプの使用により希望の温度に加熱される。１つの態様において、基板支持体７０４は、約２５０℃から約８５０℃、より好ましくは、約３５０℃から約６５０℃の温度に加熱される。１つの態様において、処理シーケンスにおける以前の処理ステップ中に基板に加えられた熱のために、基板がまだ２５０℃から約５５０℃の温度にある間に、基板を粒子減少チャンバ７００及び基板支持体７０４へ配送するのが望ましいことがある。
計測チャンバの構成
[0047]一実施形態において、支援チャンバ２１１は、準備／分析ステップ３０２及び／又は後処理／分析ステップ３１０を遂行して、処理シーケンスにおける処理ステップの前又は後に基板の特性を分析するように適応される計測チャンバである。一般に、計測チャンバで測定することのできる基板の特性は、これに限定されないが、基板の表面上に堆積された１つ以上の層の固有応力又は外的応力、１つ以上の堆積された層の膜組成、基板の表面上の粒子の数、及び基板の表面上に見られる１つ以上の層の厚みの測定を含むことができる。計測チャンバから収集されたデータは、次いで、システムコントローラ１０２により、１つ以上の処理ステップにおける１つ以上のプロセス変数を調整して、その後に処理される基板上に有利な処理結果を生じさせるのに使用される。基板の表面上に見られる粒子を測定し分析するように適応できる計測チャンバのハードウェア及び制御アルゴリズムは、例えば、参考としてここに全体を援用する共通に譲渡された米国特許第６，６３０，９９５号、第６，６５４，６９８号、第６，９５２，４９１号、及び第６，６９３，７０８号に見ることができる。
膜分析チャンバ
[0048]一実施形態では、支援チャンバ２１１は、従来の光学的測定技術の使用により基板表面上の堆積膜の組成及び厚みを測定するように適応される計測チャンバである。典型的な組成及び厚み測定技術は、従来のエリプソメトリー、反射計測、又はＸ線光電子分光（ＸＰＳ）技術を含む。これらの技術を使用して基板表面上の希望の領域で測定された組成及び厚みの結果は、次いで、システムコントローラ１０２へフィードバックされ、処理シーケンスにおける上流又は下流プロセスステップの１つ以上に対して調整を行うことができる。
[0049]従って、基板の組成及び厚み結果をシステムコントローラ１０２に記憶して分析し、１つ以上のプロセス変数を変化させて、その後に処理される基板に得られる処理結果を改善し、及び／又は既に処理された基板の欠陥を、支援チャンバ２１１の下流で遂行されるプロセスのプロセスパラメータを調整することで修正することもできる。一実施例では、基板の表面上にＥＰＩ層が堆積された後に組成又は厚みの分析を行って、その後のＥＰＩ堆積プロセスにおいて望ましからぬ処理結果を修正するようにプロセス変数（例えば、ＲＦ電力、処理圧力、ガス流量、膜厚み、堆積率）を調整することができる。
[0050]エリプソメトリー（ellipsometry）は、薄い表面層及び多層構造体の膜厚み、界面の粗面性、及び組成を決定するための非侵襲的光学的技術である。この方法は、サンプル表面から反射するときの偏光状態の変化を測定して、従来のエリプソメトリーパラメータ（例えば、振幅変化（Ψ）、位相シフト（Δ））を決定する。次いで、これらの光学的パラメータをコンピュータモデル、又はシステムコントローラ１０２内の記憶データに一致させて、基板の表面上の領域におけるサンプルの構造及び組成を決定することができる。
[0051]反射計測は、光学放射の全外部反射の作用を使用して薄い層を試験する分析技術である。反射率分析技術では、サンプルからの光学放射の反射が異なる角度で測定され、厚み、密度、表面の粗さを決定することができる。これらの反射計測の結果は、次いで、コンピュータモデル、又はシステムコントローラ１０２内の記憶データに一致させて、基板表面上の領域におけるサンプルの構造及び組成を決定することができる。
[0052]Ｘ線光電子分光（ＸＰＳ）ツールは、材料内に存在する元素の基本的組成、化学的状態及び電子的状態を測定するのに使用できる。材料にＸ線のビームを照射すると同時に、従来の測定技術を使用して分析されている材料から逃れる電子の数及び運動エネルギーを測定することにより、ＸＰＳスペクトルが得られる。これらのＸＰＳの結果は、次いで、コンピュータモデル、又はシステムコントローラ１０２内の記憶データに一致させて、基板表面上の領域におけるサンプルの構造及び組成を決定することができる。
[0053]一実施形態では、パターン認識システムが、支援チャンバ２１１で遂行される１つ以上の分析ステップに関連して使用されて、基板表面上の選択された領域の状態に関する分析及びフィードバックを与える。一般的に、パターン認識システムは、基板の表面をスキャンして、スキャンから受信したデータを、コントローラ内に記憶されたデータと比較し、基板の表面上のどこで測定を行うべきかコントローラが判断できるようにする光学的点検技術を使用する。一実施形態では、パターン認識システムは、コントローラ（例えば、コントローラ１０２（図２））、従来のＣＣＤカメラ、及び配置された基板をＣＣＤカメラに対して移動するように適応されるステージを含む。処理中に、コントローラのメモリ内に記憶されたデータは、ＣＣＤカメラが基板の表面上を通過するときにそのＣＣＤカメラから受信したデータと比較され、計測チャンバ内のコンポーネントにより基板表面上の望ましいテスト領域を見つけて分析することができる。
基板バウ応力測定分析チャンバ
[0054]別の実施形態では、支援チャンバ２１１は、従来の基板バウ測定技術の使用により基板表面上の堆積膜内に含まれる応力又は歪を測定するように適応される。一般的に、１つのパラメータ（例えば、応力又は歪）を測定し、測定領域内に含まれる材料の形式及び／又は１つ以上の材料特性を測定し又は知ることにより、基板の領域内に含まれる応力及び歪を計算することができる。プロセスシーケンス中に基板のバウ又はバウの変化を測定する従来の応力又は歪測定ツールは、処理シーケンスにおける１つ以上の処理ステップを遂行した後に基板の応力又は歪を測定し、次いで、その結果をシステムコントローラ１０２へフィードバックして、処理シーケンスにおける１つ以上のプロセスステップにどんなアクションをとる必要があるかシステムコントローラ１０２が判断できるように構成される。基板の応力を測定するように適応できる従来の応力測定ツールは、ＫＬＡ−テンコル(Tencor)社、ナノメトリック社、又はサーマ・ウェーブ(Therma-Wave)社から入手することができる。
[0055]一実施例では、以前の堆積処理ステップで形成されたＥＰＩ層の応力又は歪を測定して、そのデータをシステムコントローラ１０２へフィードバックし、このシステムコントローラが、次いで、その後に処理される基板に得られる処理結果をどのように改善するか判断できるようにし、或いは基板の応力又は歪の測定から注目される問題を解決するために下流のプロセスに対して調整を行えるようにすることが望まれる。システムコントローラ１０２は、基板バウ結果を使用して、１つ以上のプロセス変数（例えば、ＲＦ電力、処理圧力、膜厚み、堆積率）を調整し、その後の基板の表面における処理結果を改善する。
ＸＲＤ計測チャンバ
[0056]一実施形態では、クラスターツール１００に一体化された計測チャンバは、Ｘ線回折（ＸＲＤ）技術を利用して、膜の厚み、膜の組成、膜の応力又は歪を測定する。典型的なＸＲＤ技術は、基板表面上の１つ以上の領域を、放出されたＸ線放射に露出したときに発生される回折パターンを分析し解釈する上で助けとなるように、ブラッグの法則を利用する。一般的に、ＸＲＤチャンバは、Ｘ線源、１つ以上の放射検出器、基板支持体、及びアクチュエータを含み、このアクチュエータは、Ｘ線源を基板に対して関節運動させるか又は基板支持体をＸ線源に対して関節運動させて、回折パターンを発生し分析できるようにする。ＸＲＤ型の計測チャンバから得られた結果を使用して、プロセスシーケンスの処理ステップの１つ以上を遂行する前又は後に基板表面上の膜（１つ又は複数）の種々の特性を測定することができる。システムコントローラ１０２の使用により、ＸＲＤチャンバから受け取った結果を使用して、種々のプロセスステップにおけるプロセス変数を調整し、処理シーケンスから得られる結果を改善することができる。一実施例では、以前の堆積処理ステップで形成されたＥＰＩ層の応力の測定が望まれることがあった。それ故、システムコントローラ１０２の使用により、ＸＲＤ結果を使用して、ＥＰＩプロセス変数（例えば、ＲＦ電力、処理圧力、膜厚み、堆積率）の１つ以上を調整し、処理結果を改善することができる。処理シーケンスの異なる段階で複数の異なる膜特性（例えば、応力、膜の組成、厚み）を特徴付ける能力を有する計測チャンバ、例えば、ＸＲＤチャンバは、個別の計測チャンバを使用して分析を遂行する構成に対して、システムのコストを削減し、システムの占有面積を減少し、クラスターツールの信頼性を改善し、且つチャンバ間で基板を移送するのに必要なオーバーヘッド時間を短縮するのに有用である。
[0057]図７は、処理シーケンス（例えば、以下に述べる処理シーケンス３００及び処理シーケンス３０１Ａ−３０１Ｂ）における処理ステップを遂行する前又は後に基板の特性を分析するのに使用できる支援チャンバ２１１の一形式、即ち計測チャンバ７５０の側部断面図である。この計測チャンバ７５０は、クラスターツール内の任意の利用可能な位置、例えば、位置１１４Ａ−１１４Ｆ（図２）又は位置２１４Ａ−２１４Ｅ（図３）に装着することができる。一般的に、計測チャンバ７５０は、エンクロージャー７６１、測定アッセンブリ８１１及び基板支持体７５４を収容する。基板支持体７５４は、基板支持面７５７を有する。エンクロージャー７６１は、一般的に、チャンバ本体７５２、チャンバ蓋７５３及び透明領域７５５を含む。１つの態様において、エンクロージャー７５１は、真空ポンプ（図示せず）により処理中に真空状態にポンプダウンできるように処理領域７７０を密封する１つ以上のシール７５６を含む。１つの態様において、処理領域７７０は、約１０−６トールから約７００トールの圧力にポンプダウンされる。透明領域７５５は、測定アッセンブリ８１１内に含まれた放射源８１３から放出される放射に対して光学的に透明なセラミック、ガラス又は他の材料で作ることができる。一実施形態では、放射源８１３から放出された放射は、透明領域７５５を通過して基板の表面に当たり、そこで、反射されて、透明領域７５５を通して戻され、測定アッセンブリ８１１に含まれたセンサにより収集される。１つの態様では、計測チャンバ７５０は、リフトアッセンブリ７２０を含み、これは、基板“Ｗ”を基板支持体７５４に対して上昇及び下降させて、ロボット装置（図示せず）が基板を計測チャンバ７５０とクラスターツール内の他の処理チャンバとの間で移動できるようにする。
一体型支援チャンバ
[0058]図８は、計測プロセス、前処理プロセスステップ、又は後処理プロセスステップを遂行するように適応できる支援チャンバ２１１内に収容される支援チャンバアッセンブリ８００を含む移送チャンバ１１０の側部断面図である。一実施形態では、図８に示すように、支援チャンバアッセンブリ８００は、準備／分析ステップ３０２及び／又は後処理／分析ステップ３１０の間に基板表面上の粒子の数を減少するように構成される。支援チャンバアッセンブリ８００は、一般的に、上述した粒子減少チャンバ７００に見られる全てのコンポーネントを含むが、エンクロージャー７０１のコンポーネント、例えば、チャンバ本体７０２及びチャンバ蓋７０３は、各々、移送チャンバベース１１０Ｂ及び移送チャンバ蓋１１０Ａに置き換えられる。
[0059]一実施形態では、基板支持体７０４及びリフトアッセンブリ７２０は、移送領域１１０Ｃ内に位置付けられて、移送チャンバ１１０の移送チャンバベース１１０Ｂに装着され、ひいては、１つ以上の処理チャンバ（図８には、例えば、処理チャンバ２０１が示されている）に隣接して装着される。この構成では、放射源７１１は、移送チャンバ蓋１１０Ａに装着された支持体８０８に取り付けられ、放射源７１１から放出された放射が透明領域７０５を通過して、基板支持体７０４の基板支持面７０７に位置付けられた基板Ｗに当たるようにされる。システムコントローラ１０２、及びリフトアッセンブリ７２０内に含まれたアクチュエータ（図示せず）を使用して、ロボットブレードアッセンブリ１１３Ａと基板支持体７０４との間で基板“Ｗ”を移送することができる。支援チャンバアッセンブリ８００は、一般的に、ロボット１１３により実行される通常の移送動作中にロボット１１３と支援チャンバアッセンブリ８００の任意のコンポーネントとの間の衝突を防止するように構成される。
[0060]図９は、基板Ｗがロボット１１３のロボットブレードアッセンブリ１１３Ａ上に位置付けられる間に上述した粒子減少ステップを遂行できるように移送チャンバ１１０の一部分上に位置付けられた支援チャンバアッセンブリ８００の一実施形態を示す側部断面図である。一実施形態では、基板Ｗは、移送チャンバ蓋１１０Ａに装着された放射源７１１の下に位置付けられ、放射源７１１から放出された放射は、クラスターツール１００を通して基板を移送するプロセス中に、基板が支援チャンバアッセンブリ８００の下を通過するときに基板の表面に当たることができる。別の実施形態では、システムコントローラ１０２及びロボット１１３は、ロボットブレードアッセンブリ１１３Ａ及び基板Ｗを、移送シーケンス中に希望の時間周期の間、放射源７１１の下に位置付け且つ保持して、基板に対して粒子除去プロセスを遂行できるように適応される。
[0061]図１０は、処理シーケンスにおける処理ステップを遂行する前又は後に基板の特性を分析するために準備／分析ステップ３０２及び／又は後処理／分析ステップ３１０を遂行するように適応される、支援チャンバ２１１内に収容される支援アッセンブリ８０１を含む移送チャンバ１１０の側部断面図である。一実施形態では、この支援チャンバアッセンブリ８０１は、基板Ｗを放射源８１３から放出される放射に露出させ、次いで、センサ８１２において信号の一部分を受信することにより、基板の特性を測定するように構成されたＸＲＤ、ＸＰＳ、応力測定ツール、反射計、又はエリプソメーター型ツールである。支援チャンバアッセンブリ８０１により受け取られた結果は、次いで、システムコントローラ１０２へ通信され、システムコントローラ１０２は、プロセスシーケンスにおける１つ以上のプロセス変数を調整して、システムで得られるプロセス結果を改善することができる。
[0062]支援チャンバアッセンブリ８０１は、一般的に、移送領域１１０Ｃ内に位置付けられて移送チャンバ１１０の移送チャンバベース１１０Ｂに装着された基板支持体８０４及びリフトアッセンブリ８２０を含む。１つの態様において、支援チャンバアッセンブリ８０１は、１つ以上の処理チャンバ（図１０には、例えば、処理チャンバ２０１が示されている）に隣接して位置付けられる。この構成では、測定アッセンブリ８１１が移送チャンバ蓋１１０Ａに取り付けられ、このチャンバ蓋１１０Ａに密封式に取り付けられた透明領域７０５を通して、基板支持体８０４の基板支持面８０７に位置付けられた基板Ｗの処理面Ｗ１を見ることができる。システムコントローラ１０２、及びリフトアッセンブリ８２０内に含まれたアクチュエータ（図示せず）を使用して、ロボットブレードアッセンブリ１１３Ａと基板支持体８０４との間で基板“Ｗ”を移送することができる。支援チャンバアッセンブリ８０１は、一般的に、ロボット１１３により実行される通常の移送動作中にロボット１１３と支援チャンバアッセンブリ８０１の任意のコンポーネントとが互いに衝突しないように設計及び構成される。
[0063]図１１は、基板Ｗがロボット１１３のロボットブレードアッセンブリ１１３Ａに位置付けられる間に上述した準備／分析ステップ３０２及び／又は後処理／分析ステップ３１０を遂行できるように移送チャンバ１１０に位置付けられた支援チャンバアッセンブリ８０１の一実施形態の側部断面図である。一実施形態では、基板Ｗは、クラスターツール１００を通して基板を移送するプロセス中に基板が支援チャンバアッセンブリ８０１の下を通過するときに放射源８１３から放出される放射がセンサ８１２によって受け取られるように位置付けられる。別の実施形態では、システムコントローラ１０２及びロボット１１３は、支援チャンバアッセンブリ８０１が基板の１つ以上の領域で分析を実行できるように、ロボットブレードアッセンブリ１１３Ａ及び基板Ｗを位置付け保持するように適応される。
[0064]図示されていない一実施形態では、支援チャンバアッセンブリ８００及び支援チャンバアッセンブリ８０１が１つの完全なアッセンブリへと一体化され、これが、クラスターツールにおける任意の利用可能な位置、例えば、位置１１４Ａ−１１４Ｆ（図２）又は位置２１４Ａ−２１４Ｅ（図３）に装着される。一実施形態では、支援チャンバアッセンブリ８００及び／又は支援チャンバアッセンブリ８０１は、ロードロックチャンバ１０６Ａ−１０６Ｂ（図２又は３）の少なくとも１つへと一体化される。
キュータイムの問題及びクラスターツールの構成
[0065]一実施形態では、クラスターツール１００は、基板の表面をその後の装置製造プロセスステップのために準備する１つ以上の前クリーニングステップを遂行するように適応される準備チャンバを含む。前クリーニングステップは、一般的に、処理ステップと処理ステップとの間の時間長さ又はキュータイムが重大であるか、或いは大気又は他の汚染源への露出長さが、製造される装置の歩留り、製造される装置の反復性、及び全装置性能に影響するような半導体装置の製造段階において重要である。一実施例において、典型的に、カセット、ＦＯＵＰ、又は他の基板取り扱いコンポーネントからガス放出する有機型汚染物への時間従属露出のために基板の表面に見られる汚染量によりキュータイムの問題が生じる。別の実施例では、１つ以上の接触レベル特徴部を形成する前に形成され、従って、バッチ内の異なる基板の形成される装置の性能に影響を及ぼす自然酸化物の成長によりキュータイムの問題が生じる。形成される半導体装置に対する自然酸化物の成長の有害な影響を減少するために、次の処理ステップ、例えば、金属酸化物半導体（ＭＯＳ）装置のゲート酸化物形成ステップを遂行する直前に自然酸化物層が除去される。従って、この準備ステップを遂行することで、クラスターツールで処理される各基板は、クラスターツールで基板を処理する前に同じスタート点でスタートし、従って、プロセス結果の再現性をより良いものにする。従って、この準備ステップは、バッチにおける最初の基板と最後の基板との間の大気汚染露出時間差、及び基板のあるバッチと基板の別のバッチとの間の差の影響を効果的に除去する。
[0066]一実施形態では、システムコントローラ１０２は、クラスターツール１００で処理される基板のキュータイムを監視及び制御するように適応される。第１の処理チャンバで基板が処理された後、それが次の処理チャンバで処理されるまでのキュータイムを最小にすることは、装置の性能に対する汚染源への露出の影響を制御し最小にする上で助けとなる。この実施形態は、図２−図１１を参照して説明した点検／分析及び粒子／汚染物除去ステップ並びに他の実施形態に関連して使用したときに特に効果的である。というのは、分析及び／又は粒子／汚染物除去ステップは、前クリーニングプロセスステップ及び１つ以上の基板処理ステップ（例えば、ＰＶＤ、ＣＶＤ、ＥＰＩ、乾式エッチング）を使用するプロセスシーケンス内の１つ以上の基板処理ステップを更に最適化するように使用できるからである。１つの態様において、分析及び／又は粒子／汚染物除去ステップは、前クリーニングプロセスレシピを更に最適化するように使用することができる。本発明の１つの態様において、システムコントローラ１０２は、システムスループットを高め且つキュータイム問題を減少するために、プロセスレシピステップが開始または終了されるときのタイミングを制御する。
[0067]ここに述べる前クリーニングステップは、湿式化学的プロセス及び／又はプラズマ変更プロセスを使用することにより基板の表面を準備することができる。１つ以上の準備ステップを遂行するのに使用できる例示的プロセス及びハードウェアの２つの実施例を以下に説明する。
プラズマ前クリーニングチャンバの構成
[0068]一実施形態において、図１３に示す処理シーケンス３０１Ａにおける準備／分析ステップ３０２Ｂは、プラズマ補助型の前クリーニング処理ステップを使用して、このステップの前に基板の表面上に形成された自然酸化物層及び他の汚染物を除去する。基板の表面に自然酸化物層及び他の汚染物が存在すると、装置の歩留り及びプロセスの再現性の結果に著しく影響するので、１つ以上の前クリーニングステップを基板において遂行することができる。
[0069]図１３は、クラスターツール１００（図４）において前クリーニングプロセスステップを遂行することのできる例示的なプロセスシーケンス３０１Ａを示す。図１３は、図５に示すプロセスシーケンス３００と同様であるが、基板表面においてプラズマ補助型の前クリーニングプロセスを遂行できるように準備／分析ステップ３０２Ｂが追加されている。一実施形態では、プロセスシーケンス３０１Ａは、準備／分析ステップ３０２Ａを含み、これは、基板表面の特性を点検及び分析するか、又は粒子除去ステップを遂行するのに使用され、その後、以下に述べる前クリーニング型の準備／分析ステップ３０２Ｂが行われる。プロセスシーケンス３０１Ａの１つの態様では、基板処理ステップ３０４及び基板処理ステップ３０６は、次のプロセスグループ、即ち酸化物エッチング、金属エッチング、ＥＰＩ、ＲＴＰ、ＤＰＮ、ＰＶＤ、ＣＶＤ（例えば、ＣＶＤポリシリコン、ＴＥＯＳ、等）、或いは他の適当な半導体基板処理ステップを含むプロセスグループの１つから選択することができる。
[0070]一実施形態では、準備／分析ステップ３０２Ｂの処置（以下、前処理ステップ）は、エッチングステップ及びその場での(in-situ)アニールステップを遂行するように適応される前クリーニングチャンバ１１００（図１２）において遂行される。基板表面に見られる自然酸化物層及び他の汚染物を除去するように適応できる前クリーニングチャンバ及びプロセスの詳細な説明は、ここに請求する本発明と矛盾しない程度に参考としてここに全体を援用する２００５年２月２２日に出願された“In-SituDry Clean Chamber For Front End Of Line Fabrication”と題する共通に譲渡された米国特許出願第６０／５４７，８３９号に見ることができる。
[0071]一実施形態では、前クリーニングチャンバ１１００は、基板加熱及び冷却の両方を全て単一の処理環境内で使用するプラズマ増強化学エッチングプロセスを遂行して、前処理ステップを遂行することができる。図１２は、前クリーニングチャンバ１１００の部分断面図である。前クリーニングチャンバ１１００は、蓋アッセンブリ１１０１、温度制御される基板支持部材１１０２、温度制御されるチャンバ本体１１１０、及び処理ゾーン１１２０を含む真空チャンバである。処理ゾーン１１２０は、蓋アッセンブリ１１０１と基板支持部材１１０２との間の領域である。基板支持部材１１０２は、一般的に、処理中に基板を支持し、その温度を制御するように適応される。蓋アッセンブリ１１０１は、プロセスガス供給パネル（図示せず）と、処理ゾーン１１２０の外部にプラズマを発生するためのプラズマ空洞を画成する第１及び第２の電極（素子１１３０及び１１３１）とを含む。プロセスガス供給パネル（図示せず）は、ガス源１１６０に接続され、このガス源は、１つ以上の反応性ガスを、プラズマ空洞へ、更に、第２の電極１１３１を通して、処理ゾーン１１２０へ供給する。第２の電極１１３１は、基板の上に位置付けられ、プラズマ補助型乾式エッチングプロセスが完了した後に基板を加熱するように適応される。
[0072]図１２は、例示的前クリーニングチャンバ１１００を示す部分断面図である。一実施形態では、前クリーニングチャンバ１１００は、チャンバ本体１１１０と、蓋アッセンブリ１１０１と、支持アッセンブリ１１４０とを備えている。蓋アッセンブリ１１０１は、チャンバ本体１１１０の上端に配設され、また、支持アッセンブリ１１４０は、チャンバ本体１１１０内に少なくとも部分的に配設される。チャンバ本体１１１０は、その側壁に形成されたスリットバルブ開口１１１１を含み、前クリーニングチャンバ１１００の内部へアクセスできるようにする。スリットバルブ開口１１１１は、基板取り扱いロボット（例えば、図２のロボット１１３）によりチャンバ本体１１１０の内部へアクセスできるように選択的に開閉される。
[0073]１つ以上の実施形態では、チャンバ本体１１１０は、これを通して熱伝達流体を流すために流体チャンネル１１１２が形成されている。熱伝達流体は、加熱流体又は冷却材でよく、処理及び基板移送中にチャンバ本体１１１０の温度を制御するのに使用される。チャンバ本体１１１０の温度は、チャンバ壁におけるガス又は副産物の望ましからぬ凝縮を防止するために重要である。熱伝達流体は、例えば、水、エチレングリコール、又はその混合物を含む。また、熱伝達流体は、窒素ガスを含んでもよい。
[0074]蓋アッセンブリ１１０１は、一般的に、蓋アッセンブリ１１０１内に１つ以上の反応性種を含むプラズマを発生して１つ以上の前処理ステップを遂行するために第１の電極１１３０を備えている。一実施形態では、第１の電極１３０は、頂部プレート１１３１に支持され、そこから電気的に分離される。一実施形態では、第１の電極１１３０は、電源１１３２に結合され、一方、第２の電極１１３１は、接地点に接続される。従って、プロセスガスがガス源１１６０から頂部プレートに形成されたホール１１３３を通して処理ゾーン１１２０へ配送されるときに、第１の電極１１３０と第２の電極１１３１との間の容積部に１つ以上のプロセスガスを含むプラズマが発生される。
[0075]ガスを反応性の種へと活性化して反応性種のプラズマを維持することのできる電源１１３２を使用することができる。例えば、電源１１３２は、高周波（ＲＦ）、直流（ＤＣ）又はマイクロ波（ＭＷ）電力の形態のエネルギーを処理ゾーン１１２０へ配送することができる。或いは又、遠隔プラズマジェネレータのような遠隔活性化源を使用して、反応性種のプラズマを発生し、これを前クリーニングチャンバ１１００へ配送することもできる。一実施形態では、第２の電極１１３１は、前クリーニングチャンバ１１００内で遂行されるべきプロセスガス及び動作に基づいて加熱されてもよい。一実施形態では、例えば、抵抗ヒータのような加熱素子１１３５を第２の電極１１３１又は分配プレートに結合することができる。温度の調整は、第２の電極１１３１又は分配プレートに結合されたサーモカップルにより容易にすることができる。
[0076]ガス源１１６０は、典型的に、１つ以上のガスを前クリーニングチャンバ１１００へ供給するのに使用される。使用する特定のガス（１つ又は複数）は、前クリーニングチャンバ１１００内で遂行されるべきプロセス（１つ又は複数）に依存する。説明上、ガスは、１つ以上の先駆体、還元剤、触媒、担体、パージ、クリーニング、又は任意の混合物、或いはその組合せを含むことができるが、これらに限定されない。典型的に、前クリーニングチャンバ１１００に導入される１つ以上のガスは、蓋アッセンブリ１１０１に流れ込み、次いで、第２の電極１１３１を通してチャンバ本体１１１０へ流れ込む。プロセスに基づいて、多数のガスを前クリーニングチャンバ１１００へ配送し、前クリーニングチャンバ１１００において混合することもできるし、又は前クリーニングチャンバ１１００へ配送する前にガスを混合することもできる。チャンバ本体１１１０に見られるプロセスガスは、次いで、真空アッセンブリ１１５０により、ライナー１１１３に形成されたアパーチャー１１１４及びポンピングチャンネル１１１５を通して排気される。
[0077]支持アッセンブリ１１４０は、チャンバ本体１１１０内に少なくとも部分的に配設することができる。支持アッセンブリ１１４０は、チャンバ本体１１１０内で処理するために基板（この図には示さず）を支持する基板支持部材１１０２を含むことができる。基板支持部材１１０２は、チャンバ本体１１１０の底面を貫通して延びるリフトメカニズム（図示せず）に結合することができる。リフトメカニズム（図示せず）は、そのリフトメカニズムの周囲から真空が漏れるのを防止するベローズ（図示せず）によりチャンバ本体１１１０に柔軟にシールすることができる。リフトメカニズムは、基板支持部材１１０２をチャンバ本体１１１０内において処理位置と下部の移送位置との間で垂直に移動させることができる。移送位置は、チャンバ本体１１１０の側壁に形成されたスリットバルブ開口１１１１の若干下である。
[0078]１つ以上の実施形態において、基板支持部材１１０２は、処理されるべき基板を支持するためのフラットな円形表面又は実質的にフラットな円形表面を有する。基板支持部材１１０２は、アルミニウムで構成されるのが好ましい。基板支持部材１１０２は、この基板支持部材１１０２と蓋アッセンブリ１１０１との間の距離を制御できるようにチャンバ本体１１１０内を垂直に移動することができる。基板支持部材１１０２は、リフトピン（図示せず）を受け入れるために貫通形成された１つ以上のボア（図示せず）を含むことができる。各リフトピンは、典型的に、セラミック又はセラミック含有材料で構成され、基板の取扱い及び搬送に使用される。１つ以上の実施形態では、基板（図示せず）は、静電チャック又は真空チャックを使用して基板支持部材１１０２に固定することができる。１つ以上の実施形態では、基板は、従来のクランプリングのような機械的なクランプ（図示せず）により基板支持部材１１０２に位置保持することができる。基板は、静電チャックを使用して固定されるのが好ましい。
[0079]支持アッセンブリ１１４０の温度は、基板支持部材１１０２の本体に埋め込まれた１つ以上の流体チャンネル１１４１を通して循環される流体によって制御される。流体チャンネル１１４１は、基板支持部材１１０２の基板受け入れ面に均一な熱伝達を与えるために基板支持部材１１０２の周りに位置付けられるのが好ましい。流体チャンネル１１４１は、基板支持部材１１０２を加熱又は冷却するために熱伝達流体を流すことができる。水、窒素、エチレングリコール又はその混合物のような適当な熱伝達流体を使用することができる。支持アッセンブリ１１４０は、更に、基板支持部材１１０２の支持面の温度を監視するために埋設サーモカップル（図示せず）を含むことができる。
[0080]動作中に、基板支持部材１１０２は、蓋アッセンブリ１１０１の至近まで上昇されて、処理中の基板の温度を制御することができる。従って、基板は、加熱素子１１３５によって加熱される蓋アッセンブリ１１０１又は分配プレートから放出される放射を経て加熱することができる。或いは又、リフトピンを使用して、基板を基板支持部材１１０２から、加熱される蓋アッセンブリ１１０１の至近へ持ち上げることができる。
[0081]前クリーニングチャンバ内でアンモニア（ＮＨ３）及び三フッ化窒素（ＮＦ３）混合ガスを使用して基板表面上の自然酸化物を除去するための例示的乾式エッチングプロセスについて以下に説明する。乾式エッチングプロセスは、半導体基板のような基板を前クリーニングチャンバに入れることにより開始される。基板は、処理中に、真空チャック又は静電チャックによって基板支持部材１１０２の支持アッセンブリ１１４０に保持されるのが好ましい。チャンバ本体１１１０は、５０℃から８０℃、より好ましくは、約６５℃の温度に維持されるのが好ましい。チャンバ本体１１１０のこの温度は、チャンバ本体に配置された流体チャンネル１１１２に熱伝達媒体を通すことにより維持される。処理中に、基板支持体内に形成された流体チャンネル１１１２に熱伝達媒体又は冷却材を通すことにより、基板は、６５℃未満、例えば、１５℃から５０℃に冷却される。別の実施形態では、基板は、２２℃から４０℃の温度に維持される。典型的に、基板支持体は、上述した希望の基板温度に到達するように約２２℃未満に維持される。
[0082]次いで、アンモニア及び三フッ化窒素ガスが前クリーニングチャンバに導入されて、クリーニング混合ガスを形成する。チャンバに導入される各ガスの量は、可変であり、例えば、除去されるべき酸化物層の厚み、クリーニングされている基板の幾何学的形状、プラズマの体積容量、及びチャンバ本体１１１０の体積容量を受け入れるように調整することができる。１つの態様において、アンモニア対三フッ化窒素で少なくとも１：１のモル比を有する混合ガスを与えるようにガスが添加される。別の態様では、混合ガスのモル比は、少なくとも約３対１（アンモニア対三フッ化窒素）である。ガスは、５：１（アンモニア対三フッ化窒素）から３０：１のモル比で乾式エッチングチャンバに導入されるのが好ましい。混合ガスのモル比は、約５対１（アンモニア対三フッ化窒素）から約１０対１であるのが好ましい。また、混合ガスのモル比は、約１０：１（アンモニア対三フッ化窒素）から約２０：１であってもよい。
[0083]また、パージガス又は担体ガスが混合ガスに添加されてもよい。例えば、アルゴン、ヘリウム、水素、窒素、又はその混合物のような適当なパージ／担体ガスが使用されてもよい。典型的に、全混合ガスは、約０．０５体積％から約２０体積％のアンモニア及び三フッ化窒素から作られる。残りは、担体ガスである。一実施形態では、チャンバ本体内の圧力を安定化させるために反応性ガスの前にパージガス又は担体ガスが最初にチャンバ本体１１１０に導入される。チャンバ本体内の動作圧力は、変化させることができる。典型的に、圧力は、約５００ミリトールから約３０トールに維持される。好ましくは、圧力は、約１トールから約１０トールに維持される。より好ましくは、チャンバ本体内の動作圧力は、約３トールから約６トールに維持される。
[0084]プラズマ空洞内で混合ガスのプラズマを点火するために約５から約６００ワットのＲＦ電力が第１の電極に印加される。ＲＦ電力は、１００ワット未満であるのが好ましい。電力を印加する周波数は、非常に低く、１００ｋＨｚ未満であるのが更に好ましい。この周波数は、約５０ｋＨｚから約９０ｋＨｚの範囲であるのが好ましい。
[0085]プラズマエネルギーは、アンモニア及び三フッ化窒素ガスを反応性の種へと解離し、これらの種が結合して、高反応性のフッ化アンモニア（ＮＨ４Ｆ）化合物及び／又はフッ化水素アンモニウム（ＮＨ４Ｆ・ＨＦ）を気相で形成する。これらの分子は、次いで、第２の電極１１３１を通して流れ、クリーニングされるべき基板表面と反応する。一実施形態では、担体ガスが最初に前クリーニングチャンバに導入され、担体ガスのプラズマが発生され、次いで、反応性ガス、アンモニア及び三フッ化窒素がプラズマに添加される。
[0086]理論によって縛ろうとは思わないが、エッチングガス、ＮＨ４Ｆ及び／又はＮＨ４Ｆ・ＨＦが自然酸化物表面と反応して、ケイフッ化アンモニウム（ＮＨ４）２ＳｉＦ６、ＮＨ３、及びＨ２Ｏ生成物を形成すると考えられる。ＮＨ３及びＨ２Ｏは、処理条件における蒸気であって、チャンバから、チャンバに取り付けられた真空ポンプにより除去される。基板表面の後ろに（ＮＨ４）２ＳｉＦ６の薄膜が残される。
[0087]プラズマ処理ステップを遂行した後に、（ＮＨ４）２ＳｉＦ６の薄膜が基板表面に形成され、基板支持体が、加熱された第２電極の付近のアニール位置へ上昇される。第２電極１１３１から放射される熱は、（ＮＨ４）２ＳｉＦ６の薄膜を揮発性のＳｉＦ４、ＮＨ３及びＨＦ生成物へと解離又は昇華させるに充分でなければならない。これらの揮発性生成物は、次いで、チャンバから真空アッセンブリ１１５０によって除去される。典型的に、基板から薄膜を効果的に昇華させ除去するために、７５℃以上の温度が使用される。好ましくは、１００℃以上、例えば、約１１５℃から約２００℃の温度が使用される。
[0088]（ＮＨ４）２ＳｉＦ６の薄膜をその揮発性成分へと解離する熱エネルギーは、第２電極によって対流又は放射される。加熱素子１１３５は、第２電極１１３１に直結され、第２電極及びそれに熱接触するコンポーネントを約７５℃から２５０℃の温度に加熱するように作動される。１つの態様では、第２電極は、１００℃から１５０℃、例えば、約１２０℃の温度に加熱される。
[0089]基板から膜が除去されると、チャンバがパージされ排気される。次いで、基板を移送位置へ下げ、基板をチャック解除し、スリットバルブ開口１１１１を通して基板を移送することにより、クリーニングされた基板をチャンバから取り出す。
[0090]図１３に示すように、準備／分析ステップ３０２Ｂを遂行した後に、酸化物エッチング、金属エッチング、ＥＰＩ、ＲＴＰ、ＤＰＮ、ＰＶＤ、ＣＶＤ（例えば、ＣＶＤポリシリコン、ＴＥＯＳ、等）、又は他の適当な半導体基板処理ステップを含むプロセスのグループの１つから選択される１つ以上の基板処理ステップを使用して処理することができる。
湿式クリーニング型前クリーニングチャンバの構成
[0091]別の実施形態では、露出した基板表面に見られる自然酸化物層及び他の汚染物は、処理シーケンスにおける１つ以上の基板装置製造プロセスステップを遂行する前に、湿式クリーニング型前クリーニングプロセス、以下、湿式クリーニングプロセスという、を使用して除去される。図１４は、１つ以上の湿式クリーニング型前クリーニングプロセスステップを遂行することにより装置の歩留り及びプロセスの再現性を改善するのに使用できるプロセスシーケンス３０１Ｂを示す。
[0092]湿式クリーニングプロセス処置は、図１３及び図１４を参照して説明するように、自然酸化物層、粒子及び他の汚染物を除去するように、基板の表面上で遂行することができる。図１４は、例示的プロセスシーケンス３０１Ｂを示し、これは、図１５に示すクラスターツール１０１において遂行することができる。図１４は、図１３に示すプロセスシーケンス３０１Ａと同様であるが、準備／分析ステップ３０２Ａを遂行する前に、準備／分析ステップ３０２Ｃが遂行される。一実施形態では、準備／分析ステップ３０２Ａは、基板の準備／分析ステップ（例えば、図５の準備／分析ステップ３０２）、又は上述した粒子除去ステップを含む。一実施形態では、準備／分析ステップ３０２Ｃは、以下に述べる湿式クリーニング型基板準備ステップである。プロセスシーケンス３０１Ｂの一実施形態では、準備／分析ステップ３０２Ｃを遂行した後に、基板は、基板処理ステップ３０４及び基板処理ステップ３０６へ進み、これらステップは、酸化物エッチング、金属エッチング、ＥＰＩ、ＲＴＰ、ＤＰＮ、ＰＶＤ、ＣＶＤ（例えば、ＢＬＯｋ、ＣＶＤポリシリコン、ＴＥＯＳ、等）、又は他の適当な半導体基板処理ステップを含む半導体装置形成プロセスのグループの１つから選択することができる。
[0093]図１５は、処理領域１２０、リンクモジュール３５０、及びフロントエンド環境１０４を含むクラスターツール１０１の一実施形態を示す平面図である。処理領域１２０は、一般的に、図２を参照して上述したコンポーネントを備え、これらは、一般的に、１つ以上の処理チャンバ２０１−２０４、１つ以上の支援チャンバ２１１（２つが示されている）、移送チャンバ１１０、及びロードロックチャンバ１０６Ａ−Ｂを含む。ロードロックチャンバ１０６Ａ−Ｂは、移送チャンバ１１０及びリンクモジュール３５０と連通する。支援チャンバ２１１は、クラスターツールの他のエリア、例えば、位置１１４Ａ−Ｆ、位置２１４Ａ−Ｄ、及びリンクモジュール３５０の位置３５４Ａ−Ｂに位置付けられてもよいことに注意されたい。
[0094]リンクモジュール３５０は、一般的に、フロントエンド環境１０４を処理領域１２０に接続する移送領域３５１を有する。リンクモジュール３５０は、一般的に、リンクロボット３３０、及び１つ以上の湿式クリーニングチャンバ３６０を含む。一実施形態では、リンクロボット３３０は、このリンクロボット３３０が、ロードロックチャンバ１０６Ａ−１０６Ｂと、湿式クリーニングチャンバ３６０と、フロントエンド環境１０４内の支持ステージ１０４Ａとの間で基板を移送できるように適応されるスライドアッセンブリ３３１を有する。リンクモジュール３５０の移送領域３５１に配設されたリンクロボット３３０は、一般に、ロードロックチャンバ１０６と、フロントエンド環境１０４に装着され位置付けられた支持ステージ１０４Ａとの間で基板を往復させるように直線、回転及び垂直移動することができる。フロントエンド環境１０４は、一般的に、複数のポッド１０５に着座されたカセット（図示せず）から大気圧のきれいな環境／エンクロージャーを通して支持ステージ１０４Ａのような何らかの望ましい場所へ基板を移送するのに使用される。
[0095]湿式クリーニングチャンバ３６０は、一般的に、露出した基板表面上に見られる自然酸化物層及び他の汚染物を、１つ以上の湿式化学的処理ステップを使用して除去するように適応されるチャンバである。湿式クリーニングチャンバ３６０は、アプライドマテリアルズ社から入手できるＥｍｅｒｓｉｏｎＴＭチャンバ又はＴＥＭＰＥＳＴＴＭ湿式クリーニングチャンバでよい。例示的な湿式クリーニングチャンバ３６０は、例えば、２００１年６月２５日に出願された共通に譲渡された米国特許出願第０９／８９１，８４９号、及び２００２年４月１１日に出願された共通に譲渡された米国特許出願第１０／１２１，６３５号に更に説明されており、これらは、両方とも参考としてここに全体を援用する。
[0096]処理中に、湿式クリーニングチャンバ３６０は、一般的に、基板の表面をクリーニングするように構成される。１つの態様において、湿式クリーニングチャンバは、基板の表面上に露出した化合物を機能的グループにおいて終了させる１つ以上のプロセスステップを遂行するように適応される。基板の表面に付着及び／又は形成された機能的グループは、ヒドロキシル（ＯＨ）、アルコキシ（ＯＲ、但し、Ｒ＝Ｍｅ、Ｅｔ、Ｐｒ又はＢｕ）、ハロキシル（ＯＸ、但し、Ｘ＝Ｆ、Ｃｌ、Ｂｒ又はＩ）、ハライド（Ｆ、Ｃｌ、Ｂｒ又はＩ）、酸素基及びアミノ（ＮＲ又はＮＲ２、但し、Ｒ＝Ｈ、Ｍｅ、Ｅｔ、Ｐｒ又はＢｕ）を含む。湿式クリーニングプロセスは、ＮＨ３、Ｂ２Ｈ６、ＳｉＨ４、ＳｉＨ６、Ｈ２Ｏ、ＨＦ、ＨＣｌ、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、Ｈ２、原子Ｈ、原子Ｎ、原子Ｏ、アルコール、アミン、そのプラズマ、その派生物、又はその組合せのような試薬に基板の表面を露出させることができる。これら機能的グループは、基板の表面に付着させるために、その後のＣＶＤ又は原子層堆積（ＡＬＤ）ステップに使用される到来する化学的先駆体のベースとなり得る。一実施形態では、湿式クリーニングプロセスは、基板の表面を約１秒から約２分の期間中、試薬に露出させることができる。また、湿式クリーニングプロセスは、ＲＣＡ溶液（ＳＣ１／ＳＣ２）、ＨＦラスト溶液、ＷＶＧ又はＩＳＳＧシステムからの水蒸気、過酸化物溶液、酸性溶液、塩基性溶液、そのプラズマ、その派生物又はその組合せに基板の表面を露出させることを含んでもよい。有用な湿式クリーニングプロセスは、共通に譲渡された米国特許第６，８５８，５４７号、及び２００２年１１月２１日に出願された“SurfacePre-Treatment for Enhancement of Nucleation of High Dielectric ConstantMaterials”と題する出願中の米国特許出願第１０／３０２，７５２号（ＵＳ２００３０２３２５０１号として公告されている）に説明されており、これらは、両方とも参考としてここに全体を援用する。
[0097]湿式クリーニングプロセスの一実施例では、約１０Å以下、例えば、約５Åから約７Åの厚みのを有する化学的酸化物層を形成する第２のプロセスステップに基板を露出させる前に自然酸化物層が除去される。自然酸化物は、ＨＦラスト溶液により除去することができる。湿式クリーニングプロセスは、アプライドマテリアルズ社から入手できるＴＥＭＰＥＳＴＴＭ湿式クリーニングシステムにおいて遂行することができる。別の実施例では、基板は、ＷＶＧシステムから導出される水蒸気に約１５秒間露出される。従来のＨＦラスト処理ステップは、典型的に約１％未満のＨＦを含む水溶液を処理シーケンスにおけるラストステップとして使用して、露出したシリコン表面上に不動態層を形成する。ＨＦラストプロセスは、高品質のゲート酸化物層を確実に形成するのに有用であろう。
[0098]図１４に示すように、準備／分析ステップ３０２Ａを遂行した後に、酸化物エッチング、金属エッチング、ＥＰＩ、ＲＴＰ、ＤＰＮ、ＰＶＤ、ＣＶＤ（例えば、ＣＶＤポリシリコン、ＴＥＯＳ、等）、又は他の適当な半導体基板処理ステップを含むプロセスのグループの１つから選択された１つ以上の基板処理ステップを使用して基板を処理することができる。
ＵＶクリーニングプロセスを使用するプロセス増強
[0099]半導体装置のサイズが、例えば、４５ｎｍノード又はそれ以下というように縮小するにつれて、自然酸化物の成長及び／又は有機汚染物への露出により生じるキュータイムの影響が、より大きな問題となる。形成された半導体装置に対する自然酸化物の成長又は汚染の有害な影響を減少するために、堆積ステップを遂行する前に１つ以上のクリーニングプロセスを遂行して、基板の表面が希望の清潔さレベルとなるよう保証することができる。クラスターツールの一実施形態では、１つ以上の処理チャンバ２０１−２０４又は支援チャンバ２１１は、１つ以上の波長のＵＶ光を配送して基板の表面をクリーニングするように適応される放射源を含み、キュータイムの影響を減少し、ひいては、ＣＶＤ、ＰＶＤ又はＡＬＤ型プロセスのようなその後の堆積プロセスに対して基板を準備する。この構成では、クラスターツール内で基板に対して遂行される処理ステップのシーケンスは、ＵＶエネルギー源を使用して基板表面をクリーニングするステップ（以下、ＵＶクリーニングプロセスという）を含む。堆積ステップの前にＵＶクリーニングプロセスを追加することは、エピタキシャル（ＥＰＩ）層堆積ステップの直前にそれを遂行するときには特に有用である。というのは、堆積されるＥＰＩ層の核生成、及び形成されるＥＰＩ層の応力が、プロセスの開始における表面の状態に非常に敏感だからである。一実施形態では、基板処理シーケンスは、基板の表面の清潔さを向上させると共に、ＥＰＩ、ＣＶＤ、ＰＶＤ又はＡＬＤ堆積プロセスのような基板製造ステップを遂行する直前に基板表面の状態を繰り返し制御できるように、準備ステップ、例えば、湿式クリーニング型基板準備ステップ（図１４の準備／分析ステップ３０２Ｃ）、又は前クリーニング処理ステップ（図１３の準備／分析ステップ３０２Ｂ）、及びＵＶクリーニングプロセスステップを含む。従って、湿式クリーニング型基板準備ステップ又は前クリーニング処理ステップのような準備ステップは、基板表面上の大きな汚染物又は自然酸化物層を除去するのに使用できる一方、ＵＶクリーニングプロセスは、その後の基板処理ステップを実行する直前に基板表面を最終的に準備及び／又は不動態化するのに使用される。
[00100]一実施形態において、ＵＶクリーニングプロセスは、クリーニング及び／又は不動態化プロセスを実行する温度を、他の従来のクリーニング技術に対して減少させて、熱履歴の問題を緩和するように使用される。例えば、望ましい量のＵＶ放射を使用するときの処理中の基板温度は、７５０℃未満でよく、典型的に、７００℃未満でよい。１つの態様では、約５００℃から約７００℃の範囲の温度においてＵＶ増強プロセスが遂行される。ＥＰＩ堆積ステップの直前に通常使用される従来のシリコン含有基板クリーニング及び不動態化ステップは、典型的に、約７５０℃から約１０００℃の範囲の温度で遂行される。１つの態様において、ＵＶ放射の存在中に水素を含む周囲環境において基板を処理することにより、クリーニング及び不動態化プロセスを実行する温度、又は表面をクリーニングするのに必要な時間、或いはその両方の組合せを減少することができる。一実施形態では、ＵＶクリーニングプロセスは、エピタキシャル成長されるシリコン含有膜を堆積するために、きれいで且つ不動態化されたシリコン含有基板表面を準備するように遂行される。
[00101]図６を参照すれば、一実施形態において、粒子減少チャンバ７００は、更に、基板の表面上でクリーニングプロセスを遂行するように適応される。１つの態様において、粒子減少チャンバ７００は、エンクロージャー７０１と、放射源７１１と、基板支持体７０４と、加熱素子７２２と、真空ポンプ７３６と、水素のような還元ガスを含むクリーニングガスを処理領域７１０に配送するように適応されるガス配送源７３５とを備えている。動作に際し、真空ポンプ７３６は、処理領域７１０の圧力を基板表面クリーニング及び不動態化プロセス中に約０．１から約８０トールに制御するように使用される。加熱素子７２２及びシステムコントローラ１０２は、処理中の基板温度を約５５０℃から約７５０℃の範囲、典型的に、約５５０℃から約７００℃の範囲に制御するように使用される。システムコントローラ１０２及び放射源７１１は、約１２０ｎｍから約４３０ｎｍの１つ以上の波長においてＵＶ放射の電力密度を約１ｍＷ／ｃｍ２から約２５ｍＷ／ｃｍ２の範囲に制御するように使用される。
[00102]一実施例では、ＵＶクリーニングプロセスは、水素を含むクリーニングガスに基板を露出させると同時に、約１８０ｎｍ以下の波長の放射に露出させることにより実行される。ＵＶクリーニングプロセス中に、水素の流量は、約２５ｓｌｍから約５０ｓｌｍの範囲に維持され、一方、基板表面の温度は、約１分から約５分の範囲の時間周期中に、５００℃から６５０℃の範囲にされる。処理領域の圧力は、約０．１トールから約１００トールの範囲でよく、典型的に、圧力は、約５トールから約３０トールの範囲である。基板の表面へ配送されるＵＶ放射の電力密度は、約２ｍＷ／ｃｍ２から約２５ｍＷ／ｃｍ２の範囲でよい。
[00103]一実施形態において、図１６に示すように、前クリーニングプロセスステップ３０２Ｂを遂行した後であって、プロセスステップ３０４を遂行する前に、ＵＶクリーニングプロセス３０２Ｄが遂行される。図１６に示すプロセスシーケンス３０１Ｃは、図１３に示すプロセスシーケンスと同様であるが、ＵＶクリーニングプロセス３０２Ｄを遂行するために、移送ステップＡ２’及びＵＶクリーニングプロセス３０２Ｄが追加されている。図１６は、処理シーケンス内でＵＶクリーニングプロセスを遂行できる順序を限定することを意図していない点に注意されたい。というのは、クリーニングプロセスは、本発明の範囲から逸脱せずに、いずれの処理ステップの前又は後にも遂行できるからである。一般的に、ＵＶクリーニングプロセス３０２Ｄを遂行した後に基板を真空又は不活性環境へ移送し又はそこに維持し、基板表面と酸素又は他の汚染物との相互作用を防止又は最小にして、次の基板処理ステップを遂行する前に、クリーニングされた表面への自然酸化物成長又はダメージを防止することが望まれる。それ故、一般的に、低い分圧の酸素又は他の汚染物を有するクラスターツール内でＵＶクリーニングプロセスを遂行するのが望ましい。
[00104]別の実施形態では、ＵＶ放射源、基板ヒータ及びクリーニングガス源が、クラスターツール内に装着された１つ以上の処理チャンバ（例えば、処理チャンバ２０１−２０４）に取り付けられるか又はそこに収容され、ＵＶクリーニングプロセスを実行することができる。この構成では、ＵＶクリーニングプロセスは、堆積プロセスを遂行する前にプロセスチャンバで遂行することができ、従って、個別の移送ステップＡ３’（図１６）は必要とされない。一実施形態では、基板表面に対して遂行される前クリーニングプロセスの処理結果を改善するために、図１２に示す前クリーニングチャンバ１１００にＵＶ放射源（図示せず）が追加される。
[00105]一実施形態では、ＵＶクリーニングプロセスを遂行した後に基板において１つ以上の計測ステップ（例えば、図１３−１４の準備／分析ステップ３０２Ａ）を行って、基板の種々の領域の状態を分析し、システムコントローラによって修正アクションを取って、その基板に対するＵＶクリーニングプロセスの有効性を改善し、及び／又は１つ以上のその後のプロセスで得られる処理結果を改善することができる。一般的に、ＵＶクリーニングプロセス変数は、ＵＶクリーニングプロセス時間、基板表面に供給されるＵＶ電力の強度、及び／又は基板の温度を含むことができる。
[00105]別の実施形態では、ＵＶクリーニングプロセスが遂行された後に、１つ以上の計測ステップ（例えば、図１３−１４の準備／分析ステップ３０２Ａ）が遂行されると共に、１つ以上のその後の基板処理ステップ（例えば、ＰＶＤ、ＣＶＤ、又はＡＬＤ堆積ステップ）が基板表面において遂行される。この場合には、計測ステップを使用して、基板表面上の領域の状態を素早く分析し、システムコントローラが、処理シーケンス内の１つ以上のプロセスステップ内の１つ以上のプロセス変数に対して調整を行って、得られる処理結果を改善できるようにする。一般的に、プロセス変数は、ＵＶクリーニングプロセス変数（例えば、クリーニングプロセス時間、ＵＶ源の電力）、又は基板処理プロセス変数（例えば、ＲＦ電力、プロセス圧力、ガス流量、膜厚み、堆積率、基板温度）のいずれかを含むことができる。一実施例では、ＸＲＤ装置を使用して、第１基板の表面に堆積された膜の応力を測定し、フィードバックする。それ故、測定された応力が希望の範囲から外れる場合には、システムコントローラは、例えば、基板表面の清潔さを改善し、第２基板に形成される堆積層の応力を減少するようにＵＶクリーニングプロセスの長さを調整することができる。このプロセスは、エピタキシャル堆積されるシリコン層のように、堆積膜の特性（例えば、応力／歪）が、堆積前の基板表面の状態に非常に敏感である場合に使用するときに重要となる。
[00107]クラスターツールに計測ステップを一体化することで、プロセスシーケンスにおける１つ以上の処理ステップの後に望ましい又は望ましからぬ処理結果を迅速にフィードバックして、基板の廃棄及び装置の変化を減少する上で助けとすることができる。また、クラスターツール内の一体化された計測ステップは、１つ以上のプロセスステップの適格性を予め決めるためにクラスターツールを通してテストウェハ又はダミーウェハを走らせる時間を浪費する必要性をおそらく除去することにより、クラスターツールの生産性も改善する。また、クラスターツールの制御された真空又は不活性環境領域（例えば、移送領域１１０）内にあるか又はそれと連通する１つ以上の計測チャンバの使用は、基板の表面と酸素又は他の汚染物との相互作用を防止し及び／又は最小にし、制御された真空又は不活性環境の外部で計測ステップを遂行することを必要とするプロセスシーケンスに対して、より迅速で且つ現実的な計測結果を与える。従って、一般的に、計測チャンバ（１つ又は複数）をクラスターツールに取り付けて、計測チャンバへの及び計測チャンバからの移送プロセスを、低分圧の酸素又は他の汚染物を有する環境内で遂行するようにクラスターツールを構成することが望ましい。
ＵＶ増強堆積プロセス
[00108]一実施形態では、基板処理チャンバは、基板処理ステップ（例えば、図１３、１４及び１６の基板処理ステップ３０４−３０６）の間に基板処理温度を下げるように適応されるＵＶ放射源を含む。基板処理温度を下げる必要性は、特徴部サイズが４５ｎｍ以下に減少されるにつれて益々重要になってきた。処理温度を下げる必要性は、形成される装置の層間の材料の相互拡散性により生じる装置の歩留まりの問題を最小にするか又は回避する必要性によって生み出される。低いプロセス温度は、基板準備ステップ及び基板製造ステップの両方について必要とされる。基板処理温度を下げると、形成される装置の熱履歴を改善し、ひいては、装置の歩留り、及び形成される装置の使用寿命を改善する。従って、装置製造処理シーケンス内に低い処理温度を含む１つ以上のプロセスステップを使用することが望まれる。
[00109]このタスクを達成するために、基板処理チャンバ、以下、処理チャンバという、は、装置製造プロセスを遂行するステップの間に基板の１つ以上の表面をＵＶ放射に露出させる。使用中に、ＵＶ放射源は、基板の表面上に堆積又はエッチングプロセスを生じさせる熱エネルギーの必要性を減少させるために、基板の表面に充分なエネルギーを与えるように適応される。一般的に、約５から約２５ｍＷ／ｃｍ２の電力密度において約１２０から約４３０ナノメートル（ｎｍ）の波長でＵＶ放射を基板の表面に配送するように適応される放射源は、ほとんどの従来のＣＶＤ又はＡＬＤプロセスを助ける上で有用であると考えられる。ＵＶ放射の波長及び配送電力は、所与の温度、先駆体及び基板の組合せに対して調整を必要とすることがある点に注意されたい。放射源からの放射は、キセノン、アルゴン、クリプトン、窒素、塩化キセノン、フッ化クリプトン、フッ化アルゴンのような元素を含むランプによって供給することができる。典型的な放射源は、従来のＵＶランプ（例えば、水銀蒸気ランプ）又は他の同様の装置でよい。異なる放出波長を有するＵＶ放射源の組合せを使用してもよい。一実施形態では、処理チャンバ内の圧力は、約０．１から約８０トールの範囲である。
[00110]図１６は、図２−図３に示すクラスターツール１００の１つ以上の処理チャンバ２０１−２０４として使用できる例示的プロセスチャンバ１６００の概略側部断面図である。一実施形態では、図１６に示すように、堆積プロセスチャンバは、プロセスチャンバ１６００の種々の機能的要素を包囲するステンレススチールのハウジング構造体１６０１を含む。石英チャンバ１６３０は、ＵＶ放射源１６０８が収容される上部石英チャンバ１６０５と、処理体積部１６１８が収容される下部石英チャンバ１６２４とを含む。処理体積部１６１８には反応性の種が与えられ、処理体積部１６１８から処理副産物が取り出される。基板１６１４がペデスタル１６１７に載せられ、反応性の種が基板１６１４の表面１６１６へ付与され、その後に、表面１６１６から副産物が除去される。赤外線ランプ１６１０を使用して、基板１６１４及び処理体積部１６１８の加熱が行われる。赤外線ランプ１６１０からの放射は、上部石英チャンバ１６０５の上部石英窓１６０４、及び下部石英チャンバ１６２４の下部石英部分１６０３を通して進行する。上部石英チャンバ１６０５の１つ以上の冷却ガスは、入口１６１１を経て入り、出口１６２８を通して出る（１６１３）。プロセスチャンバがＣＶＤ又はＡＬＤ型プロセスチャンバである一実施形態では、下部石英チャンバ１６２４に対する先駆体、並びに希釈、パージ及び通気ガスが入口１６２０を通して入り、出口１６３８を通して出る（１６２２）。出口１６２８及び１６３８は、同じ真空ポンプに連通しているか、又は個別のポンプを使用して同じ圧力になるよう制御され、上部石英チャンバ１６０５及び下部石英チャンバ１６２４の圧力が等しくなるようにする。従って、ＵＶ放射は、反応性の種を付勢するのに使用されると共に、基板の表面１６１６に反応物質を吸着し、そこからプロセス副産物を脱着する上で助けとなる。例示的堆積チャンバと、ＵＶクリーニングプロセスと、ＵＶ補助型堆積プロセスを使用してＥＰＩ膜を堆積するプロセスとは、参考としてここに全体を援用する２００４年６月１０日に出願された共通に譲渡された米国特許出願第１０／８６６，４７１号に更に説明されている。
[00111]一実施例では、プロセスチャンバ１６００において、ジシラン（Ｓｉ２Ｈ６）及びアンモニア（ＮＨ３）の混合物を好ましくは約４００℃の温度で使用する一方、ＵＶ放射を、約１７２ｎｍの範囲内の波長で約５から約１０ｍＷ／ｃｍ２の電力密度において配送して、窒化シリコン（ＳｉＮ）膜の堆積が実行される。典型的に、従来のＳｉＮ堆積プロセスは、約６５０℃以上の温度を必要とする。
[00112]クラスターツールの一実施形態では、１つ以上のＵＶ補助型基板処理ステップ（例えば、堆積ステップ）を遂行した後に、１つ以上の計測ステップ（例えば、図１３−１４の準備／分析ステップ３０２Ａ）が遂行される。この場合には、計測ステップを使用して、基板表面上に堆積される１つ以上の層の状態を迅速に分析し、システムコントローラが基板処理ステップのプロセス変数に対して調整を行って、基板表面に層を形成するプロセスを改善できるようにする。一般的に、プロセス変数は、例えば、ＵＶ放射強度（例えば、電力）、堆積時間、処理圧力、プロセスガスの流量、ＲＦ電力、膜厚み、又は基板温度を含むことができる。一実施例では、ＸＲＤ装置を使用して、第１基板の表面に堆積される膜の応力を測定し且つフィードバックし、システムコントローラが、例えば、その後の堆積プロセス中にＵＶ電力を調整し、ＵＶ補助型堆積プロセスを使用して形成される層における膜特性、例えば、応力を改善できるようにする。このプロセスは、堆積される膜の特性（例えば、応力／歪）が堆積プロセス中に熱環境に非常に敏感である場合に使用したときに重要となる。クラスターツールに計測プロセスステップを一体化することは、１つ以上の基板製造プロセスステップの後に得られる望ましい又は望ましからぬ処理結果を迅速にフィードバックできるようにし、ひいては、誤って処理される基板の数を減少することにより装置の歩留まりを改善すると共に、プロセスシーケンス内で遂行される１つ以上のプロセスの適格性を予め決めるためにクラスターツールで遂行されるプロセスシーケンス内に含まれる１つ以上のプロセスステップを通してテストウェハを走らせる時間を浪費する必要性を除去することにより、クラスターツールの生産性を改善する上で助けとなろう。
[00113]以上、本発明の実施形態を説明したが、本発明の基本的な範囲から逸脱せずに、他の実施形態及び更に別の実施形態を案出することができ、従って、本発明の範囲は、特許請求の範囲によって限定されるものとする。
１００…クラスターツール、１０２…システムコントローラ、１０４…フロントエンド環境、１０４Ｂ…移送領域、１０６…ロードロックチャンバ、１０８Ａ−Ｂ…ファクトリインターフェイスロボット、１１０…移送チャンバ、１１３…ロボット、１１３Ａ…ブレードアッセンブリ、１１３Ｂ…アームアッセンブリ、１１３Ｃ…ロボット駆動アッセンブリ、１１４Ａ−１１４Ｆ…処理位置、１１６Ａ−Ｂ…サービスチャンバ、２０１−２０４…基板処理チャンバ、２１１…支援チャンバ、２１４Ａ−２１４Ｅ…位置、７００…粒子減少チャンバ、７０１…エンクロージャー、７０２…チャンバ本体、７０３…チャンバ蓋、７０４…基板支持体、７０５…透明領域、７０６…シール、７０７…基板支持面、７１１…放射源、７２０…リフトアッセンブリ、７２２…加熱素子、７５０…計測チャンバ、７５２…チャンバ本体、７５３…チャンバ蓋、７５４…基板支持体、７５５…透明領域、７５６…シール、７５７…基板支持面、７６１…エンクロージャー、７７０…処理領域、８００、８０１…支援チャンバアッセンブリ、８０４…基板支持体、８０８…支持体、８１１…測定アッセンブリ、８１２…センサ、８１３…放射源、８２０…リフトアッセンブリ、１１００…前クリーニングチャンバ、１１０１…蓋アッセンブリ、１１０２…基板支持部材、１１１０…チャンバ本体、１１１２…流体チャンネル、１１１４…アパーチャー、１１１５…ポンピングチャンネル、１１２０…処理ゾーン、１１６０…ガス源、１１３０…第１電極、１１３１…第２電極、１１３２…電源、１１４０…支持アッセンブリ、１１４１…流体チャンネル、１１５０…真空アッセンブリ、１６００…プロセスチャンバ、１６０５…上部石英チャンバ、１６０８…ＵＶ放射源、１６１０…赤外線ランプ、１６１４…基板、１６１６…表面、１６１８…処理体積部、１６２４…下部石英チャンバ

Claims (35)

  1. ロボットが配設された移送領域を形成する１つ以上の壁と、
    上記移送領域内に配設され、基板の表面の特性を測定するように適応される第１の支援チャンバと、
    上記移送領域に連通する基板処理チャンバと、
    上記基板処理チャンバ内で処理ステップを遂行する前に基板の表面を準備するように適応される前クリーニングチャンバと、
    を備えた基板処理装置。
  2. 上記移送領域は、約１０−６トールから約７００トールの圧力に維持される、請求項１に記載の装置。
  3. 上記第１の支援チャンバは、ＸＲＤ、ＸＰＳ、反射計、又はエリプソメーター技術を使用して基板の表面の特性を測定するように適応される、請求項１に記載の装置。
  4. 上記基板処理チャンバは、デカップル型プラズマ窒化物（ＤＰＮ）チャンバ、急速熱処理（ＲＴＰ）チャンバ、化学的気相堆積（ＣＶＤ）チャンバ、原子層堆積（ＡＬＤ）チャンバ、又は物理的気相堆積（ＰＶＤ）チャンバである、請求項１に記載の装置。
  5. 基板の表面から汚染物を除去するように適応される第２の支援チャンバを更に備え、上記１つ以上の壁に配設された放射源から基板の表面へ紫外線（ＵＶ）放射を配送することにより汚染物を除去する、請求項１に記載の装置。
  6. 上記第１の支援チャンバ内で測定される基板の表面の特性は、上記領域内に含まれた材料の応力、歪、厚み及び組成より成るグループから選択された特性である、請求項１に記載の装置。
  7. ロボットが配設された移送領域を形成する１つ以上の壁と、
    上記移送領域に連通する１つ以上の基板処理チャンバと、
    上記ロボットと移送可能に連通し、基板の表面の特性を測定するように適応される支援チャンバと、
    上記移送領域に連通する処理チャンバであって、
    この処理チャンバの処理領域内に位置付けられた基板支持体、及び
    上記基板支持体に位置付けられた基板の表面に１つ以上のＵＶ波長の光を配送するように適応される第１の放射源、
    を含むような前記処理チャンバと、
    を備えた基板処理装置。
  8. 上記移送領域は、約１０−６トールから約７００トールの圧力に維持される、請求項７に記載の装置。
  9. 上記１つ以上の基板処理チャンバは、デカップル型プラズマ窒化物（ＤＰＮ）チャンバ、急速熱処理（ＲＴＰ）チャンバ、化学的気相堆積（ＣＶＤ）チャンバ又は原子層堆積（ＡＬＤ）チャンバである、請求項７に記載の装置。
  10. 上記支援チャンバは、ＸＲＤ、ＸＰＳ、反射計、又はエリプソメーター技術を使用して基板の表面の特性を測定するように適応される、請求項７に記載の装置。
  11. 基板の表面から汚染物を除去するように適応される第２の支援チャンバを更に備え、上記１つ以上の壁の少なくとも１つに接続された第２の放射源から基板の表面へ紫外線（ＵＶ）放射を配送することにより汚染物を除去する、請求項７に記載の装置。
  12. 上記第１の放射源は、約１２０ｎｍから約４３０ｎｍの範囲の１つ以上の波長の光を、約１から約２５ｍＷ／ｃｍ２の電力密度で配送するように適応される、請求項７に記載の装置。
  13. 上記処理チャンバは、更に、上記処理領域にクリーニングガスを配送するように適応されるガス源を備え、上記クリーニングガスは、水素を含む、請求項７に記載の装置。
  14. ２つ以上の基板を含むように適応されるポッドと、
    上記ロボットと連通し、大気圧より低い圧力に排気されるように適応されるロードロックと、
    上記ポッドに位置付けられた２つ以上の基板の１つを上記ポッドと上記ロードロックとの間で移送するように適応される第２のロボットと、
    を更に備えた請求項７に記載の装置。
  15. 上記支援チャンバ内で測定される基板の表面の特性は、上記領域内に含まれた材料の応力、歪、厚み及び組成より成るグループから選択された特性である、請求項７に記載の装置。
  16. ロボットが配設された移送領域を形成する１つ以上の壁と、
    上記ロボットと移送可能に連通し、基板の表面の特性を測定するように適応される支援チャンバと、
    上記移送領域に連通する第１の処理チャンバであって、
    この処理チャンバの処理領域内に位置付けられた基板支持体、及び
    １つ以上のＵＶ波長の光を、上記基板支持体に位置付けられた基板の表面に配送するように適応される第１の放射源、
    を含むような前記第１の処理チャンバと、
    上記移送領域に連通する第２の処理チャンバであって、
    この処理チャンバの処理領域内に位置付けられた基板支持体、
    １つ以上のＵＶ波長の光を、上記基板支持体に位置付けられた基板の表面に配送するように適応される第２の放射源、及び
    水素を含むクリーニングガスを上記処理領域へ配送するように適応されるガス源、
    を含むような第２の処理チャンバと、
    を備えた基板処理装置。
  17. 上記移送領域は、約１０−６トールから約７００トールの圧力に維持される、請求項１６に記載の装置。
  18. 上記第１の処理チャンバは、デカップル型プラズマ窒化物（ＤＰＮ）チャンバ、急速熱処理（ＲＴＰ）チャンバ、化学的気相堆積（ＣＶＤ）チャンバ、又は原子層堆積（ＡＬＤ）チャンバである、請求項１６に記載の装置。
  19. 上記支援チャンバは、ＸＲＤ、ＸＰＳ、反射計、又はエリプソメーター技術を使用して基板の表面の特性を測定するように適応される、請求項１６に記載の装置。
  20. 基板の表面から汚染物を除去するように適応される第２の支援チャンバを更に備え、上記１つ以上の壁の少なくとも１つに接続された第２の放射源から基板の表面へ紫外線（ＵＶ）放射を配送することにより汚染物を除去する、請求項１６に記載の装置。
  21. 上記第１及び第２の放射源は、約１２０ｎｍから約４３０ｎｍの範囲の１つ以上の波長の光を、約１から約２５ｍＷ／ｃｍ２の電力密度で配送するように適応される、請求項１６に記載の装置。
  22. 上記支援チャンバ内で測定される基板の表面の特性は、上記領域内に含まれた材料の応力、歪、厚み及び組成より成るグループから選択された特性である、請求項１６に記載の装置。
  23. クラスターツール内で半導体装置を形成する方法において、
    基板処理チャンバ内で基板の表面を変更するステップと、
    基板の表面を変更した後に基板の領域の特性を測定するステップと、
    上記測定された特性を、システムコントローラに記憶された値と比較するステップと、
    基板の表面を変更するプロセスの間に、上記測定された特性とシステムコントローラに記憶された値との上記比較に基づいて、プロセス変数を変更するステップと、
    を備えた方法。
  24. 領域の特性を測定する上記ステップは、上記領域内に含まれた材料の応力、歪、厚み及び組成より成るグループから選択された特性を測定することを含む、請求項２３に記載の方法。
  25. 基板の表面を変更する前に基板の表面を前クリーニングするステップを更に備えた、請求項２３に記載の方法。
  26. 装置の特徴部を形成する前に基板の表面から汚染物を除去するステップを更に備え、この汚染物を除去するステップは、
    約１２０ｎｍから約４３０ｎｍの範囲内の少なくとも１つの波長を有する放射に基板の表面を露出させる段階と、
    水素を含むクリーニングガスを基板の表面に与える段階と、
    約７５０℃より低い温度に基板を加熱する段階と、
    を含む請求項２３に記載の方法。
  27. 基板の表面を変更する上記ステップは、デカップル型プラズマ窒化物（ＤＰＮ）プロセス、エピタキシャル層（ＥＰＩ）堆積プロセス、急速熱処理（ＲＴＰ）プロセス、化学的気相堆積（ＣＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス、及び物理的気相堆積（ＰＶＤ）プロセスより成るグループから選択されたプロセスを遂行することを含む、請求項２３に記載の方法。
  28. 基板の表面を変更する上記ステップは、更に、この表面を変更する処理ステップ中に約１２０ｎｍから約４３０ｎｍの範囲内の少なくとも１つの波長を有する放射に基板の表面を露出させることを含む、請求項２７に記載の方法。
  29. クラスターツール内で半導体装置を形成する方法において、
    基板処理チャンバ内で基板の表面を変更するステップと、
    上記クラスターツールの移送領域内に配設されたロボットを使用して、その移送領域に基板を位置付けるステップと、
    上記移送領域に位置付けられた基板の表面の特性を測定するステップと、
    上記測定された特性を、システムコントローラに記憶された値と比較するステップと、
    基板の表面を変更するプロセスにおいて、上記測定された特性とシステムコントローラに記憶された値との上記比較に基づいて、プロセス変数を変更するステップと、
    を備えた方法。
  30. 装置の特徴部を形成する前に基板の表面を前クリーニングするステップを更に備えた、請求項２９に記載の方法。
  31. 領域の特性を測定する上記ステップは、上記領域内に含まれた材料の応力、歪、厚み及び組成より成るグループから選択された特性を測定することを含む、請求項２９に記載の方法。
  32. 放射源からの紫外線（ＵＶ）放射に基板の表面を露出させることにより、装置の特徴部を形成する前に、基板の表面から汚染物を除去するステップを更に備えた、請求項２９に記載の方法。
  33. 基板の表面を変更する上記ステップは、デカップル型プラズマ窒化物（ＤＰＮ）プロセス、エピタキシャル層（ＥＰＩ）堆積プロセス、急速熱処理（ＲＴＰ）プロセス、化学的気相堆積（ＣＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス、及び物理的気相堆積（ＰＶＤ）プロセスより成るグループから選択されたプロセスを遂行することを含む、請求項２９に記載の方法。
  34. 装置の特徴部を形成する前に基板の表面から汚染物を除去するステップを更に備え、この汚染物を除去するステップは、
    約１２０ｎｍから約４３０ｎｍの範囲内の少なくとも１つの波長を有する放射に基板の表面を露出させる段階と、
    水素を含むクリーニングガスを基板の表面に与える段階と、
    約７５０℃より低い温度に基板を加熱する段階と、
    を含む請求項２９に記載の方法。
  35. 基板の表面を変更する上記ステップは、更に、この表面を変更する処理ステップ中に約１２０ｎｍから約４３０ｎｍの範囲内の少なくとも１つの波長を有する放射に基板の表面を露出させることを含む、請求項２９に記載の方法。
JP2009518542A 2006-07-03 2007-06-27 進歩型フロントエンド処理のためのクラスターツール Pending JP2009543355A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80651806P 2006-07-03 2006-07-03
US11/460,864 US20070134821A1 (en) 2004-11-22 2006-07-28 Cluster tool for advanced front-end processing
PCT/US2007/072264 WO2008005773A2 (en) 2006-07-03 2007-06-27 Cluster tool for advanced front-end processing

Publications (2)

Publication Number Publication Date
JP2009543355A true JP2009543355A (ja) 2009-12-03
JP2009543355A5 JP2009543355A5 (ja) 2010-08-05

Family

ID=38895329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009518542A Pending JP2009543355A (ja) 2006-07-03 2007-06-27 進歩型フロントエンド処理のためのクラスターツール

Country Status (5)

Country Link
EP (1) EP2041774A2 (ja)
JP (1) JP2009543355A (ja)
KR (1) KR20090035578A (ja)
TW (1) TW200811916A (ja)
WO (1) WO2008005773A2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013514673A (ja) * 2009-12-17 2013-04-25 アプライド マテリアルズ インコーポレイテッド Ｎｍｏｓエピ層の形成方法
JP2013543651A (ja) * 2010-09-14 2013-12-05 アプライド マテリアルズ インコーポレイテッド デバイス歩留まり向上のための移送チャンバ計量
JP2016072625A (ja) * 2014-09-30 2016-05-09 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ援用原子層堆積におけるｒｆ補償のための方法及び装置
KR20160126914A (ko) * 2015-04-23 2016-11-02 어플라이드 머티어리얼스, 인코포레이티드 반도체 프로세싱 시스템에서의 외부 기판 회전
JP2018527456A (ja) * 2015-06-19 2018-09-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多層金属誘電体膜のｐｖｄ堆積とアニール
JP2019501518A (ja) * 2015-11-13 2019-01-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ． 半導体デバイスの処理方法並びに半導体デバイスの処理システムおよび装置
US10697059B2 (en) 2017-09-15 2020-06-30 Lam Research Corporation Thickness compensation by modulation of number of deposition cycles as a function of chamber accumulation for wafer to wafer film thickness matching
JP2020123675A (ja) * 2019-01-30 2020-08-13 日立金属株式会社 半導体製造装置の管理システム及びその方法
KR20200124315A (ko) * 2018-03-20 2020-11-02 도쿄엘렉트론가부시키가이샤 통합형 반도체 공정 모듈을 포함하는 자기 인식 및 보정 이종 플랫폼, 및 이를 사용하기 위한 방법
JP2021518674A (ja) * 2018-03-20 2021-08-02 東京エレクトロン株式会社 統合的な半導体処理モジュールを組み込んだ自己認識及び補正異種プラットフォーム及びその使用方法
JP2021518673A (ja) * 2018-03-20 2021-08-02 東京エレクトロン株式会社 統合的な計測を伴う基板処理ツール並びに使用方法
JP2021168422A (ja) * 2017-09-20 2021-10-21 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
US20220102193A1 (en) * 2020-09-25 2022-03-31 SK Hynix Inc. Semiconductor device and method for fabricating the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022372B2 (en) 2008-02-15 2011-09-20 Veeco Instruments Inc. Apparatus and method for batch non-contact material characterization
US7838431B2 (en) * 2008-06-14 2010-11-23 Applied Materials, Inc. Method for surface treatment of semiconductor substrates
US7964858B2 (en) 2008-10-21 2011-06-21 Applied Materials, Inc. Ultraviolet reflector with coolant gas holes and method
WO2011019215A2 (ko) * 2009-08-13 2011-02-17 Kim Nam Jin 레이어 형성장치
US8958061B2 (en) 2011-05-31 2015-02-17 Veeco Instruments Inc. Heated wafer carrier profiling
WO2014008162A1 (en) * 2012-07-02 2014-01-09 Applied Materials, Inc. Aluminum-nitride buffer and active layers by physical vapor deposition
CN104584188B (zh) * 2012-08-08 2017-05-31 应用材料公司 连结型真空处理工具和使用该工具的方法
KR101463984B1 (ko) * 2013-02-15 2014-11-26 최대규 플라즈마 처리 시스템
US9627608B2 (en) * 2014-09-11 2017-04-18 Lam Research Corporation Dielectric repair for emerging memory devices
US20160240405A1 (en) * 2015-02-12 2016-08-18 Applied Materials, Inc. Stand alone anneal system for semiconductor wafers
JP6441499B2 (ja) * 2015-10-28 2018-12-19 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
US20180076065A1 (en) 2016-09-15 2018-03-15 Applied Materials, Inc. Integrated system for semiconductor process
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
JP7158133B2 (ja) * 2017-03-03 2022-10-21 アプライド マテリアルズ インコーポレイテッド 雰囲気が制御された移送モジュール及び処理システム
WO2018197008A1 (en) 2017-04-28 2018-11-01 Applied Materials, Inc. Method for cleaning a vacuum system used in the manufacture of oled devices, method for vacuum deposition on a substrate to manufacture oled devices, and apparatus for vacuum deposition on a substrate to manufacture oled devices
WO2019222320A1 (en) * 2018-05-16 2019-11-21 Applied Materials, Inc. Atomic layer self aligned substrate processing and integrated toolset
US20190362989A1 (en) * 2018-05-25 2019-11-28 Applied Materials, Inc. Substrate manufacturing apparatus and methods with factory interface chamber heating
CN111507076B (zh) * 2019-01-29 2022-07-05 北京新唐思创教育科技有限公司 一种用于教学系统的共案课件制作方法、装置和终端
WO2022186775A1 (en) * 2021-03-02 2022-09-09 Agency For Science, Technology And Research A preparation chamber for cleaning and repair sapphire surface for the epitaxial growth of compound materials
US20230032146A1 (en) * 2021-07-27 2023-02-02 Applied Materials, Inc. Simultaneous in process metrology for cluster tool architecture
KR102424853B1 (ko) * 2021-10-12 2022-07-25 주식회사 바코솔루션 반도체 기판 처리 장치
KR102418534B1 (ko) * 2021-10-12 2022-07-07 주식회사 바코솔루션 반도체 기판의 처리를 위한 클러스터 툴 및 그 제어 방법
KR102418530B1 (ko) * 2021-10-12 2022-07-07 주식회사 바코솔루션 반도체 기판 처리 장치
CN114000192B (zh) * 2021-10-29 2023-10-13 北京北方华创微电子装备有限公司 半导体工艺设备以及晶圆位置状态的监测方法
CN114904822B (zh) * 2022-03-31 2023-09-26 上海果纳半导体技术有限公司 机械手清洗装置、清洗方法及半导体设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249428A (ja) * 1988-05-12 1990-02-19 Mitsubishi Electric Corp 半導体基板表面に薄膜を形成する方法およびその装置
JPH05102502A (ja) * 1991-10-09 1993-04-23 Mitsui Toatsu Chem Inc 非晶質太陽電池
JPH05275343A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 基板処理装置
JPH09186108A (ja) * 1995-12-27 1997-07-15 Tokyo Electron Ltd クラスタツール装置
JP2002502108A (ja) * 1997-12-08 2002-01-22 クエスター テクノロジー インコーポレイテッド 電磁放射を用いた半導体の表面変更
JP2002270596A (ja) * 2001-03-12 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置の製造装置
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
US7431795B2 (en) * 2004-07-29 2008-10-07 Applied Materials, Inc. Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249428A (ja) * 1988-05-12 1990-02-19 Mitsubishi Electric Corp 半導体基板表面に薄膜を形成する方法およびその装置
JPH05102502A (ja) * 1991-10-09 1993-04-23 Mitsui Toatsu Chem Inc 非晶質太陽電池
JPH05275343A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 基板処理装置
JPH09186108A (ja) * 1995-12-27 1997-07-15 Tokyo Electron Ltd クラスタツール装置
JP2002502108A (ja) * 1997-12-08 2002-01-22 クエスター テクノロジー インコーポレイテッド 電磁放射を用いた半導体の表面変更
JP2002270596A (ja) * 2001-03-12 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置の製造装置
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013514673A (ja) * 2009-12-17 2013-04-25 アプライド マテリアルズ インコーポレイテッド Ｎｍｏｓエピ層の形成方法
JP2013543651A (ja) * 2010-09-14 2013-12-05 アプライド マテリアルズ インコーポレイテッド デバイス歩留まり向上のための移送チャンバ計量
US10103288B2 (en) 2010-09-14 2018-10-16 Applied Materials, Inc. Transfer chamber metrology for improved device yield
JP2016072625A (ja) * 2014-09-30 2016-05-09 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ援用原子層堆積におけるｒｆ補償のための方法及び装置
KR102543643B1 (ko) * 2015-04-23 2023-06-13 어플라이드 머티어리얼스, 인코포레이티드 반도체 프로세싱 시스템에서의 외부 기판 회전
KR20160126914A (ko) * 2015-04-23 2016-11-02 어플라이드 머티어리얼스, 인코포레이티드 반도체 프로세싱 시스템에서의 외부 기판 회전
JP2017005242A (ja) * 2015-04-23 2017-01-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体処理システムにおける外部基板回転
JP2022023889A (ja) * 2015-04-23 2022-02-08 アプライド マテリアルズ インコーポレイテッド 半導体処理システムにおける外部基板回転
US11574825B2 (en) 2015-04-23 2023-02-07 Applied Materials, Inc. External substrate system rotation in a semiconductor processing system
JP7350035B2 (ja) 2015-04-23 2023-09-25 アプライド マテリアルズ インコーポレイテッド 半導体処理システムにおける外部基板回転
US10879177B2 (en) 2015-06-19 2020-12-29 Applied Materials, Inc. PVD deposition and anneal of multi-layer metal-dielectric film
JP2018527456A (ja) * 2015-06-19 2018-09-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多層金属誘電体膜のｐｖｄ堆積とアニール
JP2019501518A (ja) * 2015-11-13 2019-01-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ． 半導体デバイスの処理方法並びに半導体デバイスの処理システムおよび装置
US10697059B2 (en) 2017-09-15 2020-06-30 Lam Research Corporation Thickness compensation by modulation of number of deposition cycles as a function of chamber accumulation for wafer to wafer film thickness matching
US11286560B2 (en) 2017-09-15 2022-03-29 Lam Research Corporation Thickness compensation by modulation of number of deposition cycles as a function of chamber accumulation for wafer to wafer film thickness matching
JP7162705B2 (ja) 2017-09-20 2022-10-28 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP2021168422A (ja) * 2017-09-20 2021-10-21 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP2021518673A (ja) * 2018-03-20 2021-08-02 東京エレクトロン株式会社 統合的な計測を伴う基板処理ツール並びに使用方法
JP2021518672A (ja) * 2018-03-20 2021-08-02 東京エレクトロン株式会社 統合的な半導体処理モジュールを組み込んだ自己認識及び補正異種プラットフォーム及びその使用方法
JP2021518674A (ja) * 2018-03-20 2021-08-02 東京エレクトロン株式会社 統合的な半導体処理モジュールを組み込んだ自己認識及び補正異種プラットフォーム及びその使用方法
CN112106182A (zh) * 2018-03-20 2020-12-18 东京毅力科创株式会社 结合有集成半导体加工模块的自感知校正异构平台及其使用方法
KR20200124315A (ko) * 2018-03-20 2020-11-02 도쿄엘렉트론가부시키가이샤 통합형 반도체 공정 모듈을 포함하는 자기 인식 및 보정 이종 플랫폼, 및 이를 사용하기 위한 방법
JP7295359B2 (ja) 2018-03-20 2023-06-21 東京エレクトロン株式会社 統合的な計測を伴う基板処理ツール並びに使用方法
JP7348440B2 (ja) 2018-03-20 2023-09-21 東京エレクトロン株式会社 統合的な半導体処理モジュールを組み込んだ自己認識及び補正異種プラットフォーム及びその使用方法
JP7402399B2 (ja) 2018-03-20 2023-12-21 東京エレクトロン株式会社 統合的な半導体処理モジュールを組み込んだ自己認識及び補正異種プラットフォーム及びその使用方法
KR102648517B1 (ko) * 2018-03-20 2024-03-15 도쿄엘렉트론가부시키가이샤 통합형 반도체 공정 모듈을 포함하는 자기 인식 및 보정 이종 플랫폼, 및 이를 사용하기 위한 방법
JP7206961B2 (ja) 2019-01-30 2023-01-18 日立金属株式会社 半導体製造装置の管理システム及びその方法
JP2020123675A (ja) * 2019-01-30 2020-08-13 日立金属株式会社 半導体製造装置の管理システム及びその方法
US20220102193A1 (en) * 2020-09-25 2022-03-31 SK Hynix Inc. Semiconductor device and method for fabricating the same
US11929279B2 (en) * 2020-09-25 2024-03-12 SK Hynix Inc. Semiconductor device including semiconductor liner and method for fabricating the same

Also Published As

Publication number Publication date
EP2041774A2 (en) 2009-04-01
TW200811916A (en) 2008-03-01
KR20090035578A (ko) 2009-04-09
WO2008005773A2 (en) 2008-01-10
WO2008005773A3 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
JP2009543355A (ja) 進歩型フロントエンド処理のためのクラスターツール
US20070134821A1 (en) Cluster tool for advanced front-end processing
US20070196011A1 (en) Integrated vacuum metrology for cluster tool
JP4191137B2 (ja) 基板処理装置のクリーニング方法
US7159599B2 (en) Method and apparatus for processing a wafer
US7585686B2 (en) Method and apparatus for processing a wafer
KR100697512B1 (ko) 기판 처리 장치의 클리닝 방법
US6467491B1 (en) Processing apparatus and processing method
US11101174B2 (en) Gap fill deposition process
US20120220116A1 (en) Dry Chemical Cleaning For Semiconductor Processing
CN101484973A (zh) 用于先进前段工艺的群集设备
KR20080037565A (ko) 열 프로세스에 의한 에칭된 챔버로부터 할로겐 잔류물들을제거하기 위한 통합 방법
JPH08115886A (ja) 処理装置及びドライクリーニング方法
US20100136773A1 (en) Semiconductor Device Manufacturing Method and Substrate Processing Apparatus
WO2007023639A1 (ja) 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体
WO2022182641A1 (en) Metal-based liner protection for high aspect ratio plasma etch
KR102093551B1 (ko) 티타늄 실리사이드 영역을 형성하는 방법
JP2007088401A (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JPH0249428A (ja) 半導体基板表面に薄膜を形成する方法およびその装置
US11548804B2 (en) Method and apparatus for processing oxygen-containing workpiece
KR101078316B1 (ko) 막 형성 장치 및 막 형성 장치의 공정 챔버 세정 방법
JP4234135B2 (ja) 基板処理装置のクリーニング方法
JP2009049217A (ja) 半導体デバイスの製造方法。

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305