JP2018527456A - 多層金属誘電体膜のｐｖｄ堆積とアニール - Google Patents

多層金属誘電体膜のｐｖｄ堆積とアニール Download PDF

Info

Publication number
JP2018527456A
JP2018527456A JP2017565799A JP2017565799A JP2018527456A JP 2018527456 A JP2018527456 A JP 2018527456A JP 2017565799 A JP2017565799 A JP 2017565799A JP 2017565799 A JP2017565799 A JP 2017565799A JP 2018527456 A JP2018527456 A JP 2018527456A
Authority
JP
Japan
Prior art keywords
layer
substrate
adhesion layer
adhesion
film stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017565799A
Other languages
English (en)
Other versions
JP2018527456A5 (ja
JP6979881B2 (ja
Inventor
ミンルイ ユイ，
ミンルイ ユイ，
カイ マー，
カイ マー，
トーマス クォン，
トーマス クォン，
カウシャル ケー． シン，
カウシャル ケー． シン，
アル−シュアン ピン，
アル−シュアン ピン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2018527456A publication Critical patent/JP2018527456A/ja
Publication of JP2018527456A5 publication Critical patent/JP2018527456A5/ja
Application granted granted Critical
Publication of JP6979881B2 publication Critical patent/JP6979881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本開示は、基板上に形成された膜スタック構造と、基板上に膜スタック構造を形成する方法を提供する。一実施形態では、基板上に膜スタック構造を形成する方法は、基板上に形成された酸化物層上に第１の付着層を堆積することと、第１の付着層上に金属層を堆積することとを含み、第１の付着層と金属層が、応力中立構造を形成する。
【選択図】図１

Description

本開示の実施形態は、一般に、金属−誘電体の複数の構造を形成するために誘電体上に金属薄膜を堆積させる方法に関し、より詳細には、金属薄膜を含む膜スタックを形成する方法に関する。
サブハーフミクロンおよびより小さいフィーチャを信頼性高く製造することは、半導体デバイスの次世代の超大規模集積化（ＶＬＳＩ）および超々大規模集積化（ＵＬＳＩ）のための重要な技術課題の１つである。しかしながら、回路技術の限界が押し広げられるにつれ、ＶＬＳＩ及びＵＬＳＩ技術の寸法の縮小は、処理能力に追加の要求をもたらした。基板上のゲート構造の信頼性の高い形成は、ＶＬＳＩおよびＵＬＳＩの成功、ならびに個々の基板およびダイの回路密度および品質を向上させるための継続的な努力にとって重要である。
次世代デバイスの回路密度が増加するにつれて、ビア、トレンチ、コンタクト、ゲート構造および他のフィーチャなどの相互接続部、ならびにそれらの間の誘電体材料の幅は、４５ｎｍおよび３２ｎｍの寸法に減少するが、誘電体層の厚さは、実質的に一定のままであり、フィーチャのアスペクト比を増加させる結果となる。次世代デバイスおよび構造の製造を可能にするために、トランジスタの性能を向上させるための半導体チップの３次元（３Ｄ）積層が、しばしば利用される。従来の２次元ではなく、３次元にトランジスタを配列することにより、多数のトランジスタが、互いに非常に接近して集積回路（ＩＣ）の中に配置され得る。半導体チップの３次元（３Ｄ）積層は、配線長を短くし、配線遅延を低く抑える。半導体チップの３次元（３Ｄ）積層を製造する際には、階段状の構造がしばしば利用されて、多数の相互接続構造がその上に配置され、高密度の縦型トランジスタデバイスが形成される。
したがって、集積回路の製造コスト、メモリセルサイズ、および電力消費を低減し続けるための、相互接続部を形成する改良された方法が必要とされている。
一実施形態では、基板上に膜スタックを成膜する方法が、本明細書で開示される。本方法は、基板上に形成された酸化物層上に第１の付着層を堆積させることと、第１の付着層上に金属層を堆積させることとを含み、第１の付着層および金属層は、応力中立構造を形成する。
別の実施形態では、基板上に形成された膜スタック構造が、本明細書に開示される。膜スタック構造は、第１の付着層および金属層を含む。第１の付着層は、基板上に形成された酸化物層上に堆積される。金属層は、付着層上に堆積される。第１の付着層および金属層は、応力中立構造を形成する。
一実施形態では、基板上に膜スタックを成膜する方法が、本明細書で開示される。本方法は、基板上に形成された酸化物層上に第１の付着層を堆積させることと、第１の付着層上に金属層を堆積させることと、金属層上に第２の付着層を堆積させることとを含み、第１の付着層、金属層および第２の付着層は、応力中立構造を形成する。
上述した本発明の特徴を詳細に理解できるように、上で簡潔に要約した本発明のより詳細な説明が、実施形態を参照することによって行われ、そのいくつかを添付図面に示す。しかしながら、添付の図面は本発明の典型的な実施形態のみを示しており、従って、その範囲を限定するものと見なすべきではなく、本発明は他の同様に有効な実施形態を許容できることに留意されたい。
一実施形態による、基板上に膜スタックを形成する方法を示す。 図１の方法の諸段階における基板上に形成された膜スタックを示す。 一実施形態による、基板上に膜スタックを形成する方法を示す。 図３の方法の諸段階における基板上に形成された膜スタックを示す。 一実施形態による、基板上に膜スタックを形成するための処理システムを示す。
理解を容易にするために、可能な場合には、図に共通の同一の要素を示すために、同一の参照番号を使用している。一つの実施形態の要素および特徴は、さらなる説明なしに他の実施形態に有益に組み込むことができると考えられる。
しかしながら、添付の図面は本発明の例示的な実施形態のみを示しており、従って、その範囲を限定するものと見なすべきではなく、本発明は他の同様に有効な実施形態を許容できることに留意されたい。
基板上に膜スタックを形成する方法が、本明細書で開示される。本方法は、基板上に形成された酸化物層上に第１の付着層を堆積することと、第１の付着層上に金属層を堆積することとを含み、第１の付着層および金属層は、応力中立構造を形成する。
図１は、基板上に膜スタックを形成するための方法１００の一実施形態を示す。図２Ａ〜図２Ｄは、図１の方法の異なる段階での基板の断面図を示す。図２Ａは、基板２００上に形成された酸化物層２０２を有する基板２００を示す。酸化物層２０２は、プラズマ化学気相堆積（ＰＥＣＶＤ）または物理気相堆積（ＰＶＤ）によって基板上に堆積されてもよい。酸化物層は、例えば、ＴＥＯＳから作ることができる。酸化物層２０２は、厚さ２０５を有する。一実施形態では、酸化物層２０２の厚さ２０５は、２５０Å以下であってもよい。
方法１００は、図２Ｂに示すように、酸化物層２０２上に第１の付着層２０４を堆積することによってブロック１０２で開始する。第１の付着層２０４は、物理気相堆積または他の適切なプロセスを用いて堆積されてもよい。第１の付着層２０４は、窒化膜であってもよい。例えば、第１の付着層２０４は、窒化チタン（ＴｉＮ）または窒化タングステン（ＷＮ）であってもよい。
ブロック１０４において、図２Ｃに示すように、金属層２０６が、第１の付着層２０４の表面上に堆積される。金属層２０６は、ＰＶＤプロセスまたは他の適切なプロセスを使用して堆積させることができる。金属層２０６は、例えば、タングステン（Ｗ）であってもよい。一実施形態では、金属層２０６は、１５Ω／□未満のシート抵抗を有する。
第１の付着層２０４および金属層２０６は、応力中立構造を形成する。例えば、一実施形態では、第１の付着層２０４は圧縮応力を示し、これは、下にある基板を力が押すことを意味し、他方、金属層２０６は引張応力を示し、これは、下にある基板を力が引っ張ることを意味する。別の実施形態では、第１の付着層２０４は、引張応力を示し、金属層２０６は、圧縮応力を示す。
第１の付着層２０４および金属層２０６は、２００Å以下の合計厚さ２０８を有してもよい。例えば、一実施形態では、ＷＮ層が４０Åの厚さを有し、Ｗ層が１６０Åの厚さを有するように、ＷＮとＷの二層を酸化物層２０２上に堆積させることができる。
金属層２０６、第１の付着層２０４、および酸化物層２０２は、まとめて酸化物−金属（ＯＭ）構造２０９と呼ばれる。各ＯＭ構造２０９は、図２Ｄに示すように、結果として得られる基板反りが１μｍ未満になるように形成される。１μｍ未満の基板反りは、第１の付着層２０４および金属層２０６によって形成される応力中立構造に起因する。第１の付着層２０４の力が基板２００を押しているとき、金属層２０６の力が基板２００を引っ張る。第１の付着層２０４の厚さおよび金属層２０６の厚さを調整することによって、力はほぼ相殺され、１μｍ未満の基板反りをもたらすことができる。
ブロック１０６において、膜スタックは、任意選択で、アニール処理のためにアニールチャンバに移される。膜スタックをアニールすることにより、基板の反りおよび金属層２０６の抵抗をさらに低減することができる。例えば、一実施形態では、膜スタックを５００℃で２時間アニールすることができる。別の実施形態では、膜スタックをより高温でより短時間アニールすることができる。
図３は、基板上に膜スタックを形成するための方法３００の一実施形態を示す。図４Ａ〜図４Ｅは、図３の方法３００の異なる段階での基板の断面図を示す。図４Ａは、基板４００上に形成された酸化物層４０２を有する基板４００を示す。酸化物層４０２は、ＰＥＣＶＤプロセスによって基板上に堆積されてもよい。例えば、酸化物層はＴＥＯＳ層であってもよい。酸化物層４０２は、厚さ４０５を有する。一実施形態では、酸化物層４０２の厚さ４０５は、２５０Å以下であってもよい。
方法３００は、図４Ｂに示すように、酸化物層４０２上に第１の付着層４０４を堆積することによって、ブロック３０２で開始する。第１の付着層４０４は、ＰＶＤまたは他の適切なプロセスを用いて堆積されてもよい。第１の付着層４０４は、窒化膜であってもよい。例えば、第１の付着層４０４は、ＴｉＮまたはＷＮであってもよい。
ブロック３０４において、図４Ｃに示すように、金属層４０６が、第１の付着層４０４の表面上に堆積される。金属層４０６は、ＰＶＤプロセスまたは他の適切なプロセスを使用して堆積させることができる。金属層４０６は、例えばＷであってもよい。一実施形態では、金属層４０６は、１５Ω／□未満のシート抵抗を有する。
ブロック３０６において、図４Ｄに示すように、第２の付着層４１０が金属層４０６上に堆積される。第２の付着層４１０は、ＰＶＤまたは他の適切なプロセスを用いて堆積されてもよい。第２の付着層４１０は、窒化膜であってもよい。例えば、第２の付着層４１０は、ＴｉＮまたはＷＮであってもよい。一実施形態では、第２の付着層４１０は、第１の付着層４０４と同じであってもよい。例えば、第１の付着層４０４及び第２の付着層４１０はＷＮである。別の実施形態では、第１の付着層４０４および第２の付着層４１０は、異なる材料であってもよい。
第１の付着層４０４、金属層４０６、および第２の付着層４１０は、応力中立構造を形成する。例えば、一実施形態では、第１の付着層４０４および第２の付着層４１０は圧縮応力を示し、金属層４０６は引張応力を示す。別の実施形態では、第１の付着層４０４および第２の付着層４１０は引張応力を示し、金属層４０６は圧縮応力を示す。例えば、第１の付着層４０４および第２の付着層４１０は、圧縮応力を示すＴｉＮであってもよく、これは、力が下にある基板を押すことを意味する。金属層４０６は、引張応力を示すＷであってもよく、これは、力が下にある基板を引っ張ることを意味する。
第１の付着層４０４、金属層４０６、および第２の付着層４１０は、２００Å以下の合計厚さ４０８を有してもよい。例えば、一実施形態では、ＴｉＮ層がそれぞれ３０Åの厚さを有し、Ｗ層が１４０Åの厚さを有するように、ＴｉＮ／Ｗ／ＴｉＮの三層を酸化物層４０２上に堆積させることができる。
第１の付着層４０４、金属層４０６、第２の付着層４１０、および酸化物層４０２は、まとめて酸化物−金属（ＯＭ）構造４０９と呼ばれる。各ＯＭ構造４０９は、図４Ｅに示すように、結果として得られる基板反りが１μｍ未満になるように形成される。１μｍ未満の基板反りは、第１の付着層４０４、金属層４０６、および第２の付着層４１０によって形成される応力中立構造に起因する。第１の付着層４０４の力が基板４００を引っ張っているとき、金属層４０６の力が基板４００を押し、第２の付着層４１０の力が基板４００を引っ張る。第１の付着層４０４の厚さ、金属層４０６の厚さ、および第２の付着層４１０の厚さを調整することによって、力が相殺され、ＯＭ構造４０９あたり１μｍ未満の基板反りを生じることがある。
ブロック３０８において、膜スタックは、任意選択で、アニール処理のためにアニールチャンバに移される。膜スタックをアニールすることにより、基板の反りおよび金属層４０６のシート抵抗をさらに低減することができる。例えば、一実施形態では、膜スタックを５００℃で２時間アニールすることができる。別の実施形態では、膜スタックをより高温でより短時間アニールすることができる。
図５は、マルチチャンバ処理システム５００を示す。処理システム５００は、ロードロックチャンバ５０２，５０４、ロボット５０６、移送チャンバ５０８、処理チャンバ５１０，５１２，５１４，５１６，５１８，５２８、およびコントローラ５２０を含むことができる。ロードロックチャンバ５０２，５０４は、基板（図示せず）を処理システム５００に出入りさせることを可能にする。ロードロックチャンバ５０２，５０４は、真空密閉を維持するために処理システム５００に導入された基板をポンプダウンすることができる。ロボット５０６は、ロードロックチャンバ５０２，５０４と処理チャンバ５１０，５１２，５１４，５１６，５１８，および５２８との間で基板を移送することができる。ロボット５０６はまた、ロードロックチャンバ５０２，５０４と移送チャンバ５０８との間で基板を移送してもよい。
各処理チャンバ５１０，５１２，５１４，５１６，５１８，および５２８は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、ＰＶＤ、エッチング、前洗浄、ガス抜き、加熱、配向、または他の基板プロセスなどの多数の基板処理を実行するように装備されてもよい。さらに、各処理チャンバ５１０，５１２，５１４，５１６，５１８，および５２８は、酸化物層、第１の付着層、金属層、または第２の付着層を堆積させるために装備されてもよい。
コントローラ５２０は、図１および図３に開示された方法などの、処理システム５００のすべての態様を管理するように構成されてもよい。例えば、コントローラ５２０は、基板上に金属相互接続部を形成する方法を制御するように構成することができる。コントローラ５２０は、メモリ５２４及び大容量記憶装置とともに動作可能なプログラマブル中央処理装置（ＣＰＵ）５２２、入力制御装置、並びに表示装置（図示せず）、電源、クロック、キャッシュ、入力／出力（Ｉ／Ｏ）回路等を含み、処理システムの様々な構成要素に結合され、基板処理の制御を容易にする。コントローラ５２０はまた、前駆体、プロセスガス、およびパージガスの流れを監視するセンサを含む、処理システム５００内のセンサを介して基板処理を監視するためのハードウェアを含む。基板温度、チャンバ雰囲気圧力などのシステムパラメータを測定する他のセンサも、コントローラ５２０に情報を提供することができる。
上述した処理システム５００の制御を容易にするために、ＣＰＵ５２２は、プラグラム可能な論理制御装置（ＰＬＣ）などの、工業用環境で使用することができる任意の形式の汎用コンピュータプロセッサの１つであってもよい。メモリ５２４はＣＰＵ５２２に結合され、メモリ５２４は非一時的であり、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、フロッピーディスクドライブ、ハードディスク、又は任意の他の形態の、ローカル若しくはリモートのデジタル記憶装置などの、容易に入手可能なメモリのうちの１つ以上であってもよい。サポート回路５２６が、従来の方法でプロセッサをサポートするために、ＣＰＵ５２２に結合される。荷電種生成、加熱、および他のプロセスは、一般的に、通常はソフトウェアルーチンとしてメモリ５２４に記憶される。ソフトウェアルーチンはまた、ＣＰＵ５２２によって制御されているハードウェアから遠隔に位置する第２のＣＰＵ（図示せず）によって記憶され及び／又は実行されてもよい。
メモリ５２４は、ＣＰＵ５２２によって実行されると処理システム５００の動作を容易にする命令を含むコンピュータ可読記憶媒体の形態である。メモリ５２４内の命令は、本開示の方法を実施するプログラムなどのプログラム製品の形態である。プログラムコードは、多数の異なるプログラミング言語のうちのいずれか１つに従うことができる。一例において、本開示は、コンピュータシステムとともに使用するためのコンピュータ可読記憶媒体に格納されるプログラム製品として実施され得る。プログラム製品のプログラムは、（本明細書に記載の方法を含む）実施形態の機能を定める。例示的なコンピュータ可読記憶媒体は、限定されないが、（ｉ）情報が永続的に記憶される、書き込み不可能な記憶媒体（例えば、ＣＤ−ＲＯＭドライブによって読み取り可能なＣＤ−ＲＯＭディスク、フラッシュメモリ、ＲＯＭチップ又は任意のタイプの固体不揮発性半導体メモリなどの、コンピュータ内部の読み出し専用メモリデバイス）、及び（ｉｉ）変更可能な情報が記憶される、書き込み可能な記憶媒体（例えば、ディスケットドライブ内のフロッピーディスク又はハードディスクドライブ又は任意のタイプの固体ランダムアクセス半導体メモリ）を含む。そのようなコンピュータ可読記憶媒体は、本明細書に記載の方法の機能を指示するコンピュータ可読命令を伴っている場合、本開示の実施形態である。
実施例１
以下の例は、図５で説明した処理チャンバを使用して実行することができる。基板が、酸化物層の堆積のための第１の処理チャンバに移送される。第１の処理チャンバは、基板上にＴＥＯＳを堆積させるように構成されたＰＥＣＶＤチャンバである。ＴＥＯＳ層の厚さは２５０Åである。ＴＥＯＳ層は、ＰＥＣＶＤプロセスによって堆積される。堆積されたＴＥＯＳの厚さは２５０Åである。
ロボットが、その上に堆積されたＴＥＯＳ層を有する基板を、第１の付着層の堆積のための第２の処理チャンバに移送する。第２の処理チャンバは、ＷＮの層をＴＥＯＳ層上に堆積させるように構成されたＰＶＤチャンバである。ＷＮの層の厚さは４０Åである。ＷＮは、５．０Å／ｓの速度で堆積させることができる。ＷＮ層は圧縮応力を示す。
ロボットは、その上に堆積された第１の付着層を有する基板を、金属層の堆積のための第３の処理チャンバに移送する。第３の処理チャンバは、ＷＮ付着層上にＷの層を堆積させるように構成されたＣＶＤチャンバである。Ｗの層の厚さは１６０Åである。Ｗ層は引張応力を示す。Ｗは、１７．６Å／ｓの速度で堆積させることができる。ＴＥＯＳ層、ＷＮ層およびＷ層は、まとめてＯＭ構造と呼ばれる。
ロボットは、所望の数のＯＭ構造が基板上に堆積されるまで、処理チャンバ間で基板を移送する。例えば、１２０個のＯＭ構造が基板上に堆積されてもよい。各ＯＭ構造は、ＷＮ層およびＷ層によって形成される応力中立構造のために、１μｍ未満の基板反りを有する。したがって、１２０個のＯＭ構造の全基板反りは、１２０μｍ未満である。
１２０個のＯＭ構造の膜スタックが基板上に堆積された後、基板は、処理システムから出されて、アニールのためのチャンバに移され得る。基板上に形成された膜スタックをアニールすることにより、基板の反りおよび金属層のシート抵抗をさらに低減することができる。膜スタックは、５００℃で２時間アニールされる。
実施例２
以下の例は、図５で説明した処理チャンバを使用して実行することができる。基板が、酸化物層の堆積のための第１の処理チャンバに移送される。第１の処理チャンバは、基板上にＴＥＯＳを堆積させるように構成されたＰＥＣＶＤチャンバである。ＴＥＯＳ層の厚さは２５０Åである。ＴＥＯＳ層は、ＰＥＣＶＤプロセスによって堆積される。堆積されたＴＥＯＳの厚さは２５０Åである。
ロボットが、その上に堆積されたＴＥＯＳ層を有する基板を、第１の付着層の堆積のための第２の処理チャンバに移送する。第２の処理チャンバは、ＴＥＯＳ層上にＴｉＮの層を堆積するように構成された低出力高周波ＰＶＤ（ＬＰ ＲＦＰＶＤ）チャンバである。ＴｉＮの層は６０Åの厚さを有する。ＴｉＮは、０．５Å／ｓの速度で堆積させることができる。ＴｉＮ層は圧縮応力を示す。
ロボットが、その上に堆積された第１の付着層を有する基板を、金属層の堆積のための第３の処理チャンバに移送する。第３の処理チャンバは、ＴｉＮ付着層上にＷの層を堆積させるように構成されたＰＶＤチャンバである。Ｗの層の厚さは１４０Åである。Ｗは、１７．６Å／ｓの速度で堆積させることができる。Ｗ層は引張応力を示す。
ＴＥＯＳ層、ＴｉＮ層およびＷ層は、まとめてＯＭ構造と呼ばれる。ロボットは、所望の数のＯＭ構造が基板上に堆積されるまで、処理チャンバ間で基板を移送する。例えば、１２０個のＯＭ構造が基板上に堆積されてもよい。各ＯＭ構造は、ＴｉＮ層およびＷ層によって形成される応力中立構造のために、１μｍ未満の基板反りを有する。したがって、１２０個のＯＭ構造の全基板反りは、１２０μｍ未満である。
実施例３
以下の例は、図５で説明した処理チャンバを使用して実行することができる。基板が、酸化物層の堆積のための第１の処理チャンバに移送される。第１の処理チャンバは、基板上にＴＥＯＳを堆積させるように構成されたＰＥＣＶＤチャンバである。ＴＥＯＳ層の厚さは２５０Åである。ＴＥＯＳ層は、ＰＥＣＶＤプロセスによって堆積される。堆積されたＴＥＯＳの厚さは２５０Åである。
ロボットが、その上に堆積されたＴＥＯＳ層を有する基板を、第１の付着層の堆積のための第２の処理チャンバに移送する。第２の処理チャンバは、ＷＮの層をＴＥＯＳ層上に堆積させるように構成されたＰＶＤチャンバである。ＷＮの層の厚さは３０Åである。ＷＮは、５．０Å／ｓの速度で堆積させることができる。この第１のＷＮ層は圧縮応力を示す。
ロボットが、その上に堆積された第１の付着層を有する基板を、金属層の堆積のための第３の処理チャンバに移送する。第３の処理チャンバは、ＷＮ付着層上にＷの層を堆積させるように構成されたＣＶＤチャンバである。Ｗの層の厚さは１４０Åである。Ｗは、１７．６Å／ｓの速度で堆積させることができる。Ｗ層は引張応力を示す。
ロボットが、その上に堆積された金属層を有する基板を、第２の付着層の堆積のための第４の処理チャンバに移送する。第４の処理チャンバは、ＷＮの第２の層を金属Ｗ層上に堆積させるように構成されたＰＶＤチャンバである。ＷＮの層の厚さは３０Åである。ＷＮは、５．０Å／ｓの速度で堆積させることができる。この第２のＷＮ層は圧縮応力を示す。
ＴＥＯＳ層、第１のＷＮ層、Ｗ層、および第２のＷＮ層は、まとめてＯＭ構造と呼ばれる。ロボットは、所望の数のＯＭ構造が基板上に堆積されるまで、処理チャンバ間で基板を移送する。例えば、１２０個のＯＭ構造が基板上に堆積されてもよい。各ＯＭ構造は、第１のＷＮ層、Ｗ層、および第２のＷＮ層によって形成される応力中立構造のために、１μｍ未満の基板反りを有する。したがって、１２０個のＯＭ構造の全基板反りは、１２０μｍ未満である。
１２０個のＯＭ構造の膜スタックが基板上に堆積された後、基板は、処理システムから出されて、アニールのためのチャンバに移され得る。膜スタックは、５００℃で２時間アニールされる。
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明の他のさらなる実施形態を考え出すこともでき、本発明の範囲は、以下の特許請求の範囲によって決定される。

Claims (20)

  1. 基板上に膜スタックを形成する方法であって、
    前記基板上に形成された酸化物層の上に１つ以上の付着層を堆積させることと、
    前記１つ以上の付着層の第１の付着層の上に金属層を堆積させることによって、応力中立構造を形成することと
    を含む方法。
  2. 前記金属層の上に第２の付着層を堆積させることをさらに含む、請求項１に記載の方法。
  3. 前記第１の付着層、前記金属層、および前記第２の付着層が、応力中立構造を形成する、請求項２に記載の方法。
  4. 前記膜スタックが、少なくとも５０層を含むまで、前記第１の付着層、前記金属層、および前記第２の付着層を堆積させることを繰り返すことをさらに含む、請求項２に記載の方法。
  5. 各付着層が、４０Å未満の厚さを有する、請求項４に記載の方法。
  6. 前記基板上に形成された前記膜スタックをアニールすることをさらに含む、請求項１に記載の方法。
  7. 前記膜スタックが、少なくとも５０層を含むまで、前記１つ以上の付着層および前記金属層を堆積させることを繰り返すことをさらに含む、請求項１に記載の方法。
  8. 基板上に形成された膜スタック構造であって、
    前記基板上に形成された酸化物層の上に堆積された１つ以上の付着層と、
    前記１つ以上の付着層の第１の付着層の上に堆積された金属層を含む応力中立構造と
    を含む、膜スタック構造。
  9. 前記金属層の上に堆積された第２の付着層をさらに含む、請求項８に記載の膜スタック構造。
  10. 前記第１の付着層、前記金属層、および前記第２の付着層が、応力中立構造を形成する、請求項９に記載の膜スタック構造。
  11. 追加の互い違いの付着層および金属層をさらに含み、前記膜スタックが、少なくとも５０層を含む、請求項８に記載の膜スタック構造。
  12. 各付着層が、４０Å未満の厚さを有する、請求項８に記載の膜スタック構造。
  13. 前記第１の付着層が、ＷＮである、請求項８に記載の膜スタック構造。
  14. 前記金属層が、Ｗである、請求項８に記載の膜スタック構造。
  15. 前記金属が、ＴｉＮである、請求項８に記載の膜スタック構造。
  16. 基板上に膜スタックを形成する方法であって、
    前記基板上に形成された酸化物層の上に第１の付着層を堆積させることと、
    前記第１の付着層の上に金属層を堆積させることと、
    前記金属層の上に第２の付着層を堆積させることによって、応力中立構造を形成することと
    を含む方法。
  17. 前記基板上に形成された前記膜スタックをアニールすることをさらに含む、請求項１６に記載の方法。
  18. 前記膜スタックが、少なくとも５０層を含むまで、第１の付着層、金属層、および第２の付着層を堆積させることを繰り返すことをさらに含む、請求項１６に記載の方法。
  19. 前記付着層の各々が、４０Å未満の厚さを有する、請求項１８に記載の方法。
  20. 前記第１の付着層が、前記第２の付着層と同じである、請求項１６に記載の方法。
JP2017565799A 2015-06-19 2016-06-03 多層金属誘電体膜のｐｖｄ堆積とアニール Active JP6979881B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/745,367 2015-06-19
US14/745,367 US10879177B2 (en) 2015-06-19 2015-06-19 PVD deposition and anneal of multi-layer metal-dielectric film
PCT/US2016/035826 WO2016204987A1 (en) 2015-06-19 2016-06-03 Pvd deposition and anneal of multi-layer metal-dielectric film

Publications (3)

Publication Number Publication Date
JP2018527456A true JP2018527456A (ja) 2018-09-20
JP2018527456A5 JP2018527456A5 (ja) 2019-08-29
JP6979881B2 JP6979881B2 (ja) 2021-12-15

Family

ID=57545770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017565799A Active JP6979881B2 (ja) 2015-06-19 2016-06-03 多層金属誘電体膜のｐｖｄ堆積とアニール

Country Status (6)

Country Link
US (1) US10879177B2 (ja)
JP (1) JP6979881B2 (ja)
KR (1) KR102506953B1 (ja)
CN (1) CN107873107B (ja)
TW (1) TWI705149B (ja)
WO (1) WO2016204987A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007110A (ja) * 1999-06-22 2001-01-12 Semiconductor Energy Lab Co Ltd 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法
JP2004241679A (ja) * 2003-02-07 2004-08-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2007107093A (ja) * 2005-08-31 2007-04-26 Applied Materials Inc 大面積基板処理チャンバを監視及び制御するための総合計測ツール
JP2009543355A (ja) * 2006-07-03 2009-12-03 アプライド マテリアルズ インコーポレイテッド 進歩型フロントエンド処理のためのクラスターツール

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852078A (en) * 1970-12-24 1974-12-03 M Wakatsuki Mass of polycrystalline cubic system boron nitride and composites of polycrystalline cubic system boron nitride and other hard materials, and processes for manufacturing the same
JPS4930357B1 (ja) * 1970-12-30 1974-08-12
US5272367A (en) 1988-05-02 1993-12-21 Micron Technology, Inc. Fabrication of complementary n-channel and p-channel circuits (ICs) useful in the manufacture of dynamic random access memories (drams)
JPH0493362A (ja) * 1990-08-10 1992-03-26 Toshiba Ceramics Co Ltd 電子部品封止用充填剤およびその製造方法
JPH05267471A (ja) * 1991-04-05 1993-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
GB2268509B (en) * 1992-07-11 1996-01-31 Pilkington Uk Ltd Coatings on glass
US5700718A (en) * 1996-02-05 1997-12-23 Micron Technology, Inc. Method for increased metal interconnect reliability in situ formation of titanium aluminide
US6231999B1 (en) * 1996-06-21 2001-05-15 Cardinal Ig Company Heat temperable transparent coated glass article
US5994217A (en) * 1996-12-16 1999-11-30 Chartered Semiconductor Manufacturing Ltd. Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
US6011646A (en) * 1998-02-20 2000-01-04 The Regents Of The Unviersity Of California Method to adjust multilayer film stress induced deformation of optics
US6042929A (en) * 1998-03-26 2000-03-28 Alchemia, Inc. Multilayer metalized composite on polymer film product and process
US6475581B2 (en) * 1999-12-21 2002-11-05 E.I. Du Pont De Nemours And Company Clay coatings for thermoplastic polymeric resins or films
JP2005033095A (ja) 2003-07-10 2005-02-03 Hitachi Powdered Metals Co Ltd 熱電変換素子用熱応力緩和パッドの製造方法
US7416995B2 (en) * 2005-11-12 2008-08-26 Applied Materials, Inc. Method for fabricating controlled stress silicon nitride films
EP2426552A1 (en) * 2006-03-03 2012-03-07 Gentex Corporation Electro-optic elements incorporating improved thin-film coatings
CN101395521B (zh) * 2006-03-03 2010-09-29 金泰克斯公司 改进的薄膜涂层、光电元件和包含这些元件的组件
US7695232B2 (en) * 2006-06-15 2010-04-13 Applied Materials, Inc. Multi-level load lock chamber, transfer chamber, and robot suitable for interfacing with same
TWI343630B (en) 2007-05-15 2011-06-11 Nanya Technology Corp Method for forming a semiconductor structure
KR100881716B1 (ko) * 2007-07-02 2009-02-06 주식회사 하이닉스반도체 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법
US20090051026A1 (en) 2007-08-20 2009-02-26 International Business Machines Corporation Process for forming metal film and release layer on polymer
KR100902106B1 (ko) * 2007-10-31 2009-06-09 주식회사 하이닉스반도체 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법
KR101015125B1 (ko) * 2008-03-21 2011-02-16 주식회사 하이닉스반도체 계면반응배리어를 구비한 반도체장치 제조 방법
CN101323945A (zh) * 2008-07-25 2008-12-17 西南大学 含应力缓和层的硬质薄膜及其制备方法
TW201036065A (en) * 2009-03-20 2010-10-01 Nanya Technology Corp Method of forming multi metal layers thin film on wafer
WO2010148398A2 (en) * 2009-06-19 2010-12-23 The Regents Of The University Of Michigan A thin-film device and method of fabricating the same
US8338856B2 (en) * 2010-08-10 2012-12-25 Omnivision Technologies, Inc. Backside illuminated image sensor with stressed film
US20120097234A1 (en) 2010-10-26 2012-04-26 International Business Machines Corporation Using Diffusion Barrier Layer for CuZnSn(S,Se) Thin Film Solar Cell
US8530294B2 (en) 2011-10-21 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress modulation for metal gate semiconductor device
US9087839B2 (en) 2013-03-29 2015-07-21 International Business Machines Corporation Semiconductor structures with metal lines
CN104388899A (zh) * 2014-12-10 2015-03-04 武汉大学 一种具有MoN/Cr/CrN/Cr纳米复合超厚涂层的活塞环及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007110A (ja) * 1999-06-22 2001-01-12 Semiconductor Energy Lab Co Ltd 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法
JP2004241679A (ja) * 2003-02-07 2004-08-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2007107093A (ja) * 2005-08-31 2007-04-26 Applied Materials Inc 大面積基板処理チャンバを監視及び制御するための総合計測ツール
JP2009543355A (ja) * 2006-07-03 2009-12-03 アプライド マテリアルズ インコーポレイテッド 進歩型フロントエンド処理のためのクラスターツール

Also Published As

Publication number Publication date
US20160372330A1 (en) 2016-12-22
US10879177B2 (en) 2020-12-29
TW201704508A (zh) 2017-02-01
CN107873107B (zh) 2022-01-28
TWI705149B (zh) 2020-09-21
CN107873107A (zh) 2018-04-03
KR20180010333A (ko) 2018-01-30
WO2016204987A1 (en) 2016-12-22
KR102506953B1 (ko) 2023-03-08
JP6979881B2 (ja) 2021-12-15

Similar Documents

Publication Publication Date Title
CN106011777B (zh) 钨膜的成膜方法
US10096516B1 (en) Method of forming a barrier layer for through via applications
TWI297947B (en) Semiconductor memory device with dielectric structure and method for fabricating the same
US10727119B2 (en) Process integration approach of selective tungsten via fill
US11515170B2 (en) 3D NAND etch
KR20150111302A (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
TWI730990B (zh) 用於沉積介電質阻障層以及含鋁的蝕刻終止層之方法
KR20160079031A (ko) 텅스텐막의 성막 방법
TW202101547A (zh) 用於形成金屬間隙填充物之方法
JP2013182961A (ja) 半導体製造装置及び半導体装置の製造方法
TW201923147A (zh) 用於beol 互連的ald 銅與高溫pvd 銅沉積的集成
US10559578B2 (en) Deposition of cobalt films with high deposition rate
CN107731743A (zh) 一种多晶硅部分替换钨的应力控制方法及结构
CN107851608B (zh) 减低互连介电阻挡堆叠中陷阱引发的电容的方法
KR102270458B1 (ko) 워드라인 저항을 낮추는 방법들
JP6979881B2 (ja) 多層金属誘電体膜のｐｖｄ堆積とアニール
CN101345208A (zh) 一种应用于铜互连扩散阻挡层的制作方法
JP2008091863A (ja) 半導体素子の製造方法
KR20220041158A (ko) Dram을 프로세싱하는 방법
US20240105509A1 (en) Middle of line dielectric layer engineering for via void prevention
US20120187569A1 (en) Semiconductor device and method of manufacturing same
JP2014212200A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211116

R150 Certificate of patent or registration of utility model

Ref document number: 6979881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150