CN107873107A - 多层金属介电膜的物理气相沉积及退火处理 - Google Patents

多层金属介电膜的物理气相沉积及退火处理 Download PDF

Info

Publication number
CN107873107A
CN107873107A CN201680032205.5A CN201680032205A CN107873107A CN 107873107 A CN107873107 A CN 107873107A CN 201680032205 A CN201680032205 A CN 201680032205A CN 107873107 A CN107873107 A CN 107873107A
Authority
CN
China
Prior art keywords
adhesive layer
substrate
deposited
metal level
membrane stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680032205.5A
Other languages
English (en)
Other versions
CN107873107B (zh
Inventor
于敏锐
马楷
托马斯·权
考施·K·辛格
平尔萱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN107873107A publication Critical patent/CN107873107A/zh
Application granted granted Critical
Publication of CN107873107B publication Critical patent/CN107873107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Laminated Bodies (AREA)

Abstract

本公开内容提供形成于基板上的膜堆叠结构和在基板上形成膜堆叠结构的方法。在一个实施方式中，在基板上形成膜堆叠结构的方法包括：于形成在基板上的氧化物层上沉积第一粘合层和在第一粘合层上沉积金属层，其中第一粘合层和金属层形成应力中和结构。

Description

多层金属介电膜的物理气相沉积及退火处理
技术领域
本公开内容的实施方式大体上涉及在介电质上沉积薄金属膜以形成金属-介电质的多重结构的方法，且更具体涉及形成膜堆叠的方法，其中膜堆叠包括薄金属膜。
背景技术
半导体器件的次世代超大规模集成电路(VLSI)与特大规模集成电路(ULSI)的关键技术挑战的其中之一为可靠地生产次半微米(sub-half micron)与更小的特征。然而，随着电路技术的界限的推进，VLSI与ULSI技术的尺寸缩小在处理能力上有着额外的要求。基板上的栅极结构的可靠形成对于VLSI与ULSI的成功和持续努力以增加单独基板与裸片(die)的电路密度与品质是重要的。
随着用于次世代器件的电路密度增加，像是过孔(via)、沟槽、接点、栅极结构与其它特征的互连的宽度，及这些特征间的介电质材料，减少至45nm与32nm尺寸，但是，介电质层的厚度保持大致不变，因而增加这些特征的深宽比。为了能实现次世代器件与结构的制造，常使用半导体芯片的三维(3D)堆叠以改善晶体管的效能。通过排列晶体管为三维而非传统的二维，多个晶体管在集成电路(integrated circuit,IC)中彼此可以非常接近。半导体芯片的三维(3D)堆叠降低线长且维持低线路延迟。在制造半导体芯片的三维(3D)堆叠中，常使用台阶状(stair-like)结构以容许多个互连结构配置于台阶状结构上，形成垂直晶体管器件的高密度。
因此，需要用以形成互连的改良方法以持续减少制造成本、存储单元尺寸、及集成电路的功耗。
发明内容
在一个实施方式中，本文公开了用以在基板上形成膜堆叠的方法。此方法包括沉积第一粘合层于氧化物层之上，所述氧化物层形成在基板上；及沉积金属层于第一粘合层之上，其中第一粘合层和金属层形成应力中和结构。
在另一个实施方式中，本文公开了形成在基板上的膜堆叠结构。此膜堆叠结构包括第一粘合层与金属层。第一粘合层沉积于氧化物层之上，所述氧化物层形成在基板上。金属层沉积于粘合层之上。第一粘合层和金属层形成应力中和结构。
在一个实施方式中，本文公开了用以在基板上形成膜堆叠的方法。此方法包括沉积第一粘合层于氧化物层之上，所述氧化物层形成在基板上；沉积金属层于第一粘合层之上；及沉积第二粘合层于金属层之上，其中第一粘合层、金属层与第二粘合层形成应力中和结构。
附图说明
为了使上述本发明的特征可被详细理解的方式，可参考实施方式来获得简短总结于上的本公开内容更具体的说明，部分的实施方式绘示于所附附图。然而应注意到，所附附图仅绘示本公开内容的典型实施方式，且因而不被当作限制本公开内容的保护范围，因为本公开内容可允许其它相同有效的实施方式。
图1描绘根据一个实施方式的在基板上形成膜堆叠的方法。
图2A-2D绘示图1的方法的间隔地形成在基板上的膜堆叠。
图3描绘根据一个实施方式的在基板上形成膜堆叠的方法。
图4A-4E绘示图3的方法的间隔地形成在基板上的膜堆叠。
图5绘示根据一个实施方式的用于在基板上形成膜堆叠的处理系统。
为了易于理解，在附图中共通的相同元件尽可能地使用相同的参考符号。意欲使一个实施方式的元件与特征可有利地结合到另一个实施方式，而不需要进一步说明。
然而应注意到，所附附图仅绘示了本发明的范例实施方式，且因而不被当作限制本发明的保护范围，因为本发明可允许其它相同有效的实施方式。
具体实施方式
本文公开了于基板上形成膜堆叠的方法。此方法包括于氧化物层上沉积第一粘合层，所述氧化物层形成在基板上；与在第一粘合层上沉积金属层，其中第一粘合层和金属层形成应力中和结构。
图1绘示于基板上形成膜堆叠的方法100的一个实施方式。图2A-2D绘示图1的方法中在不同阶段的基板的横截面视图。图2A描绘具有形成在基板200上的氧化物层202的基板200。氧化物层202可通过等离子体增强化学气相沉积(PECVD)或物理气相沉积(PVD)沉积在基板上。例如，氧化物层可由TEOS所制成。氧化物层202具有厚度205。在一个实施方式中，氧化物层202的厚度205可不大于250A。
方法100开始于方块102，如图2B所示，在氧化物层202上沉积第一粘合层204。可使用物理气相沉积或其它合适的工艺沉积第一粘合层204。第一粘合层204可为氮化物膜。例如，第一粘合层204可为氮化钛(TiN)或氮化钨(WN)。
在方块104，如图2C所示，金属层206沉积在第一粘合层204的表面上。可使用PVD工艺或其它合适的工艺沉积金属层206。例如，金属层206可为钨(W)。在一个实施方式中，金属层206具有小于15Ω/□的表面电阻。
第一粘合层204和金属层206形成应力中和结构。例如，在一个实施方式中，第一粘合层204表现出压应力，代表力推挤下方基板，而金属层206表现出张应力，代表力拉扯下方基板。在另一个实施方式中，第一粘合层204表现出张应力，而金属层206表现出压应力。
第一粘合层204和金属层206可具有不超过200A的总厚度208。例如，在一个实施方式中，WN与W的双层可沉积在氧化物层202上，使得WN层具有40A的厚度，而W层具有160A的厚度。
金属层206、第一粘合层204与氧化物层202可被统称为氧化物-金属(OM)结构209。如图2D所示，形成各OM结构209，使得由各OM结构209所形成的基板弯曲小于1μm。此小于1μm的基板弯曲是由于第一粘合层204与金属层206所形成的应力中和结构。当第一粘合层204的力推挤基板200时，金属层206的力拉扯基板200上。通过调整第一粘合层204的厚度与金属层206的厚度，力可接近于抵消，造成小于1μm的基板弯曲。
在方块106，膜堆叠可选择性地移送至退火腔室以进行退火工艺。将膜堆叠退火可进一步降低基板的弯曲与金属层206的电阻。例如，在一个实施方式中，膜堆叠可于500℃退火2小时。在另一个实施方式中，膜堆叠可在较高的温度以较短的时间退火。
图3绘示用于在基板上形成膜堆叠的方法300的一个实施方式。图4A-4E绘示图3的方法300的在不同阶段基板横截面视图。图4A描绘具有形成在基板400上的氧化物层402的基板400。氧化物层402可通过PECVD工艺沉积在基板上。例如，氧化物层可为TEOS层。氧化物层402具有厚度405。在一个实施方式中，氧化物层402的厚度405可不大于250A。
方法300开始于方块302，如图4B所示，在氧化物层402上沉积第一粘合层404。可使用PVD或其它合适的工艺沉积第一粘合层404。第一粘合层404可为氮化物膜。例如，第一粘合层404可为TiN或WN。
在方块304，如图4C所示，金属层406沉积在第一粘合层404的表面上。可使用PVD工艺或其它合适的工艺沉积金属层406。例如，金属层406可为W。在一个实施方式中，金属层406具有小于15Ω/□的表面电阻。
在方块306，如图4D所示，第二粘合层410沉积在金属层406上。可使用PVD或其它合适的工艺沉积第二粘合层410。第二粘合层410可为氮化物膜。例如，第二粘合层410可为TiN或WN。在一个实施方式中，第二粘合层410可以和第一粘合层404相同。例如，第一粘合层404与第二粘合层410为WN。在另一个实施方式中，第一粘合层404与第二粘合层410可以是不同材料。
第一粘合层404、金属层406与第二粘合层410形成应力中和结构。例如，在一个实施方式中，第一粘合层404与第二粘合层410可表现出压应力，而金属层406表现出张应力。在另一个实施方式中，第一粘合层404与第二粘合层410可表现出张应力，而金属层406表现出压应力。例如，表现出压应力的第一粘合层404与第二粘合层410可为TiN，代表力推挤下方基板。表现出张应力的金属层406可为W，代表力拉扯下方基板。
第一粘合层404、金属层406与第二粘合层410可具有不超过200A的总厚度408。例如，在一个实施方式中，TiN/W/TiN的三层可沉积在氧化物层402上，使得各TiN层具有30A的厚度，而W层具有140A的厚度。
第一粘合层404、金属层406、第二粘合层410与氧化物层402可被统称为氧化物-金属(OM)结构409。如图4E所示，形成各OM结构409，使得由各OM结构409所形成的基板弯曲小于1μm。此小于1μm的基板弯曲是由于第一粘合层404、金属层406与第二粘合层410所形成的应力中和结构。当第一粘合层404的力拉扯基板400时，金属层406的力推挤基板400，且第二粘合层410的力拉扯基板400。通过调整第一粘合层404的厚度、金属层406的厚度与第二粘合层410的厚度，力可抵消，造成每个OM结构409小于1μm的基板弯曲。
在方块308，膜堆叠可选择性地移送至退火腔室以进行退火工艺。将膜堆叠退火可进一步降低基板的弯曲与金属层406的表面电阻。例如，在一个实施方式中，膜堆叠可于500℃退火2小时。在另一个实施方式中，膜堆叠可在较高的温度以较短的时间退火。
图5绘示多腔室处理系统500。处理系统500可包括负载锁定腔室502、504、机械手506、移送腔室508、处理腔室510、512、514、516、518、528与控制器520。负载锁定腔室502、504允许基板(未示出)移送进出处理系统500。负载锁定腔室502、504可抽空(pump down)导入处理系统500的基板以维持真空密封。机械手506可在负载锁定腔室502、504与处理腔室510、512、514、516、518、528之间移送基板。机械手506也可在负载锁定腔室502、504与移送腔室508之间移送基板。
各处理腔室510、512、514、516、518与528可被装备以进行若干基板操作，诸如原子层沉积(ALD)、化学气相沉积(CVD)、PVD、蚀刻、预清洁、除气、加热、定位、或其它基板处理。此外，各处理腔室510、512、514、516、518与528可被装备以沉积氧化物层、第一粘合层、金属层或第二粘合层。
控制器520可经构造以操作处理系统500的所有方面，诸如图1及图3所公开的方法。例如，控制器520可经构造以控制在基板上形成金属互连的方法。控制器520包括可与存储器524和大容量储存器件操作的可编程中央处理单元(CPU)522、输入控制单元与显示单元(未示出)，诸如电源、时钟、缓存、输入/输出(I/O)电路与衬垫，CPU522耦接至处理系统的各种组件以促进控制基板处理。控制器520也包括通过在处理系统500内的传感器监测基板处理的硬件，包括监测前驱物、处理气体与净化气体流的传感器。测量诸如基板温度、腔室氛围压力、与类似的系统参数的其它传感器也可提供信息给控制器520。
为了促进上述处理系统500的控制，CPU522可为可使用在工业装配中任何形式的通用电脑处理器的一种，像是可编程逻辑控制器(PLC)，用以控制各种腔室与子处理器。存储器524耦接至CPU522，且存储器524为非暂态(non-transitory)的，并且可为一种或多种容易获得的存储器，诸如随机存取存储器(RAM)、只读存储器(ROM)、软盘驱动器、硬盘、或任何其它形式的数字储存，本地或远端的。支持电路526耦接至CPU522用于以常规方式支持处理器。带电物种产生、加热、与其它处理大体上储存在存储器524，一般为软件程序。此软件程序也可通过第二CPU(未示出)被储存与/或执行，此第二CPU定位于被CPU522所控制的硬件的远端。
存储器524为含有指令的电脑可读取储存媒体的形式，此指令被CPU522执行时，促进处理系统500的操作。存储器524内的指令为程序产品的形式，诸如实行本公开内容方法的程序。程序码可符合各种不同编程语言的任何一种。在一个例子中，本公开内容可以作为储存于用于与电脑系统使用的电脑可读取储存媒体上的程序产品来实施。程序产品的程序定义实施方式(包括本文所述的方法)的功能。例示性电脑可读取储存媒体包括(但不限于)：(i)非可写式储存媒体(例如，电脑内的只读存储器装置，诸如可被CD-ROM驱动器读取的CD-ROM光盘、闪存存储器、ROM芯片、或任何形式的固态非易失性半导体存储器)，其中信息可被永久储存；与(ii)可写式储存媒体(例如，软盘驱动器内的软盘或硬盘驱动器或任何形式的固态随机存取半导体存储器)，其中存储有可变的信息。当执行电脑可读取指令以实行本文所述方法的功能时，此电脑可读取储存媒体为本公开内容的实施方式。
实施例1
接下来的实施例可使用图5所示的处理腔室来实行。基板被移送至第一处理腔室以沉积氧化物层。第一处理腔室是经构造以在基板上沉积TEOS的PECVD腔室。TEOS层具有250A的厚度。TEOS层通过PECVD工艺被沉积。沉积的TEOS具有250A的厚度。
机械手将具有TEOS层沉积于其上的基板移送至第二处理腔室，以沉积第一粘合层。第二处理腔室是经构造以在TEOS层上沉积WN层的PVD腔室。WN层具有40A的厚度。WN可以5.0A/s的速率被沉积。WN层表现出压应力。
机械手将具有第一粘合层沉积于其上的基板移送至第三处理腔室，以沉积金属层。第三处理腔室是经构造以在WN粘合层上沉积W层的CVD腔室。W层具有160A的厚度。W层表现出张应力。W可以17.6A/s的速率被沉积。TEOS层、WN层与W层被统称为OM结构。
机械手在处理腔室中移送基板，直至所需数量的OM结构沉积在基板上。例如，120个OM结构可被沉积在基板上。由于由WN层和W层所形成的应力中和结构，各OM结构具有小于1μm的基板弯曲。因此，120个OM结构的总基板弯曲小于120μm。
在120个OM结构的膜堆叠沉积在基板上之后，基板可被移送出处理系统而进入退火腔室。将形成在基板上的膜堆叠退火降低了基板弯曲，也进一步降低金属层的表面电阻。膜堆叠在500℃退火2小时。
实施例2
接下来的实施例可使用图5所示的处理腔室来实行。基板被移送至第一处理腔室以沉积氧化物层。第一处理腔室是经构造以在基板上沉积TEOS的PECVD腔室。TEOS层具有250A的厚度。TEOS层通过PECVD工艺被沉积。沉积的TEOS具有250A的厚度。
机械手将具有TEOS层沉积于其上的基板移送至第二处理腔室，以沉积第一粘合层。第二处理腔室是经构造以在TEOS层上沉积TiN层的低功率射频PVD(LPRFPVD)腔室。TiN层具有60A的厚度。TiN可以0.5A/s的速率被沉积。TiN层表现出压应力。
机械手将具有第一粘合层沉积于其上的基板移送至第三处理腔室，以沉积金属层。第三处理腔室是经构造以在TiN粘合层上沉积W层的PVD腔室。W层具有140A的厚度。W可以17.6A/s的速率被沉积。W层表现出张应力。
TEOS层、TiN层与W层被统称为OM结构。机械手在处理腔室中移送基板，直至所需数量的OM结构沉积在基板上。例如，120个OM结构可被沉积在基板上。由于由TiN层和W层所形成的应力中和结构，各OM结构具有小于1μm的基板弯曲。因此，120个OM结构的总基板弯曲小于120μm。
实施例3
接下来的实施例可使用图5所示的处理腔室来实行。基板被移送至第一处理腔室以沉积氧化物层。第一处理腔室是经构造以在基板上沉积TEOS的PECVD腔室。TEOS层具有250A的厚度。TEOS层通过PECVD工艺被沉积。沉积的TEOS具有250A的厚度。
机械手将具有TEOS层沉积于其上的基板移送至第二处理腔室，以沉积第一粘合层。第二处理腔室是经构造以在TEOS层上沉积WN层的PVD腔室。WN层具有30A的厚度。WN可以5.0A/s的速率被沉积。第一WN层表现出压应力。
机械手将具有第一粘合层沉积于其上的基板移送至第三处理腔室，以沉积金属层。第三处理腔室是经构造以在WN粘合层上沉积W层的CVD腔室。W层具有140A的厚度。W可以17.6A/s的速率被沉积。W层表现出张应力。
机械手将具有金属层沉积于其上的基板移送至第四处理腔室，以沉积第二粘合层。第四处理腔室是经构造以在金属W层上沉积WN的第二层的PVD腔室。WN层具有30A的厚度。WN可以5.0A/s的速率被沉积。第二WN层表现出压应力。
TEOS层、第一WN层、W层与第二WN层被统称为OM结构。机械手在处理腔室中移送基板，直至所需数量的OM结构沉积在基板上。例如，120个OM结构可被沉积在基板上。由于由第一WN层、W层与第二WN层所形成的应力中和结构，各OM结构具有小于1μm的基板弯曲。因此，120个OM结构的总基板弯曲小于120μm。
在120个OM结构的膜堆叠沉积在基板上之后，基板可被移送出处理系统而进入退火腔室。膜堆叠在500℃退火2小时。
虽然上述内容针对本公开内容的实施方式，但在不脱离本公开内容的保护范围的情况下，可构想出本公开内容的其它与进一步的实施方式，且本公开内容的保护范围由随附的权利要求书来决定。
权利要求书(按照条约第19条的修改)
1.由国际局于2016年10月19日(19.10.2016)收到的
一种在基板上形成膜堆叠的方法，包括：
沉积一层或多层粘合层于氧化层上，所述氧化物层形成在所述基板上；和通过在所述一层或多层粘合层的第一粘合层上沉积金属层来形成应力中和结构。
2.根据权利要求1所述的方法，进一步包括：
沉积第二粘合层于所述金属层上。
3.根据权利要求2所述的方法，其中所述第一粘合层、所述金属层与所述第二粘合层形成应力中和结构。
4.根据权利要求2所述的方法，进一步包括：
重复沉积所述第一粘合层、所述金属层与所述第二粘合层，直到所述膜堆叠含有至少50层。
5.根据权利要求4所述的方法，其中各粘合层具有小于40A的厚度。
6.根据权利要求1所述的方法，进一步包括：
将形成在所述基板上的所述膜堆叠退火。
7.根据权利要求1所述的方法，进一步包括：
重复沉积所述一层或多层粘合层与所述金属层，直到所述膜堆叠含有至少50层。
8.一种形成在基板上的膜堆叠结构，包括：
一层或多层粘合层，所述一层或多层粘合层沉积于氧化物层上，所述氧化物层形成在所述基板上；和
应力中和结构，所述应力中和结构包括沉积在所述一层或多层粘合层的第一粘合层上的金属层。
9.根据权利要求8所述的膜堆叠结构，进一步包括：
第二粘合层，所述第二粘合层沉积于所述金属层上。
10.根据权利要求9所述的膜堆叠结构，其中所述第一粘合层、所述金属层与所述第二粘合层形成应力中和结构。
11.根据权利要求8所述的膜堆叠结构，进一步包括：
额外交替的粘合层与金属层，其中所述膜堆叠含有至少50层。
12.根据权利要求8所述的膜堆叠结构，其中各粘合层具有小于40A的厚度。
13.根据权利要求8所述的膜堆叠结构，其中所述第一粘合层为WN。
14.根据权利要求8所述的膜堆叠结构，其中所述金属层为W。
15.根据权利要求8所述的膜堆叠结构，其中所述金属为TiN。
16.一种在基板上形成膜堆叠的方法，包括：
沉积第一粘合层于氧化物层上，所述氧化物层形成在所述基板上；和
沉积金属层于所述第一粘合层上；和
通过在金属层上沉积第二粘合层，来形成应力中和结构。
17.根据权利要求16所述的方法，进一步包括：
将形成在所述基板上的所述膜堆叠退火。
18.根据权利要求16所述的方法，进一步包括：
重复沉积所述第一粘合层、所述金属层、与所述第二粘合层，直到所述膜堆叠含有至少50层。
19.根据权利要求18所述的方法，其中各粘合层具有小于40A的厚度。
20.根据权利要求16所述的方法，其中所述第一粘合层与所述第二粘合层相同。

Claims (20)

1.一种在基板上形成膜堆叠的方法，包括：
沉积一层或多层粘合层于氧化层上，所述氧化物层形成在所述基板上；和
沉积金属层于第一粘合层上，其中所述第一粘合层与所述金属层形成应力中和结构。
2.根据权利要求1所述的方法，进一步包括：
沉积第二粘合层于所述金属层上。
3.根据权利要求2所述的方法，其中所述第一粘合层、所述金属层与所述第二粘合层形成应力中和结构。
4.根据权利要求2所述的方法，进一步包括：
重复沉积所述第一粘合层、所述金属层与所述第二粘合层，直到所述膜堆叠含有至少50层。
5.根据权利要求4所述的方法，其中各粘合层具有小于40A的厚度。
6.根据权利要求1所述的方法，进一步包括：
将形成在所述基板上的膜堆叠退火。
7.根据权利要求1所述的方法，进一步包括：
重复沉积所述第一粘合层与所述金属层，直到所述膜堆叠含有至少50层。
8.一种形成在基板上的膜堆叠结构，包括：
一层或多层粘合层，所述一层或多层粘合层沉积于氧化物层上，所述氧化物层形成在所述基板上；和
金属层，所述金属层沉积于第一粘合层上，其中所述第一粘合层与所述金属层形成应力中和结构。
9.根据权利要求8所述的膜堆叠结构，进一步包括：
第二粘合层，所述第二粘合层沉积于所述金属层上。
10.根据权利要求9所述的膜堆叠结构，其中所述第一粘合层、所述金属层与所述第二粘合层形成所述应力中和结构。
11.根据权利要求8所述的膜堆叠结构，进一步包括：
额外交替的粘合层与金属层，其中所述膜堆叠含有至少50层。
12.根据权利要求8所述的膜堆叠结构，其中各粘合层具有小于40A的厚度。
13.根据权利要求8所述的膜堆叠结构，其中所述第一粘合层为WN。
14.根据权利要求8所述的膜堆叠结构，其中所述金属层为W。
15.根据权利要求8所述的膜堆叠结构，其中所述金属为TiN。
16.一种在基板上形成膜堆叠的方法，包括：
沉积第一粘合层于氧化物层上，所述氧化物层形成在所述基板上；和
沉积金属层于所述第一粘合层上；和
沉积第二粘合层于所述金属层上，其中所述第一粘合层、所述金属层与所述第二粘合层形成应力中和结构。
17.根据权利要求16所述的方法，进一步包括：
将形成在所述基板上的膜堆叠退火。
18.根据权利要求16所述的方法，进一步包括：
重复沉积所述第一粘合层、所述金属层、与所述第二粘合层，直到所述膜堆叠含有至少50层。
19.根据权利要求18所述的方法，其中各粘合层具有小于40A的厚度。
20.根据权利要求16所述的方法，其中所述第一粘合层与所述第二粘合层相同。
CN201680032205.5A 2015-06-19 2016-06-03 多层金属介电膜的物理气相沉积及退火处理 Active CN107873107B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/745,367 2015-06-19
US14/745,367 US10879177B2 (en) 2015-06-19 2015-06-19 PVD deposition and anneal of multi-layer metal-dielectric film
PCT/US2016/035826 WO2016204987A1 (en) 2015-06-19 2016-06-03 Pvd deposition and anneal of multi-layer metal-dielectric film

Publications (2)

Publication Number Publication Date
CN107873107A true CN107873107A (zh) 2018-04-03
CN107873107B CN107873107B (zh) 2022-01-28

Family

ID=57545770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680032205.5A Active CN107873107B (zh) 2015-06-19 2016-06-03 多层金属介电膜的物理气相沉积及退火处理

Country Status (6)

Country Link
US (1) US10879177B2 (zh)
JP (1) JP6979881B2 (zh)
KR (1) KR102506953B1 (zh)
CN (1) CN107873107B (zh)
TW (1) TWI705149B (zh)
WO (1) WO2016204987A1 (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4930357B1 (zh) * 1970-12-30 1974-08-12
US5994217A (en) * 1996-12-16 1999-11-30 Chartered Semiconductor Manufacturing Ltd. Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers
US6016010A (en) * 1996-02-05 2000-01-18 Micron Technology, Inc. Voidless metallization on titanium aluminide in an interconnect
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
CN1272072A (zh) * 1998-03-26 2000-11-01 微金属技术公司 在聚合物薄膜产品上的多层金属化复合材料及其制造方法
JP2004241679A (ja) * 2003-02-07 2004-08-26 Fujitsu Ltd 半導体装置及びその製造方法
CN1964002A (zh) * 2005-11-12 2007-05-16 应用材料公司 用于制备受控应力的氮化硅膜的方法
TW200845306A (en) * 2007-05-15 2008-11-16 Nanya Technology Corp Method for forming a semiconductor structure
CN101323945A (zh) * 2008-07-25 2008-12-17 西南大学 含应力缓和层的硬质薄膜及其制备方法
CN101339918A (zh) * 2007-07-02 2009-01-07 海力士半导体有限公司 制造钨线和使用该钨线制造半导体器件栅极的方法
CN101425462A (zh) * 2007-10-31 2009-05-06 海力士半导体有限公司 制造半导体器件的方法
CN101438205A (zh) * 2006-03-03 2009-05-20 金泰克斯公司 包含imi涂层的电光元件
CN101540294A (zh) * 2008-03-21 2009-09-23 海力士半导体有限公司 制造具有界面阻挡层的半导体器件的方法
TW201036065A (en) * 2009-03-20 2010-10-01 Nanya Technology Corp Method of forming multi metal layers thin film on wafer
US20110012478A1 (en) * 2009-06-19 2011-01-20 Khalil Najafi Thin-Film Device and Method of Fabricating The Same
US20140291802A1 (en) * 2013-03-29 2014-10-02 International Business Machines Corporation Semiconductor structures with metal lines
CN104388899A (zh) * 2014-12-10 2015-03-04 武汉大学 一种具有MoN/Cr/CrN/Cr纳米复合超厚涂层的活塞环及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852078A (en) * 1970-12-24 1974-12-03 M Wakatsuki Mass of polycrystalline cubic system boron nitride and composites of polycrystalline cubic system boron nitride and other hard materials, and processes for manufacturing the same
US5272367A (en) 1988-05-02 1993-12-21 Micron Technology, Inc. Fabrication of complementary n-channel and p-channel circuits (ICs) useful in the manufacture of dynamic random access memories (drams)
JPH0493362A (ja) * 1990-08-10 1992-03-26 Toshiba Ceramics Co Ltd 電子部品封止用充填剤およびその製造方法
JPH05267471A (ja) * 1991-04-05 1993-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
ES2096864T3 (es) * 1992-07-11 1997-03-16 Pilkington Uk Ltd Procedimiento para la preparacion de revestimientos reflectantes sobre vidrio y espejos preparados a partir del mismo.
US6231999B1 (en) * 1996-06-21 2001-05-15 Cardinal Ig Company Heat temperable transparent coated glass article
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US6011646A (en) * 1998-02-20 2000-01-04 The Regents Of The Unviersity Of California Method to adjust multilayer film stress induced deformation of optics
JP4766724B2 (ja) * 1999-06-22 2011-09-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6475581B2 (en) * 1999-12-21 2002-11-05 E.I. Du Pont De Nemours And Company Clay coatings for thermoplastic polymeric resins or films
JP2005033095A (ja) 2003-07-10 2005-02-03 Hitachi Powdered Metals Co Ltd 熱電変換素子用熱応力緩和パッドの製造方法
US7566900B2 (en) * 2005-08-31 2009-07-28 Applied Materials, Inc. Integrated metrology tools for monitoring and controlling large area substrate processing chambers
EP2426552A1 (en) * 2006-03-03 2012-03-07 Gentex Corporation Electro-optic elements incorporating improved thin-film coatings
US7695232B2 (en) * 2006-06-15 2010-04-13 Applied Materials, Inc. Multi-level load lock chamber, transfer chamber, and robot suitable for interfacing with same
JP2009543355A (ja) 2006-07-03 2009-12-03 アプライド マテリアルズ インコーポレイテッド 進歩型フロントエンド処理のためのクラスターツール
US20090051026A1 (en) 2007-08-20 2009-02-26 International Business Machines Corporation Process for forming metal film and release layer on polymer
US8338856B2 (en) * 2010-08-10 2012-12-25 Omnivision Technologies, Inc. Backside illuminated image sensor with stressed film
US20120097234A1 (en) 2010-10-26 2012-04-26 International Business Machines Corporation Using Diffusion Barrier Layer for CuZnSn(S,Se) Thin Film Solar Cell
US8530294B2 (en) 2011-10-21 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress modulation for metal gate semiconductor device

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4930357B1 (zh) * 1970-12-30 1974-08-12
US6016010A (en) * 1996-02-05 2000-01-18 Micron Technology, Inc. Voidless metallization on titanium aluminide in an interconnect
US5994217A (en) * 1996-12-16 1999-11-30 Chartered Semiconductor Manufacturing Ltd. Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
CN1272072A (zh) * 1998-03-26 2000-11-01 微金属技术公司 在聚合物薄膜产品上的多层金属化复合材料及其制造方法
JP2004241679A (ja) * 2003-02-07 2004-08-26 Fujitsu Ltd 半導体装置及びその製造方法
CN1964002A (zh) * 2005-11-12 2007-05-16 应用材料公司 用于制备受控应力的氮化硅膜的方法
CN101438205A (zh) * 2006-03-03 2009-05-20 金泰克斯公司 包含imi涂层的电光元件
TW200845306A (en) * 2007-05-15 2008-11-16 Nanya Technology Corp Method for forming a semiconductor structure
CN101339918A (zh) * 2007-07-02 2009-01-07 海力士半导体有限公司 制造钨线和使用该钨线制造半导体器件栅极的方法
CN101425462A (zh) * 2007-10-31 2009-05-06 海力士半导体有限公司 制造半导体器件的方法
CN101540294A (zh) * 2008-03-21 2009-09-23 海力士半导体有限公司 制造具有界面阻挡层的半导体器件的方法
CN101323945A (zh) * 2008-07-25 2008-12-17 西南大学 含应力缓和层的硬质薄膜及其制备方法
TW201036065A (en) * 2009-03-20 2010-10-01 Nanya Technology Corp Method of forming multi metal layers thin film on wafer
US20110012478A1 (en) * 2009-06-19 2011-01-20 Khalil Najafi Thin-Film Device and Method of Fabricating The Same
US20140291802A1 (en) * 2013-03-29 2014-10-02 International Business Machines Corporation Semiconductor structures with metal lines
CN104388899A (zh) * 2014-12-10 2015-03-04 武汉大学 一种具有MoN/Cr/CrN/Cr纳米复合超厚涂层的活塞环及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
林敏等: "多层交替膜界限载荷研究 ", 《润滑与密封》 *

Also Published As

Publication number Publication date
KR102506953B1 (ko) 2023-03-08
JP2018527456A (ja) 2018-09-20
TW201704508A (zh) 2017-02-01
KR20180010333A (ko) 2018-01-30
US20160372330A1 (en) 2016-12-22
US10879177B2 (en) 2020-12-29
JP6979881B2 (ja) 2021-12-15
WO2016204987A1 (en) 2016-12-22
CN107873107B (zh) 2022-01-28
TWI705149B (zh) 2020-09-21

Similar Documents

Publication Publication Date Title
CN106011777B (zh) 钨膜的成膜方法
KR101892344B1 (ko) 금속막의 성막 방법
JP6554418B2 (ja) タングステン膜の成膜方法および成膜装置
US10002834B2 (en) Method and apparatus for protecting metal interconnect from halogen based precursors
KR101785145B1 (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
CN108573866A (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
CN105723511B (zh) 具有自对准浮栅和控制栅的存储器结构和关联方法
CN109417022B (zh) 用于3d nand存储器器件的基于cvd的氧化物-金属多结构
CN113678231A (zh) 用于形成金属间隙填充物的方法
CN107452671A (zh) 使用电感耦合高密度等离子体进行介电膜的致密化
US20190348369A1 (en) Method and apparatus for protecting metal interconnect from halogen based precursors
CN109671666A (zh) 用于beol互连的ald铜与高温pvd铜沉积的集成
CN107873107A (zh) 多层金属介电膜的物理气相沉积及退火处理
US10014179B2 (en) Methods for forming cobalt-copper selective fill for an interconnect
JP2013182961A (ja) 半導体製造装置及び半導体装置の製造方法
CN107851608B (zh) 减低互连介电阻挡堆叠中陷阱引发的电容的方法
TW202407841A (zh) 作為由下而上間隙填充中之底部襯墊之pvd金屬之梯度氧化及蝕刻
TWI821805B (zh) 反向選擇性蝕刻終止層
CN106987825A (zh) 一种基于单原子层沉积的金属生长方法
JP2023516866A (ja) トレンチ構造内の選択的タングステン堆積
TWI680495B (zh) 用於腔室間處理的方法
CN110379709A (zh) 氧化铪薄膜的制造方法
TW202430679A (zh) 用於形成具有低電阻率的金屬間隙填充物的方法
TW202437361A (zh) 用於間隙填充的方法
WO2024118172A1 (en) Method for gapfill

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant