TWI680495B - 用於腔室間處理的方法 - Google Patents

用於腔室間處理的方法 Download PDF

Info

Publication number
TWI680495B
TWI680495B TW106103609A TW106103609A TWI680495B TW I680495 B TWI680495 B TW I680495B TW 106103609 A TW106103609 A TW 106103609A TW 106103609 A TW106103609 A TW 106103609A TW I680495 B TWI680495 B TW I680495B
Authority
TW
Taiwan
Prior art keywords
substrate
chamber
processing
baked
baking
Prior art date
Application number
TW106103609A
Other languages
English (en)
Other versions
TW201740430A (zh
Inventor
鮑新宇
Xinyu Bao
愛羅安東尼歐Ｃ 桑契斯
Errol Antonio C. Sanchez
葉祉淵
Zhiyuan Ye
潘根用
Keun-Yong BAN
Original Assignee
美商應用材料股份有限公司
Applied Materials, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司, Applied Materials, Inc. filed Critical 美商應用材料股份有限公司
Publication of TW201740430A publication Critical patent/TW201740430A/zh
Application granted granted Critical
Publication of TWI680495B publication Critical patent/TWI680495B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本案所述的實施例一般係關於基板處理系統，如蝕刻處理系統。在一個實施例中，本案揭露一種處理基板的方法。該方法包括以下步驟：將原生氧化物從基板的表面去除，在預處理熱腔室中烘製基板，使得在基板的表面上形成雙原子階，及在烘製基板之後，在基板上形成磊晶層。

Description

用於腔室間處理的方法
本案所述的實施例係關於用於基板處理的蝕刻系統，更具體言之係關於具有多個類型腔室的集成層蝕刻系統。
在矽基板上膜生長可需要形成雙原子階（double atomic step）以減少/消除反相邊界缺陷。在傳統的處理中，在將原生氧化物從基板表面去除之後，基板接著被傳送到磊晶（Epi）腔室。在Epi腔室中，在非常高的溫度下（如至少800℃）烘製基板以形成雙原子階。在烘製處理期間，Epi腔室必須很乾淨，否則腔室中的殘留物會污染矽表面且阻礙雙原子階的形成。為了確保磊晶腔室沒有殘留物，Epi腔室經歷兩個小時長的調節處理。兩小時長的調節處理保證了高品質生長。
兩小時長的調節處理阻礙了可能產生的半導體元件之數量。目前，用於在基板上形成雙原子階的處理每小時產生約0.4個基板。隨著對於半導體元件需求的增加，低產量成為日益值得關注的問題。
因此，對於用於處理基板的改良方法及改良基板處理系統的產量有著持續的需求。
本案所述的實施例一般係關於基板處理系統，如蝕刻處理系統。在一個實施例中，本案揭露一種處理基板的方法。該方法包括以下步驟：將原生氧化物從基板的表面去除，在預處理熱腔室中烘製基板，使得在基板的表面上形成雙原子階，及在烘製基板之後，在基板上形成磊晶層。
在一個實施例中，本案揭露一種基板處理系統。基板處理系統包括：移送腔室、耦接至移送腔室的預清洗腔室、耦接至移送腔室的預處理腔室以及耦接至移送腔室的磊晶腔室。
在另一個實施例中，本案揭露用於處理基板的方法。該方法包括以下步驟：定向修改沉積在基板表面上的膜堆疊所暴露的層，將蝕刻劑選擇性地沉積在暴露的層所修改的表面上，及將基板暴露於高溫昇華處理。
在另一個實施例中，本案揭露一種處理基板的方法。該方法包括以下步驟：將原生氧化物從基板的表面去除，在至少800°C的溫度下使用氫氣烘製基板，使得在基板的表面上形成雙原子階，及在烘製基板之後，在基板上形成磊晶層。
圖1根據一個實施例繪示用於處理基板的系統100。示例性叢集工具可包括，但不限於，可自美國加州聖克拉拉的應用材料公司取得的CENTURA®平台。
該處理系統100包括移送腔室102和複數個腔室104a-104d。每個處理腔室104a-104d耦接至移送腔室102。處理腔室104a-104d可經配備來執行許多基板操作，如蝕刻、預清洗、烘製、薄膜沉積或其他基板處理。處理腔室104a經配置而將原生氧化物從基板的表面去除。在一個實例中，處理腔室104a可以是預清洗腔室，如可自位於加州聖克拉拉的應用材料公司取得的Siconi腔室。處理腔室104b經配置而烘製預處理熱腔室中的基板，使得雙原子階形成在基板的表面上。在一個實例中，處理腔室104b可以是預處理熱腔室，如快速熱處理（RTP）腔室。示例性RTP腔室包括可自加州聖克拉拉的應用材料公司取得的VULCAN®腔室。處理腔室104c經配置而在烘製基板之後，在基板上沉積一層。在一個實例中，處理腔室104c可以是磊晶沉積（EPI）腔室。
圖2根據一個實施例繪示Epi腔室200。Epi腔室200包括腔室主體202、殼體204和能量源205。殼體204包封並支撐腔室主體202。腔室主體202包括上部圓頂206及下部圓頂208。上部圓頂206及下部圓頂208界定處理腔室200的內部空間210。基板支撐組件212定位在腔室主體202的內部空間210中。致動器214可耦接至基板支撐組件212。致動器214可經配置而旋轉基板支撐組件212。
在一個實施例中，能量源205可嵌入在基板支撐組件212中。如圖2所示，能量源205設置在殼體204內、該腔室主體202之外。能量源205可以是輻射的（如燈），其本質上可以是電阻的或發射的。這些燈可以是針對徑向對稱腔室作徑向或方位角分散的分別供電群組。 在另一個實施例中，能量源205可以是發光二極體（LED）或垂直腔表面發光雷射（VCSEL）。能量源205經配置提供熱給腔室主體202。上部圓頂206及下部圓頂208由透明材料（如石英或碳化矽）製成。透明材料允許來自能量源205的熱自由地進入處理腔室200來加熱基板201。在一些實施例中，溫度感測器236可定位在上部圓頂206外面且往基板支撐組件212導向，以觀測處理期間由基板發出的熱輻射。Epi腔室200可進一步包括光障（未圖示），以產生針對輻射溫度感測器的暗區。
Epi腔室200可進一步包括經由噴頭、噴嘴、入口、注入器等而耦接至腔室200頂部或側邊的氣體源230。氣體源230經配置而提供處理氣體給Epi腔室200。
參照回圖1，處理系統100可進一步包括裝載閘腔室106、108，基板處理機110和控制器112。裝載閘腔室106、108允許基板（未圖示）傳送進出處理系統100。裝載閘腔室106、108可抽空引入處理系統100的基板以保持真空密封。基板處理機110可將基板於裝載閘腔室106、108和處理腔室104a-104d之間傳送。機器人亦可將基板於裝載閘腔室106、108和移送腔室102之間傳送。
控制器112可經配置以操作處理系統100的全部態樣，如以下結合圖2揭露的方法。例如，控制器112可經配置藉由在處理系統100中的處理腔室104a-104d之間傳送基板來處理基板。
控制器112包括可程式化中央處理器（CPU）114，其可與記憶體116和大量儲存裝置、輸入控制單元和顯示單元（未圖示）操作（如電源供應、時鐘、快取、輸入/輸出（I/O）電路和襯套），其耦接至處理系統的各個元件，以利於控制基板處理。控制器112亦包括用於透過處理系統100中的感測器監控基板處理的硬體，其包括監控前驅物、處理氣體及淨化氣體流動之感測器。量測系統參數（如基板溫度、腔室大氣壓力及類似物）的其他感測器亦可提供資訊給控制器112。
為了利於控制上述處理系統100，CPU 114可係可以在工業裝置中用於控制各式腔室與副處理器的任意形式之通用電腦處理器，如可程式化邏輯控制器（PLC）。記憶體116耦接至CPU 114且記憶體116係非暫態且可係一或多個容易取得之記憶體，如隨機存取記憶體（RAM）、唯讀記憶體（ROM）、軟碟驅動、硬碟或任何其他的數位儲存格式，本端的或是遠端的。支援電路118與CPU 114耦接而用傳統方式支援處理器。帶電物質的產生、加熱和其他處理通常作為軟體子程式一般儲存在記憶體116中。軟體子程式亦可由第二CPU（未圖示）儲存及/或執行，第二CPU位於CPU 114控制的硬體之遠端。
記憶器116是電腦可讀取儲存媒體的形式，其包含指令，當由CPU 114執行該等指令時，利於處理系統100的操作。記憶體116中的指令是以程式產品的形式，如執行本發明揭露的方法之程式。該程式碼可符合多個不同程式語言中的任何一種。在一個實例中，本揭露可經實施作為儲存在電腦可讀取儲存媒體上的程式產品，其用於和電腦系統一起使用。程式產品的程式界定實施例（包括本說明書所述之方法）的功能。示例性的電腦可讀取儲存媒體包括但不限於：（i）資訊可永久儲存於其上之不可寫入的儲存媒體（如電腦內的唯讀記憶體裝置，如CD-ROM驅動可讀取的CD-ROM碟、快閃記憶體、ROM晶片或任何類型的固態非揮發性半導體記憶體）；和（ii）資訊可永久儲存於其上的可寫入儲存媒體（如磁碟驅動或硬碟驅動內的軟碟或任何類型的固態隨機存取半導體記憶體）。當這些電腦可讀取儲存媒體承載指向本案所述之方法功能之電腦可讀取指令時，這些電腦可讀取儲存媒體為本揭露的實施例。
圖3根據一個實施例繪示了處理基板的方法300。例如，可用以上圖1所述的處理系統100中執行方法300。
方法300開始於方塊302。在方塊302，原生氧化物從基板的表面去除。原生氧化物可從基板處理腔室（如處理腔室104a）的表面被去除。當基板表面暴露於氧和（或）水時，可能形成原生氧化物。原生氧化物可能源自於蝕刻處理期間、沉積處理之前或之後的污染。若原生氧化層沒有從基板的表面除去，原生氧化物可能導致在源極和汲極區域的高接觸電阻，不利地增加通道區域中等效氧化層厚度（EOT）。
在方塊304，在預處理熱腔室中烘製基板，使得在基板的表面上形成雙原子階。亦可在預處理熱腔室中烘製基板，使得也形成單原子階。例如，可在處理系統100的腔室104b中烘製基板。可在至少800℃（如825℃）的溫度下在腔室104b中在H2 氣體中烘製基板約5分鐘。
當在預處理熱腔室中烘製基板時，雙原子階在基板的表面上形成。原子階是階梯狀結構或平台狀，其可由基板的晶體結構形成。對於單原子Si階，例如，若使用者想要將GaAs（或如GaN、AlN、AlAs、GaP、InP、InAs、InGaAs、GaSb、GaAsSb、InSb等的其他III-V族材料）沉積於Si基板的表面，Ga的一個原子層將會沉積在基板上且As的一個原子層將會沉積在基板上，在Ga層的頂部上。在此單原子階結構中，沉積在相鄰的Si階上的GaAs層將具有相反的相位，稱為反相區（antiphase domains）。反相邊界缺陷形成在這些區之間。藉由形成雙原子階，可以消除反相區。晶體品質可以被大幅改善而沒有反相缺陷。
在方塊306，在烘製基板之後，在基板上形成磊晶層。基板可在腔室104c中經受沉積。例如，磊晶層可由GaAs製成。由於方塊304中所形成的雙原子階，磊晶層可更好地附著於基板的表面。
藉由將方塊304的烘製操作與方塊306的沉積操作分離，方法300將基板產量從約0.4個基板/小時增加到約2.0個基板/小時。不再需要在沉積之前在磊晶腔室中烘製基板。因此，2小時長的調節處理現在減少到五分鐘的烘製處理。
雖然前面係針對特定實施例，但在不背離本揭露基本範圍及以下專利申請範圍所界定之範圍下，可設計其他與進一步的實施例。
100‧‧‧處理系統
102‧‧‧移送腔室
104a-104d‧‧‧處理腔室
106‧‧‧裝載閘腔室
108‧‧‧裝載閘腔室
110‧‧‧基板處理機
112‧‧‧控制器
114‧‧‧CPU
116‧‧‧記憶體
118‧‧‧支援電路
200‧‧‧腔室
201‧‧‧基板
202‧‧‧腔室主體
204‧‧‧殼體
205‧‧‧能量源
206‧‧‧上部圓頂
208‧‧‧下部圓頂
210‧‧‧內部空間
212‧‧‧基板支撐組件
214‧‧‧致動器
230‧‧‧氣體源
236‧‧‧溫度感測器
300‧‧‧方法
302‧‧‧方塊
304‧‧‧方塊
306‧‧‧方塊
本揭露之特徵已簡要概述於前，並在以下有更詳盡之討論，可以藉由參考所附圖式中繪示之本發明實施例以作瞭解。然而，值得注意的是，所附圖式只繪示了本揭露的典型實施例，而由於本揭露可允許其他等效之實施例，因此所附圖式並不會視為本揭露範圍之限制。
圖1根據一個實施例繪示了一種用於處理基板的系統。
圖2根據一個實施例繪示了用於圖1的系統中的磊晶腔室。
圖3根據一個實施例繪示了用於處理基板的方法。
為了清楚起見，在適用情況下，使用相同的數字編號代表圖示間相同的元件。此外，一個實施例的元件可經有利地調整而用於本案中所述的其他實施例。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無

Claims (17)

  1. 一種處理一基板之方法，包括以下步驟：將一原生氧化物從該基板的一表面去除，其中該基板包含矽；在一預處理熱腔室中使用僅由氫氣所組成的一氣體烘製該基板，使得在該基板的該表面上形成雙原子階；及在烘製該基板之後，在一第二腔室內在該基板上沉積一層。
  2. 如請求項1所述之方法，其中該基板在大於800℃的一溫度下烘製。
  3. 如請求項1所述之方法，其中烘製該基板一至十分鐘。
  4. 如請求項1所述之方法，其中沉積在該基板上的該層是一磊晶層。
  5. 如請求項4所述之方法，其中使用III-V族化合物中所選擇的一材料沉積該磊晶層。
  6. 如請求項1所述之方法，進一步包括以下步驟：在該預處理熱腔室中烘製該基板，使得形成單原子階。
  7. 一種用於處理包含矽的一基板之系統，包括：一移送腔室；及複數個處理腔室，該複數個處理腔室耦接該移送腔室，該複數個處理腔室包含：一預清洗腔室；一預處理氫熱腔室，其中在該預處理熱腔室中使用僅由氫氣所組成的一氣體烘製該基板，使得在該基板的表面上形成雙原子階；及一磊晶腔室。
  8. 如請求項7所述之系統，進一步包括：一基板處理機，該基板處理機經配置而在該等處理腔室之間傳送該基板。
  9. 如請求項7所述之系統，更包含該預處理熱腔室形成單原子階。
  10. 如請求項7所述之系統，其中該預處理熱腔室被加熱到至少800℃的一溫度。
  11. 如請求項7所述之系統，其中烘製該基板一至十分鐘。
  12. 如請求項7所述之系統，其中該磊晶腔室使用III-V族化合物中所選擇的一材料以形成一磊晶膜在該基板上。
  13. 一種處理一基板之方法，包括以下步驟：將一原生氧化物從該基板的一表面去除，其中該基板包含矽；在一預處理熱腔室中使用僅由氫氣所組成的一氣體烘製該基板，使得在該基板的該表面上形成雙原子階；及在烘製該基板之後，在一第二腔室內在該基板上形成一磊晶層。
  14. 如請求項13所述之方法，其中該基板在大於800℃的一溫度下烘製。
  15. 如請求項13所述之方法，其中烘製該基板一至十分鐘。
  16. 如請求項13所述之方法，其中使用III-V族化合物中所選擇的一材料形成該磊晶層。
  17. 如請求項13所述之方法，進一步包括以下步驟：在該預處理熱腔室中烘製該基板，使得形成單原子階。
TW106103609A 2016-02-26 2017-02-03 用於腔室間處理的方法 TWI680495B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/055,164 2016-02-26
US15/055,164 US10043666B2 (en) 2016-02-26 2016-02-26 Method for inter-chamber process

Publications (2)

Publication Number Publication Date
TW201740430A TW201740430A (zh) 2017-11-16
TWI680495B true TWI680495B (zh) 2019-12-21

Family

ID=59680148

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103609A TWI680495B (zh) 2016-02-26 2017-02-03 用於腔室間處理的方法

Country Status (3)

Country Link
US (1) US10043666B2 (zh)
TW (1) TWI680495B (zh)
WO (1) WO2017146879A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175624A1 (en) * 2005-02-09 2006-08-10 The Regents Of The University Of California Semiconductor light-emitting device
US20060286775A1 (en) * 2005-06-21 2006-12-21 Singh Kaushal K Method for forming silicon-containing materials during a photoexcitation deposition process

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321533A (ja) 1997-05-22 1998-12-04 Tokin Corp ウェーハの製造方法、及び半導体装置
JP4215447B2 (ja) * 2002-04-17 2009-01-28 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4451076B2 (ja) 2003-04-16 2010-04-14 東京エレクトロン株式会社 真空処理装置
US20050148162A1 (en) 2004-01-02 2005-07-07 Huajie Chen Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
US20060153995A1 (en) 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
KR100607409B1 (ko) 2004-08-23 2006-08-02 삼성전자주식회사 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법
JP4369359B2 (ja) * 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2009517329A (ja) 2005-11-28 2009-04-30 クリスタル・イズ，インコーポレイテッド 低欠陥の大きな窒化アルミニウム結晶及びそれを製造する方法
US8143646B2 (en) * 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US20090151623A1 (en) 2007-12-12 2009-06-18 Atmel Corporation Formation and applications of high-quality epitaxial films
EP2423951B1 (en) * 2010-08-05 2016-07-20 Imec Antiphase domain boundary-free III-V compound semiconductor material on semiconductor substrate and method for manufacturing thereof
US8853086B2 (en) * 2011-05-20 2014-10-07 Applied Materials, Inc. Methods for pretreatment of group III-nitride depositions
JP6121993B2 (ja) * 2011-06-10 2017-04-26 マサチューセッツ インスティテュート オブ テクノロジー 半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置
KR101252742B1 (ko) 2011-08-02 2013-04-09 주식회사 유진테크 에피택셜 공정을 위한 반도체 제조설비
JP6017928B2 (ja) 2012-11-09 2016-11-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9142643B2 (en) * 2012-11-15 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial feature
US9793104B2 (en) * 2015-01-29 2017-10-17 Aixtron Se Preparing a semiconductor surface for epitaxial deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175624A1 (en) * 2005-02-09 2006-08-10 The Regents Of The University Of California Semiconductor light-emitting device
US20060286775A1 (en) * 2005-06-21 2006-12-21 Singh Kaushal K Method for forming silicon-containing materials during a photoexcitation deposition process

Also Published As

Publication number Publication date
WO2017146879A1 (en) 2017-08-31
US20170250078A1 (en) 2017-08-31
US10043666B2 (en) 2018-08-07
TW201740430A (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6507211B2 (ja) Ｐｖｄにより形成される窒化アルミニウム緩衝層を有する窒化ガリウムベースのｌｅｄの製造
TWI624963B (zh) 用於ＧａＮ系光電與電子裝置之控氧ＰＶＤ的ＡｌＮ緩衝層
TWI554641B (zh) A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium
TWI813883B (zh) 用於形成供磁阻隨機存取記憶體應用之具期望結晶性之結構之方法
TWI651767B (zh) 形成應力鬆弛緩衝層的方法
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
TW201401555A (zh) 用於ｌｅｄ製造之ｐｖｄ緩衝層
US20160153085A1 (en) Substrate processing apparatus
US10535513B2 (en) Apparatus and methods for backside passivation
CN108878313A (zh) 卤素去除模块及相关系统和方法
TW202118357A (zh) 薄膜沉積腔、多功能遮蔽盤以及多功能遮蔽盤的使用方法
US20160020086A1 (en) Doping control methods and related systems
TWI680495B (zh) 用於腔室間處理的方法
TW201430911A (zh) 雙階半導體基板及其製造方法
JP2007073628A (ja) 半導体製造装置及び半導体製造方法
CN107851608B (zh) 减低互连介电阻挡堆叠中陷阱引发的电容的方法
US20170229315A1 (en) Integrated layer etch system with multiple type chambers
TWI673788B (zh) 用於晶圓釋氣控制的方法
KR102071500B1 (ko) 반도체 소자의 제조방법
TW201810490A (zh) 用於釋氣控制的氣體淨化系統與方法
JP2010016033A (ja) 半導体装置の製造方法及び基板処理装置
JP2008159790A (ja) 気相成長装置
KR101463343B1 (ko) 유기금속 화학 증착기용 세정기
KR20220116254A (ko) 트렌치 구조들 내의 선택적 텅스텐 증착
KR20070080342A (ko) 반도체 소자 제조용 장비