TWI813883B - 用於形成供磁阻隨機存取記憶體應用之具期望結晶性之結構之方法 - Google Patents

用於形成供磁阻隨機存取記憶體應用之具期望結晶性之結構之方法 Download PDF

Info

Publication number
TWI813883B
TWI813883B TW109119820A TW109119820A TWI813883B TW I813883 B TWI813883 B TW I813883B TW 109119820 A TW109119820 A TW 109119820A TW 109119820 A TW109119820 A TW 109119820A TW I813883 B TWI813883 B TW I813883B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
magnetic
film stack
sidewall passivation
Prior art date
Application number
TW109119820A
Other languages
English (en)
Other versions
TW202109872A (zh
Inventor
薛林
安在洙
瑪亨德拉 帕卡拉
志康 程
汪榮軍
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202109872A publication Critical patent/TW202109872A/zh
Application granted granted Critical
Publication of TWI813883B publication Critical patent/TWI813883B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/14—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing iron or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3222—Exchange coupled hard/soft multilayers, e.g. CoPt/Co or NiFe/CoSm

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

本公開的實施方式提供用於在基板上製造自旋轉移扭矩磁阻隨機存取記憶體（STT-MRAM）應用中使用的磁穿隧接面（MTJ）結構的方法和裝置。在一個實施方式中，該方法包括：將設置在基板上的具有穿隧阻障層設置在磁基準層與磁存儲層之間的薄膜堆疊體圖案化，以將該薄膜堆疊體的一部分從該基板上去除，直到暴露該基板的上表面；在經圖案化的薄膜堆疊體的側壁上形成側壁鈍化層；以及隨後對該薄膜堆疊體執行熱退火製程。

Description

用於形成供磁阻隨機存取記憶體應用之具期望結晶性之結構之方法
本公開的實施方式涉及用於製造磁阻隨機存取記憶體（MRAM）應用中使用的結構的方法。更具體來說，本公開的實施方式涉及用於製造供MRAM應用之磁穿隧接面結構的方法。
磁阻隨機存取記憶體（MRAM）是包含使用它們阻值而非電子電荷來存儲資料的MRAM單元陣列的記憶元件類型。一般來說，每個MRAM單元包括磁穿隧接面（MTJ）結構。MTJ結構可以具有表示邏輯狀態「0」或「1」的可調電阻。MTJ結構通常包括具有其中兩個鐵磁層被薄非磁電介質（例如，絕緣的穿隧層）分開的構型的磁層堆疊。頂部電極和底部電極用於夾住MTJ結構，使得電流可以在頂部電極與底部電極之間流動。
一個鐵磁層（例如，基準層）的特徵為方向固定的磁化。另一鐵磁層（例如，存儲層）的特徵為方向在元件寫入時（諸如通過施加磁場）變化的磁化。在一些元件中，絕緣材料（諸如電介質氧化物層）可形成為夾在鐵磁層之間的薄穿隧阻障層。通常，將這些層順序地沉積為覆薄膜。鐵磁層和絕緣材料通過各種蝕刻製程順序地圖案化，在這些蝕刻製程中，將一個或多個層部分或全部地去除，以便形成元件特徵。
當基準層和存儲層的相應磁化反平行（antiparallel）時，磁穿隧接面的電阻為高，具有對應于高邏輯狀態「1」的阻值Rmax 。另一方面，當相應磁化平行時，磁穿隧接面的電阻為低，也就是說，具有對應於低邏輯狀態「0」的阻值Rmin 。MRAM單元的邏輯狀態通過將其阻值與基準阻值Rref 比較來讀取，該基準阻值從基準單元或一組基準單元得出並且表示高邏輯狀態「1」的阻值與低邏輯狀態「0」的阻值之間的中間阻值。
一種類型MRAM單元是自旋轉移扭矩磁隨機存取記憶體（STT-MRAM）。在製造傳統的STT-MRAM元件時，通常緊接在薄膜層沉積製程後執行熱退火製程，以幫助鐵磁層和夾在元件結構中的絕緣材料的結晶。在退火製程期間的不充分的熱能或不準確的溫控可能導致以不期望的方式形成的薄膜接合結構或性質。例如，在退火製程期間的不準確的溫控或熱擴散的不期望的漂移可能導致薄膜層未充分結晶，從而使元件無法滿足其預期性能。
因此，本領域中需要用於製造MRAM應用中使用的MTJ結構的改進方法和改進裝置。
本公開的實施方式提供用於在基板上製造在MRAM應用中、尤其自旋轉移扭矩磁隨機存取記憶體（STT-MRAM）應用中使用的磁穿隧接面（MTJ）結構的方法和裝置。在一個實施方式中，一種用來在基板上形成磁穿隧接面結構的薄膜堆疊體包括：釘紮層，該釘紮層設置在基板上，其中該釘紮層包括多個層，該多個層包括含Co層、含Pt層、含Ta層、含Ru層和以上項的組合中的至少一個或多個；可選的結構去耦合層，該可選的結構去耦合層設置在磁釘紮層上；磁基準層，該磁基準層設置在該可選的結構去耦合層上；穿隧阻障層，該穿隧阻障層設置在該磁基準層上；磁存儲層，該磁存儲層設置在該穿隧阻障層上；以及帽蓋層，該帽蓋層設置在該磁存儲層上。
在另一實施方式中，方法包括：將設置在基板上的具有穿隧阻障層設置在磁基準層與磁存儲層之間的薄膜堆疊體圖案化，以將該薄膜堆疊體的一部分從該基板上去除，直到暴露該基板的上表面；在經圖案化的薄膜堆疊體的側壁上形成側壁鈍化層；以及隨後對該薄膜堆疊體執行熱退火製程。
在又一實施方式中，一種在基板上形成磁穿隧接面結構的方法包括：將設置在基板上的具有穿隧阻障層設置在磁基準層與磁存儲層之間的薄膜堆疊體圖案化，以將該薄膜堆疊體的一部分從該基板上去除，直到暴露該基板的上表面；在經圖案化的薄膜堆疊體的側壁上形成側壁鈍化層；在該基板上形成與該側壁鈍化層接觸的絕緣層；以及通過熱處理製程將摻雜物從該磁基準層和該磁存儲層橫向向外驅動到該側壁鈍化層中。
本公開的實施方式總體提供用於從設置在基板上的薄膜堆疊體形成MRAM應用中使用的MTJ結構的裝置和方法。該裝置和方法包括通過在薄膜堆疊體中的材料層圖案化後執行的熱製程來形成薄膜堆疊體中的具有期望的結晶性的材料層的薄膜特性。在圖案化時，可沿薄膜堆疊體的側壁形成側壁鈍化層。因此，通過在圖案化製程和側壁鈍化沉積製程後執行熱製程，從熱製程提供的熱能可有效地將摻雜物橫向向外朝側壁鈍化層（而非垂直朝向薄膜堆疊體中形成的相鄰的材料層）擴散到材料層中。如此一來，就可實現薄膜堆疊體中的材料層的可控結晶性，而無來自有可能從相鄰材料交叉擴散的摻雜物的損壞或干擾。以期望的結晶性圖案化和退火的薄膜堆疊體可以用於形成用於MRAM應用的具有期望的尺寸和特徵的MTJ結構。
第1圖是適於執行圖案化製程以蝕刻基板上設置的薄膜堆疊體的處理腔室100的一個實例的截面圖。可適合用於本文所公開的教導內容的合適處理腔室包括例如可從加利福尼亞州聖克拉拉市的應用材料公司（Applied Materials, Inc. of Santa Clara, California）獲得的ENABLER®、C3®或AdvantEdge Mesa®處理腔室。雖然處理腔室100示為包括能實現優越蝕刻性能的多個特徵，但是可構想的是，其他處理腔室可適於從本文所公開的發明特徵中的一個或多個特徵中受益。
處理腔室100包括腔室主體102和蓋104，它們圍成內部容積106。腔室主體102通常由鋁、不銹鋼或其他合適材料製成。腔室主體102一般包括側壁108和底部110。基板支撐基座進出埠（未示出）一般限定在側壁108中，並且選擇性地被狹縫閥密封，以便促進基板103進出處理腔室100。排放埠126限定在腔室主體102中，並且將內部容積106耦接到幫浦系統128。幫浦系統128一般包括用於抽空和調節處理腔室100的內部容積106的壓力的一個或多個幫浦以及節流閥。在一個實施方案中，幫浦系統128維持內部容積106內的壓力處於通常約10 mTorr與約500 Torr之間的操作壓力。
蓋104密封地支撐在腔室主體102的側壁108上。蓋104可打開以允許進出處理腔室100的內部容積106。蓋104包括視窗142，該視窗促進光學製程監控。在一個實施方案中，視窗142由石英或對安裝在處理腔室100外的光學監控系統140所利用的信號透射的其他合適材料構成。
光學監控系統140被定位成通過視窗142查看腔室主體102的內部容積106和/或定位在基板支撐基座組件148上的基板103中的至少一者。在一個實施方式中，光學監控系統140被耦接到蓋104並且促進集成沉積製程，該集成沉積製程使用光學度量來提供實現製程調整以補償進入基板圖案特徵不一致性（諸如厚度等等）的資訊、按需要來提供製程狀態監控（諸如電漿監控、溫度監控等等）。一種可適於從本公開受益的光學監控系統是可從加利福尼亞州聖克拉拉市的應用材料公司獲得的EyeD®全光譜式干涉測量度量模組（full-spectrum, interferometric metrology module）。
氣體控制板158被耦接到處理腔室100，以便將製程和/或清潔氣體提供到內部容積106。在第1圖所描繪的實例中，入口埠132’、132’’提供在蓋104中，以便允許氣體從氣體控制板158遞送到處理腔室100的內部容積106。在一個實施方案中，氣體控制板158適於通過入口埠132’、132’’提供氟化製程氣體並且將其提供到處理腔室100的內部容積106中。在一個實施方案中，從氣體控制板158提供的製程氣體包括至少氟化氣體、氯氣、含碳氣體、氧氣、含氮氣體和含氯氣體。氟化含碳氣體實例包括CHF3 、CH2 F2 和CF4 。其他氟化氣體可以包括C2 F、C4 F6 、C3 F8 和C5 F8 中的一種或多種。含氧氣體實例包括O2 、CO2 、CO、N2 O、NO2 、O3 、H2 O等等。含氮氣體實例包括N2 、NH3 、N2 O、NO2 等等。含氯氣體實例包括HCl、Cl2 、CCl4 、CHCl3 、CH2 Cl2 、CH3 Cl等等。含碳氣體合適實例包括甲烷（CH4 ）、乙烷（C2 H6 ）、乙烯（C2 H4 ）等等。
噴淋頭組件130耦接到蓋104的內表面114。噴淋頭組件130包括多個孔隙，該多個孔隙允許氣體在正在處理腔室100中處理的基板103的表面上以預定義分配從入口埠132’、132’’流過噴淋頭組件130進入到處理腔室100的內部容積106中。
遠端電漿源177可視情況耦接到氣體控制板158，以便促進在進入內部容積106以供處理之前將氣體混合物從遠端電漿中離解。RF電源143通過匹配網路141來耦接到噴淋頭組件130。RF電源143通常能夠在從約50 kHz至約200 MHz的範圍內的可調諧的頻率下產生多達約3000 W。
噴淋頭組件130另外包括光學度量信號透射的區域。光學透射區域或者通路138適於允許光學監控系統140查看內部容積106和/或定位在基板支撐基座組件148上的基板103。通路138可為形成或設置在噴淋頭組件130中的材料、孔隙或多個孔隙，其對由光學監控系統140生成並反射回到該光學監控系統的能量的波長是基本透射的。在一個實施方式中，通路138包括視窗142，用以阻止氣體經由通路138洩漏。視窗142可為藍寶石板材、石英板材或其他合適材料。視窗142可替代地設置在蓋104中。
在一個實施方案中，噴淋頭組件130被配置有允許單獨控制流入處理腔室100的內部容積106的氣體的多個區。在第1圖中示出的實例中，噴淋頭組件130作為通過單獨入口埠132’、132’’單獨耦接到氣體控制板158的內區134和外區136。
基板支撐基座組件148設置在處理腔室100的內部容積106中，位於氣體分配（噴淋頭）組件130下方。基板支撐基座組件148在處理過程中保持基板103。基板支撐基座組件148一般包括穿過其中而設置的多個升降杆（未示出），其配置成將基板103從基板支撐基座組件148升降並且利用機器人（未示出）以傳統方式促進基板103的交換。內襯118可緊密地包圍基板支撐基座組件148的周邊。
在一個實施方案中，基板支撐基座組件148包括安裝板材162、底座164和靜電卡盤166。安裝板材162耦接到腔室主體102的底部110，包括用於將佈線設施（諸如流體、電線和感測器引線等）輸送到底座164和靜電卡盤166的通路。靜電卡盤166包括用於將基板103保持在噴淋頭組件130下方的至少一個夾緊電極（clamping electrode）180。靜電卡盤166由夾持電源182驅動來形成將基板103保持到卡盤表面的靜電力，如通常已知的。替代地，基板103可通過夾緊、真空或重力保持到基板支撐基座組件148。
底座164或靜電卡盤166中的至少一者可以包括至少一個可選嵌入式加熱器176、至少一個可選嵌入式隔離器174和多個導管168、170，以便控制基板支撐基座組件148的橫向溫度分佈。導管168、170流體地耦接到使溫度調節流體循環穿過其中的流體源172。加熱器176是由電源178調節。導管168、170和加熱器176用於控制底座164的溫度，由此加熱和/或冷卻靜電卡盤166，並且最終控制設置在其上的基板103的溫度分佈。靜電卡盤166和底座164的溫度可使用多個溫度感測器190、192來監控。靜電卡盤166可進一步包括多個氣體通路（未示出），諸如凹槽，它們形成在卡盤166的基板支撐基座支撐表面中，並且流體地耦接到傳熱（例如，背側）氣體（諸如He）的源。在操作中，在受控壓力下將背側氣體提供到氣體通路中，以便增強靜電卡盤166與基板103之間的傳熱。
在一個實施方案中，基板支撐基座組件148被配置為陰極，並且包括耦接到多個RF電力偏壓源184、186的電極180。RF電力偏壓源184、186耦接在基板支撐基座組件148中設置的電極180與另一電極（諸如噴淋頭組件130或腔室主體102的頂蓋（蓋104））之間。RF偏壓電力激發並維持從設置在腔室主體102的處理區域中的氣體形成的電漿放電。
在第1圖所描繪的實例中，雙RF偏壓電源184、186通過匹配電路188耦接到設置在基板支撐基座組件148中的電極180。RF偏壓電源184、186所生成的信號通過單饋電經由匹配電路188來輸送到基板支撐基座組件148，以將電漿處理腔室100中提供的氣體混合物離子化，由此提供執行沉積或其他電漿增強製程必需的離子能量。RF偏壓電源184、186一般能夠產生具有從約50 kHz至約200 MHz的頻率以及在約0瓦特與約5000瓦特之間的電力的RF信號。額外偏壓電源189可耦接到電極180，以便控制電漿的特性。
在一個操作模式中，基板103設置在電漿處理腔室100中的基板支撐基座組件148上。製程氣體和/或氣體混合物通過噴淋頭組件130從氣體控制板158引入腔室主體102中。真空幫浦系統128維持腔室主體102內的壓力，同時將沉積副產物去除。
控制器150耦接到處理腔室100，以便控制處理腔室100的操作。控制器150包括中央處理單元（CPU）152、記憶體154和用於控制製程序列並調節來自氣體控制板158的氣流的支援電路156。CPU 152可為可用於工業環境的任何形式的通用電腦處理器。軟體常式可以存儲在記憶體154（諸如隨機存取記憶體、唯讀記憶體、軟碟或硬碟，或者其他形式數位存儲裝置）中。支撐電路156按常規耦接到CPU 152，並且可以包括快取記憶體、時鐘電路、輸入/輸出系統、電源等等。在控制器150與處理腔室100的各種部件之間的雙向通信是通過許多信號線纜處理。
第2圖示出了根據一個實施方式的處理腔室200的示意圖。處理腔室200可以用於處理基板103，包括將熱量/熱能提供到設置在基板103上的材料層。處理腔室200可以包括輻射熱燈202陣列，用於加熱設置在處理腔室200的壁201內的承受器220的背側204等等部件以及基板103。承受器220是由承受器支撐件218支撐。在第2圖所示實施方式中，承受器220具有環形主體，該環形主體具有中心開口203和從承受器220的邊緣延伸並包圍中心開口203的唇緣221。承受器220的唇緣221和前側202形成凹坑（pocket）226，該凹坑從基板的邊緣支撐基板103，以便促進基板103暴露於燈202所提供的熱輻射下。
承受器220定位在處理腔室200內，在上罩210與下罩212之間。上罩210通過基環214來耦接到下罩212。上罩210、下罩212和基環214一般限定處理腔室200的內部區域。在一些實施方式中，輻射熱燈202陣列可設置在上罩210上方。基板301可通過基環214中形成的裝載埠（未示出）來送入處理腔室200並定位到承受器220上。
承受器220被示為處於升高處理位置，但可以通過致動器（未示出）豎直地移動到處理位置下方的裝載位置，以允許升降杆222穿過承受器支撐件218中的孔並將基板103從承受器220升起。機器人（未示出）隨後可以進入處理腔室200，以便通過裝載埠接合基板103並將該基板從中去除。隨後可向上致動承受器220到達處理位置，以將基板103放置到承受器220的前側202上，其中元件側224面向上。
當位於處理位置時，承受器220和承受器支撐件218將處理腔室200的內部容積劃分成在基板103上方的製程氣體區域228和在承受器220和承受器支撐件218下方的淨化氣體區域230。承受器220和承受器支撐件218在處理過程中通過支撐圓柱形中心軸232旋轉，以最小化處理腔室200內的熱和製程氣流空間異常的影響，並且因此促進對基板103的均勻處理。中心軸232在裝載和卸載的過程中並且在一些情況下在基板103處理過程中，在上下方向234上移動基板301。
一般來說，上罩210的中心視窗部分和下罩212的底部是由光學透明材料（諸如石英）形成。一個或多個燈（諸如燈202陣列）可以特定最佳期望方式圍繞中心軸232鄰近下罩212並位於其下方進行設置，以便獨立控制基板103的各種區域處的溫度。受熱基板103暴露於製程氣體下，由此促進將材料熱處理（即，沉積）到基板103的上表面上。
燈202可配置成包括燈泡236，並且可配置成將基板301加熱到在約200攝氏度至約1600攝氏度的範圍內（例如，在約300攝氏度至約1200攝氏度之間，或者在約500攝氏度至約580攝氏度之間）的溫度。每個燈202耦接到配電板材（未示出），電力通過配電板來供應到每個燈202。燈202定位在燈頭238內，該燈頭可以在處理過程中或處理後通過例如引入到位於燈202之間的通道252中的冷卻流體進行冷卻。燈頭238傳導地或輻射地冷卻下罩212，這部分是因為燈頭238密切接近下罩212。燈頭238還可冷卻燈壁以及燈周圍的反射器（未示出）的壁。替代地，下罩212可通過已知的對流方法來冷卻，諸如通過風扇或者其他冷卻技術冷卻。取決於應用，燈頭238可或可不接觸下罩212。由於基板103的背側加熱，還可使用光學高溫計242用於對基板103和承受器220進行溫度測量/控制。
反射器244可視情況放置在上罩210外，以便將正輻射離開基板301的紅外光反射回到基板301上。反射器244可由金屬（諸如鋁或不銹鋼）製成。反射效率可通過將反射器區塗布有高反射塗層（諸如塗布有金）來提高。反射器244可以具有連接到冷卻源（未示出）的一個或多個加工通道246。通道246連接到形成在反射器244的一側上的通路（未示出）。該通路被配置成載送流體（諸如水）流，並且可按任何期望圖案沿反射器244的該側水準行進，從而覆蓋反射器244的一部分或者整個表面，以便冷卻反射器244。
從製程氣體供應源248供應的製程氣體通過形成在基環214的側壁中的製程氣體入口250引入到製程氣體區域228中。製程氣體入口250被配置成在大體徑向向內方向上引導製程氣體。在成薄膜製程過程中，承受器220可以位於處理位置，該處理位置鄰近製程氣體入口250並與該製程氣體入口處於大致上相同的高度，從而允許製程氣體以層流的方式向上並沿流動路徑迴圈流過基板103的上表面。製程氣體通過位於處理腔室200與製程氣體入口250相對的那側的氣體出口255離開製程氣體區域228。製程氣體通過氣體出口255的去除可通過耦接到該氣體出口的真空幫浦256來促進。由於製程氣體入口250和氣體出口255對準並大致設置在相同的高度處，因而相信這種平行佈置在結合扁平上罩210時在基板103上提供大體上平坦的均勻氣流。可通過由承受器220對基板103進行的旋轉來提供進一步的徑向均勻度。
淨化氣體可通過形成在基環214的側壁中的可選淨化氣體入口260（或通過製程氣體入口250）從淨化氣體源258供應到淨化氣體區域230。淨化氣體入口260設置在製程氣體入口250下方的高度處。淨化氣體入口260被配置成在大體徑向向內方向上引導淨化氣體。在製程過程中，承受器220可以位於使淨化氣體以層流的方式向下並沿流動路徑流過承受器220的背側204的位置。不受任何具體理論約束，認為淨化氣體的流動防止或基本避免了製程氣體流進入淨化氣體區域230，或者減少製程氣體擴散進入淨化氣體區域230（即，在承受器220下方的區域）。淨化氣體離開淨化氣體區域230並通過氣體出口255從處理腔室200排出，該氣體出口位於處理腔室200與淨化氣體入口260相對的那側。
第3圖描繪了示出根據本公開的一個實施方式的用於在基板上製造MRAM應用中使用的MTJ結構的製程300的流程圖。第4A-4E圖是處於第3圖的製程的各種階段的基板400的示意性截面圖。製程300被配置成在電漿處理腔室和熱處理腔室（諸如如第1圖和第2圖中描述的處理腔室100、200）中執行。構想的是，製程300可以在其他合適的電漿浸沒離子佈植系統或蝕刻腔室（包括來自其他製造商的那些）中執行。
製程300在操作302處通過提供基板（諸如具有薄膜堆疊體402設置在其上的基板400）開始。第5圖是第4A圖所示的薄膜堆疊體402的一部分的一個實施方式的示意圖。在一個實施方式中，基板400包含金屬或玻璃、矽、電介質塊材料和金屬合金，或者包含複合玻璃、結晶矽（例如，Si＜100＞或Si＜111＞）、氧化矽、應變矽、鍺化矽、鍺、摻雜或未摻雜多晶矽、摻雜或未摻雜矽晶圓和圖案化或未圖案化晶圓絕緣體上的矽（SOI）、摻碳氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃或藍寶石。基板400可以具有各種尺寸，諸如200 mm、300 mm、450 mm或其他直徑，以及可為矩形或方形面板。除非另外指明，否則本文該實例在具有200 mm直徑、300 mm直徑或450 mm直徑的基板上進行。在一個實施方式中，基板400（如第4A圖所示）包括設置在基板400上的薄膜堆疊體402。
在一個實例中，薄膜堆疊體402包括磁釘紮層404、可選的結構去耦合層405和穿隧阻障層408，該穿隧阻障層在隧道接合面磁阻（TMR）感測器情況下可為氧化物阻障層，或者在巨磁阻（GMR）感測器情況下為導電層，其設置在磁釘紮層404上方、夾在磁存儲層410與磁基準層406之間。當薄膜堆疊體402被配置成形成TMR感測器時，那麼穿隧阻障層408可以包含MgO、HfO2 、TiO2 、TaOx、Al2 O3 或其他合適材料。在第5圖所描繪的實施方式中，穿隧阻障層408可以包含具有約1埃至約15埃（諸如約10埃）的厚度的MgO。穿隧阻障層408可在沉積期間或沉積後例如使用快速熱退火（RTP）製程進行退火。
如果薄膜堆疊體402被配置成形成GMR感測器，那麼薄膜堆疊體402可以包含非磁導電材料，諸如銅。結構去耦合層405可為含金屬的材料或者磁性材料，諸如Mo、Ta、W、CoFe、CoFeB等等。
在一個實例中，磁釘紮層404可以具有約2 nm的厚度。磁釘紮層404可以包括若干類型的釘紮層中的一種，諸如簡單釘紮感測器、反平行釘紮感測器、自釘紮感測器或反鐵磁釘紮感測器。磁釘紮層404、磁存儲層410和磁基準層406可由若干磁性材料（諸如具有摻雜物（諸如硼摻雜物、氧摻雜物或其他合適材料）的金屬合金）構造。金屬合金可為含鎳材料、含鉑材料、含Ru材料、含鈷材料、含鉭材料和含鈀材料。可構成磁釘紮層404的磁性材料的合適實例包括Ru、Ta、Co、Pt、TaN、NiFeOx 、NiFeB、CoFeOx B、CoFeB、CoFe、NiOx B、CoBOx 、FeBOx 、CoFeNiB、CoPt、CoPd、TaOx 等等。
在第4A圖所描繪的實施方式中，磁存儲層410可為CoFeB、CoFeNiB、Ta、Mo或W、它們的組合或其他合適的層。例如，在第5圖所描繪的實施方式中，磁存儲層410包括第一CoFeB層508和第二CoFeB層512，這兩個層夾住中間層510。第一CoFeB層508和第二CoFeB層512可以具有約5埃至約20埃（例如約10埃）的厚度，B的組分在約10%至約30%的範圍內，且Fe的組分在約20%至約60%的範圍內。中間層510可以包括Ta、Mo或W中的至少一種或多種的一個或多個層。中間層510可以具有約0埃至約10埃（例如，約3埃）的厚度。
磁基準層406可為CoFeB或其他合適的層。磁基準層406可以具有約5埃至約20埃（例如，約10埃）的厚度。磁基準層406可具有約10%至約30%的硼（B）和約20%至約60%的Fe的組分。
結構去耦合層405設置在磁基準層406與磁釘紮層404之間。結構去耦合層405可以包括Ta、Mo或W中的至少一種或多種的一個或多個層。結構去耦合層405可以具有約0埃至約10埃（例如，約3埃）的厚度。
磁釘紮層404可包括一個或多個層。在第5圖所描繪的實例中，磁釘紮層404依次包括Co層520、Co/Pt層522、Ru層524、Co層526、Co/Pt層528、Pt層530、Ta層532、Ru層534、Ta層536和TaN層538。Co層520可以具有約0埃至約10埃（例如，約5埃）的厚度。Ru層524可以具有約3埃至約10埃（例如，約4-5埃或者約7-9埃）的厚度。Co層526可以具有約0埃至約10埃（例如，約5埃）的厚度。Pt層530、Ta層532、Ru層534、Ta層536和TaN層538各自可以具有約0埃至約5埃（例如約3埃）的厚度。
Co/Pt層522可以具有包含[Co(x1 )/Pt(y1 )]m 的組分，其中x1具有在約1埃至約6埃之間的Co的厚度，y1具有在約1埃至約10埃之間（例如，約1-8埃）的Pt的厚度，並且m具有在0與5之間的數值，其中m表示Co/Pt層522重複地形成在薄膜堆疊體中的次數。例如，當x1為5埃並且y1為3埃、而且m為數值2時，它表示了Co層（5埃）/Pt層（3埃）/Co層（5埃）/Pt層（3埃）的薄膜堆疊體。
Co/Pt層528可以具有包含[Co(x)/Pt(y)]n的組分，其中x具有約1埃至約6埃的厚度，y具有約1埃至約10埃（例如，約1-8埃）的厚度，並且n具有在3與10之間的數值。
帽蓋層412隨後形成在薄膜堆疊體402中的磁存儲層410上。在一個實施方式中，帽蓋層412可以包括磁性層。帽蓋層412的合適實例包括CoFeB、MgO、Ta和Ru中的至少一種或多種的一個或多個層。在第5圖所描繪的實例中，帽蓋層412包括第一層502和第二層506，這兩個層夾住中間層504。第一層502可以具有約0奈米（nm）至約5奈米（例如，約2 nm）的厚度。第一層502可以包括包含Ta和/或Ru的一個或多個層。第二層506可以包含MgO，並且具有約0埃至約15埃（例如，7埃）的厚度。中間層504可以包括CoFeB。中間層504可以具有約0埃至約50埃（例如，約10埃）的厚度。中間層504可具有約10%至約30%的B和約20%至約60%的Fe的組分。
應指出，磁釘紮層404、可選的結構去耦合層405、穿隧阻障層408、磁存儲層410、磁基準層406和帽蓋層412可通過任何合適技術（諸如CVD、PVD、ALD、旋塗、噴塗以及任何合適方式）來形成。可用于形成這些層的系統的一個實例包括CENTURA®、PRECISION 5000®和PRODUCER® 沉積系統，這些全都可從加利福尼亞州聖克拉拉市應用材料公司獲得。構想的是，其他處理系統（包括可從其他製造商獲得的那些）可適於實踐本公開。
在操作304處，執行圖案化製程（例如，蝕刻製程）以將薄膜堆疊體402的暴露並由蝕刻遮罩層（未示出）限定的部分407從基板301上去除，直到下面的基板400暴露出來，如第4B圖所示。用於圖案化薄膜堆疊體402的圖案化製程可以包括被配置成根據每一層中包括的材料供應不同的氣體混合物或蝕刻劑來蝕刻不同的層的若干步驟或不同配方。
在圖案化過程中，具有不同蝕刻物質的蝕刻氣體混合物或若干氣體混合物依次供應到基板表面中，以將薄膜堆疊體402的一部分從基板400上去除。
操作304處的圖案化製程的終點可由時間或者其他合適方法控制。例如，圖案化製程可以在執行達約200秒與約10分鐘之間的時間直到基板400暴露後終止，如第4B圖所示。圖案化製程可根據需要由來自終點檢測器（諸如OES檢測器，或者其他合適的檢測器）的確認終止。
在操作306處，在圖案化製程後，在圖案化的薄膜堆疊體402的側壁415（諸如磁釘紮層404、可選的結構去耦合層405、穿隧阻障層408、磁存儲層410、磁基準層406和帽蓋層412的側壁）上形成側壁鈍化層414。
在一個實例中，側壁鈍化層414可為通過在操作304處的圖案化製程後執行的沉積製程形成的介電層。例如，側壁鈍化層414可根據需要通過CVD沉積、PVD沉積、ALD沉積或其他合適沉積製程來形成。側壁鈍化層414可由含氮材料、含碳材料或含氧材料形成。用於形成側壁鈍化層414的合適示例材料包括SiN、SiCN、SiO2 、SiON、SiC、非晶碳、SiOC、氧化鋁（Al2 O3 ）、氮化鋁（AlN）等等。
在另一實例中，側壁鈍化層414可由在操作304處的圖案化製程期間生成的副產物形成，生成的副產物在操作304處的圖案化製程後積聚在薄膜堆疊體402的側壁上。例如，在圖案化過程中，含碳氣體、含氧氣體或含氮氣體可在圖案化製程期間用於蝕刻氣體混合物中。來自這些氣體的碳元素、氧元素和氮元素可與來自薄膜堆疊體402的元素反應，從而形成粘附在薄膜堆疊體402的側壁415上的副產物、殘餘物或堆積物。因此，在其中側壁鈍化層414是通過來自操作304的圖案化製程形成的實例中，在操作304處的蝕刻氣體混合物中供應的氣體可以包括含碳氣體、含氧氣體或含氮氣體中的至少一種。
在側壁鈍化層414形成在薄膜堆疊體402的側壁415上後，可以執行另一沉積製程以在基板400的其中薄膜堆疊體402在操作304處的圖案化製程期間去除的部分407上形成絕緣層416，如第4C圖所示。絕緣層416可為可稍後在一系列的蝕刻和沉積製程下形成絕緣層416中的互連結構（例如，後端製程）以完成元件結構製造製程的任何合適絕緣材料。在一個實例中，絕緣層416是氧化矽層或其他合適材料。
在操作308處，在操作304處的圖案化製程完成並且側壁鈍化層和絕緣層416形成在基板400上後，可以執行熱退火製程。執行熱退火製程以修復、緻密和增強薄膜堆疊體402的晶格結構，尤其是薄膜堆疊體402中包括的磁存儲層410和磁基準層406的晶格結構。例如，比起在熱/退火製程之前（例如，在無熱/退火製程的情況下），在熱/退火製程後，磁存儲層410和磁基準層406在XRD分析下可以具有(111)、(220)和(311)平面峰值的更強的結晶結構，由此增強形成在其中的磁存儲層410和磁基準層406的結晶性。在退火製程過程中，來自磁存儲層410和磁基準層406的摻雜物被橫向地遠離磁存儲層410和磁基準層406（如箭頭420所示）驅動至側壁鈍化層414，如第4D圖所示。通過在絕緣層416與薄膜堆疊體402之間形成側壁鈍化層414，來自磁存儲層410和磁基準層406的摻雜物可有效地保留在接近側壁鈍化層414的橫向位置，而非朝向薄膜堆疊體402中形成的帽蓋層412、穿隧阻障層408或磁釘紮層404或可選的結構去耦合層405豎直移動。摻雜物的橫向擴散（而非豎直擴散）可有效地控制摻雜物漂移到側壁鈍化層414，使得薄膜特性和薄膜堆疊體402中的層的結晶性將不受到不利的影響或改變。例如，在其中硼（B）摻雜物被包括在磁存儲層410和磁基準層406中的實施方式中，在退火製程過程中，硼摻雜物可以橫向地擴散到側壁鈍化層414，從而形成硼化合物（諸如氧化硼、氮化硼或碳化硼，這取決於用於形成側壁鈍化層414的材料），該硼化合物是不會顯著改變元件的電學性能的相對穩定的化合物。在施加磁場時，摻雜物到磁存儲層410和磁基準層406的不期望的擴散可以導致不準確的磁化或不期望的原子自旋方向，由此不利地影響MTJ元件的總體性能。
因此，與使退火製程緊接在每一個層在薄膜堆疊體中形成後或緊接在薄膜堆疊體402形成在基板400上後執行的傳統的實踐相比，通過利用在圖案化製程後和/或在側壁鈍化和/或絕緣層沉積製程後執行的熱退火製程，可以獲得更穩定的磁化製程以及對摻雜物擴散製程的更好控制。
在一個實例中，可在不形成側壁鈍化層414和絕緣層416的情況下，或者在形成側壁鈍化層414和絕緣層416前，在操作304處的圖案化製程後執行退火製程。在另一實例中，退火製程可以根據需要在操作304處的圖案化製程以及操作306處的側壁鈍化和/或絕緣層沉積製程後執行。
熱退火製程可以在熱退火腔室（諸如第2圖所描繪的處理腔室200）中執行。替代地，退火製程可以在配置成將足夠熱能提供到基板400上設置的薄膜堆疊體402的任何處理腔室中執行。在一個實施方式中，熱退火製程可以在其中執行了操作304處的圖案化製程或操作306處的沉積製程的處理腔室中原位執行。熱退火製程可以將基板400加熱到大於200攝氏度（諸如在約250攝氏度與約550攝氏度之間）的溫度，以説明磁存儲層410和磁基準層406中的摻雜物從薄膜堆疊體向外並橫向地擴散，並且增強磁存儲層410和磁基準層406以及薄膜堆疊體402中的其他層的結晶性。
在退火過程中，可供應退火氣體混合物。可在退火氣體混合物中供應的氣體可以包括含氮氣體（諸如NH3 、N2 、NF3 、N2 O、NO2 、NO等等）、惰性氣體（諸如Ar、He、Ne、Kr、Xe等等）或含氧氣體（諸如O2 、O3 、N2 O、H2 O、CO2 、CO等等）。
替代地，退火製程還可在執行互連製造製程（例如，後端製造製程）後執行。應指出，本文中提到的互連製造製程（例如，後端製造製程）包括將絕緣層416圖案化以在絕緣層416中形成溝槽或介層窗並稍後使導電層形成在絕緣層416中限定的溝槽或介層窗中的製程。配置成緊接在操作306處的絕緣層416沉積製程或側壁鈍化層414沉積製程後以及在互連製造製程（例如，後端製造製程）後執行退火製程的溫度可為相同或不同的。在一個實例中，用於被配置成在互連製造製程（例如，後端製造製程）後執行的熱退火製程的溫度可以略微低於緊接在操作306處的絕緣層416沉積製程或側壁鈍化層414沉積製程後執行的熱退火製程的溫度。
在熱退火製程後，磁存儲層410和磁基準層406可轉變為具有大多在一個平面中的晶體取向的結晶磁存儲層422和結晶磁基準層424，如第4E圖所示。熱退火製程期間提供的熱能有助於使磁存儲層410和磁基準層406以及薄膜堆疊體402中的其他層從非晶態結晶成結晶狀態，由此有效增強薄膜堆疊體402中包括的薄膜層的磁化。在操作308處的熱退火製程過程中提供的熱能有助於使晶粒從非晶態生長成較大大小結晶晶粒，從而增強磁存儲層410和磁基準層406以及薄膜堆疊體402中的其他層的結晶性。由於獲得磁存儲層410和磁基準層406的期望的結晶，因此用於製造MTJ元件的薄膜堆疊體402的總體電學特性得到改進。
因此，提供了用於形成MRAM中使用的MTJ元件結構的製程和裝置。該製程有利地提供一種熱退火（例如，熱處理）用於形成MTJ元件的薄膜堆疊體的方法。在薄膜堆疊體沉積、圖案化和側壁鈍化和絕緣層沉積製程後執行的熱退火製程可有效地以不損壞或影響形成在薄膜堆疊體中的相鄰層的薄膜特性的方式（例如，橫向擴散而非豎直擴散）使薄膜堆疊體中的層結晶。如此一來，用於形成MTJ結構的薄膜堆疊體可以具有期望的摻雜物分佈以及電性能和磁化。
儘管上述內容針對本公開的實施方式，但也可在不背離本公開的基本範圍的情況下設計本公開的其他和進一步實施方式。
100:處理腔室 102:腔室主體 103:基板 104:蓋 106:內部容積 108:側壁 110:底部 114:內表面 126:排放埠 128:幫浦系統 130:噴淋頭組件 132’、132’’:入口埠 134:內區 136:外區 138:通路 140:光學監控系統 141:匹配網路 142:視窗 143:RF電源 148:基板支撐基座組件 158:氣體控制板 162:安裝板材 164:底座 166:靜電卡盤 168:導管 170:導管 174:隔離器 176:加熱器 177:遠端電漿源 178:電源 180:電極 182:夾持電源 184:RF電力偏壓源 186:RF電力偏壓源 188:匹配電路 189:偏壓電源 190:溫度感測器 192:溫度感測器 200:處理腔室 201:壁 202:輻射熱燈 203:中心開口 210:上罩 212:下罩 214:基環 218:承受器支撐件 220:承受器 221:唇緣 222:升降杆 226:凹坑 228:製程氣體區域 230:淨化氣體區域 232:中心軸 234:上下方向 236:燈泡 238:燈頭 242:光學高溫計 244:反射器 246:通道 248:製程氣體供應源 250:製程氣體入口 252:通道 255:氣體出口 256:真空幫浦 258:淨化氣體源 260:淨化氣體入口 300:製程 302:操作 304:操作 306:操作 308:操作 400:基板 402:薄膜堆疊體 404:磁釘紮層 405:結構去耦合層 406:磁基準層 407:部分 408:穿隧阻障層 410:磁存儲層 412:帽蓋層 414:側壁鈍化層 415:側壁 416:絕緣層 420:箭頭 422:結晶磁存儲層 424:結晶磁基準層 502:第一層 504:中間層 506:第二層 508:第一CoFeB層 510:中間層 512:第二CoFeB層 520:Co層 522:Co/Pt層 524:Ru層 526:Co層 528:Co/Pt層 530:Pt層 532:Ta層 534:Ru層 536:Ta層 538:TaN層
為了可詳細理解本公開的上述特徵的方式，可通過參照實施例對簡要概述於上的本公開進行更加詳細的描述，該等實施例中的一些實施例圖示於附圖中。
第1圖描繪了用於實踐本公開的一個實施方式的電漿處理腔室的一個實施方式；
第2圖描繪了用於實踐本公開的一個實施方式的退火腔室的一個實施方式；
第3圖描繪了示出根據本公開的一個實施方式的用於製造磁穿隧接面（MTJ）結構的方法的流程圖；
第4A-4E圖是處於第3圖的方法的各種階段的基板的示意性側視圖；以及
第5圖是第4A圖所示的薄膜堆疊體的一部分的另一實施方式的示意圖。
為了便於理解，已在可能的地方使用相同的附圖標記來指定各圖所共有的相同元件。可構想，一個實施方式中公開的元件可有利地用於其他實施方式，而無需特定敘述。
然而，應當注意，附圖僅僅示出本公開的典型實施方式，並且因此不應視為限制本公開的範圍，因為本公開可允許其他等效實施方式。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:製程
302:操作
304:操作
306:操作
308:操作

Claims (13)

  1. 一種在一基板上形成一磁穿隧接面結構的方法，該方法包括以下步驟：在退火一磁基準層與一磁存儲層的至少一者之前，將設置在一基板上的具有一穿隧阻障層設置在一磁基準層與一磁存儲層之間的一薄膜堆疊體圖案化，以將該薄膜堆疊體的一部分從該基板上去除，直到該基板的一上表面暴露，其中該薄膜堆疊體進一步包括一釘紮層，該釘紮層設置在該基板與該磁基準層之間，且其中該薄膜堆疊體進一步包括一結構去耦合層，該結構去耦合層設置在該釘紮層與該磁基準層之間；在經圖案化的薄膜堆疊體的數個側壁上與該基板的該上表面的一水平表面上形成一側壁鈍化層；形成一直接接觸該側壁鈍化層的絕緣層，其中該絕緣層自該側壁鈍化層的一上表面延伸至該側壁鈍化層的水平部分；以及隨後對該薄膜堆疊體執行一熱退火製程。
  2. 如請求項1所述的方法，其中執行該熱退火製程進一步包括以下步驟：維持基板溫度在約250攝氏度與約550攝氏度之間。
  3. 如請求項1所述的方法，其中該薄膜堆疊體進一步包括一帽蓋層，該帽蓋層設置在該磁存儲層上。
  4. 如請求項1所述的方法，其中該磁基準層和該磁存儲層由具有硼摻雜物的金屬合金製成。
  5. 如請求項1所述的方法，其中形成該側壁鈍化層之步驟進一步包括以下步驟：通過一CVD沉積製程在經圖案化的薄膜堆疊體的該等側壁上形成一介電層。
  6. 如請求項5所述的方法，其中該側壁鈍化層的該介電層是SiN、SiCN、SiO2、SiON、SiC、非晶碳、SiOC、氧化鋁(Al2O3)或氮化鋁(AlN)中的至少一種。
  7. 如請求項1所述的方法，其中該側壁鈍化層由該薄膜堆疊體的圖案化期間產生的副產物形成。
  8. 如請求項1所述的方法，其中形成該側壁鈍化層之步驟進一步包括以下步驟：在該基板上的該薄膜堆疊體的該被去除部分的位置形成一絕緣層。
  9. 如請求項1所述的方法，其中執行該熱退火製程之步驟進一步包括以下步驟：改變該磁基準層和一磁存儲層的結晶結構。
  10. 如請求項1所述的方法，其中執行該熱退火製程之步驟進一步包括以下步驟：將該磁基準層和該磁存儲層中的摻雜物橫向向外驅動至該側壁鈍化層。
  11. 如請求項10所述的方法，其中該摻雜物與該側壁鈍化層反應以形成一摻雜物化合物。
  12. 如請求項8所述的方法，其中該熱退火製程在於該絕緣層中執行一後端製程之後或緊接在於該基板上形成該絕緣層之後執行。
  13. 一種在一基板上形成一磁穿隧接面結構的方法，該方法包括以下步驟：在退火一磁基準層與一磁存儲層的至少一者之前，將設置在一基板上的具有一穿隧阻障層設置在一磁基準層與一磁存儲層之間的一薄膜堆疊體圖案化，以將該薄膜堆疊體的一部分從該基板上去除，直到暴露該基板的一上表面，其中該薄膜堆疊體進一步包括一釘紮層，該釘紮層設置在該基板與該磁基準層之間，且其中該薄膜堆疊體進一步包括一結構去耦合層，該結構去耦合層設置在該釘紮層與該磁基準層之間；在經圖案化的薄膜堆疊體的數個側壁上與該基板的該上表面的一水平表面上形成一側壁鈍化層； 在該基板上形成與該側壁鈍化層接觸的一絕緣層，其中該絕緣層自該側壁鈍化層的一上表面延伸至該側壁鈍化層的水平部分；以及經由一熱處理製程將摻雜物從該磁基準層和該磁存儲層橫向向外驅動到該側壁鈍化層中。
TW109119820A 2015-07-14 2016-07-14 用於形成供磁阻隨機存取記憶體應用之具期望結晶性之結構之方法 TWI813883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562192565P 2015-07-14 2015-07-14
US62/192,565 2015-07-14

Publications (2)

Publication Number Publication Date
TW202109872A TW202109872A (zh) 2021-03-01
TWI813883B true TWI813883B (zh) 2023-09-01

Family

ID=57775208

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105122167A TWI699880B (zh) 2015-07-14 2016-07-14 用來在基板上形成磁穿隧接面結構的薄膜堆疊體
TW109119820A TWI813883B (zh) 2015-07-14 2016-07-14 用於形成供磁阻隨機存取記憶體應用之具期望結晶性之結構之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105122167A TWI699880B (zh) 2015-07-14 2016-07-14 用來在基板上形成磁穿隧接面結構的薄膜堆疊體

Country Status (4)

Country Link
US (3) US11245069B2 (zh)
KR (1) KR20170008690A (zh)
CN (2) CN113851581A (zh)
TW (2) TWI699880B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170031826A (ko) * 2015-09-11 2017-03-22 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US10439132B2 (en) * 2017-03-20 2019-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Protective passivation layer for magnetic tunnel junctions
US10255935B2 (en) 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
US10431275B2 (en) * 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
US10636964B2 (en) 2018-03-30 2020-04-28 Applied Materials, Inc. Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy
WO2019188203A1 (ja) * 2018-03-30 2019-10-03 国立大学法人東北大学 磁気トンネル接合素子、磁気トンネル接合素子の製造方法、及び、磁気メモリ
US10468592B1 (en) 2018-07-09 2019-11-05 Applied Materials, Inc. Magnetic tunnel junctions and methods of fabrication thereof
US10522752B1 (en) 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
FR3086462A1 (fr) * 2018-09-21 2020-03-27 Stmicroelectronics (Crolles 2) Sas Procede de fabrication d'un composant electronique
US11374170B2 (en) 2018-09-25 2022-06-28 Applied Materials, Inc. Methods to form top contact to a magnetic tunnel junction
SG11202108291SA (en) * 2019-01-31 2021-08-30 Lam Res Corp Low stress films for advanced semiconductor applications
CN110176535A (zh) * 2019-04-08 2019-08-27 复旦大学 一种自定位阻变区域的三维存储器及其制备方法
JP2021044359A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置
US11522126B2 (en) 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
CN111864059A (zh) * 2020-07-29 2020-10-30 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法
US20220310903A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction device and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120326252A1 (en) * 2011-06-24 2012-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
US20130175644A1 (en) * 2012-01-05 2013-07-11 Headway Technologies, Inc. Spin Torque Transfer Magnetic Tunnel Junction Fabricated with a Composite Tunneling Barrier Layer

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964928B2 (en) 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US6831312B2 (en) * 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
US6841395B2 (en) * 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP5007509B2 (ja) * 2006-02-08 2012-08-22 ソニー株式会社 磁気記憶装置の製造方法
JP4985006B2 (ja) 2007-03-20 2012-07-25 富士通株式会社 磁気抵抗効果素子、磁性積層構造体、及び磁性積層構造体の製造方法
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
JP5178451B2 (ja) * 2008-10-21 2013-04-10 昭和電工株式会社 磁気記憶媒体製造方法
CN102201533B (zh) 2010-03-24 2013-05-29 中芯国际集成电路制造(上海)有限公司 磁性隧道结结构的制作方法
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8564080B2 (en) * 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
US9028910B2 (en) 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
TWI514373B (zh) * 2012-02-15 2015-12-21 Ind Tech Res Inst 上固定型垂直磁化穿隧磁阻元件
US20140037991A1 (en) * 2012-07-31 2014-02-06 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9564582B2 (en) 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US9570671B2 (en) * 2014-03-12 2017-02-14 Kabushiki Kaisha Toshiba Magnetic memory device
US9443577B2 (en) * 2014-05-19 2016-09-13 Avalanche Technology, Inc. Voltage-switched magnetic random access memory (MRAM) and method for using the same
KR20160057891A (ko) * 2014-11-14 2016-05-24 삼성전자주식회사 자기 기억 소자 및 그의 형성 방법
US9853208B2 (en) * 2014-12-30 2017-12-26 International Business Machines Corporation In-situ annealing to improve the tunneling magneto-resistance of magnetic tunnel junctions
US9960346B2 (en) * 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US20160351799A1 (en) 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120326252A1 (en) * 2011-06-24 2012-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
US20130175644A1 (en) * 2012-01-05 2013-07-11 Headway Technologies, Inc. Spin Torque Transfer Magnetic Tunnel Junction Fabricated with a Composite Tunneling Barrier Layer

Also Published As

Publication number Publication date
CN106356449A (zh) 2017-01-25
US20170018706A1 (en) 2017-01-19
CN106356449B (zh) 2021-10-15
US20170170393A1 (en) 2017-06-15
US11133460B2 (en) 2021-09-28
TWI699880B (zh) 2020-07-21
US20220013716A1 (en) 2022-01-13
US11245069B2 (en) 2022-02-08
TW202109872A (zh) 2021-03-01
TW201711181A (zh) 2017-03-16
CN113851581A (zh) 2021-12-28
KR20170008690A (ko) 2017-01-24

Similar Documents

Publication Publication Date Title
TWI813883B (zh) 用於形成供磁阻隨機存取記憶體應用之具期望結晶性之結構之方法
US10837122B2 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
KR102515411B1 (ko) Mram 스택을 패터닝하기 위한 건식 플라즈마 에칭 방법
KR102552553B1 (ko) Mram 애플리케이션들을 위한 구조들을 형성하기 위한 방법들
TWI691612B (zh) 矽化鎳奈米線的直接沉積
KR20220079671A (ko) 갭 충전 증착 공정
US11145808B2 (en) Methods for etching a structure for MRAM applications
US20230377958A1 (en) Cluster processing system for forming a metal containing material
US11621393B2 (en) Top buffer layer for magnetic tunnel junction application
TWI835910B (zh) 用於mram應用之結構的形成方法
US11094588B2 (en) Interconnection structure of selective deposition process