JP2002502108A - 電磁放射を用いた半導体の表面変更 - Google Patents

電磁放射を用いた半導体の表面変更

Info

Publication number
JP2002502108A
JP2002502108A JP2000524812A JP2000524812A JP2002502108A JP 2002502108 A JP2002502108 A JP 2002502108A JP 2000524812 A JP2000524812 A JP 2000524812A JP 2000524812 A JP2000524812 A JP 2000524812A JP 2002502108 A JP2002502108 A JP 2002502108A
Authority
JP
Japan
Prior art keywords
layer
wafer
chamber
silicate glass
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000524812A
Other languages
English (en)
Other versions
JP2002502108A5 (ja
Inventor
アシュラフ アール クサーン
ササンガン ラマナサン
ギオヴァニ アントニオ フォッギアト
Original Assignee
クエスター テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クエスター テクノロジー インコーポレイテッド filed Critical クエスター テクノロジー インコーポレイテッド
Publication of JP2002502108A publication Critical patent/JP2002502108A/ja
Publication of JP2002502108A5 publication Critical patent/JP2002502108A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 熱酸化物に対する非ドープシリケートガラス誘電体層の付着率は、紫外線(UV)及び／又は真空紫外線(VUV)波長の電磁放射(126)で熱酸化物層を前処理することにより増加される。得られるフィルムの表面の滑らかさも、フィルムをＵＶ及び／又はＶＵＶ放射で前処理することにより増加される。更に、非ドープシリケートガラスフィルムのギャップ充填性能も、熱酸化物をＵＶ及び／又はＶＵＶ放射で前処理することにより増加される。半導体デバイス(112)をＵＶ及び／又はＶＵＶ放射に露出し、そして半導体製造に対して付着率及びフィルム品質を向上させる新規な装置(100)及び方法が提供される。この新規な方法による半導体デバイスも提供される。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、半導体デバイスの製造装置及び方法に係る。
【０００２】
【背景技術】
過去２０年間に、集積回路（ＩＣ）デバイスの密度は、約１８ヶ月ごとに倍増
している。それ故、デバイス密度が増加するにつれて、半導体デバイス特徴部間
のスペースを減少しなければならない。しかしながら、デバイス特徴部間のスペ
ースが減少するにつれて、デバイスを電気的に分離することが益々困難になる。
電気的な分離を与えると共に、デバイスを製造する機械的構造を与えるために、
狭いスペースには二酸化シリコン又は他の適当な絶縁材が充填される。シリコン
基体内でデバイスを分離するために、浅い溝によりスペースが形成される。これ
らの溝には、テトラエチルオーソシリケート（ＴＥＯＳ）及びオゾンの反応から
生成できる二酸化シリコンが充填される。
【０００３】 浅い溝の形成は、現在、半導体基体、通常、シリコンウェハに、熱酸化物表面
を形成することにより行なわれ、この熱酸化物表面は、シリコンの表面を高温度
の酸素のような酸化剤に露出して、ＳｉＯ2の表面を形成することにより作られ る。 同様に、多結晶の相互接続層及び導電性金属の相互接続層は、これら導電層を
互いに絶縁するために二酸化シリコン又は他の適当な誘電体材料が充填されるス
ペースを有している。ＳｉＯ2のような誘電体材料は、非ドープのシリケートガ ラス（ＵＳＧ）又は非ドープのシリコンガラス（ＮＳＧ）から形成できる。これ
らの用語は、本明細書では同等とみなす。ＵＳＧは、化学蒸着（ＣＶＤ）処理を
使用して、先駆物質であるＴＥＯＳ及びオゾンを用いて付着される。
【０００４】 しかしながら、ＴＥＯＳ／オゾン技術をベースとするＵＳＧの従来の蒸着フィ
ルムには多数の欠点がある。その中で最も重要なものは、フィルムが付着される
基体の条件に対する付着されたフィルムの敏感さである。これは、「表面の敏感
さ」と称される。（各々参考としてここに取り上げるKwok氏等のJ.Electrochem.
Soc.,141(8): 2172-2177(1994); Matsuura氏等のProceedings of the 22d Inter
national Conference on Solid State Devices and Materials, Sendai, pp:239
-242 (1990); Fujino氏等のJ.Electrochem.Soc.138(2): 550-554 (1991);及びFu
jino氏等のJ.Electrochem.Soc.139(6): 1690-1692 (1992)を参照されたい。）表
面の敏感さは、プロセス条件が変化するときの一貫性のない可変の付着率と、形
成されるフィルムの大きな粗面度とによって特徴付けられる。問題とするプロセ
ス条件は、付着温度、付着圧力、反応剤（例えば、ＴＥＯＳ及びオゾン）のモル
比、及びおそらくは、これらのフィルムを付着するのに使用される反応室の設計
に特有の幾つかのハードウェア条件である。
【０００５】 オゾン濃度を高めると、付着率に影響し且つ表面の粗面性を高める（これらは
走査型電子顕微鏡を用いた表面特徴の直接的な測定に反映される）と共に、湿式
エッチング率を高めることにもなる（ＨＦ水溶液で観察される）。表面の粗面性
を考慮するための１つの考えられる仮説は、覆われる表面に発生する「アイラン
ド成長メカニズム」としても知られている核生成メカニズムである。表面の分子
組成及びその状態に基づき、ＴＥＯＳオゾンは、粒状の形態で付着を開始する。
フィルムが厚くなるにつれて、この粒状構造を表面の粗面性と考えることができ
る。これは、付着材料の均一で滑らかな層を形成する滑らかな「層状成長メカニ
ズム」と対照的である。
【０００６】 表面の粗面性は、ＴＥＯＳオゾンフィルム、及びこのオゾンフィルムにその後
付着されるフィルムの処理にとって多数の悪影響を招く。導電層を相互接続する
穴（経路）を形成するためにウェハ表面にホトレジストが被覆されるときには、
粗面性の表面におけるホトレジストの表面接着性が低下する。ホトレジストを段
階的光放射に曝すと、粒状表面が多数の反射を引き起こし、ホトレジスト層の寸
法的明確さを悪くする。エッチングの間に、粒状表面は、接着性を低下し、ホト
レジスト層が剥離するおそれを招く。
【０００７】 更に、半導体デバイスの特徴部間のギャップが減少するにつれて、これらのギ
ャップを充分に充填することが益々困難になってきている。表面フィルムの厚み
が増加するにつれて、それに対応するフィルムがギャップを完全に充填できず、
「空所」が形成されることになる。これは、ギャップ内の付着材料の表面が敏感
である場合に特に言えることである。低いオゾン濃度で付着されるフィルムは、
デバイス特徴部の従順な被覆を示し、ギャップが充填されるにつれて空所が形成
される。
【０００８】 これらの未充填のギャップ即ち「空所」には、有効な誘電体ではなく集積回路
デバイスを劣化させる汚染物が捕獲される。それ故、空所の存在は、デバイスの
信頼性を低下させる。しかしながら、高いオゾン濃度を用いて付着されるＴＥＯ
Ｓ／オゾンフィルムは、低オゾンフィルムよりも優れたギャップ充填特性を示す
と共に、優れた本来的流れ特性をもつことが知られている（Kwok氏等のJ. Elect
rochem. Soc. 141(8); 2172-2177 (1994)）。
【０００９】 表面の敏感さは、ＴＥＯＳオゾン又はＴＥＯＳ酸素プラズマプロセス（ＰＥＣ
ＶＤ）により付着されたＳｉＯ2又は熱酸化物として形成された二酸化シリコン を含む多数の形式の基体に対して観察されている。ＳｉＯ2は、燐がドープされ たシリケートガラス（ＰＳＧ）、スピン・オン・ガラス（ＳＯＧ）、ボロホスホ
ロウス・シリケートガラス（ＢＳＧ）、又はＰＳＧとＢＳＧの組合せである。更
に、表面の敏感さは、窒化シリコン（Ｓｉ3Ｎ4）に付着される誘電体層にとって
問題となる。 従って、半導体業界では、表面の敏感さの影響を減少し、そして高質の誘電体
材料で確実にうまくギャップを充填することに関心がもたれている。しかしなが
ら、今日まで、表面の敏感さ及びギャップ充填の悪さの問題は、充分に対処され
ていない。
【００１０】 Ｉ．表面の敏感さ 半導体表面を処理するために多数の解決策が利用されている。マエダ氏等の米
国特許第５，４８４，７４９号には、半導体デバイスを熱及び高周波プラズマに
露出させ、ＴＥＯＳオゾンフィルムの付着前にＳｉＯ2層の表面を処理するプロ セスが開示されている。しかしながら、このプロセスは、コストのかかるプラズ
マ処理装置の追加を必要とする。
【００１１】 マエダ氏等の別の解決策である米国特許第５，０５１，３８０号は、ＵＳＧフ
ィルムを不連続に付着するものである。低いオゾン濃度を用いてＵＳＧの第１層
が付着され、次いで、高いオゾン濃度を用いて後続のＵＳＧフィルムが付着され
る。しかしながら、低いオゾン濃度を用いたＵＳＧフィルムは、フィルムの品質
があまり望ましいものではなく、例えば、水分含有量及び吸収性が高く、エッチ
ング率が高く、そして高温度のアニーリング中に収縮し、これは、ストレスや、
空所又は継目の形成を誘起する。（Kwok氏等のJ. Electrochem. Soc. 141(8): 2
172-2177 (1994)を参照。）更に、低オゾンＵＳＧフィルムの表面敏感さを克服 するに必要な厚みは、１０００Å程度であり、従って、低質の酸化物でギャップ
が充填されると、高質の高オゾン酸化物でギャップを充填するのを妨げる。ギャ
ップが０．２５μｍまで減少すると、低オゾンＵＳＧフィルムの第１層の後に、
有効な高オゾンＵＳＧ材料の第２層がギャップを充填するのに使用できるのは、
５００Åに過ぎない。
【００１２】 更に別の解決策は、ＵＳＧフィルムの表面を変更することである。マエダ氏等
の米国特許第５，３８７，５４６号は、付着した半導体フィルムを加熱中に紫外
線に曝すことを教示している。紫外線は、１８５ナノメータ（ｎｍ）及び２５４
ｎｍの波長をもつ電磁放射並びにそれより長い波長の放射を発生する水銀ランプ
によって形成される。しかしながら、このプロセスは、既に付着されたＵＳＧフ
ィルムの層において行なわれるので、表面の敏感さの問題を取り扱うものではな
い。従って、表面の敏感さを減少する改良された方法が必要とされる。
【００１３】 ＩＩ．ギャップの充填 ギャップの充填を改善するための試みは、窒素ガス（Ｎ2）プラズマを使用し て、導電性のライン上に付着された誘電体材料を選択的に処理し、それらの位置
におけるＵＳＧフィルムの付着率を減少することである。Jang氏等の米国特許第
５，５３６，６８１号を参照されたい。導電性ライン上の付着率を減少すること
により、ギャップ内に比較的多くの誘電体材料を付着し、空所の形成を減少する
ことができる。しかしながら、このプロセスは、少なくとも３つの追加ステップ
及び追加装置を必要とし、経費がかかる上に、付加的な処理時間を必要とし、従
って、効率が悪い。
【００１４】 Chen氏の米国特許第５，４８９，５５３号は、熱酸化物層をＨＦに曝すもので
ある。ＨＦは、酸性が強く、表面の全二酸化シリコンを除去し、裸のシリコンを
その後のＴＥＯＳオゾン二酸化シリコンフィルム付着に曝す。表面にＳｉＯＦモ
イエティ(moiety)が形成されることにより、酸化物の改善された従順な付着を生
じるが、フィルムにフッ素原子が入り込むことによってフッ化物イオンが解放さ
れ、フッ素イオンが水と結合してＨＦを生成するために、信頼性の問題を招く。
更に、フッ素原子の存在は、それ自体、表面を敏感にさせる。（参考としてここ
に取り上げるKwok氏等のJ. Electrochem. Soc. 141: 2172を参照。） それ故、誘電体フィルムに有害な種を導入することなく実施できる改良された
ギャップ充填プロセスが必要とされる。
【００１５】
【発明の開示】
以上のことから、本発明の１つの目的は、例えば誘電体フィルムのような種々
のフィルムで覆われる半導体ウェハ表面の敏感さを減少する方法を提供すること
である。 別の目的は、誘電体フィルムの付着率及び導電性に悪影響を与えることなく表
面の敏感さを減少することである。 更に別の目的は、表面の敏感さを排除又は減少する前処理を実行するための装
置を提供することである。 更に別の目的は、ギャップ充填を改善すると共に、浅い溝分離に対して適当な
絶縁を与える方法を提供することである。
【００１６】 更に別の目的は、表面の敏感さを減少するために基体を前処理した後に付着さ
れた誘電体層を含む半導体チップを提供することである。 更に別の目的は、空所をほとんど生じないように狭いギャップの充填を改善す
るための方法を提供することである。 本発明は、フィルム表面の敏感さを減少するように半導体表面を前処理する装
置及び方法を含む。 それ故、本発明の１つの特徴は、熱酸化物基体を真空紫外線及び紫外線波長の
電磁放射に露出して、その後に付着されるフィルム、例えば、誘電体フィルムの
表面の敏感さを減少する方法を開発することである。
【００１７】 本発明の別の特徴は、表面の敏感さを減少する一方、例えば、誘電体フィルム
のような薄いフィルムの所望の付着率を維持する方法を開発することである。 本発明の更に別の特徴は、表面の敏感さを減少する条件のもとで真空紫外光線
に半導体ウェハを露出するための装置を開発することである。 本発明の更に別の特徴は、半導体デバイスのギャップを前処理して、誘電体材
料でのギャップ充填を改善できるようにし、ギャップを完全に充填する装置を開
発することである。 本発明のこれら及び他の特徴並びに効果は、添付図面を参照した以下の詳細な
説明及び請求の範囲から明らかとなろう。
【００１８】
【発明を実施するための最良の形態】
以下、添付図面を参照して本発明を詳細に説明する。 Ｉ．基体表面の敏感さを最小にする方法 本発明は、半導体層好ましくは誘電体層を付着する前に、好ましくは真空紫外
線及び紫外線波長の電磁放射で半導体基体を前処理する方法及び装置に係る。こ
の前処理は、付着プロセスの表面敏感さを実質的に減少し、従って、熱酸化物表
面は、誘電体材料の層を高い率で付着することができ、しかも、表面の滑らかさ
は、裸のシリコンに付着された誘電体層の表面の滑らかさにほぼ等しいものとな
る。更に、ＵＳＧフィルムの品質は高く、良好な誘電体特性を与えると共に、有
効な電気的絶縁を与えることができ且つ０．２５μｍ範囲のギャップを充填する
ことができる。
【００１９】 本発明は、表面の敏感さが基体表面の性質により決定されるという認識に基づ
く。表面の性質は、少なくとも一モイエティが、原子及び分子種と、それらが基
体表面上で互いにいかに結合されるかによって決定される。基体材料、その作成
方法、及び誘電体付着の前にそれが露出される周囲条件は、表面の性質、及びそ
の後に付着されるフィルムの品質に影響する要素である。 表面の敏感さを考慮する理論は多数存在する。１つの理論は、表面の敏感さが
基体の濡れ特性に関係しているというものである。純粋なシリコン基体は、疎水
性であり（即ち水を反発し）、一方、熱酸化物は、シリコン表面を高温度で酸素
に曝すことにより、親水性である（即ち表面が水で濡れる）。それ故、この理論
は、表面の敏感さが基体の親水性に関係していることを示す。
【００２０】 第２の理論は、基体表面と付着された種との間の静電気相互作用に関連するも
のである。（参考としてここに取り上げるKwok氏等のJ. Electrochem. Soc. 141
(8):2172-2177 (1994)参照。）シリコンウェハ上においても、高いオゾン濃度で
付着されたＵＳＧは、水素ではなくフッ素原子が存在する場合に表面の敏感さを
示すことが認められる。ＴＥＯＳ及びオゾンの付着は、気相において電気的に負
であると仮定される中間種の形成を介して行なわれる。フッ素は、著しく電気的
に負であるから、この気相の中間種は、表面上のフッ素原子により反発される。
その結果、付着率が低くなり且つ付着が非均一になる。この理論によれば、フッ
素原子とは異なり、水素原子は、著しく電気的に負ではなく、従って、フッ素の
ない基体での中間種の付着は、より迅速で且つより均一である。
【００２１】 第３の理論は、望ましくない形式のシリコン結合が表面に存在することに関連
している。例えば、熱酸化物の表面は、Ｓｉ−Ｏ−Ｓｉ、Ｓｉ−Ｈ及びＳｉ−Ｏ
Ｈ結合を炭化水素又は他の有機汚染物と共に表面上に有すると予想される。この
理論によれば、これらの形式の結合の存在は、得られるフィルムの均質性を低下
させ、これにより、粗面をもつようにさせる。この理論によれば、これらの結合
は、表面の汚染物がＳｉＯ2フィルムのシリコン又は酸素原子に結合するときに 形成される。
【００２２】 第４の理論は、基体表面上の有機汚染物の存在に関連している。有機汚染物の
典型的な発生源は、クリーンルームの空気と、ホトリソグラフィープロセスの残
留ホトレジストである。見つかった有機モイエティは、炭化シリコン、アミド、
シリコーン、有機燐化合物、Ｃ6−Ｃ28脂肪族又は芳香族炭化水素、フタレート 、アルコール（例えば、イソプロピルアルコール）、Ｎ−メチルピロリドン、ク
レゾール及びアミンを含む。参考としてここに取り上げるCamenzind氏等の「Bal
azs News, Number 20: 1-3 (１９９７年１０月)」；及びCamenzind氏等の「MICR
O pp:71-76 (１９９５年１０月)」を参照されたい。
【００２３】 これらの理論は、単に説明の目的でここに示すものに過ぎず、本発明は、その
動作についてこれらの理論に何ら依存するものではない。更に、表面に敏感さに
ついては、他の理論も考慮できる。表面の敏感さについて役割を演じる分子的ソ
ース又はメカニズムに関わらず、本発明は、好ましくは紫外線及び真空紫外線範
囲の電磁放射を使用して、層好ましくは誘電体層を付着する前に表面を準備処理
する。
【００２４】 ある理論によれば、表面を変更するには、不所望な結合を破壊し及び／又は所
望の表面結合又は表面サイトを形成することを必要とする。これらの結合は、と
りわけ、Ｓｉ−ＯＨ、Ｓｉ−Ｃ、Ｓｉ−Ｎを含む。幾つかの関連結合の結合エネ
ルギーがテーブル１に示されている。これらのエネルギーは、可視光線、紫外線
（ＵＶ）及び真空紫外線（ＶＵＶ）範囲であり、それ故、これら波長の電磁放射
は、これら結合と相互作用する。それ故、熱酸化物の表面をＵＶ又はＶＵＶ放射
に露出することによりこの表面のボンディング状態を変更することができる。 テーブル１ 選択された結合に対する結合エネルギー 結合 エネルギー（ｅＶ） 波長（ｎｍ） Ｈ−Ｈ ４．２５ ２７４ Ｃ−Ｃ ３．６０ ３４４ Ｓｉ−Ｓｉ １．８３ ６７８ Ｎ−Ｎ １．６７ ７４５ Ｏ−Ｏ １．４４ ８６１ Ｃ−Ｈ ４．２８ ２８９ Ｓｉ−Ｈ ３．０５ ４０６ Ｎ−Ｈ ４．０５ ３０６ Ｏ−Ｈ ４．８０ ２５９ Ｃ−Ｓｉ ３．０１ ４１３ Ｃ−Ｎ ３．０２ ４１０ Ｃ−Ｏ ３．６４ ３４０ Ｓｉ−Ｏ ３．８２ ３２４ Ｃ＝Ｃ ６．３４ １９５ Ｃ≡Ｃ ９．２２ １３４ データは、参考としてここに取り上げるL. Pauling著の「The nature of the
Chemical Bond and the Structure of Molecules and Crystals: An Introducti
on to Modern Structual Chemistry」、第３版、Counell University Press, It
haca, New York, 1960；及びAtkins著の「Physical Chemistry」、第３版、Oxfo
rd University Press (1988)による。
【００２５】 テーブル１から明らかなように、ある結合は電磁放射を吸収し、従って、破壊
することができる。これらの不所望な結合が解離された状態では、汚染モイエテ
ィを表面から除去することができる。電磁放射は、結合を破壊するに充分なエネ
ルギーを有し、従って、汚染モイエティを表面から除去することができる。
【００２６】 ＩＩ．電磁放射放出装置の形式 水銀蒸気ランプ、水素ランプ、レーザ、及びエクシマー放射装置を含む誘電体
バリア放電ランプは、本発明のＵＶ及びＶＵＶ放射を得るのに有用な幾つかの異
なる装置である。誘電体バリア放電技術の最近の進歩に伴い、現在、広い表面積
にわたって適度な高輝度の単色放射を発生するＵＶ及びＶＵＶランプを形成する
ことができる。それ故、これら形式のランプは、本発明を実施するのに適してい
る。しかしながら、ＵＶ及びＶＵＶ放射のいかなるソースを使用することもでき
るので、本発明の特徴は、特定の放射ソースに限定されるものではない。
【００２７】 エクシマー装置は、放出モイエティとして使用することを特徴とするもので、
その原子は、通常の温度及び他の条件のもとでは、それらの間に化学的な結合を
形成しない。例えば、貴ガスは、通常、原子間結合を形成しない。しかしながら
、高エネルギー条件のもとでは、貴ガスは、二量体を形成し得る。これらの二量
体が破壊すると、結合のエネルギーが高エネルギーの電磁放射として放出される
。どんなエクシマーガスであるかに基づき、放出される放射線の波長は、紫外線
又は真空紫外線レンジとなる。
【００２８】 テーブル１に示す結合は、ＵＶ及びＶＵＶレンジのエネルギーに対応する。多
数の形式のデバイスが、必要な波長レンジの電磁放射を発生することができる。
ＶＵＶ又はＵＶ放射は、公知の方法に基づき種々のガス又はガス混合物を用いた
誘電体バリア又は無音放電装置によって発生することができる。ＶＵＶ及びＵＶ
放射は、貴ガス及び他の原子種から発生することができる（テーブル２参照）。 テーブル２ 選択された電磁放射放出装置の放出波長 放出モイエティ 波長（ナノメータ） Ｈｅ2 ６０−１００ Ｎｅ2 ８０−９０ Ａｒ2 １０７−１６５ Ｋｒ2 １４０−１６０ Ｘｅ2 １６０−１９０ Ｎ2 ３３７−４１５ ＫｒＦ ２４０−２５５ Ｈｇ／Ａｒ ２３５ 重水素 １５０−２５０ ＸｅＦ ３４０−３６０、４００−５５０ ＸｅＣｌ ３００−３２０ ＸｅＩ ２４０−２６０ ＡｒＦ １８０−２００ ＡｒＣｌ １６５−１９０ ＡｒＣｌ／ＫｒＣｌ １６５−１９０、２００−２４０ ＫｒＣｌ ２００−２４０ Ｈｇ １８５、２５４、３２０−３７０、３９０−４２０ Ｓｅ １９６、２０４、２０６ データは、参考としてここに取り上げるEliasson氏等の米国特許第４，９８３
，８８１号、及びKogelschatz氏の米国特許第５，４３２，３９８号による。
【００２９】 これらの波長レンジは、基体表面の不所望な結合のエネルギーと同等の波長を
包含する。上記の波長は、最大パワーを示すものであるが、上記放出モイエティ
の各々によりある帯域巾の波長が発生される。この帯域巾は、約１ｎｍから約１
７ｎｍまで変化する。（参考としてここに取り上げるNewman氏等のAust. J. Phy
s. 48: 543-556 (1995)を参照。）従って、これら放出装置は、半導体基体の表 面を電磁放射のスペクトルに露出して、解離できる化学的結合の数及び形式を増
加するのに使用できる。
【００３０】 Ａ．誘電体バリア又は無音放電ランプ 無音放電装置としても知られている誘電体バリア放電装置は、２つの導電性プ
レートより成り、その各々は、誘電体層で覆われ、放出ガスを含むギャップによ
って互いに分離されている。このような放出ガスの例がテーブル２に示されてい
る。誘電体バリアは、ギャップを通る導通を減少し、それ故、プレート間に電流
を発生するには、高い電圧が必要となる。電圧が誘電体材料の抵抗を克服するに
充分であるときには、ガスに流れる電流が、誘電体層をもたない状態より実質的
に高くなり、ひいては、より多くの電力がガスに供給される。絶縁破壊が生じる
と、ギャップにわたって小さなマイクロプラズマが形成される。電流は、ガスを
励起し、それにより放出される光子は、ガス中にどんな原子種が存在するかに基
づいて所望のＶＵＶ及びＵＶレンジとなる。エクシマープロセスでは、マイクロ
プラズマがガスにエネルギーを供給し、二量体の形成を誘起する。これら二量体
が解離すると、エクシマー放射が放出される。露出チャンバ内に放出されると、
これらの光子は、ウェハの表面に向けられ、表面の分子と相互作用して、その後
に付着されるＵＳＧフィルムに対する表面の敏感さを増大させる。
【００３１】 有用なランプのサブセットは、誘電体バリアエクシマーランプを含む。エクシ
マーランプは、公知であり、Kogelschatz氏の米国特許第５，４３２，３９８号 、Kogelschatz氏の米国特許第５，３８６，１７０号、Eliasson氏等の米国特許 第４，８３７，４８４号、Eliasson氏等の米国特許第４，９４５，２９０号、El
iasson氏等の米国特許第４，９８３，８８１号、Gellert氏等の米国特許第５、 ００６、７５８号、Kogelschatz氏の米国特許第５，１９８，７１７号、Kogelsc
hatz氏の米国特許第５，２１４，３４４号、及びKogelschatz氏の米国特許第５ ，３８６，１７０号に開示された装置により例示される。これら参照文献の各々
は、参考としてここに取り上げる。
【００３２】 本発明の方法を実施するのに、いかなる適当なランプも有用である。これらの
装置は、中心電極が水晶誘電体で包囲されたものを含む。水晶誘電体を取り巻く
ものは、Ｘｅ又はテーブル２に示したもののような放出ガスを含むチャンバであ
る。放出ガスを含むチャンバの周囲には、発生されるＵＶ又はＶＵＶ波長を透過
する別の誘電体シールドが、ガスを管内に包囲している。適当な材料は、ＬｉＦ
、ＭｇＦ2又はＣａＦ2であるが、これに限定されない。メッシュワイヤが一般的
である外側電極が、外側の誘電体層を包囲している。
【００３３】 放出ガスを励起すると、電磁放射が発生され、露出チャンバ内の管から出る。
チャンバ内の空気は光子を吸収し、それら光子が基体表面に到達するのを妨げる
ので、露出チャンバが排気されるか、又は放出装置により発生された放射波長を
吸収しないガスに空気が置き換えられる。キセノンエクシマー装置の場合には、
適当なガスは、窒素、アルゴン、ヘリウム、キセノン、又はアンモニアを含む。
他の放出装置の場合には、光子を基体表面へ通過できるように、非吸収がスが適
宜選択される。
【００３４】 図１は、熱酸化物基体を前処理するための本発明の装置１００を示す。露出チ
ャンバ１０４は、加熱装置（図示せず）によって加熱できるチャック１０８を収
容する。チャック１０８は、ウェハを放射線に最適に露出するように３次元のい
ずれにも移動できる。表面前処理のばらつきによりその後に付着されるＵＳＧフ
ィルムの厚みにばらつきが生じても、放射線が表面に均一に分布されることが重
要である。半導体ウェハ１１２は、チャックの上部に保持される。ランプ１１６
は、ウェハを放射線に均一に露出させるに適した任意の形態でチャンバ１０４内
に配置される。この図では、ランプ１１６は、チャンバの上部に示されている。
適当なランプは、参考としてここに取り上げる米国特許第５，４３２，３９８号
、第５，２１４，３４４号、及び第５，１９８，７１７号に開示されたものを含
む（これに限定されないが）公知のいずれかの放出ランプである。
【００３５】 電力及び露出時間は、ＵＳＧフィルム付着における表面の敏感さを最小にする
ように選択される。エクシマーランプの電力出力は、約０．００５Ｗ／ｃｍ2な いし約１００Ｗ／ｃｍ2の範囲である。好ましくは、電力出力は、約０．１Ｗ／ ｃｍ2ないし約５Ｗ／ｃｍ2の範囲であり、そして更に好ましくは、約１Ｗ／ｃｍ 2 である。露出時間は、ジェネレータの電力出力に対して逆に変化する。しかし ながら、この露出基準は、表面の既存の状態に基づいて変更し得る。きれいな表
面の場合には、低い電力及び／又は短い露出時間が必要となる。
【００３６】 図示されたランプは、２つ以上の放出装置１２０を備え、これらは、ウェハの
表面上に放射露出を与えるように配置される。反射素子１２４は、放出された放
射線１２６をチャンバ１０４へと下方に反射し、放射線に対するウェハの露出量
を増加させる。入口ポート１２８は、露出チャンバ１０４へガス１３２を導入で
きるようにする。ガス１３２は、ランプ１２０により発生されたエクシマー放射
の波長を吸収しない適当なガス又は混合ガスである。これらのガスは、チャンバ
１０４から排気ポート１３６を経て引き出される。或いは、チャンバ１０４は、
空気を除去して放射線１２６の吸収を減少するように実質的に排気される。
【００３７】 本発明に適したランプは多数ある。テーブル３は、ランプの幾つかの特性を示
す。 テーブル３ ＵＶ及びＶＵＶランプの特性 形式 電力範囲 電力密度 λにおける λ λにおける λ (ワット) (W/cm2) 最大放射電力 (nm) 最大放射 (nm) (Ｗ) 束電力 低P Hg 6-150 0.2-0.3 6-45 253.7 200-550 253.7 低P Hg 1500- 10-15 90-500 253.7 2000-6000 253.7形式ABB 2000 中P Hg 75-60000 40-300 1.5-3500 254 700-5000 254 溶融 6000 240 270 201-250, 28,000 201-250 型H 500 251-300, 50,000 251-300 335 300, 35,000 301-350 301-250 XeCl 10,000 50 330 308 11,700 308 KrCl 10,000 50 330 222 11,700 222 Xe 10,000 50 240 172 8,500 172 データは、参考としてここに取り上げるBraun氏等の「Photochemical Technolog
y」、John Wiley & Sons, New York (1991)；Oldring氏等の「(eds.) Chemistry
& Technology of UV & EB Formulation for Coatings」、Inks, & Paints, Vol
. 1, STA Technology (1991)；及びHeraeus Noblelight氏の「Product Catalogu
e」、Heraeus Noblelight, Hanau, Germanyによる。
【００３８】 Ｂ．オープンエミッタプロセス ウェハをＶＵＶ又はＵＶ放射に露出する本発明の別の装置は、放出ガスを直接
チャンバに導入し、そして水晶管のような付加的な収容容器でソースを包囲する
必要なくチャンバ内に電磁放射を発生するものである。この形式のプロセスは、
ここでは、「オープンエミッタ」プロセスと称する。これは、放出ガスが個別の
容器内に包囲されず、処理されるべきウェハがチャンバ内で放出ガスに直接露出
されるという点で、上記の標準的な誘電体放電装置とは異なる。放出ガスは、チ
ャンバに流れ込み、そして電極アレーに通される。電極は、その各側の隣接電極
に対して交互の極性を有する。電極に電荷が通されて、電極間に電界が設定され
る。電界はガスを励起し、他の種の中でも、結合エネルギーの高い二量体を形成
する。励起されたガス分子は、表面の上にある間に光子を放出するか、又はデバ
イスの特徴部内のガスへ侵入して、そこで、光子を放出する。このように、ある
ＵＶ又はＶＵＶ放射がガスの内部に到達して、基体に対して所望のコンディショ
ニング作用を及ぼすよう確保することができる。又、この実施形態は、従来のエ
クシマーランプにおける水晶又は他の窓を便利に通過できる短い波長を発生する
放出ガスを使用することもできる。このようなガスは、Ｈｅ、Ｎｅ及びＡｒを含
む。更に、他の形式の放射、例えば、Ｘ線及び電子放射も有用である。
【００３９】 図２は、半導体デバイスを電磁放射で処理する装置２００を示す。チャンバ２
０４は、チャック２０８を収容し、このチャックは加熱できると共に３次元的に
移動することができる。半導体ウェハ２１２は、オープンエミッタ装置２１６の
下に配置されたチャック２０８に保持される。チャンバ２０４の片側に沿って電
極２２０が配列される。放出ガス２２４は、ポート２２８を経て供給され、そし
て電極２２０を経て流れる。電極２２０の交流が放出ガス２２４を励起し、励起
されたガスはチャンバ２０４に入る。ウェハ２１４は光子２３２に曝され、前処
理が行なわれる。任意であるが、他のガスを導入するためのバイアス流が入口ポ
ート２３６を経て送られてもよい。これら他のガスは、第１の放出ガスとは異な
る波長の放射を発生できる放出体として使用することができる。或いは又、これ
らのガスは、チャンバ２０４内にある間にウェハのその後のコンディショニング
に使用されてもよい。チャンバ２０４は、排気ポート２４０を経てポンプ（図示
せず）により排気される。
【００４０】 電力及び露出時間は、ＵＳＧフィルム付着の表面の敏感さを最小にするように
選択される。放出ランプの電力出力は、約０．００５Ｗ／ｃｍ2ないし約１００ Ｗ／ｃｍ2の範囲である。好ましくは、電力出力は、約０．１Ｗ／ｃｍ2ないし約
５Ｗ／ｃｍ2の範囲であり、更に好ましくは、約１Ｗ／ｃｍ2である。露出時間は
、発生器の電力出力と逆に変更することができる。しかしながら、これらの露出
基準は、表面の既存の状態に基づいて変更することができる。きれいな表面の場
合には、より少ない電力及び／又はより短い露出時間でよい。
【００４１】 図３は、前処理及び誘電体フィルムの付着に使用される本発明のツール３００
を示す。処理されるべきウェハは、装填ステーション３０４に装填される。ロボ
ットアーム３０８がウェハを冷却ステーション３１２へ転送する。前処理ステー
ション３１６は、電磁放射放出装置を含む。この前処理ステーション３１６は、
図１又は２に示したスタンドアローンシステムと同様でよい。前処理の後に、ロ
ボットアーム３０８は、多数の付着ステーションを含むクラスターツール３１６
へウェハを転送する。
【００４２】 ＩＩ．電磁放射によるウェハの前処理 上述したように、熱酸化物基体を電磁放射に露出すると、表面の敏感さが減少
される。このような露出を行うために、ウェハは、ＶＵＶ及び／又はＵＶ光源を
含む装置に導入されるのが好ましい。少なくとも１つの理論によれば、この放射
は、二酸化シリコン基体の表面の分子結合を励起し、不所望な結合が破壊され、
汚染モイエティを表面から取り除くことができる。
【００４３】 典型的なプロセスは、３つの段階を含む。第１のコンディショニング段階は、
ウェハを種々の温度及びガス環境に露出することである。この初期のコンディシ
ョニング段階の時間は、約０ないし約１０分の範囲であり、好ましくは、約０秒
ないし約３０秒であり、そして更に好ましくは、約１０秒である。温度は、約２
５°Ｃないし約７００°Ｃであり、好ましくは、約１００°Ｃないし約３００°
Ｃであり、そして更に好ましくは、約２００°Ｃである。チャンバの圧力は、ク
ローズド及びオープンエミッタシステムの両方について約１０-5Ｔｏｒｒないし
約１５００Ｔｏｒｒであり、好ましくは、約１Ｔｏｒｒないし約１００Ｔｏｒｒ
であり、そして更に好ましくは、クローズドエミッタシステムの場合に約１０Ｔ
ｏｒｒである。オープンエミッタシステムの場合の好ましい圧力は、約３００Ｔ
ｏｒｒないし約９００Ｔｏｒｒであり、そして更に好ましくは、約７６０Ｔｏｒ
ｒである。ガスは反応チャンバに注入されるが、注入前に、加熱、冷却及び／又
は混合されてもよく、そして気化された化学物質を含んでもよい。
【００４４】 使用可能なガスは、不活性ガス及び反応ガスを含む。不活性ガスは、例えば、
Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ及びＸｅを含む。反応ガスは、例えば、ＮＨ3、クロロ フルオロカーボン、Ｃｌ2及びＨＣｌ、Ｆ2及びその派生物、例えば、ＳＦ6を含 む。更に、Ｂｒ2、Ｏ2、及びその派生物、例えば、オゾン（Ｏ3）、Ｈ2、そして
ＣｌやＦやＢｒやＯやＳに溶解し得るガスも有用である。注入することのできる
化学物質は、例えば、ＨＦ、ＨＣｌ、Ｈ2ＳＯ4、ＣｌＳＯ3、又はＨ2Ｏ2を含む 。これらの物質は、単独で注入されてもよいし、或いは窒素や水素や酸素のよう
な担体及び上記不活性ガスのいずれかと混合されてもよい。
【００４５】 不活性ガスの目的は、エクシマー放射を発生することである。反応ガス、及び
非反応ガスの派生物で、電磁放射に曝されたときに解離して反応種を形成するよ
うな派生物は、ウェハの表面と反応して、表面敏感さの低い表面を形成する。化
学物質の場合には、それらの蒸気が反応領域に注入されて、電磁放射のもとで解
離し、反応性モイエティを生成する。
【００４６】 第２の段階即ち処理周期は、好ましくはＶＵＶ又はＵＶ光線の形態の電磁エネ
ルギーに露出することを含む。この露出周期は、約１０秒ないし約３０分の範囲
であり、好ましくは、約２０秒ないし約５０秒の範囲であり、そして更に好まし
くは、約３０秒である。この段階は、温度、圧力及び周囲ガスについて同じ又は
異なる条件で何回も繰り返される。使用する放射線は、通常、約１００ナノメー
タ（ｎｍ）ないし約４５０ｎｍの範囲であり、好ましくは、約１２３ｎｍないし
約２２５ｎｍであり、そして更に好ましくは、約１４７ｎｍないし約１７２ｎｍ
である。又、より短い波長の放射線を使用することもでき、これは、波長が１０
０ｎｍ以下の放射線を発生するＸ線及び電子ソースを含む。
【００４７】 電子デバイスに過剰なダメージを与えることのない適度な電力密度を使用する
ことができる。最も有用な電力密度は、約０．００５Ｗ／ｃｍ2ないし約１００ Ｗ／ｃｍ2の範囲であり、好ましくは、約０．１Ｗ／ｃｍ2ないし約５Ｗ／ｃｍ2 であり、そして更に好ましくは、約１Ｗ／ｃｍ2である。 後コンディショニング段階は、約２週間までの長期間にわたって所望の表面状
態を維持するのに使用できる。後コンディショニングプロセスは、温度、チャン
バ圧力及びガス環境の種々の組合せを用いて実行することができる。上記ガス又
は混合ガスのいずれを使用することもできるが、酸素、窒素及び／又はアンモニ
アを含むのが好ましい。ガス環境は、イオン種をウェハの表面に付着させ、処理
中に除去される汚染物の吸収に対してそれを中性化させることができる。例えば
、ＴＥＯＳオゾン付着に対して４００°Ｃに加熱されたときに表面から解放され
るアンモニアは、表面敏感さの低いその下の表面を露呈させる。
【００４８】 ＩＩＩ．誘電体材料の付着 ＵＳＧフィルムの付着は、公知の標準的な方法によって遂行される。付着方法
は、一般に、化学蒸着（ＣＶＤ）及び搬送重合（ＴＰ）を使用する。通常、ＴＥ
ＯＳオゾンフィルムを付着する前に、熱酸化物層の部分上に窒化シリコン（Ｓｉ 3 Ｎ4）のキャップ層が任意に付着される。これらのプロセスを用いて、ＴＥＯＳ
及びオゾンのような先駆物質が互いに反応して、反応性中間分子を形成し、これ
ら分子が重合してＵＳＧフィルムを形成することができる。ＴＥＯＳの流量は約
０．０５ｇｍ／分ないし約１．５ｇｍ／分の範囲であり、そして好ましくは、約
０．１５ないし約０．４ｇｍ／分である。オゾン濃度は、０体積％以上から約１
８体積％の範囲であり、そして好ましくは、約５体積％から約１２体積％の範囲
である。付着温度は、約１００°Ｃないし約６００°Ｃの範囲であり、そして好
ましくは、約４００°Ｃである。これらの条件のもとでは、前処理された熱酸化
物におけるＵＳＧの付着率が、裸のシリコンにおけるＵＳＧの付着率にほぼ等し
い。従って、層の付着に使用できるオゾンの濃度は、ＵＳＧフィルムの付着率に
妥協することなく６体積％以上に増加することができる。
【００４９】 本発明の物理的−化学的プロセスは、フィルムの製造に所望の作用を与える。
先ず、熱酸化物表面から汚染物が除去されるので、ＵＳＧフィルムの付着率は、
未処理の熱酸化物のみにおける付着に比して増加される。未処理の熱酸化物にお
ける付着率は、裸のシリコンの場合より著しく低い。標準的なＴＥＯＳ及びオゾ
ン濃度を使用すると、１分当たり５００Å程度の率は、稀ではない。放射線前処
理は、熱酸化物基体におけるＴＥＯＳ付着率を、裸のシリコンの場合に匹敵する
率まで上昇させる。放射線前処理の後に、ＴＥＯＳ付着率は、１分当たり約２０
００Å以上になることがしばしばであり、１分当たり５０００Åに達することも
ある。
【００５０】 付着の後に、フィルムは、窒素雰囲気中で数分間、好ましくは約３０分間、約
９００°Ｃまで加熱することによりアニールすることができる。このアニーリン
グ段階は、ＵＳＧ層の密度を高め、フィルムの水分含有量を減少して、より望ま
しい誘電体及び機械的特性をフィルムに与えることが知られている。 更に、表面前処理は、ＵＳＧの非常に均一な分布を与える。付着されたＵＳＧ
フィルムの最終表面の粗面度は、平面からのずれの実効値が約１０Å以下であり
、そして好ましくは、約２Åないし８Åである。
【００５１】 更に、オゾンフィルムは、オゾン濃度が約０．５体積％ないし約１８体積％の
範囲であり、そして好ましくは、約５体積％ないし約１２体積％の範囲であるよ
うに付着することができる。これらのオゾン濃度範囲のもとでＵＳＧを付着する
と、更に望ましい表面品質のフィルムが形成される。更に、付着率の増加は、ギ
ャップ充填の効率を高め、ひいては、高いデバイス密度及び良好な電気絶縁性を
もつ半導体デバイスを製造することが可能となる。
【００５２】 ギャップ充填が改善される１つの考えられる理由は、前処理を行わないと、ギ
ャップ側壁におけるＵＳＧの非均一の分布のために、ギャップへの反応性中間物
の貫通に対してバリアが形成され、ギャップ内のその後の付着を減少するからで
ある。ギャップ側壁面にＵＳＧがより均一に付着することにより、バリアが形成
される機会がほとんどなくなり、それ故、ギャップへの中間物の拡散をほとんど
妨げなくなる。中間物がギャップへ流れ続けるにつれて、最終的なＴＥＯＳオゾ
ンフィルムの付着は、ギャップが完全に充填されるまで続けられる。
【００５３】 ギャップを充填する公知の方法は、ギャップ内に流れるようにフィルムを付着
することに集約される。これらの方法では、約５００°Ｃの高い温度において高
オゾンＵＳＧの従順なフィルムが形成されることが分かった。しかし、従順な層
がギャップを充填するときに、ギャップの中央領域は、「弱い継目」の形成場所
となり、即ち従順なフィルムの２つの側縁が収斂する質の悪いフィルム領域とな
る。この形式の空所は、デバイスの性能を低下させ、汚染物を捕獲して、デバイ
スの信頼性を低下させる。更に、高温度の付着は、粒子の付着を生じさせ、化学
物質の消費を高める。
【００５４】 熱酸化物の表面を電磁放射で前処理すると、低い温度において流れるようなフ
ィルムを付着することができ、従順なフィルムの場合よりも実際に良好にギャッ
プを充填することが予期せずに分かった。高オゾンＵＳＧフィルムの所望のギャ
ップ充填特性は、約４００°Ｃの温度において本発明のＵＶ／ＶＵＶ前処理プロ
セスを使用して得ることができる。公知技術に勝る本発明の効果は、流れのよう
な付着に伴い、ギャップの中央に弱い継目が形成されず、それ故、デバイスの性
能が低下せず、デバイスの信頼性が向上することである。更に、４００°Ｃで付
着することにより、粒子の付着は、化学物質の消費と同様に、最小となる。 これは、本発明の改良されたギャップ充填を考慮する１つの考えられる理論に
過ぎず、この理論又は他の特定の動作理論に依存するものではない。他の理論は
観察を考慮するもので、その全てが本発明の部分であると考えられる。
【００５５】 例 以下の例は、半導体基体を電磁放射で前処理することが、その後に付着される
ＴＥＯＳオゾンフィルムの付着率、表面の粗面度及びギャップ充填特性に及ぼす
作用を実証するものである。 例１ ＵＳＧフィルムの付着率に対するＶＵＶ前処理の作用 ＵＳＧフィルムの付着率に対するＶＵＶ前処理の作用を判断するために、シリ
コン及び熱酸化物ウェハについて実験を行った。制御用ウェハは、裸のシリコン
にＵＳＧフィルムを付着したものであった。他のウェハは、未処理の熱酸化物で
あり、そして更に別のウェハは、図１に示すようにＸｅエクシマーランプを用い
て１７２ｎｍのＶＵＶ放射に露出したものであった。電力密度は１５Ｗ／ｃｍ2 であり、温度は室温であり、ウェハからランプまでの距離は４ｃｍであり、露出
時間は１分又は５分のいずれかであり、そしてチャンバの圧力は０．２ミリバー
ルであった。
【００５６】 露出の後に、熱化学蒸着（ＣＶＤ）プロセスを用いてＵＳＧのフィルムが付着
された。前処理を行わない場合には、付着率及びフィルム特性は、付着プロセス
におけるオゾンの濃度に依存するものであった。非常に低いオゾン濃度（約０．
１％以下）では、ＵＳＧフィルムの付着率が非常に低い。約０．２５％以上のオ
ゾン濃度では、付着率が著しく増加する。約０．５％のオゾン濃度より上では、
付着率が更に増加するが、非常にゆっくりである。最大付着率は、約１ないし２
％オゾンにおいて生じ、そしてオゾン濃度をそれ以上増加すると、実際に、付着
率は低下する。更に、より高いオゾン濃度では、未処理の熱酸化物における付着
率は、裸のシリコンにおける付着率より次第に低くなった。
【００５７】 しかしながら、ＶＵＶ放射で前処理すると、熱酸化物基体におけるＵＳＧフィ
ルムの付着率が増加した。テーブル４は、裸のシリコン基体、或いはＶＵＶ前処
理を行った又は行なわない熱酸化物基体に対するＴＥＯＳオゾンフィルムの付着
率を比較した調査結果を示す。ＴＥＯＳ流量は０．４ｇｍ／分であり、オゾン濃
度は１２０ｇｍ／ｃｍ3であり、付着温度は４００°Ｃであり、そして付着時間 は５分であった。 テーブル４ 熱酸化物上のＳｉＯ2付着に対するＶＵＶ放射の作用 基体 処理 成長率(Å/ 分) SiO2/Si上での成長率(%) Ｓｉ なし ９４６ １００ 熱酸化物 なし ７８６ ８３ 熱酸化物 172nm,１分 ９１３ ９７ 熱酸化物 172nm,１分 ９３５ ９９
【００５８】 テーブル４は、熱酸化物がＴＥＯＳオゾンフィルムの付着率を裸のシリコンに
比して１７％減少することを示している。しかしながら、１分ほどの短い時間の
ＶＵＶ前処理が、熱酸化物におけるＴＥＯＳオゾンフィルムの成長率を未処理の
熱酸化物基体に比して実質的に増加する。１分間の前処理の後に、付着率は、シ
リコンに対して観察された付着率の９７％であった。更なる前処理は、付着率を
更に増加し、５分の処理は、熱酸化物における成長率をシリコンに比して９９％
にした。従って、ＶＵＶ前処理は、熱酸化物基体におけるＴＥＯＳオゾンフィル
ムの付着率を実質的に増加すると結論される。
【００５９】 例２ ＵＳＧフィルムの滑らかさに対するＶＵＶ前処理の作用 ＴＥＯＳオゾンフィルムの滑らかさに対する基体の前処理の作用を判断するた
めに、裸のシリコン基体、或いはＶＵＶ放射で前処理した及び前処理しない熱酸
化物基体において実験を行った。図４ａ−ｄは、付着後のＴＥＯＳオゾンフィル
ムの表面の滑らかさに対するＶＵＶ処理の作用を示す。 露出は、図１に示すようにＸｅエクシマーランプを用いて行った。電力密度は
１５Ｗ／ｃｍ2であり、温度は室温であり、ウェハからランプまでの距離は４ｃ ｍであり、露出時間は１分又は５分のいずれかであり、そしてチャンバの圧力は
０．２ミリバールであった。
【００６０】 図４ａは、例１と同様に付着されたＴＥＯＳオゾンフィルムの走査電子顕微鏡
写真である。ＴＥＯＳの流量は０．４ｇｍ／分であり、オゾン濃度は１２０ｇｍ
／ｍ3であり、付着温度は４００°Ｃであり、付着時間は５分であった。表面は 滑らかに見え、表面の粗面度は最小であった。これに対し、基体が熱酸化物であ
ること以外は、同じ条件のもとで付着されたＴＥＯＳオゾンフィルム（図４ｂ）
は、粒状の見掛けを示し、裸のシリコン基体に対して観察された表面（図４ａ）
よりも粗面度が著しく大きいものであった。
【００６１】 同じ熱酸化物基体を真空中においてＶＵＶで１分間前処理すると（図４ｃ）、
ＴＥＯＳオゾンフィルム表面の粗面度は、未処理の熱酸化物に付着されたＴＥＯ
Ｓオゾンフィルムに比して実質的に減少された。この滑らかな表面は、段階的光
線放射の反射を減少し、従って、ホトレジスト層の寸法的鮮明さをより高くする
という効果を与える。更に、エッチング中に、表面の斑点減少により、層剥離の
おそれと共に付着を減少させる。
【００６２】 更に、ＶＵＶ処理時間を延長すると（図４ｄ）、ＴＥＯＳオゾンフィルムの粗
面度は更に減少する。実際に、５分間処理した基体の表面は、裸のシリコンに付
着されたＴＥＯＳオゾンの表面（図４ａ）とほぼ同じに見える。 それ故、ＶＵＶ前処理は、ＴＥＯＳオゾンをベースとするシリケートガラスフ
ィルムの表面敏感さを実質的に低減する。
【００６３】 例３ ＴＥＯＳオゾンギャップ充填に対するＶＵＶ前処理の作用 ＴＥＯＳオゾンフィルムによるギャップ充填がＶＵＶ前処理後に満足であるか
どうか判断するために、０．２５μｍのギャップをもつ浅い溝分離（ＳＴＩ）パ
ターンのウェハを調査した。熱酸化物の薄い層をシリコンウェハの上面に形成し
、そして溝の上部を窒化シリコンの層で覆った。ウェハは、例１のようにＶＵＶ
で前処理し、次いで、化学蒸着を用いてＴＥＯＳオゾン酸化物付着を施した。オ
ゾン濃度は１２０ｇｍ／ｍ3であり、付着温度は４００°Ｃであり、ＴＥＯＳ流 量は０．１８ｇｍ／分即ち標準リッター／分であり、フィルムの成長率は５００
Å／分であり、そして付着時間は１０分であった。次いで、フィルムは、Ｎ2雰 囲気のもとで９００°Ｃで３０分間アニーリングした。次いで、６：１緩衝酸化
物エッチング（ＢＯＥ）を８秒間使用して、ウェハにクラックを入れ、走査電子
顕微鏡写真の準備をした。
【００６４】 図５ａ−ｂは、半導体ウェハデバイス５００の異なる層を示す。図５ａは、パ
ターン化された溝をもつシリコン基体５０４と、溝の底面及び側壁を含むウェハ
の全表面にわたり均一に付着された熱酸化物の層５０８とを示す。窒化シリコン
の蓋５１２が溝の上部を覆う。図５ｂは、電磁放射で前処理された同様のウェア
であって、その全面に高ＴＥＯＳオゾンフィルムの層５１６が実質的に付着され
たウェハを示す。 図６は、図５について述べたように処理されたＳＴＩウェハの走査電子顕微鏡
写真である。明らかなように、ギャップは、ＴＥＯＳオゾンで完全に充填され、
目に見えるような欠陥はギャップに存在しない。更に、フィルムの表面は滑らか
に見え、目に見えるような粗面性はない。
【００６５】 ＶＵＶ放射の前処理は、ＵＳＧフィルムの付着率を高め、他のやり方で得られ
るものよりも迅速にフィルムを成長させることができる。ギャップにおいてフィ
ルムが迅速に成長するので、フィルムが特徴部の上に「パンの塊」形状を形成し
てそれが頂部ギャップの上部間に延びる傾向がほとんどなくなり、反応性中間物
がギャップの内部へ侵入するのを防止する。 以上の説明は、本発明を単に例示するものに過ぎず、本発明の範囲を何ら限定
するものではない。本発明の範囲は、添付図面及び請求の範囲によって更に良く
理解されよう。
【図面の簡単な説明】
【図１】 半導体ウェハを、誘電体バリア放電装置から導出した電磁放射に露出するため
の本発明の実施形態を示す図である。
【図２】 半導体ウェハを、オープンエミッタ装置から導出した電磁放射に露出するため
の本発明の実施形態を示す図である。
【図３】 ウェハを電磁放射に露出するための構造体を含む半導体ウェハを処理するツー
ルを備えた本発明の実施形態を示す図である。
【図４ａ】 シリコン基体の上面に付着されたＵＳＧ層の表面を示す走査型電子顕微鏡写真
である。
【図４ｂ】 熱酸化物基体の上面に付着された非ドープのシリケートガラス層の表面を示す
走査型電子顕微鏡写真である。
【図４ｃ】 ＵＳＧを付着する前に本発明により真空紫外線で１分間前処理された熱酸化物
基体の上面に付着されたＵＳＧ層の表面を示す走査電子顕微鏡写真である。
【図４ｄ】 ＵＳＧ層を付着する前に本発明により真空紫外線で５分間前処理された熱酸化
物基体の上面に付着されたＵＳＧ層の表面を示す走査電子顕微鏡写真である。
【図５】 浅い溝の分離特徴部をもつウェハを示す図で、電磁放射によりウェハを前処理
した後にＴＥＯＳオゾン二酸化シリコン誘電体でギャップを完全に充填したとこ
ろを示す図である。
【図６】 ＵＳＧ層を付着する前に本発明により真空紫外線で熱酸化物基体を前処理した
後のＵＳＧのギャップ充填特性を示す半導体デバイスの電子顕微鏡写真である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ， ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，Ｌ Ｕ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ， ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，Ｕ Ｇ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ラマナサン ササンガン アメリカ合衆国 カリフォルニア州 94583 サン ラモン ペダー ポイント ループ 140 アパートメント 516 (72)発明者 フォッギアト ギオヴァニ アントニオ アメリカ合衆国 カリフォルニア州 95037 モーガン ヒル オークウッド レーン 16340 Ｆターム(参考） 5F032 AA34 AA39 AA44 AA45 DA04 5F033 QQ53 RR04 RR06 RR13 RR14 SS04 SS11 SS15 XX12 5F045 AA08 AB32 AB33 AB35 AB36 AC09 AC11 AC13 AC15 AC16 AD08 AF03 BB14 EB02 EB13 EK12 HA08 5F058 BA05 BC02 BC04 BE10 BF07 BF25 BF29 BF32 BF33 BF37

Claims (47)

    【特許請求の範囲】
  1. 【請求項１】 表面の敏感さを減少するように半導体ウェハの表面を準備処
    理する方法において、 誘電体材料の層を表面に有する半導体基体を用意し、そして 上記半導体基体の表面の敏感さを減少するに充分な電磁放射にウェハの表面を
    露出させる、 という段階を含むことを特徴とする方法。
  2. 【請求項２】 上記誘電体材料は、熱酸化物、プラズマ増強化学蒸着により
    付着される二酸化シリコン、高密度プラズマ増強化学蒸着により付着される二酸
    化シリコン、ホスホロウスシリケートガラス、ボロホスホロウスガラス、スピン
    オンガラス及び窒化シリコンより成る群から選択される請求項１に記載の方法。
  3. 【請求項３】 表面の敏感さを減少するように半導体ウェハの表面を準備処
    理する方法において、 汚染物を表面に有する半導体基体を用意し、そして 上記半導体表面から汚染物を除去するに充分な電磁放射にウェハの表面を露出
    させる、 という段階を含むことを特徴とする方法。
  4. 【請求項４】 上記汚染物は、過剰なＨ2Ｏ、炭素含有分子、Ｓｉ−ＯＨ結 合、Ｓｉ−Ｆ結合、及びＳｉ−Ｏ−Ｓｉ結合の少なくとも１つを含む請求項３に
    記載の方法。
  5. 【請求項５】 上記電磁放射は、真空紫外線波長の範囲である請求項１又は
    ３に記載の方法。
  6. 【請求項６】 上記電磁放射は、ほぼ真空紫外線からほぼ紫外線波長の範囲
    である請求項１又は３に記載の方法。
  7. 【請求項７】 上記波長は、約６０ナノメータないし約５５０ナノメータで
    ある請求項６に記載の方法。
  8. 【請求項８】 上記電磁放射の強度は、約０．００５Ｗ／ｃｍ2ないし約１ ００Ｗ／ｃｍ2の範囲である請求項６に記載の方法。
  9. 【請求項９】 上記電磁放射は、エクシマー装置から導出される請求項６に
    記載の方法。
  10. 【請求項１０】 上記電磁放射は、誘電体バリア放電装置から導出される請
    求項９に記載の方法。
  11. 【請求項１１】 上記エクシマー装置は、貴ガスを使用する請求項９に記載
    の方法。
  12. 【請求項１２】 表面の敏感さを減少するように半導体ウェハを準備処理す
    る方法において、 汚染物を表面に有する半導体基体を用意し、 上記ウェハ及びチャックをチャンバに配置し、 上記チャンバを排気し、そして エクシマーランプ、誘電体バリア放電装置及びオープンエクシマー装置の１つ
    から導出された電磁放射に、上記表面から汚染物を実質的に除去するに充分な時
    間、上記ウェハを露出する、 という段階を含むことを特徴とする方法。
  13. 【請求項１３】 半導体ウェハを準備処理する方法において、 汚染物を表面に有する半導体基体を用意し、 上記ウェハをチャンバに配置し、 上記チャンバを排気し、 真空紫外線波長及び紫外線波長の少なくとも一方の電磁放射を放出すること
    のできるモイエティを上記チャンバに導入し、 上記モイエティから真空紫外線及び紫外線の少なくとも一方の放射を発生する
    に充分な電界に上記モイエティを露出し、そして 真空紫外線及び紫外線の少なくとも一方の放射に、上記半導体基体の表面から
    汚染物を実質的に除去するに充分な時間、上記ウェハを露出する、 という段階を含むことを特徴とする方法。
  14. 【請求項１４】 上記モイエティは、ヘリウム、ネオン、クリプトン、Ｋｒ
    Ｆ、ＫｒＣｌ、水銀、セレニウム、ＸｅＦ、ＸｅＣｌ、アルゴン／フッ素、水銀
    ／アルゴン、重水素、窒素、アルゴン、キセノン、酸素及びアンモニアより成る
    群から選択される請求項１３に記載の方法。
  15. 【請求項１５】 半導体ウェハの表面を準備処理する装置において、 チャンバと、 上記チャンバ内に配置され、半導体ウェハを保持する加熱チャックであって、
    ３次元的に移動することのできるチャックと、 真空紫外線及び紫外線の少なくとも一方の放射を上記チャンバ内で上記チャッ
    ク上に発生するソースと、 上記チャンバにガスを導入する入口ポートと、 上記チャンバを排気する排気ポートと、 上記チャンバの圧力を減少するポンプと、 を備えたことを特徴とする装置。
  16. 【請求項１６】 上記放射をウェハに向けるための反射器を更に含む請求項
    １５に記載の装置。
  17. 【請求項１７】 半導体ウェハの表面を準備処理する装置において、 チャンバと、 上記チャンバ内に配置され、半導体ウェハを保持する加熱チャックと、 上記チャンバ内で上記チャック上に真空紫外線を発生するソースと、 を備えたことを特徴とする装置。
  18. 【請求項１８】 上記チャンバ内で上記チャック上に紫外線を発生するソー
    スを更に備えた請求項１７に記載の装置。
  19. 【請求項１９】 上記真空紫外線のソースは、誘電体バリア放電から導出さ
    れる請求項１７に記載の装置。
  20. 【請求項２０】 上記真空紫外線のソースは、エクシマー装置である請求項
    １７に記載の装置。
  21. 【請求項２１】 誘電体材料の層を表面に含み、そして表面の敏感さを減少
    するに充分な真空紫外線及び紫外線の少なくとも一方の放射に表面を露出するこ
    とにより表面が準備処理された半導体ウェハ。
  22. 【請求項２２】 上記誘電体材料は、熱酸化物、プラズマ増強化学蒸着によ
    り付着される二酸化シリコン、高密度プラズマ増強化学蒸着により付着される二
    酸化シリコン、ホスホロウスシリケートガラス、ボロホスホロウスガラス、スピ
    ンオンガラス及び窒化シリコンより成る群から選択される請求項２１に記載の半
    導体ウェハ。
  23. 【請求項２３】 上記半導体ウェハの表面は、表面の敏感さを減少するため
    に上記表面から汚染物を除去するに充分な真空紫外線及び紫外線の少なくとも一
    方の放射に上記表面を露出することにより準備処理される半導体ウェハ。
  24. 【請求項２４】 半導体ウェハの表面に非ドープのシリケートガラスの層を
    形成する方法において、 誘電体材料の層を表面に含む半導体ウェハを用意し、 表面の敏感さを減少するに充分な真空紫外線及び紫外線の少なくとも一方の放
    射に上記ウェハの表面を露出し、そして 非ドープのシリケートガラスの層を上記表面に付着する、 という段階を含むことを特徴とする方法。
  25. 【請求項２５】 上記誘電体材料は、熱酸化物、プラズマ増強化学蒸着によ
    り付着される二酸化シリコン、高密度プラズマ増強化学蒸着により付着される二
    酸化シリコン、ホスホロウスシリケートガラス、ボロホスホロウスガラス、スピ
    ンオンガラス及び窒化シリコンより成る群から選択される請求項２４に記載の方
    法。
  26. 【請求項２６】 半導体ウェハの表面に非ドープのシリケートガラスの層を
    形成する方法において、 汚染物を表面に含む半導体ウェハを用意し、 上記表面から汚染物を除去するに充分な真空紫外線及び紫外線の少なくとも一
    方の放射に上記ウェハの表面を露出し、そして 非ドープのシリケートガラスの層を上記表面に付着する、 という段階を含むことを特徴とする方法。
  27. 【請求項２７】 上記非ドープのシリケートガラスは、搬送重合化及び化学
    蒸着プロセスの一方においてテトラエチルオーソシリケート及びオゾンを用いて
    形成される請求項２４又は２６に記載の方法。
  28. 【請求項２８】 酸素に対するオゾンの割合は、約０ないし１８体積％であ
    る請求項２７に記載の方法。
  29. 【請求項２９】 酸素に対するオゾンの割合は、約０．５ないし８体積％で
    ある請求項２７に記載の方法。
  30. 【請求項３０】 酸素に対するオゾンの割合は、約１ないし５体積％である
    請求項２７に記載の方法。
  31. 【請求項３１】 テトラエチルオーソシリケートの流量は、約０．０５ｇｍ
    ／分から約１．５ｇｍ／分までである請求項２７に記載の方法。
  32. 【請求項３２】 テトラエチルオーソシリケートの流量は、約０．１８ｇｍ
    ／分である請求項２７に記載の方法。
  33. 【請求項３３】 熱化学蒸着プロセスは、約１００°Ｃないし約６００°Ｃ
    の温度で行われる請求項２７に記載の方法。
  34. 【請求項３４】 熱化学蒸着プロセスは、約４００°Ｃの温度で行われる請
    求項２７に記載の方法。
  35. 【請求項３５】 非ドープのシリケートガラスの層は、流れの形態である請
    求項２６に記載の方法。
  36. 【請求項３６】 半導体ウェハの表面の敏感さを減少する方法において、 誘電体材料を含む半導体基体を用意し、そして 非ドープのシリケートガラス層を後で付着できるに充分な電磁放射にウェハの
    表面を露出する、 という段階を含むことを特徴とする方法。
  37. 【請求項３７】 上記誘電体材料は、熱酸化物、プラズマ増強化学蒸着によ
    り付着される二酸化シリコン、高密度プラズマ増強化学蒸着により付着される二
    酸化シリコン、ホスホロウスシリケートガラス、ボロホスホロウスガラス、スピ
    ンオンガラス及び窒化シリコンより成る群から選択される請求項３６に記載の方
    法。
  38. 【請求項３８】 非ドープのシリケートガラス層は、平面からのずれの実効
    値が約１０Å以下である請求項３６に記載の方法。
  39. 【請求項３９】 非ドープのシリケートガラス層は、ＴＥＯＳオゾン系酸化
    物層である請求項３６に記載の方法。
  40. 【請求項４０】 平面からのずれの実効値は、約２ないし約８Åである請求
    項３６に記載の方法。
  41. 【請求項４１】 半導体基体に半導体デバイス構造体を設け、 上記半導体デバイス構造体の上に横たわる導通ラインを設け、これら導通ライ
    ン間にはギャップが形成され、 上記導通ライン間にギャップが残るように上記基体の表面に誘電体層を設け、 上記熱酸化物層の表面の敏感さを減少するように電磁放射で上記誘電体層を処
    理し、上記ギャップを非ドープのシリケートガラス層で埋めることを特徴とする
    集積回路の製造方法。
  42. 【請求項４２】 上記誘電体材料は、熱酸化物、プラズマ増強化学蒸着によ
    り付着される二酸化シリコン、高密度プラズマ増強化学蒸着により付着される二
    酸化シリコン、ホスホロウスシリケートガラス、ボロホスホロウスガラス、スピ
    ンオンガラス及び窒化シリコンより成る群から選択される請求項４１に記載の方
    法。
  43. 【請求項４３】 上記熱酸化物における非ドープのシリケートガラスの付着
    率は、約５００Å／分ないし５０００Å／分である請求項２６に記載の方法。
  44. 【請求項４４】 上記熱酸化物における非ドープのシリケートガラスの付着
    率は、約１０００Å／分ないし２０００Å／分である請求項２６に記載の方法。
  45. 【請求項４５】 上記熱酸化物における非ドープのシリケートガラスの付着
    率は、約１５００Å／分である請求項２６に記載の方法。
  46. 【請求項４６】 前処理された誘電体層を後調整する方法において、 前処理された誘電体層を用意し、そして 上記前処理された誘電体層を汚染から保護するモイエティを用いて上記前処理
    された誘電体層を露出する、 という段階を含むことを特徴とする方法。
  47. 【請求項４７】 上記モイエティは、アンモニア、塩素、ＨＣｌ、Ｆ2、Ｓ Ｆ6、クロロフルオロカーボン、Ｂｒ2、Ｏ2、Ｈ2、ＨＦ、Ｈ2ＳＯ4、ＣｌＳＯ3 及びＨ2Ｏ2より成る群から選択される請求項４６に記載の方法。
JP2000524812A 1997-12-08 1998-11-19 電磁放射を用いた半導体の表面変更 Pending JP2002502108A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/986,916 1997-12-08
US08/986,916 US6015759A (en) 1997-12-08 1997-12-08 Surface modification of semiconductors using electromagnetic radiation
PCT/US1998/024998 WO1999030353A1 (en) 1997-12-08 1998-11-19 Surface modification of semiconductors using electromagnetic radiation

Publications (2)

Publication Number Publication Date
JP2002502108A true JP2002502108A (ja) 2002-01-22
JP2002502108A5 JP2002502108A5 (ja) 2006-01-05

Family

ID=25532874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000524812A Pending JP2002502108A (ja) 1997-12-08 1998-11-19 電磁放射を用いた半導体の表面変更

Country Status (7)

Country Link
US (1) US6015759A (ja)
EP (1) EP1038307B1 (ja)
JP (1) JP2002502108A (ja)
KR (1) KR100672066B1 (ja)
AU (1) AU1600399A (ja)
TW (1) TW445527B (ja)
WO (1) WO1999030353A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158796A (ja) * 2003-11-20 2005-06-16 Ushio Inc 処理装置
JP2009543355A (ja) * 2006-07-03 2009-12-03 アプライド マテリアルズ インコーポレイテッド 進歩型フロントエンド処理のためのクラスターツール
WO2017073396A1 (ja) * 2015-10-28 2017-05-04 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
JP2019509373A (ja) * 2016-02-20 2019-04-04 ウニヴェルズィテート カッセルＵｎｉｖｅｒｓｉｔａｅｔ Ｋａｓｓｅｌ 熱可塑性物質表面上でシリコーンの付着性を改善するための方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
US7025831B1 (en) 1995-12-21 2006-04-11 Fsi International, Inc. Apparatus for surface conditioning
US5954884A (en) 1997-03-17 1999-09-21 Fsi International Inc. UV/halogen metals removal process
US6165273A (en) * 1997-10-21 2000-12-26 Fsi International Inc. Equipment for UV wafer heating and photochemistry
US6465374B1 (en) 1997-10-21 2002-10-15 Fsi International, Inc. Method of surface preparation
JPH11279773A (ja) * 1998-03-27 1999-10-12 Tomoo Ueno 成膜方法
US6221168B1 (en) 1998-06-16 2001-04-24 Fsi International, Inc. HF/IPA based process for removing undesired oxides form a substrate
US6759306B1 (en) 1998-07-10 2004-07-06 Micron Technology, Inc. Methods of forming silicon dioxide layers and methods of forming trench isolation regions
US6451714B2 (en) * 1998-08-26 2002-09-17 Micron Technology, Inc. System and method for selectively increasing surface temperature of an object
JP2000294530A (ja) * 1999-04-06 2000-10-20 Nec Corp 半導体基板の洗浄方法及びその洗浄装置
US6272768B1 (en) * 1999-11-12 2001-08-14 Michael J. Danese Apparatus for treating an object using ultra-violet light
US6319809B1 (en) 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
DE10143997B4 (de) * 2001-09-07 2006-12-14 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem Isolationsgraben
DE10145648B4 (de) * 2001-09-15 2006-08-24 Arccure Technologies Gmbh Bestrahlungsvorrichtung mit veränderlichem Spektrum
FR2840189B1 (fr) * 2002-05-30 2005-03-11 Jean Pierre Gemon Ecarteur hydraulique
WO2004027810A2 (en) * 2002-09-20 2004-04-01 Thomas Johnston System and method for removal of materials from an article
JP2004128195A (ja) * 2002-10-02 2004-04-22 Oki Electric Ind Co Ltd 保護膜の製造方法
US6730458B1 (en) 2003-03-03 2004-05-04 Samsung Electronics Co., Ltd. Method for forming fine patterns through effective glass transition temperature reduction
JP3972126B2 (ja) * 2004-05-28 2007-09-05 独立行政法人産業技術総合研究所 紫外線発生源、紫外線照射処理装置及び半導体製造装置
JP4971665B2 (ja) * 2006-03-31 2012-07-11 公立大学法人名古屋市立大学 皮膚疾患治療用光線治療器
US7663747B2 (en) * 2006-04-27 2010-02-16 Metrosol, Inc. Contamination monitoring and control techniques for use with an optical metrology instrument
US7342235B1 (en) 2006-04-27 2008-03-11 Metrosol, Inc. Contamination monitoring and control techniques for use with an optical metrology instrument
US7622310B2 (en) * 2006-04-27 2009-11-24 Metrosol, Inc. Contamination monitoring and control techniques for use with an optical metrology instrument
JP5052071B2 (ja) * 2006-08-25 2012-10-17 株式会社明電舎 酸化膜形成方法とその装置
US20080179286A1 (en) 2007-01-29 2008-07-31 Igor Murokh Dielectric plasma chamber apparatus and method with exterior electrodes
US20080302400A1 (en) * 2007-06-05 2008-12-11 Thomas Johnston System and Method for Removal of Materials from an Article
US7858532B2 (en) * 2007-08-06 2010-12-28 United Microelectronics Corp. Dielectric layer structure and manufacturing method thereof
US8524112B2 (en) * 2007-12-21 2013-09-03 Solvay Fluor Gmbh Process for the production of microelectromechanical systems
US8022377B2 (en) * 2008-04-22 2011-09-20 Applied Materials, Inc. Method and apparatus for excimer curing
US20110056513A1 (en) * 2008-06-05 2011-03-10 Axel Hombach Method for treating surfaces, lamp for said method, and irradiation system having said lamp
WO2010050189A1 (ja) * 2008-10-29 2010-05-06 株式会社アルバック 太陽電池の製造方法、エッチング装置及びｃｖｄ装置
CN102005372A (zh) * 2009-08-31 2011-04-06 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN102024681B (zh) * 2009-09-11 2012-03-07 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
US8603292B2 (en) * 2009-10-28 2013-12-10 Lam Research Corporation Quartz window for a degas chamber
US8584612B2 (en) * 2009-12-17 2013-11-19 Lam Research Corporation UV lamp assembly of degas chamber having rotary shutters
US8492736B2 (en) 2010-06-09 2013-07-23 Lam Research Corporation Ozone plenum as UV shutter or tunable UV filter for cleaning semiconductor substrates
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
US8399359B2 (en) 2011-06-01 2013-03-19 United Microelectronics Corp. Manufacturing method for dual damascene structure
US8735295B2 (en) 2012-06-19 2014-05-27 United Microelectronics Corp. Method of manufacturing dual damascene structure
US8647991B1 (en) 2012-07-30 2014-02-11 United Microelectronics Corp. Method for forming dual damascene opening
DE102012213787A1 (de) * 2012-08-03 2014-02-06 Robert Bosch Gmbh Oberflächenstrukturierung für zellbiologische und/oder medizinische Anwendungen
US8921226B2 (en) 2013-01-14 2014-12-30 United Microelectronics Corp. Method of forming semiconductor structure having contact plug
US8962490B1 (en) 2013-10-08 2015-02-24 United Microelectronics Corp. Method for fabricating semiconductor device
WO2015108184A1 (ja) * 2014-01-20 2015-07-23 ウシオ電機株式会社 デスミア処理装置
CN112578244A (zh) * 2020-12-08 2021-03-30 广西电网有限责任公司电力科学研究院 一种利用紫外光评估gis设备内部缺陷放电的方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2925667A1 (de) * 1979-05-22 1980-12-04 Bbc Brown Boveri & Cie Vorrichtung zur erzeugung von ozon
CH649518A5 (de) * 1979-08-02 1985-05-31 Bbc Brown Boveri & Cie Verfahren und schaltungsanordnung zur durchfuehrung von gasentladungsreaktionen.
CH642606A5 (de) * 1980-01-14 1984-04-30 Bbc Brown Boveri & Cie Ozonisator.
EP0054994B1 (de) * 1980-12-23 1984-02-01 BBC Aktiengesellschaft Brown, Boveri & Cie. Anordnung zur Erzeugung von Ozon durch elektrische Entladung
EP0171605B1 (en) * 1984-07-11 1990-02-14 Hitachi, Ltd. Method of forming an insulating film on a semiconductor body
US5173638A (en) * 1986-07-22 1992-12-22 Bbc Brown, Boveri Ag High-power radiator
CH670171A5 (ja) * 1986-07-22 1989-05-12 Bbc Brown Boveri & Cie
CH675178A5 (ja) * 1987-10-23 1990-08-31 Bbc Brown Boveri & Cie
JPH01134932A (ja) * 1987-11-19 1989-05-26 Oki Electric Ind Co Ltd 基板清浄化方法及び基板清浄化装置
CH675504A5 (ja) * 1988-01-15 1990-09-28 Asea Brown Boveri
US5225355A (en) 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
JPH0228322A (ja) * 1988-04-28 1990-01-30 Mitsubishi Electric Corp 半導体基板の前処理方法
CH676168A5 (ja) * 1988-10-10 1990-12-14 Asea Brown Boveri
CH677292A5 (ja) * 1989-02-27 1991-04-30 Asea Brown Boveri
US5118989A (en) * 1989-12-11 1992-06-02 Fusion Systems Corporation Surface discharge radiation source
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
CH680099A5 (ja) * 1990-05-22 1992-06-15 Asea Brown Boveri
EP0463815B1 (en) * 1990-06-22 1995-09-27 Kabushiki Kaisha Toshiba Vacuum ultraviolet light source
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
EP0489184B1 (de) * 1990-12-03 1996-02-28 Heraeus Noblelight GmbH Hochleistungsstrahler
DE4140497C2 (de) * 1991-12-09 1996-05-02 Heraeus Noblelight Gmbh Hochleistungsstrahler
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US5387546A (en) * 1992-06-22 1995-02-07 Canon Sales Co., Inc. Method for manufacturing a semiconductor device
DE4222130C2 (de) * 1992-07-06 1995-12-14 Heraeus Noblelight Gmbh Hochleistungsstrahler
TW260806B (ja) * 1993-11-26 1995-10-21 Ushio Electric Inc
US5489553A (en) * 1995-05-25 1996-02-06 Industrial Technology Research Institute HF vapor surface treatment for the 03 teos gap filling deposition
US5536681A (en) * 1995-06-23 1996-07-16 Taiwan Semiconductor Manufacturing Company PE-OX/ozone-TEOS gap filling capability by selective N2 treatment on PE-OX

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158796A (ja) * 2003-11-20 2005-06-16 Ushio Inc 処理装置
JP2009543355A (ja) * 2006-07-03 2009-12-03 アプライド マテリアルズ インコーポレイテッド 進歩型フロントエンド処理のためのクラスターツール
WO2017073396A1 (ja) * 2015-10-28 2017-05-04 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
JPWO2017073396A1 (ja) * 2015-10-28 2018-08-09 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
JP2019509373A (ja) * 2016-02-20 2019-04-04 ウニヴェルズィテート カッセルＵｎｉｖｅｒｓｉｔａｅｔ Ｋａｓｓｅｌ 熱可塑性物質表面上でシリコーンの付着性を改善するための方法

Also Published As

Publication number Publication date
EP1038307B1 (en) 2013-09-11
KR20010032904A (ko) 2001-04-25
EP1038307A1 (en) 2000-09-27
WO1999030353A9 (en) 1999-09-16
TW445527B (en) 2001-07-11
AU1600399A (en) 1999-06-28
EP1038307A4 (en) 2005-01-05
KR100672066B1 (ko) 2007-01-22
WO1999030353A1 (en) 1999-06-17
US6015759A (en) 2000-01-18

Similar Documents

Publication Publication Date Title
JP2002502108A (ja) 電磁放射を用いた半導体の表面変更
US7220685B2 (en) Method for depositing porous films
US7129175B2 (en) Method of manufacturing semiconductor device
US9123532B2 (en) Low-k dielectric damage repair by vapor-phase chemical exposure
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
US20070299239A1 (en) Curing Dielectric Films Under A Reducing Atmosphere
KR100887439B1 (ko) 전자 장치용 기판 및 그 처리 방법
US20120208366A1 (en) Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
JP2013515355A (ja) 流動性ｃｖｄ処理から形成された誘電体材料上で実行される湿式酸化処理
JP2002513203A (ja) 低κ誘電性無機／有機ハイブリッドフィルム及びその製造方法
US20040253777A1 (en) Method and apparatus for forming film
TWI581331B (zh) 降低多孔低ｋ膜的介電常數之方法
JPH09275103A (ja) 成膜方法
JP3723085B2 (ja) 半導体装置の製造方法及び製造装置
JPH1079382A (ja) Ｓｉ−Ｆ結合を有するＳｉＯ２膜の成膜方法および半導体装置
JP2001274155A (ja) 絶縁膜の形成方法
JPH06342786A (ja) 絶縁膜の形成方法および減圧ｃｖｄ装置
JPH04110471A (ja) 薄膜形成方法
JP2002075980A (ja) 真空紫外光ｃｖｄによる低誘電体膜の製造方法
JPH01239852A (ja) 薄膜形成方法
JPH0927490A (ja) 堆積膜形成方法
JP2012204693A (ja) 基板処理装置及び半導体装置の製造方法
JPH01239851A (ja) 薄膜形成装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051024

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20051208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090316