CN102024681B - 用于制造半导体器件的方法 - Google Patents
用于制造半导体器件的方法 Download PDFInfo
- Publication number
- CN102024681B CN102024681B CN2009101956312A CN200910195631A CN102024681B CN 102024681 B CN102024681 B CN 102024681B CN 2009101956312 A CN2009101956312 A CN 2009101956312A CN 200910195631 A CN200910195631 A CN 200910195631A CN 102024681 B CN102024681 B CN 102024681B
- Authority
- CN
- China
- Prior art keywords
- surf zone
- impurity
- electromagnetic radiation
- energy electromagnetic
- surface areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 100
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 39
- 238000005516 engineering process Methods 0.000 claims description 32
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 3
- 150000004678 hydrides Chemical class 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 abstract description 8
- 230000008569 process Effects 0.000 abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 abstract 3
- 150000004706 metal oxides Chemical class 0.000 abstract 3
- 230000000295 complement effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 36
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 230000006872 improvement Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- PICXIOQBANWBIZ-UHFFFAOYSA-N zinc;1-oxidopyridine-2-thione Chemical class [Zn+2].[O-]N1C=CC=CC1=S.[O-]N1C=CC=CC1=S PICXIOQBANWBIZ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种用于制造半导体器件(诸如CMOS、MOS、BiCMOS)的方法。该方法包括：提供具有表面区域的半导体衬底，该表面区域具有一种或多种杂质。该一种或多种杂质至少包括碳化物。该表面区域还具有上覆的氧化层。使用湿法刻蚀工艺处理表面区域，以选择性地去除上覆的氧化层并露出包括一种或多种杂质的表面区域。在小于1秒的时间周期内使表面区域经受具有范围从约300纳米至约800纳米的波长的高能电磁辐射，以使表面区域的温度升高到大于1000摄氏度，以去除设置在表面区域上的一种或多种杂质。去除高能电磁辐射以在小于1秒的时间周期内使温度降低到约300摄氏度至约600摄氏度。
Description
技术领域
本发明涉及用于制造半导体器件的方法。更具体地，本发明提供了一种对用于应变硅MOS器件的外延材料生长的半导体衬底的表面区域进行处理的方法，但应认识到本发明具有更宽的可应用范围。背景技术
集成电路从在单个硅芯片上制造少量互连器件发展为几百万个器件。传统的集成电路提供了远远超出原来设想的性能和复杂度。为了实现复杂度和电路密度(即，能够封装到给定的芯片区域上的器件的数量)的改进，最小器件的外形(也称为器件的“几何形状”)已随着每次集成电路的生产而变得更小。
增大的电路密度不仅改进了集成电路的复杂度和性能，而且为用户提供了较低成本的部件。集成电路或芯片制造设备可以价值数亿美元，甚至数十亿美元。每个制造设备均会具有特定的晶片生产量，并且每个晶片均会具有一定数量的集成于其上的电路。因此，通过将单个集成电路器件制造的更小，可以在每个晶片上制造更多的器件，从而提高制造设备的产量。由于在集成制造中所使用的每种工艺都具有限制，所以使器件更小是非常具有挑战性的。也就是说，给定的工艺通常仅减低到一定的外形尺寸，然后需要改变工艺或器件布局。另外，随着器件需要越来越快的设计，对于特定传统工艺和材料存在工艺限制。
具有基于给定外形尺寸的限制的工艺实例是用于MOS晶体管器件的外延材料的形成。这种外延材料通常被形成用于具有90纳米和以下的设计规则的器件。这些包括硅锗的外延材料通常被形成在经蚀刻的源极/漏极区内，以导致MOS器件的沟道区内的应变。不幸地，使用传统技术通常难以形成高质量的外延硅锗材料。即，随着器件尺寸的减小，会出现制造这些应变材料中的每一个的困难。传统外延结构的这些和其他限制可以在本说明书中发现并在以下更具体地描述。
鉴于此，可以看出，需要一种用于处理半导体器件的改进技术。发明内容
根据本发明，提供了对用于制造半导体器件的集成电路进行处理的技术。更具体地，本发明提供了一种对用于应变硅MOS器件的外延材料生长的半导体衬底的表面区域进行处理的方法，但应认识到本发明具有更宽的可应用范围。
在一个具体实施例中，本发明提供了一种用于制造半导体器件(例如，CMOS、MOS、BiCMOS)的方法。该方法包括：提供具有表面区域的半导体衬底，该表面区域具有一种或多种杂质。在一个具体实施例中，该一种或多种杂质至少包括碳化物。该表面区域还具有上覆的氧化层，例如，热氧化物、本征氧化物、沉积氧化物或氮氧化物。该方法包括：至少使用湿法刻蚀工艺对表面区域进行处理，以选择性地去除氧化层并露出包括一种或多种杂质的表面区域。该方法包括：在小于1秒的时间周期内使表面区域经受具有范围从约300纳米至约800纳米的波长的高能电磁辐射，以使表面区域的温度升高到大于1000摄氏度，以去除设置在表面区域上的一种或多种杂质。在一个优选实施例中，该方法包括：去除高能电磁辐射，在小于1秒的时间周期内使所述表面区域的温度降低到约300摄氏度至约600摄氏度。
在一个可替换的具体实施例中，本发明提供了一种制造半导体器件(例如，CMOS、MOS、BiCMOS)的方法。该方法包括：提供具有厚度材料的半导体衬底和设置在该厚度材料的一部分上的凹陷表面区域。在一种优选实施例中，该凹陷表面区域具有一种或多种杂质，该杂质至少包括碳化物。在具体实施例中，表面区域还具有上覆的氧化层(例如，本征氧化物、沉积氧化物、氮氧化物、热氧化物)。该方法包括：至少使用湿法刻蚀工艺来对凹陷表面区域进行处理，以选择性地去除上覆的氧化层并露出包括一种或多种杂质的凹陷表面区域。在一个具体实施例中，该方法包括：在小于1秒的时间周期内使凹陷表面区域经受具有范围从约300纳米至约800纳米的波长的高能电磁辐射，以使凹陷表面区域的温度升高到大于1000摄氏度，以去除设置在凹陷表面区域上的一种或多种杂质。在一个优选实施例中，该方法包括：去除高能电磁辐射，在小于1秒的时间周期内使所述凹陷表面区域的温度降低到约300摄氏度至约600摄氏度。
许多益处通过优于传统技术的本发明来实现。例如，该技术提供了使用取决于传统技术的工艺的简易方式。在一些实施例中，该方法在每个晶片的管芯中提供了更高的器件产量。另外，该方法提供了与传统工艺技术兼容的工艺，而没有对传统设备和工艺进行实质修改。优选地，根据具体实施例，本发明提供了一种快速热处理工艺，其降低了集成电路器件的热平衡。根据该实施例，可以实现这些益处中的一种或多种。这些和其他益处将在本说明书中更多地描述，并且以下对其进行更具体地描述。
参考以下的详细描述和附图，可以更充分地理解本发明的各种其他目的、特征和优点。附图说明
图1是根据本发明实施例的快速热处理方法的简化流程图；
图2和图3示出了根据本发明实施例的用于去除杂质的快速热处理的简化方法；
图4是根据本发明的可替换实施例的可替换的快速热处理方法的简化流程图；
图5至图9示出了根据本发明实施例的使用快速热处理方法制造集成电路器件的简化方法。具体实施方式
根据本发明的实施例，提供了对用于制造半导体器件的集成电路进行处理的技术。更具体地，本发明提供了一种对用于应变硅MOS器件的外延材料生长的半导体衬底的表面区域进行处理的方法，但应认识到本发明具有更宽的可应用范围。
参考图1，在一个具体实施例中，本发明提供了一种用于处理表面区域的方法100，其可以概述为如下步骤：
1.开始，步骤101；
2.提供(步骤103)具有表面区域的半导体衬底，该表面区域具有诸如碳化物的一种或多种杂质以及上覆的氧化层；
3.至少使用湿法刻蚀工艺来对表面区域进行处理(步骤105)，以选择性地去除上覆的氧化层并露出包括一种或多种杂质的表面区域；
4.在小于1秒的时间周期内使表面区域经受(步骤107)具有范围从约300纳米至约800纳米的波长的高能电磁辐射，以使表面区域的温度升高到大于1000摄氏度；
5.去除(步骤109)设置在表面区域上的一种或多种杂质；
6.去除(步骤111)高能电磁辐射，在小于1秒的时间周期内使所述表面区域的温度降低到约300摄氏度至约600摄氏度；
7.如果期望，则执行其他工艺(步骤113)；
8.继续其他工艺(步骤115)；以及
9.去除(步骤117)。
以上顺序的步骤提供了一种根据本发明实施例的方法。如所示出的，该方法使用包括形成诸如用于CMOS集成电路的MOS器件的集成电路器件的方式的步骤的组合。如所示出的，根据具体实施例，该方法包括使用快速热处理来去除和/或减少杂质。在不背离本文中的权利要求的范围的情况下，还可以提供其他可选项，其中，增加了步骤，去除了一个或多个步骤，或者以不同的顺序提供一个或多个步骤。本方法的其他细节可以在本说明书中发现，并且以下将对其进行更具体地描述。
图2和图3是示出了根据本发明实施例的快速表面处理工艺的方法的简化示图。如图2所示，提供了具有表面区域203的半导体衬底201。该表面区域具有一种或多种杂质。该一种或多种杂质可以包括碳化物、氢化物、氧化物、氯化物等。在一个具体实施例中，半导体衬底可以是硅晶片、绝缘衬底上硅等。另外，半导体衬底可以具有部分制造于其上的器件。如所示出的，半导体衬底具有上覆的氧化层205，其在一个具体实施例中可以是本征氧化层。该方法包括使表面区域经受湿法刻蚀工艺以去除上覆的氧化层并露出一种或多种杂质。在一个具体实施例中，湿法刻蚀工艺至少使用氢氟酸物种。
如图3所示，该方法包括使包括一种或多种杂质301的表面区域经受高能电磁辐射310。在一个具体实施例中，该高能电磁辐射使用提供约300nm至约800nm的单一波长的适当闪光灯。优选地，高能电磁辐射在小于一秒的时间周期内使包括一种或多种杂质的表面区域的温度升高到1000摄氏度。在一个优选实施例中，向表面区域从表面开始至3um或以下的深度提供高能电磁辐射，以去除一种或多种杂质。在一个具体实施例中，一旦去除高能电磁辐射，表面区域的温度在一秒或更短的时间内就会降低至约300摄氏度至约600摄氏度。
在一个具体实施例中，对经受高能量电磁辐射之后的表面区域进行外延生长工艺。外延工艺在半导体衬底的表面区域中提供晶体物种，例如，硅、锗、硅和锗的混合物等。当然，可以存在其他变化、改进和替换。
参考图4，在可替换的具体实施例中，本发明提供了一种用于制造诸如应变硅MOS器件的半导体器件的方法400，其被概述为如以下步骤。
1.在开始处开始处理，步骤401；
2.提供(步骤403)具有厚度材料的半导体衬底和设置在该厚度材料的一部分上的凹陷表面区域(具有一种或多种杂质)；
3.至少使用湿法刻蚀工艺对凹陷表面区域进行处理(步骤405)，以选择性地去除氧化层并露出包括一种或多种杂质的凹陷表面区域；
4.在小于1秒的时间周期内使表面区域经受(步骤407)具有范围从约300纳米至约800纳米的波长的高能电磁辐射，以使表面区域的温度升高到大于1000摄氏度；
5.去除(步骤409)设置在凹陷表面区域上的一种或多种杂质；
6.去除(步骤411)高能电磁辐射，在小于1秒的时间周期内使凹陷表面区域的温度降低到约300摄氏度至约600摄氏度；
7.如果期望，则执行(步骤413)其他工艺；
8.继续(步骤415)其他工艺；以及
9.结束(步骤417)。
以上顺序的步骤提供了一种根据本发明实施例的方法。如所示出的，该方法使用包括形成诸如用于CMOS集成电路的MOS器件的集成电路器件的方式的步骤的组合。如所示出的，根据具体实施例，该方法包括使用快速热处理以去除和/或减少杂质。在不背离本文中的权利要求的范围的情况下，还可以提供其他可选项，其中，增加了步骤，去除了一个或多个步骤，或者以不同的顺序提供一个或多个步骤。本方法的其他细节可以在本说明书中发现，并且以下将对其进行更具体地描述。
图5至图9是示出了根据本发明实施例的用于制造应变硅CMOS器件的方法的简化截面视图。这些示图仅仅是实例，其不应过度地限制本文中权利要求的范围。本领域的普通技术人员会认识到许多变化、替换和改进。如所示出的，本方法示出了半导体集成电路器件(例如，CMOS)，该器件包括PMOS 510和NMOS 520器件区域。该方法包括提供半导体衬底501，例如，硅、绝缘体上硅、外延硅。该方法包括形成第一阱区503(例如，N型阱)和第二阱区505(例如，P型阱)。包括浅沟槽隔离氧化物507的场隔离氧化物区域被设置在衬底上的有源区之间。当然，可以存在其他变化、改进和替换。
在一个具体实施例中，该方法包括形成覆盖包括第一阱区和第二阱区的半导体衬底的介电层509，例如，二氧化硅、氮化硅、氮氧化硅。该方法形成覆盖介电层的多晶硅栅极层511。可以使用包括掺杂的多晶硅、原位掺杂多晶硅、和/或其已结晶的非晶硅的适当技术来形成多晶硅栅极层。当然，可以存在其他变化、改进和替换。
在一个具体实施例中，该方法形成覆盖多晶硅栅极层的硬掩模513。该硬掩模通常由诸如二氧化硅、氮化硅、这两者的化合物等的适当材料制成。该方法对包括硬掩模层的多晶硅栅极层进行图样化，以形成覆盖第一阱区内的第一沟道区的包括第一边缘603的第一栅极结构601和覆盖第二阱区内的第二沟道区的包括第二边缘的第二栅极结构605。如所示出的，第一栅极结构对应于PMOS器件区域510，以及第二栅极结构对应于NMOS器件区域520。PMOS器件区域还包括轻掺杂区域519，其通常通过注入和/或其他适当的技术来提供。NMOS器件区域还包括轻掺杂区域521，其通常通过注入和/或其他适当的技术来提供。
在一个优选实施例中，该方法形成衬垫层(liner layer)607，其覆盖第一栅极结构和第二栅极结构并覆盖在第一阱区内的第一源极/漏极区和在第二阱区内的第二源极/漏极区。在一个优选实施例中，根据实施例，衬垫层包括TEOS材料和/或其他适合的材料。在一个优选实施例中，TEOS层具有约100埃或以上或者150埃以上的厚度，以作为适合的衬垫。可以使用诸如化学气相沉积、常压化学气相沉积、等离子体增强化学气相沉积等的适当技术来沉积TEOS。当然，特定厚度以及其他因素将取决于特定实施例。在一个优选实施例中，衬垫层围绕NMOS和PMOS器件区域的整个表面区域，其包括源极/漏极区、栅极结构、隔离结构和其他露出的表面区域。当然，可以存在其他变化、改进和替换。
在一个具体实施例中，该方法形成覆盖衬垫层的间隔物介电层。该方法包括对间隔物介电层进行图样化以在包括第一边缘的第一栅极结构上形成第一侧壁间隔物结构609，以及在包括第二边缘的第二栅极结构上形成第二侧壁间隔物结构611，同时将衬垫层607的一部分用作如由图6的简化示图所示的阻挡层。介电层可以是氧化物、氮化物、氧化硅/氮化硅/氧化硅的组合、氧化硅/氮化硅的组合、或者其他足够厚度的适当材料。根据优选实施例，介电层还基本上是无小孔的。在优选实施例中，介电层小于300埃。当然，可以存在其他变化、改进和替换。
在一个优选实施例中，再次参考图6的简化示图，该方法至少在图样化间隔物介电层期间保持覆盖第一源极/漏极区和第二源极/漏极区的衬垫层。该方法使用覆盖第二阱区的掩蔽层613来保护包括第二栅极结构的第二阱区。如所示出的，根据具体实施例，掩蔽层可以是任何适合的光刻材料，诸如光刻胶和/或其他类似的材料。如所示出的，根据具体实施例，掩蔽材料保护包括浅沟槽隔离物的一部分的NMOS器件区域，该浅沟槽隔离物使NMOS区域与PMOS区域分离。
现在，该方法使用掩蔽层和第一侧壁间隔物作为保护层来对邻近于第一栅极结构的第一源极区和第一漏极区进行蚀刻。覆盖PMOS器件区域和一部分浅沟槽隔离物的衬垫层的一部分被去除。根据具体实施例，蚀刻发生在第一源极/漏极区，其基本上是硅基的，而介电材料的其他部分用作掩蔽材料。使用等离子体蚀刻工艺来进行蚀刻以形成凹陷区域701。接下来，该方法除去覆盖在第二阱区的掩蔽层，而露出覆盖第二阱区的衬垫层705的一部分。
在一个具体实施例中，凹陷表面区域具有一种或多种杂质，其至少包括碳化物。在一个具体实施例中，表面区域具有上覆的氧化层。在一个具体实施例中，该方法包括：至少使用湿法刻蚀工艺来处理凹陷表面区域，以选择性地去除上覆的氧化层并露出包括一种或多种杂质的凹陷表面区域。在一个具体实施例中，该方法在小于1秒的时间周期内使凹陷表面区域经受高能电磁辐射，以使表面区域的温度升高到大于1000摄氏度，以去除设置在凹陷表面区域上的一种或多种杂质。在一个优选实施例中，该方法包括：去除激光处理工艺以在小于1秒的时间周期内使温度降低到约300摄氏度至约600摄氏度。
参考图8，根据一个具体实施例，该方法将硅锗填充材料801选择性地沉积到第一源极区和第二漏极区中，以填充经蚀刻的第一源极区和经蚀刻的第一漏极区。在一个优选实施例中，硅锗填充材料的沉积发生，同时将覆盖第二阱区的衬垫层的一部分705用作掩蔽材料。在一个优选实施例中，硅锗填充材料使在第一源极区与第一漏极区之间的第一沟道区处至少由在第一源极区和第一漏极区中形成的硅锗材料以压缩模式发生应变。
在一个优选实施例中，该方法包括自对准硅凹陷蚀刻(recess etch)，其可以包括在PMOS源极区和漏极区上的衬料TEOS蚀刻步骤和单晶硅蚀刻步骤。该方法还包括光刻胶除去和SiGe外延生长。根据具有实施例，由于外延生长仅能够在露出的硅表面上生长，所以其仅能够生长在PMOS的源极区和漏极区上，而二氧化硅、氮化硅等材料的其他区域仍然没有硅锗支撑材料(bearing material)。
在一个优选实施例中，硅锗填充材料是单晶的，并且使用外延反应器来沉积。根据一个具体实施例，硅/锗之比为10％比20％。经蚀刻的源极区和经蚀刻的漏极区中的每一个均耦合至栅极结构。如所示出的，该器件具有至少源自在经蚀刻的源极区和经蚀刻的漏极区中形成的硅锗材料的在填充的源极区与填充的漏极区之间的应变沟道区。该器件还具有轻掺杂的漏极区或注入区，其在凹陷区域中生长硅/锗材料之前被形成。当然，可以存在其他变化、改进和替换。
参考图9，根据具体实施例，该方法除去衬垫层的任何剩余部分。在除去衬垫层的同时，该方法除去硬掩模材料，其可以从多晶硅栅极结构中选择性地去除。根据实施例，转化为硅化物的材料901(例如，钛、钨、钴、镍、铂等)可以被设置为覆盖多晶硅栅极结构、以及PMOS和NMOS器件结构的其他有源部分，例如，源极/漏极区。
在一个优选实施例中，可以通过沉积SiO2层以及通过光掩模图样并且如果期望则通过蚀刻选择性地去除SiO2层来形成硅化物阻挡层。在一个具体实施例中，该方法包括自对准硅化(silicidation)工艺，仅仅作为实例，该自对准硅化工艺通过沉积诸如镍(Ni)、钴(Co)、钛(Ti)等的某些难熔金属，接着沉积氮化钛(TiN)保护层来实现。在一个具体实施例中，该方法包括快速热退火(RTA)，其紧接着通过湿式除去(wetstrip)来去除任何未反应金属来实现。然后，根据一个具体实施例，可以应用第二RTA，以完成硅化物相变。然后，通过例如等离子体增强化学气相沉积(PECVD)或其他适合的技术，使具有高张应力的SiNx膜沉积到结构上。氮化硅膜的厚度范围在约200埃至1200埃之间，并且被设置为覆盖NMOS器件以在NMOS沟道区中以拉伸模式发生应变。
在一个具体实施例中，该方法还包括形成覆盖整个PMOS和NMOS器件结构的层间介电材料。在一个优选实施例中，接着，沉积诸如硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)或高密度等离子体(HDP)膜的层间电介质，接着沉积PECVD氧化物层。根据具体实施例，层间电介质可以是单一材料、多个层的组合等。该方法还包括接触图样和结构，被执行以在应变硅上完成PMOS和NMOS集成。当然，可以存在其他变化、改进和替换。
尽管以上对MOS器件进行了描述，但是可以存在其他变化、改进和替换。还应理解，本文所描述的实例和实施例是仅出于说明的目的，以及对于本领域的技术人员，将想到关于其的各种改进或变化，并且这些改进或变化将包括在此申请的精神和范围以及所附权利要求的范围内。
Claims (22)
1.一种用于制造半导体器件的方法，所述方法包括：
提供具有表面区域的半导体衬底，所述表面区域具有一种或多种杂质，所述一种或多种杂质至少包括碳化物，所述表面区域具有上覆的氧化层；
选择性地去除所述氧化层，并露出包括所述一种或多种杂质的所述表面区域；
在小于1秒的时间周期内使所述表面区域经受具有范围从300纳米至800纳米的波长的高能电磁辐射，以使所述表面区域的温度升高到大于1000摄氏度，以去除设置在所述表面区域上的所述一种或多种杂质；
去除所述高能电磁辐射，在小于1秒的时间周期内使所述表面区域的温度降低到300摄氏度至600摄氏度。
2.根据权利要求1所述的方法，其中，所述一种或多种杂质包括氧化物。
3.根据权利要求1所述的方法，其中，在所述表面区域经受所述高能电磁辐射时，所述表面区域被保持在氩气环境下。
4.根据权利要求1所述的方法，其中，向所述表面区域从表面起至3微米的深度提供高能电磁辐射。
5.根据权利要求1所述的方法，其中，所述表面区域是经蚀刻的区域。
6.根据权利要求5所述的方法，其中，还包括向所述经蚀刻的区域外延硅锗材料的步骤。
7.根据权利要求1所述的方法，其中，所述上覆的氧化层为本征氧化物。
8.根据权利要求1所述的方法，其中，所述高能电磁辐射的特征在于是单一波长的光。
9.根据权利要求1所述的方法，其中，所述一种或多种杂质包括氯化物。
10.根据权利要求1所述的方法，其中，所述一种或多种杂质包括氢化物。
11.根据权利要求1所述的方法，其中，使用闪光灯提供所述高能电磁辐射。
12.一种用于制造半导体器件的方法，所述方法包括：
提供具有厚度材料的半导体衬底和设置在所述厚度材料的一部分上的凹陷表面区域，所述凹陷表面区域具有一种或多种杂质，所述一种或多种杂质至少包括碳化物，所述表面区域具有上覆的氧化层；
选择性地去除所述氧化层并露出包括所述一种或多种杂质的所述凹陷表面区域；
在小于1秒的时间周期内使所述凹陷表面区域经受具有范围从300纳米至800纳米的波长的高能电磁辐射工艺，以使所述凹陷表面区域的温度升高到大于1000摄氏度，以去除设置在所述凹陷表面区域上的所述一种或多种杂质；
去除所述高能电磁辐射，在小于1秒的时间周期内使所述凹陷表面区域的温度降低到300摄氏度至600摄氏度。
13.根据权利要求12所述的方法，其中，所述一种或多种杂质包括氧化物。
14.根据权利要求12所述的方法，其中，在所述高能电磁辐射工艺期间，所述凹陷表面区域被保持在氩气环境下。
15.根据权利要求12所述的方法，其中，向所述凹陷表面区域从表面起至3微米的深度提供高能电磁辐射。
16.根据权利要求12所述的方法，其中，所述凹陷表面区域是经蚀刻的区域。
17.根据权利要求16所述的方法，其中，还包括向所述经蚀刻的区域外延硅锗材料的步骤。
18.根据权利要求12所述的方法，其中，所述上覆的氧化层为本征氧化物。
19.根据权利要求12所述的方法，其中，所述高能电磁辐射工艺的特征在于单一波长的光。
20.根据权利要求12所述的方法，其中，所述一种或多种杂质包括氯化物。
21.根据权利要求12所述的方法，其中，所述一种或多种杂质包括氢化物。
22.根据权利要求12所述的方法，其中，使用闪光灯提供所述高能电磁辐射。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101956312A CN102024681B (zh) | 2009-09-11 | 2009-09-11 | 用于制造半导体器件的方法 |
| US12/869,620 US8309472B2 (en) | 2009-09-11 | 2010-08-26 | Method of rapid thermal treatment using high energy electromagnetic radiation of a semiconductor substrate for formation of epitaxial materials |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101956312A CN102024681B (zh) | 2009-09-11 | 2009-09-11 | 用于制造半导体器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102024681A CN102024681A (zh) | 2011-04-20 |
| CN102024681B true CN102024681B (zh) | 2012-03-07 |
Family
ID=43730995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101956312A Expired - Fee Related CN102024681B (zh) | 2009-09-11 | 2009-09-11 | 用于制造半导体器件的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8309472B2 (zh) |
| CN (1) | CN102024681B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005372A (zh) * | 2009-08-31 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
| CN102024681B (zh) * | 2009-09-11 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 用于制造半导体器件的方法 |
| US8647439B2 (en) | 2012-04-26 | 2014-02-11 | Applied Materials, Inc. | Method of epitaxial germanium tin alloy surface preparation |
| CN103928319A (zh) * | 2014-04-08 | 2014-07-16 | 上海华力微电子有限公司 | 锗硅外延生长方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591776A (zh) * | 2003-08-26 | 2005-03-09 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN101053061A (zh) * | 2004-09-28 | 2007-10-10 | 英特尔公司 | 闪光灯退火装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821175A (en) * | 1988-07-08 | 1998-10-13 | Cauldron Limited Partnership | Removal of surface contaminants by irradiation using various methods to achieve desired inert gas flow over treated surface |
| US5454902A (en) * | 1991-11-12 | 1995-10-03 | Hughes Aircraft Company | Production of clean, well-ordered CdTe surfaces using laser ablation |
| US5429730A (en) * | 1992-11-02 | 1995-07-04 | Kabushiki Kaisha Toshiba | Method of repairing defect of structure |
| TW371796B (en) * | 1995-09-08 | 1999-10-11 | Semiconductor Energy Lab Co Ltd | Method and apparatus for manufacturing a semiconductor device |
| US5709754A (en) * | 1995-12-29 | 1998-01-20 | Micron Technology, Inc. | Method and apparatus for removing photoresist using UV and ozone/oxygen mixture |
| US5782986A (en) * | 1996-01-11 | 1998-07-21 | Fsi International | Process for metals removal using beta-diketone or beta-ketoimine ligand forming compounds |
| US5954884A (en) * | 1997-03-17 | 1999-09-21 | Fsi International Inc. | UV/halogen metals removal process |
| US6066032A (en) * | 1997-05-02 | 2000-05-23 | Eco Snow Systems, Inc. | Wafer cleaning using a laser and carbon dioxide snow |
| US6465374B1 (en) * | 1997-10-21 | 2002-10-15 | Fsi International, Inc. | Method of surface preparation |
| US6015759A (en) * | 1997-12-08 | 2000-01-18 | Quester Technology, Inc. | Surface modification of semiconductors using electromagnetic radiation |
| US6602349B2 (en) * | 1999-08-05 | 2003-08-05 | S.C. Fluids, Inc. | Supercritical fluid cleaning process for precision surfaces |
| US6230720B1 (en) * | 1999-08-16 | 2001-05-15 | Memc Electronic Materials, Inc. | Single-operation method of cleaning semiconductors after final polishing |
| US6457478B1 (en) * | 1999-11-12 | 2002-10-01 | Michael J. Danese | Method for treating an object using ultra-violet light |
| KR100382725B1 (ko) * | 2000-11-24 | 2003-05-09 | 삼성전자주식회사 | 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법 |
| TWI313059B (zh) * | 2000-12-08 | 2009-08-01 | Sony Corporatio | |
| US20040003828A1 (en) * | 2002-03-21 | 2004-01-08 | Jackson David P. | Precision surface treatments using dense fluids and a plasma |
| AU2003234287A1 (en) * | 2002-04-26 | 2003-11-10 | Phifer Smith Corporation | Method and apparatus for treating a substrate with an ozone-solvent solution iii |
| WO2003101762A1 (en) * | 2002-05-28 | 2003-12-11 | Advanced Technology Materials, Inc. | Process for cleaning and repassivating semiconductor equipment parts |
| US7205228B2 (en) * | 2003-06-03 | 2007-04-17 | Applied Materials, Inc. | Selective metal encapsulation schemes |
| US20050279453A1 (en) * | 2004-06-17 | 2005-12-22 | Uvtech Systems, Inc. | System and methods for surface cleaning |
| US7838431B2 (en) * | 2008-06-14 | 2010-11-23 | Applied Materials, Inc. | Method for surface treatment of semiconductor substrates |
| CN102005372A (zh) * | 2009-08-31 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
| CN102024681B (zh) * | 2009-09-11 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 用于制造半导体器件的方法 |
-
2009
- 2009-09-11 CN CN2009101956312A patent/CN102024681B/zh not_active Expired - Fee Related
-
2010
- 2010-08-26 US US12/869,620 patent/US8309472B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591776A (zh) * | 2003-08-26 | 2005-03-09 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN101053061A (zh) * | 2004-09-28 | 2007-10-10 | 英特尔公司 | 闪光灯退火装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110065281A1 (en) | 2011-03-17 |
| US8309472B2 (en) | 2012-11-13 |
| CN102024681A (zh) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673222B2 (en) | Fin isolation structures facilitating different fin isolation schemes | |
| CN1959959B (zh) | 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构 | |
| TWI298948B (en) | Pmos transistor strain optimization with raised junction regions | |
| CN1959957B (zh) | 使用应变硅用于晶体管的集成设计方法和结构 | |
| CN100463143C (zh) | 具有氧化物间隔层的应变源漏cmos的集成方法 | |
| US9941406B2 (en) | FinFETs with source/drain cladding | |
| CN106169425A (zh) | 用于块材鳍式场效晶体管结构的无植入物冲穿掺杂层形成 | |
| US20110070701A1 (en) | Integration scheme for strained source/drain cmos using oxide hard mask | |
| CN102194680B (zh) | 栅极结构的制造方法 | |
| US7591659B2 (en) | Method and structure for second spacer formation for strained silicon MOS transistors | |
| CN106887408A (zh) | 一种半导体器件的制造方法 | |
| TWI463662B (zh) | Ｐ型場效電晶體的應變結構 | |
| US7768095B2 (en) | Shallow trench isolation process utilizing differential liners | |
| CN102024681B (zh) | 用于制造半导体器件的方法 | |
| US8148272B2 (en) | Application of millisecond heating source for surface treatment | |
| WO2013163829A1 (zh) | 半导体结构及其制造方法 | |
| US7425488B2 (en) | Method and structure using a pure silicon dioxide hardmask for gate patterning for strained silicon MOS transistors | |
| US20080173941A1 (en) | Etching method and structure in a silicon recess for subsequent epitaxial growth for strained silicon mos transistors | |
| CN105633070A (zh) | 一种半导体器件及其制作方法 | |
| CN103151249B (zh) | 一种半导体器件的制造方法 | |
| CN107546179A (zh) | 一种半导体器件及其制造方法 | |
| US20120292706A1 (en) | Scheme to enable robust integration of band edge devices and alternative channels | |
| CN109087860A (zh) | 一种FinFET器件的制作方法 | |
| CN105304491B (zh) | 用于形成嵌入式锗硅的方法 | |
| TWI389253B (zh) | 半導體裝置之接觸孔的製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120307 Termination date: 20190911 |