CN1591776A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1591776A
CN1591776A CNA2004100569860A CN200410056986A CN1591776A CN 1591776 A CN1591776 A CN 1591776A CN A2004100569860 A CNA2004100569860 A CN A2004100569860A CN 200410056986 A CN200410056986 A CN 200410056986A CN 1591776 A CN1591776 A CN 1591776A
Authority
CN
China
Prior art keywords
mentioned
light source
semiconductor device
wafer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100569860A
Other languages
English (en)
Other versions
CN100373533C (zh
Inventor
伊藤贵之
须黑恭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1591776A publication Critical patent/CN1591776A/zh
Application granted granted Critical
Publication of CN100373533C publication Critical patent/CN100373533C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了半导体器件及其制造方法。本发明实现在Si晶片中不发生损伤的闪光灯退火法。在Si晶片1的上方设置闪光灯光源，在由从闪光灯光源辐射出的光加热Si晶片(1)时，以由上述光在o晶片(1)上形成的光强度分布形成在与Si晶片(1)晶体取向不同的方向上强度成为最大的分布的方式，加热Si晶片(1)。

Description

半导体器件及其制造方法
发明领域
本发明涉及半导体器件及其制造方法，特别涉及通过光加热来谋求减轻基板内生成的损伤的半导体器件及其制造方法。
背景技术
LSI性能的提高已通过提高集成度即通过使构成LSI的元件的微细化而得以实现。随着元件尺寸的缩小，寄生电阻和短沟道效应便增强。于是，低电阻而且是浅的pn结的形成其重要性越来越大。
浅的杂质扩散区可通过以低的加速能量注入离子并对于其后进行的退火进行最优化而形成。另一方面，为了降低杂质扩散区的电阻，需要的高温进行用于激活杂质离子的退火。
作为离子注入的杂质离子已有采用硼(B)离子、磷(P)离子或砷(AS)离子。这些杂质离子在硅(Si)中的扩散系数大。因此在采用卤素灯的RTA(快速热退火)中，会产生杂质离子的内扩散与外扩散，导致形成浅杂质扩散区时出现下述困难。
上述的内扩散与外扩散可以通过降低退火温度抑制，但如果退火温度降低则会显著减弱杂质离子的活化率。因此，即便采用降低退火温度的方法，也难形成浅的杂质扩散区。
在这样使用以往的卤素灯的RTA处理中，形成低电阻且浅(20nm或以下)的杂质扩散区是困难的。
为此，近年来，作为瞬时供给杂质离子活化所需能量的方法，正在研究用密封入氙(Xe)等稀有气体的闪光灯进行闪光灯退火的方法。
闪光灯的1/2脉冲宽度约为10毫秒(msec)。因此采用闪光灯退火法时使晶片表面保持为高温的时间极短，从而注入晶片表面的杂质离子基本上不扩散。于是注入晶片表面的杂质离子的分布几乎无变化，而能激活杂质离子。
但是已有的闪光灯退火法存在以下问题。
为了得到充分的退火效果，需要20J/cm2以上大的功率强度。此外，在晶片表面温度急剧上升。其结果在晶片的表面侧与背面侧之间产生温差，在晶片内部热应力增加。由于这种热应力的增大，晶片内将出现滑移、裂纹(破损)等损伤(热损伤)。晶片的此种热损伤会导致其成品率降低。
上述晶片的热损伤可以通过在闪光灯点亮前降低晶片进行预加热的温度或闪光灯的照射能量密度来避免。但这样就不能期望杂质离子充分地活化。
发明内容
如上所述，已有的闪光灯退火方法难以充分地激活注入晶片表面的杂质离子，而在晶片内不导致滑移、裂纹(破损)等损伤。因此，在当前情况下，难以形成不在晶片内造成损伤的浅的杂质扩散区。
本发明正是在考虑到上述事实后提出的，目的在于提供这样的半导体器件及其制造方法，即通过光来加热基板，在激活基板中的杂质离子时，能够易于防止基板中产生损伤。
下面将在本申请所公开的发明中代表性的方案的概况简述如下。
具体地说，为了达到上述目的，本发明的半导体器件的特征在于，具有：包含单晶半导体区域的基板；包含设于上述基板上的线图案的图案，其是上述线图案的长度方向与上述单晶半导体区域的晶体取向不同的图案。
本发明的半导体器件的制造方法的特征在于，包括：在包含单晶半导体区域的基板的上方配置光源的步骤；由从上述光源辐射的光来加热上述基板的步骤，以由上述光在上述基板上形成的光强度分布形成在与上述单晶半导体区域的晶体取向不同的方向上强度成为最大值的分布的方式，而加热上述基板的步骤。
此外，本发明的另一半导体器件的制造方法是包括在包含单晶半导体区域的基板上方设置光源的步骤和由从上述光源辐射的光来加热上述基板的步骤的半导体制造方法，其特征在于，将上述光源的1/2脉冲宽度设定为1秒或以下。
附图说明
图1是示出本发明第一实施方式的半导体器件的制造步骤的剖面图。
图2是示出第一实施方式的加热处理时多个闪光灯与Si晶片的晶体取向的关系的平面图。
图3是示出以往的加热处理时多个闪光灯与Si晶片的结晶取向的关系的平面图。
图4示出与基板的预加热温度和照射的能量密度有关的第一实施方式的处理窗。
图5示出与基板的预加热温度与照射的能量密度有关的比较例的处理窗。
图6是示出本发明第二实施方式的半导体器件的制造步骤的剖面图。
图7是示出第二实施方式的加热处理时灯排列方向与晶体取向以及线图案排列方向的关系的平面图。
图8是示出本发明第三实施方式的MOS晶体管的制造步骤的剖面图。
图9是示出本发明第四实施方式的半导体器件的制造步骤的剖面图。
图10是示出第四实施方式的Si晶片的面内光强度的均匀性与照射距离L的关系的图。
图11是示出第四实施方式的波纹宽度/平均光强度与照射距离的关系的图。
图12是示出本实施方式与比较例的闪光灯的发光波形的图。
图13是示出本实施方式的闪光灯照射后各个时间的Si晶片厚度方向的温度分布的图。
图14是示出比较例的闪光灯照射后各个时间的Si晶片厚度方向的温度分布的图。
图15是用于说明本实施方式中闪光灯照射后各个时间的Si晶片厚度方向上发生的应力的图。
图16是用于说明比较例中闪光灯照射后各个时间的Si晶片厚度方向上发生的应力的图。
图17是示出另一比较例(第二比较例)的发光波形的图。
图18是示出Si晶片的脆性破坏曲线的图。
图19是示出与基板预加热温度和照射能量密度有关的第五实施方式的处理窗的图。
图20是示出与基板预加热温度和照射能量密度有关的比较例的处理窗的图。
图21是示出第七实施方式的在杂质扩散区构成的MOS电容器的栅泄漏电流与脉冲宽度的关系的图。
图22是示出第七实施方式的在杂质扩散区构成的pn结的结泄漏电流与脉冲宽度的关系的图。
图23是示出第七实施方式的在杂质扩散区构成的器件的成品率与脉冲宽度的关系的图。
符号说明
1，Si晶片(Si基板)；2，掩模；3，杂质离子；4，热板；5，闪光灯光源；6，光；7，杂质扩散区；8，闪光灯；9，晶体取向；10，灯排列方向；11，被加工膜；11p，图案；12，线图案排列方向；21，栅绝缘膜；22，栅电极；24，扩展区；25，栅侧壁绝缘膜；26，源/漏区。
具体实施方式
下面参看附图说明本发明的实施方式。
(第一实施方式)
图1是示出本发明第一实施方式的半导体器件的制造步骤的剖面图。
首先如图1(a)所示，在单晶Si晶片(Si基板)1上设置离子注入用掩模2，利用未图示的公知的离子注入装置，从掩模2上将杂质离子3注入Si晶片1内。
这里的Si晶片1可以是通常的块状(整体)Si晶片，也可以是SOI晶片。此外还可以使用以硅锗等硅以外的半导体材料为主要成分的晶片(基板)。另外，掩模2既可以是通常的掩模，也可以是型板掩模(ステンシルマスク)。杂质离子3，例如作为P型杂质使用硼(B)离子，作为n型杂质使用磷(P)离子或砷(As)离子。
其次如图1(b)所示，Si晶片1载放于热板4之上，Si晶片1在从其背面侧加热的状态(已预加热的状态)下，由从闪光灯光源辐射的光6(通过闪光灯退火)将Si晶片1从表面侧加热。
通过上述加热处理，杂质离子3被激活(活化)，如图1(C)所示，在Si晶片1的表面形成20nm或以下的浅的杂质扩散区7。
由热板4进行的Si晶片1的加热温度(基板预加热温度)例如设定为400℃。加热温度不限于400℃，也可以是300-600℃的范围。若取上述温度范围，则可以易于形成具有所希望的浓度分布的杂质扩散区7。基板的预加热温度一般设定成比由闪光灯光源5进行的Si晶片1的加热温度低。
在此，为了从背面加热硅片1(即为了预加热)而使用了热板4(电阻加热装置)，但是也可以使用红外线灯之一的卤素灯等加热装置(光加热装置)。
闪光灯光源5包括有多个密封入有Xe等稀有气体的闪光灯，从闪光灯光源5辐射出的光6的能量(密度)例如为35J/cm2。光6的能量(密度)并不局限于35J/cm2，也可以是60J/cm2或以下。
图2是示出上述加热处理时构成闪光灯光源5的多个闪光灯8与Si晶片1的晶体取向9的关系的平面图。Si晶片1的晶面例如为(100)，晶体取向9是Si晶片1的解理面(劈开面)的面取向，例如为<011>。
从图2可知，在本实施方式中，闪光灯光源5和Si晶片1的位置关系设定成使多个闪光灯8的排列方向(灯排列方向)10与晶体取向9不同。此外，在本实施方式中，多个闪光灯8的长度方向虽也设定为与晶体取向9不同的方向，但并非必须如此。
另一方面，在以往的闪光灯退火法(比较例)中，如图3所示，闪光灯光源5与Si晶片1的位置关系设定成，使得灯排列方向10(闪光灯8的长度方向)与晶体取向9平行。
图4示出与热板4进行的Si晶片1的加热温度(基板预加热温度)和闪光灯光源5进行的Si晶片1上的照射能量密度有关的本实施方式的处理窗。图5示出与基板预加热温度与照射能量密度有关的比较例的处理窗。
基板预加热温度高时虽然抑制了激活杂质所需照射能量密度，但在同时也降低了Si晶片内发生热损伤(滑移、裂纹)的照射能量密度。
在此，就Si晶片1中发生热损伤的照射能量密度将本实施方式与比较例进行比较，从图4与5可知，在任何基本预加热温度中本实施方式一方都较高。这就说明，本实施方式与比较例相比，有更广的处理窗。
一般，在由灯加热时，存在下述倾向：在灯的正下方的光强度大而在灯之间的光强度则减弱。因此，在灯的正下方和灯之间会产生温差。由于这种温差，在Si晶片1中就产生热应力。
在比较例的情形，可以设想上述热应力是沿基板强度弱的晶体取向上发生。这可以视作为在比较例中Si晶片1内易发生热损伤的原因。
另一方面，在本实施方式的Si晶片1与闪光灯光源5的位置关系的情况下，由光6在Si晶片上形成的光强度分布在与Si晶片1的晶体取向不同的方向上形成强度成为最大的光强度分布。
结果，热应力发生的方向就与Si晶片1的结晶体取向错开。由此，在本实施方式中就能获得基板强度和提高Si晶片对滑移和裂纹等热损伤的稳定性。
如上所述，根据本实施方式，通过在进行闪光灯退火时按规定的位置关系设定Si晶片1与闪光灯光源5，就可以易于防止在Si晶片1内产生热损伤。也就是说，可以易于形成不会在Si晶片1内导致热损伤的浅的杂质扩散区7。
(第二实施方式)
图6是示出本发明二实施方式的半导体器件的制造步骤的剖面图，其中与前述图相对应的部分附以与前述图相同的标号而略去其详细说明(以后的第三实施方式也与此相同)。
首先，如图6(a)所示，在Si晶片1形成成为图案的被加工膜11。被加工膜11例如是硅氧化膜等的绝缘膜、多晶硅膜等的半导体膜、铝膜等的金属膜或是光刻胶等的抗蚀剂。
接着，如图6(b)所示，通过公知的光刻与蚀刻对被加工膜11进行加工，形成包含许多线图案的图案11p。
这时，图案11p形成为使多个线图案的排列方向(线图案排列方向)与晶体取向9不同。图案11p例如是栅绝缘膜等绝缘体图案、多晶硅栅电极等的半导体图案、铝布线等的金属图案或抗蚀剂图案。
再如图6(c)所示，与第一实施方式相同，由闪光灯光源5和热板4加热硅片1。
图7是示出上述加热处理时灯排列方向10与晶体取向9以及线图案排列方向12的关系的平面图。从图7可知，本实施方式中，被设定为灯排列方向10、晶体取向9以及线图案排列方向12不同。
由于Si晶片1的光吸收系数与图案11p的光吸收系数不同，所以Si晶片1与图案11p之间会产生温差。结果使图案11p中的热应力增加。
但从本实施方式可知，在灯排列方向10与线图案排列方向12以及晶体取向9不同的情况下，不易产生温差。
因此，根据本实施方式，在包含图案11p的Si晶片1的加热处理中，能够防止在Si晶片1中产生滑移和裂纹等热损伤。
此外，虽然灯排列方向10与线图案排列方向12也可以相同，但是在不同的情形下可以期待更高的减轻热损伤的效果。
(第三实施方式)
图8是示出本发明第三实施方式的MOS晶体管的制造步骤的剖面图。
首先，在图8(a)中，通过公知的方法，在Si晶片1上形成栅绝缘膜21、栅电极22。
接着，如图8(b)所示，对栅电极22进行掩模掩蔽，将杂质离子注入Si晶片1的表面。
接着，如图8(c)所示，与第一实施方式的图1(b)的步骤相同，加热Si晶片1(第一加热处理)。结果，杂质离子3活化，扩展(外延)区(第一杂质扩散区)24各自整合地形成于Si晶片1的表面。
此时，与第一实施方式相同，由于将灯排列方向10与晶体取向9设定到不同的方向，故在Si晶片1中不会产生滑移与裂纹等热损伤，此外处理窗也宽广。
其次，如图8(d)所示，由公知的方法形成栅侧壁绝缘膜(隔层，スペ一サ)25，然后以掩模掩蔽栅侧壁绝缘膜25和栅电极22，将未图示的杂质离子注入Si晶片1的表面。
其次，如图8(e)所示，与第一实施方式的图1(b)的步骤相同，加热Si晶片1(第二加热处理)。结果使上述杂质离子活化，在Si晶片1的表面形成源/漏区(第二杂质扩散区)26。
此时，与第一实施方式相同，由于灯排列方向10与晶体取向9被设定为不同的方向，在Si晶片1中不产生滑移与裂纹等热损伤，此外处理窗也宽广。
再有，在第一加热处理时，Si晶片1或闪光灯光源5旋转，在第二加热处理时的灯排列方向10被设定到与第一加热处理时的闪光灯8的排列方向不同的方向上。这样，由于第二加热处理时的闪光灯的照射而在Si晶片1中产生的热应力的方向，与由于第一加热处理时的闪光灯的照射而在Si晶片1中产生的热应力的方向相互不同。
结果，可以有效地减轻Si晶片1中积累的热应力而导致的负荷。由此，即使是在进行二次加热处理时，也可以易于提高Si晶片1对滑移、裂纹等热损伤的稳定性。
就是在进行三次或以上的加热处理时，通过将各个加热处理中灯排列方向10设定成相互不同，也能取得上述效果。
另外，没有必要在所有的加热处理中都使灯排列方向10相互不同。例如在进行三次或以上的加热处理时，也可使最初的加热处理与最后的加热处理相同。这是由于最初的加热处理与最后的加热处理在时间上相分开，它们的加热处理的积累的影响小的缘故。
本实施方式的多次加热处理方法即便对于MOS晶体管的杂质扩散区(扩展区24、源/漏区26)以外的杂质扩散区的形成处理(退火处理)也有效。此外，对于杂质离子的退火处理以外的热处理也是有效的。
另外，在形成多个MOS晶体管时，最好将多个栅电极22的排列方向设定成与晶体取向9以及灯排列方向10不同的方向。
(第四实施方式)
图9是示出本发明第四实施方式的半导体器件的制造步骤的剖面图。
首先，如图9(a)所示，在Si晶片1上设置离子注入用掩模2，利用图中未示出的离子注入装置从掩模2上将杂质离子3注入Si晶片1内。
其次，如图9(b)所示，将硅片1载放于热板4之上，在由Si晶片1的背面侧对其加热的状态下，由从闪光灯光源5辐射的光6从表面侧加热Si晶片1。通过上述加热处理，杂质离子3活化，形成杂质扩散区。
这里，将Si晶片1与闪光灯光源5之间的距离(照射距离)L设定为23-46mm范围的值。由构成闪光灯光源5的多个闪光灯发出的光的能量，实质上是相同的水平。
之所以设定为23mm≤L≤46mm，其理由如下。
图10是示出Si晶片1的面内的光6的强度的均匀性σ与照射距离L的关系的图。图11是示出波纹宽度/平均光强度与照射距离L的关系的图。波纹宽度是指闪光灯正下方的Si晶片1表面的光强度D1与相邻的两个闪光灯间的正下方的Si晶片1表面的光强度D2的差(D1-D2)。平均光强度则是指Si晶片1表面上的光6的平均强度。图10与图11虽然是Si晶片1的大小为8时的结果，但其他尺寸也可得到相同的结果。
从图10可知，光强度面内均匀性σ的值当照射距离L比23mm短时增加，而在其超过46mm时也同样增加。进而，由图10可知，在23mm≤L≤46mm的范围内，光强度面内均匀性σ的值在1％或以下。σ＝1％或以下的值在技术规范上是充分的值。
另一方面，根据图11，波纹宽度/平均光强度，在照射距离L＝30mm左右以及69mm左右，成为充分低的值。但在照射距离L＝69mm左右，光强度面内均匀性σ的值如图10所示就增大了。
这样，通过将照射距离L设定为大于等于23mm、小于等于46mm，光强度面内均匀性σ以及波纹宽度/平均光强度对照射距离的依赖性都能同时减小。由此，光强度面内均匀性σ以及波纹宽度/平均光强度所引起的热应力的影响变得充分地小，从而提高Si晶片对滑移与裂纹等热损伤的稳定性(耐性)。
考察由将本实施方式的杂质扩散区7用于源/漏区MOSFET构成的逻辑电路的平均成品率时，通过将照射距离L设定为大于等于23mm、小于等于46mm的范围，可达到9 7％。
除上述方法以外，作为使光强度面内均匀性σ与波纹宽度/平均光强度对照射距离的依赖性同时减小的方法，还有在Si晶片1与闪光灯光源5之间设置光扩散板或光强度滤波器(过滤器)的方法。但这些方法存在下述问题。
从闪光灯光源5辐射的光6的能量，由于光扩散板或光强度滤波器，在到达Si晶片1时衰减。因此，对应于由光扩散板或光强度滤波器所产生的能量衰减量，需给闪光灯光源5供给比本实施方式大的功率(高的电压)。这样会使构成闪光灯光源5的多个闪光灯的耐电压性能退化，使闪光灯光源5的寿命缩短。
与此相反，根据本实施方式，由于光6的能量基本上不会有衰减，故可高效地加热Si晶片1。这样就不必对闪光灯光源5施加大的功率(高的电压)，而能防止缩短闪光灯光源5的寿命。
可以将本实施方式的方法与第二实施方式的方法相组合，或也可将本实施方式的方法与第三实施方式的方法相组合。
在第一至第四实施方式中展示了将闪光灯用作加热处理用光源的例子，但也可使用卤素灯等其他的灯，还可以使用激光器等灯以外的光源。
例如在使用以线状光束出射的激光器时，通过将第一至第四实施方式的灯排列方向置换为激光束的长度方向，能够同样地实施的第一至第四实施方式，且能获得与第一至第四实施方式相同的效果。
(第五实施方式)
本实施方式的半导体器件的制造方法与以往的制造方法的不同点在于，将闪光灯光源5的1/2脉冲宽度设定为预定值(1毫秒)或以下。
首先，如图1(a)所示，在Si晶片上设置离子注入用掩模2，由未图示的离子注入装置将杂质离子3从掩模2之上注入Si晶片1内。
接着，如图1(b)所示，将Si晶片1设置于热板4上，在从背面侧加热Si晶片1的状态下由从闪光灯光源5辐射出的光6将Si晶片1从其表面侧加热。
这里，将由热板4进行的Si晶片1的加热温度设为500℃。也可以用作为红外线灯之一的卤素灯等其他加热装置来取代热板4。此外，Si晶片的加热温度也不限于500℃。
另外，从闪光灯光源5辐射出的光6的能量例如为20-40J/cm2。闪光灯光源5的1/2脉冲宽度设定为1毫秒(msec)或以下。
再有，本实施方式的闪光灯光源5是为研究用而独自开发的，以往的闪光灯光源是不能设定1毫秒或以下那么短的1/2脉冲宽度的。为了缩短1/2脉冲宽度，只要减小连接到闪光灯光源的电路上的电容器的电容就可以。例如若把数100μF的电容器相对于闪光灯并联连接，则可以达到1毫秒或以下的1/2脉冲宽度。实际用400μF可达到0.7毫秒。
之所以想要简单地描述能使发光时间达到1毫秒或以下的闪光灯光源5的结构，是因为专利要件要求说明书必须记载到本领域技术人员可以容易实施发明的程度，不满足该专利要件时则不构成专利。
图12示出由本实施方式的闪光灯光源5辐射出的光6的发光波形。在本实施方式中，如图12所示，将1/2脉冲宽度设定为0.3毫秒。图12中作为比较例还示出了1/2脉冲宽度被设定为3.0毫秒时的发光波形。
通过上述加热处理，杂质离子3活化，如前面的图1(c)所示，在Si晶片1的表面形成20nm或以下的浅的杂质扩散区7。
图13和图14分别示出本实施方式(1/2脉冲宽度＝0.3毫秒)和比较例(1/2脉冲宽度＝3毫秒)中闪光灯照射后各个时间的Si晶片1的厚度方向上的温度分布。
在本实施方式中，闪光灯照射后，Si晶片1的表面温度急剧上升，在约0.3毫秒后最大到达1100℃。这时Si晶片1的背面温度则由热板4进行的基板预加热温度支配。结果，在Si晶片1的表面侧与背面侧产生约600℃的温差。
另一方面，在比较例中，闪光灯照射后，约3毫秒后，Si晶片1的表面温度最大达到1100℃。比较例的1/2脉冲宽度比本实施方式的1/2脉冲宽度长。因此，比较例中晶片1厚度方向的温度分布与本实施方式的情况相比，变得徐缓。
图15和图16分别是用来说明本实施方式和比较例中闪光灯照射后各个时间的Si晶片1的厚度方向上产生的应力的图，图15(a)是设Si表面深度为0mm时上述应力的分布图，图15(b)是示意性地展示Si晶片剖面中上述应力的图。本实施方式与比较例的基板预加热温度都为500℃。
在图15(a)和图16(a)中，由表示拉应力的波形与应力＝0的直线所限定的面积，与照射时间后的时间无关，等于表示压应力的波形与上述直线规定的面积。
在本实施方式和比较例的任一者之中，闪光灯照射后，在Si晶片1内应力发展。该应力在Si晶片1的表面部分作为压应力发展而从Si晶片1的内部到表面部分作为拉应力发展。
在本实施方式中，闪光灯照射后约0.3-0.5毫秒时发生的应力最大，最大拉应力值约为40Mpa。另一方面，在比较例中，闪光灯照射后约3-5毫秒的发生的应力最大。
此外，从压应力变换到拉应力的深度，比较例一方比本实施方式一方深。换言之，与本实施方式相比，比较例一方在更接近Si晶片1的背面侧的区域中，保持压应力与拉应力的平衡。于是，尽管本实施方式一方与比较例相比Si晶片的表面温度与背面温度相差大，但比较例一方拉应力的绝对值比本实施方式的大。在比较例中，拉应力最大可发展到约120Mpa。
图17是示出另一比较例(第二比较例)的发光波形的图。与图12所示的比较例(第一比较例)相比，虽然发光脉冲前沿(上升)时间虽然短，但1/2脉冲宽度同为3毫秒。
检查第二比较例的应力分布和最大应力量时，得到了与第一比较例相同的结果。根据这一结果可知，为了使拉应力发生的深度更移向Si晶片表面侧，需缩短1/2脉冲宽度。
图18是示出Si晶片的脆性破坏曲线的图。从图18可知，Si晶片的对拉应力的强度随着Si晶片的加热温度升高而降低。
此外可知，在图15(本实施方式)和图16(比较例)的基板预加热温度为500℃时，Si晶片不发生破坏(滑移或裂纹)的最大拉应力值约为100Mpa。由于本实施方式的拉应力值约为10-30Mpa而比较例的拉应力为100-120Mpa，故本实施方式与比较例相比不易导致Si晶片的破坏。这就是说，本实施方式的处理窗比比较例的宽广。
图19和图20分别示出与基板预加热温度和照射能量密度有关的本实施方式和比较例的处理窗。
基板预加热温度增高时，可以降低杂质活化所需的照射能量密度，但同时也降低了Si晶片1中发生滑移或裂纹的照射能量密度。
这里，相对于Si晶片1中发生滑移或裂纹的照射能量密度，如果比较本实施方式与比较例，从图19和图20可知，对于任何基板的预加热温度，本实施方式一方都更高。由此可以认为，基板预加热温度低，1/2脉冲宽度窄，则处理窗就会更宽。
如上所述，根据本实施方式，通过将闪光灯光源5的1/2脉冲宽度设定得短，就能减小拉应力值。这样，由于提高了Si晶片1的热应力稳定性，在Si晶片1中就不会发生滑移或裂纹等热损伤，而能激活注入Si晶片1中的杂质离子。这就是说，根据本实施方式能实现处理窗宽广的杂质扩散区的处理。
图21是示出将杂质扩散区7用于源/漏区的MOSEFT的栅漏泄电流与1/2脉冲宽度的关系的图。图中，为简单起见，以横轴表示脉冲宽度而不是1/2脉冲宽度(其他的图也同样)。从图21可知，如果1/2脉冲宽度成为1毫秒或以下，栅漏泄电流急剧降低(技术规范以下)，如果1/2脉冲宽度成为0.5毫秒或以下时，栅漏泄电流便以大致不变的低值稳定化。在应用本实施方式的杂质扩散区7的MOS电容器中也可获得相同的结果。
图22是示出由杂质扩散区7构成的pn结的结漏泄电流与1/2脉冲宽度的关系的图。从图22可知，如果1/2脉冲宽度成为1毫秒或以下，结漏泄电流急剧降低(技术规范以下)，如果1/2脉冲宽度成为0.5毫秒或以下时，结漏泄电流便以大致不变的低值稳定化。
图23是示出由上述MOSFET构成的逻辑电路的成品率与1/2脉冲宽度的关系的图。由图23可知，如果1/2脉冲宽度成为1毫秒或以下，则成品率急剧上升，如果1/2脉冲宽度成为0.5毫秒或以下，成品率便以基本不变的高值稳定化。
根据以上结果可知，通过将1/2脉冲宽度设定到1毫秒或以下，更好是0.5毫秒或以下，就能改进元件特性和提高成品率。可以认为，这是由于通过将1/2脉冲宽度设定到1毫秒或以下，依据前述的机理，充分地减小了成为热损伤原因的拉应力值。
此外，本发明不限于上述实施方式。例如也可以是将上述实施方式适当组合的实施方式，例如，可以是把第五实施方式用于第一至第四实施方式的实施方式。
再有，上述实施方式中包含有各种阶段的发明，通过将所公开的多个构成要素作适当的组合就能提取出种种发明。例如即便是从实施方式中所示的全部构成要素中删除几个构成要素，在可以解决在发明要解决的问题部分中所述的问题时，便可将删除了该构成要素的构成作为发明提取出。
另外，在不背离本发明的要旨的范围内，可以实施种种变形。
如上所述，根据本发明就能实现在由光加热基板、激活基板中杂质离子时，能够易于防止在基板中产生损伤的半导体器件及其制造方法。

Claims (19)

1.一种半导体器件，其特征在于，包括：
包含单晶半导体区域的基板；以及
包含设在上述基板上的线图案的图案，其是上述线图案的长度方向与上述单晶半导体区域的晶体取向不同的图案。
2.权利要求1所述的半导体器件，其特征在于，上述基板还包含有在上述单晶半导体区域的表面设置的深度在20nm或以下的杂质扩散区。
3.一种半导体器件的制造方法，其特征在于，包括：
将光源设置在包含单晶半导体区域的基板上方的步骤；以及
由从上述光源辐射的光加热上述基板的步骤，该步骤是以上述光在上述基板上形成的光强度分布形成在与上述单晶半导体区域的晶体取向不同的方向上强度成为最大值的分布的方式，加热上述基板的步骤。
4.权利要求3所述的半导体器件的制造方法，其特征在于，上述光源包含多个灯，并且以上述多个灯的排列方向成为与上述单晶半导体区域的晶体取向不同的方向的方式，将上述光源配置于上述基板的上方。
5.权利要求4所述的半导体器件的制造方法，其特征在于，上述光源包含多个灯，并且以上述多个灯的长度方向成为与上述单晶半导体区域的晶体取向不同的方向的方式，将上述光源配置于上述基板的上方。
6.权利要求3至5中任意一项所述的半导体器件的制造方法，其特征在于，上述光源包括闪光灯或卤素灯。
7.权利要求3所述的半导体器件的制造方法，其特征在于，上述光源包含发射出线状光束的激光器，以上述光束的长度方向成为与上述单晶半导体区域的晶体取向不同的方向的方式，将上述光源配置于上述基板的上方。
8.权利要求3至5中任意一项所述的半导体器件的制造方法，其特征在于，进行多次由从上述光源辐射的光加热上述基板的步骤，并且在这些多个步骤的每一个步骤改变上述多个灯的排列方向。
9.权利要求3至5中任意一项所述的半导体器件的制造方法，其特征在于，将上述基板与上述光源之间的距离设定为大于等于23mm、小于等于46mm的范围。
10.权利要求3至5中任意一项所述的半导体器件的制造方法，其特征在于，还包括预加热上述基板的步骤，并且在上述基板被预加热的状态下，由从上述光源辐射的光加热上述基板。
11.权利要求3至5中任意一项所述的半导体器件的制造方法，其特征在于，上述单晶半导体区域的上述晶体取向是上述半导体区域的解理面的面取向。
12.权利要求3至5中任意一项所述的半导体器件的制造方法，其特征在于，将上述光源的1/2脉冲宽度设定为1毫秒或以下。
13.一种半导体器件的制造方法，包括在包含单晶半导体区域的基板上方设置光源的步骤和由从上述光源辐射的光加热上述基板的步骤，其特征在于：
将上述光源的1/2脉冲宽度设定为1毫秒或以下。
14.权利要求13所述的半导体器件的制造方法，其特征在于，上述光源包括闪光灯或激光器。
15.权利要求13或14所述的半导体器件的制造方法，其特征在于，将上述光源的1/2脉冲宽度设定为0.5毫秒或以下。
16.权利要求3至5、13和14中任意一项所述的半导体器件的制造方法，其特征在于，上述基板还包括在上述单晶半导体区域的表面形成的杂质扩散区。
17.权利要求16所述的半导体器件的制造方法，其特征在于，上述杂质扩散区的深度为20nm或以下。
18.权利要求3至5、13和14中任意一项所述的半导体器件的制造方法，其特征在于，上述基板还包括在上述单晶半导体区域上形成的图案。
19.权利要求18所述的半导体器件的制造方法，其特征在于，上述图案包括线图案，并且上述线图案的长度方向与上述单晶半导体区域的晶体取向不同。
CNB2004100569860A 2003-08-26 2004-08-24 半导体器件及其制造方法 Active CN100373533C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP208809/2003 2003-08-26
JP2003208809A JP2005072045A (ja) 2003-08-26 2003-08-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1591776A true CN1591776A (zh) 2005-03-09
CN100373533C CN100373533C (zh) 2008-03-05

Family

ID=34263954

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100569860A Active CN100373533C (zh) 2003-08-26 2004-08-24 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US7045458B2 (zh)
JP (1) JP2005072045A (zh)
KR (1) KR100616379B1 (zh)
CN (1) CN100373533C (zh)
DE (1) DE102004041346B4 (zh)
TW (1) TWI251880B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163551A (zh) * 2010-02-12 2011-08-24 富士电机控股株式会社 反向阻断型绝缘栅双极晶体管制造方法
CN102024681B (zh) * 2009-09-11 2012-03-07 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN105140153A (zh) * 2014-05-29 2015-12-09 Ap系统股份有限公司 加热器区块及利用所述加热器区块的基板热处理装置
CN109417096A (zh) * 2016-07-19 2019-03-01 国立研究开发法人产业技术综合研究所 半导体装置及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255899B2 (en) * 2001-11-12 2007-08-14 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and heat treatment method of substrate
US20060258128A1 (en) * 2005-03-09 2006-11-16 Peter Nunan Methods and apparatus for enabling multiple process steps on a single substrate
JP2009188209A (ja) * 2008-02-06 2009-08-20 Panasonic Corp 不純物活性化熱処理方法及び熱処理装置
JP2011040544A (ja) * 2009-08-10 2011-02-24 Toshiba Corp 熱処理装置及び半導体装置の製造方法
KR101829676B1 (ko) * 2011-12-29 2018-02-20 삼성전자주식회사 웨이퍼 열 처리 방법
JP6839939B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP6839940B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP6841666B2 (ja) * 2017-01-13 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 結晶構造制御方法および熱処理方法
JP6838992B2 (ja) * 2017-02-21 2021-03-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
JP2020136307A (ja) * 2019-02-13 2020-08-31 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
JPS5750427A (en) * 1980-09-12 1982-03-24 Ushio Inc Annealing device and annealing method
JPH02205034A (ja) * 1989-02-03 1990-08-14 Hitachi Ltd シリコン半導体素子およびその製造方法
JP3025408B2 (ja) * 1994-06-20 2000-03-27 シャープ株式会社 半導体素子の製造方法
JPH08288280A (ja) * 1995-04-20 1996-11-01 Mitsubishi Materials Corp トランジスタ構造
JPH1187729A (ja) 1997-09-12 1999-03-30 Sanyo Electric Co Ltd 半導体装置の製造方法
EP1049144A4 (en) * 1997-12-17 2006-12-06 Matsushita Electronics Corp THIN SEMICONDUCTOR LAYER, METHOD AND DEVICE THEREOF, SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING SAME
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP2002198322A (ja) * 2000-12-27 2002-07-12 Ushio Inc 熱処理方法及びその装置
JP2003197631A (ja) * 2001-12-25 2003-07-11 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
US20030124821A1 (en) * 2001-12-28 2003-07-03 Robertson Lance Stanford Versatile system for forming shallow semiconductor device features
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024681B (zh) * 2009-09-11 2012-03-07 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN102163551A (zh) * 2010-02-12 2011-08-24 富士电机控股株式会社 反向阻断型绝缘栅双极晶体管制造方法
US8809130B2 (en) 2010-02-12 2014-08-19 Fuji Electric Co., Ltd. Reverse block-type insulated gate bipolar transistor manufacturing method
CN102163551B (zh) * 2010-02-12 2016-01-13 富士电机株式会杜 反向阻断型绝缘栅双极晶体管制造方法
CN105140153A (zh) * 2014-05-29 2015-12-09 Ap系统股份有限公司 加热器区块及利用所述加热器区块的基板热处理装置
CN109417096A (zh) * 2016-07-19 2019-03-01 国立研究开发法人产业技术综合研究所 半导体装置及其制造方法
CN109417096B (zh) * 2016-07-19 2022-02-18 国立研究开发法人产业技术综合研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2005072045A (ja) 2005-03-17
DE102004041346A1 (de) 2005-04-07
CN100373533C (zh) 2008-03-05
KR100616379B1 (ko) 2006-08-28
US7045458B2 (en) 2006-05-16
US20050062107A1 (en) 2005-03-24
TWI251880B (en) 2006-03-21
TW200518230A (en) 2005-06-01
DE102004041346B4 (de) 2014-05-22
KR20050022353A (ko) 2005-03-07

Similar Documents

Publication Publication Date Title
CN1244955C (zh) 半导体器件的制造方法和退火装置
CN1295763C (zh) 半导体装置的制造方法
CN1315179C (zh) 半导体器件的制造方法
CN1591776A (zh) 半导体器件及其制造方法
JP2004063574A5 (zh)
US20120329257A1 (en) Method for manufacturing semiconductor device
US6905983B2 (en) Apparatus and method for manufacturing semiconductor devices, and semiconductor device
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
JP4899482B2 (ja) 半導体ウエハ急速加熱装置
CN1363116A (zh) 灯泡退火装置和显示元件用基片
TWI239568B (en) Optical heating apparatus
CN1291484C (zh) 半导体装置及其制造方法
CN1294632C (zh) 半导体晶片的热处理方法
CN1694263A (zh) 半导体装置及其制造方法
CN1476061A (zh) 半导体器件的制造方法
JP4862280B2 (ja) 半導体ウエハ急速加熱装置
CN1202001A (zh) 具有金属－绝缘膜－半导体三层结构的晶体管的制造方法
CN1892996A (zh) 薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法
CN1134600A (zh) 制造薄膜晶体管的方法及设备
CN1943015A (zh) 被处理体的处理装置
JP4869130B2 (ja) 半導体装置の製造方法
JP5132695B2 (ja) 半導体装置の製造方法
JP2004039955A (ja) 熱処理装置
JP2003243320A (ja) 半導体ウエハの熱処理方法
CN1670915A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170807

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20211014

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right