JP2003197631A

JP2003197631A - 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器

Info

Publication number: JP2003197631A
Application number: JP2001392435A
Authority: JP
Inventors: Takuto Yasumatsu; 拓人安松
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-12-25
Filing date: 2001-12-25
Publication date: 2003-07-11

Abstract

(57)【要約】【課題】ＬＤＤ構造を有する薄膜半導体装置の生産効
率を向上することが可能な手段を提供する。【解決手段】本発明のＴＦＴ（薄膜半導体装置）３０
には、ソース領域１ｘ、チャネル領域１ａ、ドレイン領
域１ｙを有する半導体膜１と、半導体膜１とゲート絶縁
膜２を介して対向したゲート電極３ａとが備えられてお
り、ソース領域１ｘ及びドレイン領域１ｙには、不純物
濃度は等しいが、不純物の活性化率が相対的に高い高活
性化領域１ｄ、１ｅと相対的に低い低活性化領域１ｂ、
１ｃとが形成されている。高活性化領域１ｄ、１ｅの不
純物の活性化率は１０〜１００％、低活性化領域１ｂ、
１ｃの不純物の活性化率は１０％以下であることが好ま
しい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
(ＴＦＴ)等の薄膜半導体装置及びその製造方法、電気光
学装置、並びに電子機器に係り、特に、実効的なＬＤＤ
（Lightly DopedDrain）構造を有する薄膜半導体装置に
関するものである。

【０００２】

【従来の技術】液晶装置、エレクトロルミネッセンス
（ＥＬ）装置、プラズマディスプレイ等の表示装置とし
て、マトリクス状に配置された多数の画素を、画素毎に
駆動するために、各画素に薄膜半導体装置であるＴＦＴ
を設けたアクティブマトリクス型の表示装置が知られて
いる。かかる用途に用いられるＴＦＴとして、ＬＤＤ構
造を有する半導体膜を備えたＴＦＴが知られている。

【０００３】以下、多結晶半導体膜を例として、従来の
ＬＤＤ構造を有する半導体膜の形成方法の一例について
簡単に説明する。はじめに、基板の全面に、シリコン酸
化膜等からなる下地保護膜を形成した後、非晶質シリコ
ン膜等の非晶質半導体膜を形成する。次いで、この非晶
質半導体膜にレーザーアニールを施すなどして、多結晶
化し、多結晶半導体膜を形成した後、所定の形状にパタ
ーニングし、能動層として機能する多結晶半導体膜を形
成する。次に、この多結晶半導体膜上に、ゲート絶縁膜
及びゲート電極を順次形成する。次いで、ゲート電極を
マスクとし、多結晶半導体膜に対して、不純物イオンを
注入し、低濃度のソース領域及びドレイン領域を形成す
る。この時、多結晶半導体膜において、ゲート電極の直
下に位置し、不純物イオンが導入されなかった部分はチ
ャネル領域となる。

【０００４】次に、ゲート電極より幅広のレジストマス
クを形成した後、多結晶半導体膜に対して、高濃度の不
純物イオンを注入する。これによって、ソース領域のチ
ャネル領域に近い側に低濃度ソース領域を残したまま、
その反対側に高濃度ソース領域を形成し、同様に、ドレ
イン領域のチャネル領域に近い側に低濃度ドレイン領域
を残したまま、その反対側に高濃度ドレイン領域を形成
する。以上のようにして、ソース領域及びドレイン領域
に、高濃度領域（高濃度ソース領域、高濃度ドレイン領
域）及びＬＤＤ領域（低濃度ソース領域、低濃度ドレイ
ン領域）を形成することができる。最後に、絶縁膜（層
間絶縁膜）を形成した後、レーザーアニール、ラピッド
サーマルアニール、炉アニール等の方法により、高濃度
領域及びＬＤＤ領域を形成したソース領域、ドレイン領
域の不純物の活性化を行うことにより、ＬＤＤ構造を有
する多結晶半導体膜を形成することができる。

【０００５】

【発明が解決しようとする課題】上述したように、ＬＤ
Ｄ構造を有する半導体膜を形成するに際して、従来は、
ソース領域及びドレイン領域に、高濃度領域（高濃度ソ
ース領域及び高濃度ドレイン領域）とＬＤＤ領域（低濃
度ソース領域及び低濃度ドレイン領域）とを形成するた
めに、濃度を変えて計２回の不純物イオン注入を行う必
要があった。そのため、プロセスが複雑化し、薄膜半導
体装置の生産効率が低下するという問題があった。

【０００６】そこで、本発明はかかる課題を解決するた
めになされたものであり、ＬＤＤ構造を有する薄膜半導
体装置の生産効率を向上することが可能な手段を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】本発明者は上記課題を解
決するべく検討を行い、以下の薄膜半導体装置及びその
製造方法、電気光学装置、電子機器を発明した。

【０００８】本発明の薄膜半導体装置は、ソース領域、
チャネル領域、ドレイン領域を有する半導体膜と、該半
導体膜とゲート絶縁膜を介して対向したゲート電極とを
備えた薄膜半導体装置において、前記ソース領域及び前
記ドレイン領域には、不純物濃度が等しく、不純物の活
性化率が相対的に高い高活性化領域と相対的に低い低活
性化領域とが形成されていることを特徴とする。また、
本発明の薄膜半導体装置において、前記ソース領域及び
前記ドレイン領域において、前記チャネル領域から離れ
た側に、前記高活性化領域が存在し、前記チャネル領域
に近い側に、前記低活性化領域が存在することが好まし
い。

【０００９】従来のＬＤＤ構造を有する薄膜半導体装置
では、ソース領域及びドレイン領域に、不純物濃度の異
なる領域を設けることにより、相対的に抵抗の低い高濃
度領域と相対的に抵抗の高いＬＤＤ領域とを設ける構成
としている。これに対して、本発明の薄膜半導体装置で
は、ソース領域及びドレイン領域に、不純物濃度は等し
いが不純物の活性化率の異なる高活性化領域と低活性化
領域とを設ける構成としている。ここで、活性化率は下
記式（１）により定義されるものであり、活性化率が高
くなる程、キャリア濃度が高くなるので、抵抗が低下す
る。つまり、高活性化領域は相対的に抵抗が低く、低活
性化領域は相対的に抵抗の高い領域である。したがっ
て、低活性化領域が相対的に抵抗の高い実効的なＬＤＤ
領域として機能し、本発明の薄膜半導体装置は、実効的
なＬＤＤ構造を有するものとなる。活性化率（％）＝キャリア濃度／不純物濃度×１００・・・（１）

【００１０】このように、本発明の薄膜半導体装置で
は、ソース領域及びドレイン領域に、不純物濃度は等し
いが不純物の活性化率の異なる高活性化領域と低活性化
領域とを設けることにより、実効的なＬＤＤ領域を設け
る構成としている。したがって、本発明の薄膜半導体装
置によれば、１回の不純物注入で、実効的なＬＤＤ構造
を有する半導体膜を形成することができるので、実効的
なＬＤＤ構造を有する薄膜半導体装置の生産効率を著し
く向上することができる。

【００１１】なお、ソース領域及びドレイン領域に、高
活性化領域と低活性化領域とを有する半導体膜は、後述
するように、不純物注入後、不純物の活性化を１回若し
くは２回行うことにより、形成することができるが、不
純物の活性化を２回行う場合においても、不純物注入を
２回行う必要のある従来のＬＤＤ構造を有する薄膜半導
体装置に比較すれば、生産効率を著しく向上することが
できる。

【００１２】また、本発明の薄膜半導体装置において、
前記高活性化領域の不純物の活性化率を１０〜１００
％、前記低活性化領域の不純物の活性化率を１０％以下
とすることが好ましい。高活性化領域と低活性化領域の
活性化率をこの範囲に規定することにより、高活性化領
域と低活性化領域とが、各々、従来の高濃度領域とＬＤ
Ｄ領域とほぼ同等の抵抗を有するものとなり、従来と同
等の性能の薄膜半導体装置を提供することができる。

【００１３】以上の本発明の薄膜半導体装置は、以下の
本発明の薄膜半導体装置の製造方法によって簡易に製造
することができる。本発明の第１の薄膜半導体装置の製
造方法は、所定のパターンの半導体膜を形成する工程
と、ゲート絶縁膜を形成する工程と、金属からなるゲー
ト電極を形成する工程と、前記半導体膜の所定の領域に
選択的に不純物を注入し、前記ソース領域と前記ドレイ
ン領域とを形成する工程と、前記半導体膜に対して、前
記ゲート電極側からフラッシュランプ光を照射し、前記
ソース領域及び前記ドレイン領域に、前記高活性化領域
と前記低活性化領域とを形成する工程とを有することを
特徴とする。

【００１４】すなわち、本発明の第１の薄膜半導体装置
の製造方法では、半導体膜の所定の領域に対して不純物
注入を１回行い、ソース領域とドレイン領域とを形成し
た後、金属からなるゲート電極側からフラッシュランプ
光を１回照射し、フラッシュランプアニールを行うこと
により、ソース領域とドレイン領域の不純物の活性化を
行い、それぞれの領域において、高活性化領域と低活性
化領域とを同時に形成することを特徴としている。

【００１５】金属からなるゲート電極側からフラッシュ
ランプ光を照射すると、フラッシュランプ光は、金属か
らなるゲート電極にはほとんど吸収されず、反射され
る。また、半導体膜のうち、ゲート電極のフラッシュラ
ンプ光が入射する側と反対側に位置するチャネル領域に
は、ゲート電極の陰となるので、フラッシュランプ光は
入射しない。これに対して、半導体膜のうちソース領域
とドレイン領域は、ゲート電極の陰にならず、フラッシ
ュランプ光を吸収するので、吸収した光の熱により加熱
される。

【００１６】本発明者は、フラッシュランプアニールに
よる不純物の活性化では、０．１ｍ〜数ｍｓｅｃの光照
射時間が必要であることを見出しているが、レーザーア
ニールでは、ｎｓｅｃオーダーの短時間の光照射で不純
物の活性化を行うことができるのに比較すると、この光
照射時間は著しく長いものとなっている。但し、レーザ
ーアニールでは、レーザー光を一度に照射できる面積が
極めて小さいため、基板全体の処理を行うには、レーザ
ー光を照射する箇所をずらしながら、多数回レーザー光
を照射する必要があるが、フラッシュランプアニールで
は、基板全面に一度に光を照射することができるので、
基板全体の処理時間についてはレーザーアニールと同等
以下とすることができる。

【００１７】このように、レーザーアニールに比較する
と、著しく長い時間をかけて不純物の活性化を行うが、
フラッシュランプ光はゲート電極により反射されるの
で、ゲート電極及びその陰となる半導体膜のチャネル領
域は、フラッシュランプ光を吸収せず、加熱されない。
そのため、ソース領域及びドレイン領域において、チャ
ネル領域に近い領域に発生した熱は、温度の低いチャネ
ル領域やゲート電極に伝導する。ゲート電極は熱伝導に
優れる金属からなるので、この熱伝導は極めて効率良く
進行する。そして、このように熱伝導が起こる結果、ソ
ース領域及びドレイン領域において、チャネル領域に近
い領域の温度が降下する。こうして、ソース領域及びド
レイン領域には温度勾配が発生し、チャネル領域から離
れた側と近い側に、それぞれ温度の高い領域と低い領域
が形成されるが、温度の高い領域では、不純物が高い活
性化率で活性化されるのに対して、温度の低い領域で
は、不純物が低い活性化率で活性化されるので、チャネ
ル領域から離れた側は、高い活性化率の領域となり、チ
ャネル領域に近い側は、低い活性化率の領域となる。こ
のように、本発明の第１の薄膜半導体装置の製造方法に
よれば、ソース領域及びドレイン領域に、高活性化領域
と低活性化領域を同時に形成することができる。

【００１８】なお、レーザーアニールにより同様に不純
物の活性化を行ったとしても、光照射時間が極めて短い
ため、ソース領域及びドレイン領域から、チャネル領域
やゲート電極へ充分に熱伝導する前に、活性化が終了し
てしまうので、ソース領域及びドレイン領域に温度勾配
を発生させることができず、高活性化領域と低活性化領
域を形成することはできない。また、ラピッドサーマル
アニールや炉アニールにより不純物の活性化を行う場合
には、半導体膜全体及びゲート電極が均一に加熱される
ので、ソース領域及びドレイン領域に温度勾配を発生さ
せることができず、高活性化領域と低活性化領域を形成
することはできない。

【００１９】以上説明したように、本発明の第１の薄膜
半導体装置の製造方法によれば、１回の不純物注入と１
回の不純物活性化により、高活性化領域と低活性化領域
を有するソース領域、ドレイン領域を形成することがで
きるので、上記の本発明の薄膜半導体装置を極めて簡易
に製造することができる。なお、本発明の第１の薄膜半
導体装置の製造方法は、トップゲート構造、ボトムゲー
ト構造のいずれの薄膜半導体装置にも適用可能である。
但し、ボトムゲート構造では、基板側から半導体膜に対
してフラッシュランプ光を照射する必要があるので、フ
ラッシュランプ光を透過するガラス基板等の基板を用い
る必要がある。

【００２０】本発明の第２の薄膜半導体装置の製造方法
は、所定のパターンの半導体膜を形成する工程と、ゲー
ト絶縁膜を形成する工程と、ゲート電極を形成する工程
と、前記半導体膜の所定の領域に選択的に不純物を注入
し、前記ソース領域と前記ドレイン領域を形成する工程
と、少なくとも、前記半導体膜の前記高活性化領域の形
成領域を含み、前記低活性化領域の形成領域を除く領域
に対して、高エネルギーのフラッシュランプ光を照射
し、前記ソース領域及び前記ドレイン領域に、前記高活
性化領域を形成する工程と、少なくとも前記半導体膜の
前記低活性化領域の形成領域に対して、低エネルギーの
フラッシュランプ光を照射し、前記ソース領域及び前記
ドレイン領域に、前記低活性化領域を形成する工程とを
有することを特徴とする。

【００２１】すなわち、本発明の第２の薄膜半導体装置
の製造方法では、半導体膜の高活性化領域の形成領域に
対して、少なくとも高エネルギーのフラッシュランプア
ニールを行い、低活性化領域の形成領域に対して、低エ
ネルギーのフラッシュランプアニールのみを行うことに
より、ソース領域及びドレイン領域に、高活性化領域と
低活性化領域を形成する構成としている。

【００２２】本発明の第１の薄膜半導体装置の製造方法
では、金属からなるゲート電極がフラッシュランプ光を
反射することを利用して、半導体膜のソース領域及びド
レイン領域に温度勾配を発生させ、高活性化領域と低活
性化領域を同時に形成することを特徴としているのに対
し、本発明の第２の薄膜半導体装置の製造方法では、照
射エネルギー及び照射領域を変えてフラッシュランプア
ニールを２回行うことにより、ソース領域及びドレイン
領域に、高活性化領域と低活性化領域を形成することを
特徴としている。したがって、本発明の第２の薄膜半導
体装置の製造方法によれば、ゲート電極の材質にかかわ
らず、ソース領域及びドレイン領域に、高活性化領域と
低活性化領域を形成することができ、上記の本発明の薄
膜半導体装置を簡易に製造することができる。なお、本
明細書において、「高エネルギー」、「低エネルギー」
は、２回のフラッシュランプアニールにおいて、相対的
に高いエネルギー、相対的に低いエネルギーを意味して
いるものとする。

【００２３】また、本発明の第２の薄膜半導体装置の製
造方法についても、本発明の第１の薄膜半導体装置の製
造方法と同様、トップゲート構造、ボトムゲート構造の
いずれの薄膜半導体装置にも適用可能であるが、本発明
の第１の薄膜半導体装置の製造方法では、半導体膜に対
してゲート電極側からフラッシュランプ光を照射する必
要があるのに対して、本発明の第２の薄膜半導体装置の
製造方法では、半導体膜に対していずれの側からフラッ
シュランプ光を照射しても良い。但し、半導体膜に比較
してはるかに厚い基板を透過する際に、光が回折し、所
望の領域に光が照射されない恐れがあるので、トップゲ
ート構造、ボトムゲート構造のいずれの薄膜半導体装置
を製造する場合においても、半導体膜に対して基板と反
対側からフラッシュランプ光を照射することが好まし
い。

【００２４】また、本発明の第２の薄膜半導体装置の製
造方法のように、照射エネルギー及び照射領域を変えて
不純物の活性化を２回行うことにより、ソース領域及び
ドレイン領域に、高活性化領域と低活性化領域を形成す
る場合には、フラッシュランプアニールの代わりにレー
ザーアニールにより不純物の活性化を行っても良い。本
発明の第３の薄膜半導体装置の製造方法は、所定のパタ
ーンの半導体膜を形成する工程と、ゲート絶縁膜を形成
する工程と、ゲート電極を形成する工程と、前記半導体
膜の所定の領域に選択的に不純物を注入し、前記ソース
領域と前記ドレイン領域を形成する工程と、少なくと
も、前記半導体膜の前記高活性化領域の形成領域を含
み、前記低活性化領域の形成領域を除く領域に対して、
高エネルギーのレーザー光を照射し、前記ソース領域及
び前記ドレイン領域に前記高活性化領域を形成する工程
と、少なくとも前記半導体膜の前記低活性化領域の形成
領域に対して、低エネルギーのレーザー光を照射し、前
記ソース領域及び前記ドレイン領域に前記低活性化領域
を形成する工程とを有することを特徴とする。

【００２５】照射エネルギー及び照射領域を変えて不純
物の活性化を２回行う場合には、半導体膜に温度勾配を
発生させる必要がないので、フラッシュランプアニール
の代わりにレーザーアニールにより不純物の活性化を行
っても、ゲート電極の材質にかかわらず、ソース領域及
びドレイン領域に、高活性化領域と低活性化領域を形成
することができ、上記の本発明の薄膜半導体装置を簡易
に製造することができる。

【００２６】以上の本発明の第１〜第３の薄膜半導体装
置の製造方法によれば、１回の不純物注入と１回若しく
は２回の不純物活性化により、高活性化領域と実効的な
ＬＤＤ領域として機能する低活性化領域を有する半導体
膜を形成することができるので、実効的なＬＤＤ構造を
有する薄膜半導体装置の生産効率を著しく向上すること
ができる。なお、本発明の第２、第３の薄膜半導体装置
の製造方法では、不純物の活性化を２回行う必要がある
ので、本発明の第１の薄膜半導体装置の製造方法に比較
すると、生産効率は低下するが、不純物注入を２回行う
必要のある従来のＬＤＤ構造を有する薄膜半導体装置の
製造方法に比較すれば、生産効率を著しく向上すること
ができる。

【００２７】本発明の電気光学装置は、上記の本発明の
薄膜半導体装置を備えたことを特徴とする。本発明の電
気光学装置は、本発明の薄膜半導体装置を備えたもので
あるので、生産効率を向上できるものとなる。また、本
発明の電子機器は、本発明の電気光学装置を備えたこと
を特徴とする。本発明の電子機器は、本発明の電気光学
装置を備えたものであるので、生産効率を向上できるも
のとなる。

【００２８】

【発明の実施の形態】次に、本発明に係る実施形態につ
いて詳細に説明する。［第１実施形態］（電気光学装置の構造）図１〜図３に基づいて、本発明
に係る第１実施形態の電気光学装置の構造について説明
する。本実施形態では、スイッチング素子としてＴＦＴ
（薄膜半導体装置）を用いたアクティブマトリクス型の
透過型液晶装置を例として説明する。本実施形態の液晶
装置は、本発明の薄膜半導体装置であるＴＦＴを備えた
ものとなっており、特に、ＴＦＴの半導体膜の構造が特
徴的なものとなっている。また、本実施形態では、半導
体膜として多結晶半導体膜を備えたＴＦＴを例として説
明する。

【００２９】図１は本実施形態の液晶装置の画像表示領
域を構成するマトリクス状に配置された複数の画素にお
けるスイッチング素子、信号線等の等価回路図、図２は
データ線、走査線、画素電極等が形成されたＴＦＴアレ
イ基板の１ドットを拡大して示す平面図、図３は本実施
形態の液晶装置の構造を示す断面図であって、図２のＡ
−Ａ’線断面図である。なお、図３においては、図示上
側が光入射側、図示下側が視認側（観察者側）である場
合について図示している。また、各図においては、各層
や各部材を図面上で認識可能な程度の大きさとするた
め、各層や各部材毎に縮尺を異ならせてある。

【００３０】本実施形態の液晶装置において、図１に示
すように、画像表示領域を構成するマトリクス状に配置
された複数のドットには、画素電極９と当該画素電極９
を制御するためのスイッチング素子であるＴＦＴ（薄膜
半導体装置）３０がそれぞれ形成されており、画像信号
が供給されるデータ線６ａが当該ＴＦＴ３０のソースに
電気的に接続されている。データ線６ａに書き込む画像
信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給さ
れるか、あるいは相隣接する複数のデータ線６ａに対し
てグループ毎に供給される。

【００３１】また、走査線３ａがＴＦＴ３０のゲートに
電気的に接続されており、複数の走査線３ａに対して走
査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパル
ス的に線順次で印加される。また、画素電極９はＴＦＴ
３０のドレインに電気的に接続されており、スイッチン
グ素子であるＴＦＴ３０を一定期間だけオンすることに
より、データ線６ａから供給される画像信号Ｓ１、Ｓ
２、…、Ｓｎを所定のタイミングで書き込む。

【００３２】画素電極９を介して液晶に書き込まれた所
定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する
共通電極との間で一定期間保持される。液晶は、印加さ
れる電圧レベルにより分子集合の配向や秩序が変化する
ことにより、光を変調し、階調表示を可能にする。ここ
で、保持された画像信号がリークすることを防止するた
めに、画素電極９と共通電極との間に形成される液晶容
量と並列に蓄積容量６０が付加されている。

【００３３】図３に示すように、本実施形態の液晶装置
は、液晶層５０を挟持して対向配置され、ＴＦＴ３０や
画素電極９が形成されたＴＦＴアレイ基板１０と、共通
電極２１が形成された対向基板２０とを具備して概略構
成されている。

【００３４】以下、図２に基づいて、ＴＦＴアレイ基板
１０の平面構造について説明する。図２に示すように、
ＴＦＴアレイ基板１０には、矩形状の画素電極９が複
数、マトリクス状に設けられており、画素電極９の縦横
の境界に沿って、各々データ線６ａ、走査線３ａ及び容
量線３ｂが設けられている。本実施形態において、各画
素電極９及び各画素電極９を囲むように配設されたデー
タ線６ａ、走査線３ａ等が形成された領域が１ドットと
なっている。

【００３５】データ線６ａは、ＴＦＴ３０を構成する半
導体膜１のうちソース領域１ｘに、コンタクトホール１
３を介して電気的に接続されており、画素電極９は、半
導体膜１のうちドレイン領域１ｙに、コンタクトホール
１５、ソース線６ｂ、コンタクトホール１４を介して電
気的に接続されている。また、走査線３ａの一部が、半
導体膜１のうちチャネル領域１ａに対向するように拡幅
されており、走査線３ａの拡幅された部分が、ゲート電
極として機能する。また、ＴＦＴ３０を構成する半導体
膜１を、容量線３ｂと対向する部分にまで延設してお
り、この延設部分１ｆを下電極、容量線３ｂを上電極と
する蓄積容量（蓄積容量素子）６０が形成されている。

【００３６】次に、図３に基づいて、本実施形態の液晶
装置の断面構造について説明する。ＴＦＴアレイ基板１
０は、ガラスからなる基板本体１０Ａとその液晶層５０
側表面に形成された画素電極９、ＴＦＴ３０、配向膜１
２を主体として構成されており、対向基板２０はガラス
等の透光性材料からなる基板本体２０Ａとその液晶層５
０側表面に形成された共通電極２１と配向膜２２とを主
体として構成されている。

【００３７】詳細には、ＴＦＴアレイ基板１０におい
て、基板本体１０Ａの直上に、シリコン酸化膜等からな
る下地保護膜（緩衝膜）１１が形成されている。また、
基板本体１０Ａの液晶層５０側表面にはインジウム錫酸
化物（ＩＴＯ）等の透明導電性材料からなる画素電極９
が設けられ、各画素電極９に隣接する位置に、各画素電
極９をスイッチング制御する画素スイッチング用ＴＦＴ
３０が設けられている。

【００３８】下地保護膜１１上には、多結晶シリコンか
らなる多結晶半導体膜１が所定のパターンで形成されて
おり、この多結晶半導体膜１上には、シリコン酸化膜等
からなるゲート絶縁膜２が形成され、このゲート絶縁膜
２上に、走査線３ａ（ゲート電極）が形成されている。
また、多結晶半導体膜１のうち、ゲート絶縁膜２を介し
て走査線３ａと対向する領域が、走査線３ａからの電界
によりチャネルが形成されるチャネル領域１ａとなって
いる。また、多結晶半導体膜１において、チャネル領域
１ａの一方側（図示左側）には、ソース領域１ｘが形成
され、他方側（図示右側）にはドレイン領域１ｙが形成
されている。そして、走査線３ａ、ゲート絶縁膜２、後
述するデータ線６ａ、ソース線６ｂ、多結晶半導体膜１
のソース領域１ｘ、チャネル領域１ａ、ドレイン領域１
ｙにより、画素スイッチング用ＴＦＴ３０が構成されて
いる。

【００３９】本実施形態において、画素スイッチング用
ＴＦＴ３０は、実効的なＬＤＤ構造を有するものとなっ
ており、ソース領域１ｘ及びドレイン領域１ｙには、各
々、不純物濃度は等しいが、不純物の活性化率が相対的
に高い高活性化領域と、相対的に低い低活性化領域が形
成されている。以下、ソース側の高活性化領域、低活性
化領域を、符号１ｄ、１ｂで表し、ドレイン側の高活性
化領域、低活性化領域を、各々、符号１ｃ、１ｅで表
す。ここで、高活性化領域１ｄ、１ｅの不純物の活性化
率は１０〜１００％であるのに対し、低活性化領域１
ｂ、１ｃの不純物の活性化率は１０％以下となってい
る。低活性化領域１ｂ、１ｃは、高活性化領域１ｄ、１
ｅよりもキャリア濃度が低いために高抵抗になってお
り、実効的なＬＤＤ領域として機能する。

【００４０】また、走査線（ゲート電極）３ａが形成さ
れた基板本体１０Ａ上には、シリコン酸化膜等からなる
第１層間絶縁膜４が形成されており、この第１層間絶縁
膜４上に、データ線６ａ及びソース線６ｂが形成されて
いる。データ線６ａは、第１層間絶縁膜４に形成された
コンタクトホール１３を介して、多結晶半導体膜１のソ
ース側高活性化領域１ｄに電気的に接続されており、ソ
ース線６ｂは、第１層間絶縁膜４に形成されたコンタク
トホール１４を介して、多結晶半導体膜１のドレイン側
高活性化領域１ｅに電気的に接続されている。

【００４１】また、データ線６ａ、ソース線６ｂが形成
された第１層間絶縁膜４上には、シリコン窒化膜等から
なる第２層間絶縁膜５が形成されており、第２層間絶縁
膜５上に、画素電極９が形成されている。画素電極９
は、第２層間絶縁膜５に形成されたコンタクトホール１
５を介して、ソース線６ｂに電気的に接続されている。
また、多結晶半導体膜１のドレイン側高活性化領域１ｅ
からの延設部分１ｆ（下電極）に対して、ゲート絶縁膜
２と一体形成された絶縁膜（誘電体膜）を介して、走査
線３ａと同層に形成された容量線３ｂが上電極として対
向配置されており、これら延設部分１ｆと容量線３ｂに
より蓄積容量６０が形成されている。また、ＴＦＴアレ
イ基板１０の液晶層５０側最表面には、液晶層５０内の
液晶分子の配列を制御するための配向膜１２が形成され
ている。

【００４２】他方、対向基板２０においては、基板本体
２０Ａの液晶層５０側表面には、液晶装置に入射した光
が、少なくとも、多結晶半導体膜１のチャネル領域１ａ
及び実効的なＬＤＤ領域（ソース側低活性化領域１ｂ、
ドレイン側低活性化領域１ｃ）に入射することを防止す
るための遮光膜２３が形成されている。また、遮光膜２
３が形成された基板本体２０Ａ上には、そのほぼ全面に
渡って、ＩＴＯ等からなる共通電極２１が形成され、そ
の液晶層５０側には、液晶層５０内の液晶分子の配列を
制御するための配向膜２２が形成されている。

【００４３】上述したように、本実施形態に備えられた
ＴＦＴ３０は実効的なＬＤＤ構造を有するものとなって
おり、ソース領域１ｘ及びドレイン領域１ｙに、不純物
濃度は等しいが不純物の活性化率の異なる高活性化領域
１ｄ、１ｅと低活性化領域１ｂ、１ｃを設けることによ
り、実効的なＬＤＤ領域を設ける構成としているので、
ＴＦＴ３０を製造する際には、１回の不純物注入で、実
効的なＬＤＤ構造を有する多結晶半導体膜１を形成する
ことができる。したがって、本実施形態のＴＦＴ３０に
よれば、不純物注入を２回行う必要のある従来のＬＤＤ
構造を有する薄膜半導体装置に比較して、生産効率を著
しく向上することができる。

【００４４】なお、ソース領域１ｘ及びドレイン領域１
ｙに、高活性化領域１ｄ、１ｅと低活性化領域１ｂ、１
ｃを有する多結晶半導体膜１は、後述するように、不純
物注入後、不純物の活性化を１回若しくは２回行うこと
により、形成することができるが、不純物の活性化を２
回行う場合においても、不純物注入を２回行う必要のあ
る従来のＬＤＤ構造を有する薄膜半導体装置に比較すれ
ば、生産効率を著しく向上することができる。

【００４５】また、本実施形態の液晶装置は、ＴＦＴ３
０を備えたものであるので、生産効率を向上できるもの
となる。なお、本実施形態では、電気光学装置として液
晶装置を取り上げて説明したが、本発明は、ＥＬ装置、
プラズマディスプレイなど、ＴＦＴを備えたものであれ
ば、いかなる電気光学装置にも適用可能である。

【００４６】（薄膜半導体装置の製造方法）次に、図４
〜図７に基づいて、本実施形態のＴＦＴ（薄膜半導体装
置）の製造方法について説明する。なお、ｎチャネル型
のＴＦＴを製造する場合を例として説明する。図４〜図
７はいずれも、本実施形態のＴＦＴの製造方法を工程順
に示す概略断面図である。

【００４７】はじめに、図４（ａ）に示すように、基板
本体１０Ａとして、超音波洗浄等により清浄化したガラ
ス基板を用意した後、基板温度が１５０〜４５０℃とな
る条件下で、基板本体１０Ａの全面に、シリコン酸化膜
等からなる下地保護膜（緩衝膜）１１をプラズマＣＶＤ
法等により１００〜５００ｎｍの厚さに成膜する。この
工程において用いる原料ガスとしては、モノシランと一
酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシ
シラン、Ｓｉ（ＯＣ₂Ｈ₅）₄）と酸素、ジシランとアン
モニア等が好適である。

【００４８】次に、図４（ｂ）に示すように、基板温度
が１５０〜４５０℃となる条件下で、下地保護膜１１を
形成した基板本体１０Ａの全面に、非晶質シリコンから
なる非晶質半導体膜１０１をプラズマＣＶＤ法等により
３０〜１００ｎｍの厚さに成膜する。この工程において
用いる原料ガスとしては、ジシランやモノシランが好適
である。次に、図４（ｃ）に示すように、非晶質半導体
膜１０１に対してレーザー光を照射し、レーザーアニー
ルを施すなどして、非晶質半導体膜１０１を多結晶化
し、多結晶シリコンからなる多結晶半導体膜を形成した
後、多結晶半導体膜をフォトリソグラフィー法によりパ
ターニングし、島状の多結晶半導体膜１を形成する。す
なわち、多結晶半導体膜上にフォトレジストを塗布した
後、フォトレジストの露光、現像、多結晶半導体膜のエ
ッチング、フォトレジストの除去を行うことにより、多
結晶半導体膜のパターニングを行う。

【００４９】次に、図５（ａ）に示すように、３５０℃
以下の温度条件下で、多結晶半導体膜１を形成した基板
本体１０Ａ上に、シリコン酸化膜、シリコン窒化膜等か
らなるゲート絶縁膜２を５０〜１５０ｎｍの厚さに成膜
する。この工程において用いる原料ガスとしては、ＴＥ
ＯＳと酸素ガスとの混合ガス等が好適である。次に、図
５（ｂ）に示すように、ゲート絶縁膜２を形成した基板
本体１０Ａの全面に、スパッタリング法等により、アル
ミニウム、タンタル、モリブデン等、又はこれらのいず
れかを主成分とする合金等からなる金属膜を成膜した
後、フォトリソグラフィー法によりパターニングし、３
００〜８００ｎｍの厚さの走査線（ゲート電極）３ａを
形成する。すなわち、金属膜を成膜した基板本体１０Ａ
上にフォトレジストを塗布した後、フォトレジストの露
光、現像、金属膜のエッチング、フォトレジストの除去
を行うことにより、金属膜をパターニングし、走査線３
ａを形成する。

【００５０】次に、図５（ｃ）に示すように、走査線
（ゲート電極）３ａをマスクとして、高濃度の不純物イ
オン（リンイオン）３１を約０．１×１０¹⁵〜約１０×
１０¹⁵／ｃｍ²のドーズ量で打ち込み、高濃度のソース
領域１ｘ及びドレイン領域１ｙを形成する。この時、多
結晶半導体膜１において、走査線（ゲート電極）３ａの
直下に位置し、不純物イオンが導入されなかった部分は
チャネル領域１ａとなる。

【００５１】次に、図６（ａ）に示すように、走査線
（ゲート電極）３ａを形成した基板本体１０Ａ上に、Ｃ
ＶＤ法等により、シリコン酸化膜等からなる第１層間絶
縁膜４を３００〜８００ｎｍの厚さに成膜する。この工
程において用いる原料ガスとしては、ＴＥＯＳと酸素ガ
スとの混合ガス等が好適である。

【００５２】次に、図６（ｂ）に示すように、多結晶半
導体膜１のソース領域１ｘ及びドレイン領域１ｙに注入
した不純物を活性化するために、キセノンフラッシュラ
ンプ等のフラッシュランプ（図示略）を基板本体１０Ａ
と対向配置させ、減圧雰囲気下、窒素雰囲気中で、第１
層間絶縁膜４を形成した基板本体１０Ａの全面に、層間
絶縁膜４側からフラッシュランプ光Lを照射する。すな
わち、多結晶半導体膜１に対して走査線（ゲート電極）
３ａ側から、フラッシュランプ光Ｌを照射し、フラッシ
ュランプアニールにより、多結晶半導体膜１のソース領
域１ｘ及びドレイン領域１ｙに注入された不純物の活性
化を行う。なお、配置するフラッシュランプの個数や大
きさ等を適宜設計することにより、基板本体１０Ａ全面
にフラッシュランプ光Lを照射することができ、基板本
体１０Ａ全面を一括処理することができる。また、基板
本体１０Ａ全面を一括処理する代わりに、基板本体１０
Ａ表面を複数の領域に分割し、順次フラッシュランプ光
Ｌを照射しても良い。

【００５３】フラッシュランプ光Ｌは、第１層間絶縁膜
４、ゲート絶縁膜２、下地保護膜１１、基板本体１０Ａ
にはほとんど吸収されず、透過するのに対し、金属から
なる走査線（ゲート電極）３ａには反射される。また、
多結晶シリコンからなる多結晶半導体膜１には吸収され
る。したがって、多結晶半導体膜１に対して、走査線
（ゲート電極）３ａ側からフラッシュランプ光Ｌを照射
すると、走査線３ａがマスクとして機能するので、フラ
ッシュランプ光Ｌを多結晶半導体膜１のソース領域１ｘ
及びドレイン領域１ｙにのみ選択的に吸収させることが
できる。

【００５４】ここで、フラッシュランプから基板本体１
０Ａへの光照射エネルギーは例えば２５〜３０Ｊ／ｃｍ
²、１回の光照射時間は０．１ｍ〜数ｍｓｅｃとするこ
とが好ましい。なお、従来は、不純物の活性化はレーザ
ーアニール等により行われているが、レーザーアニール
に比較すると、この光照射時間は著しく長いものとなっ
ている。但し、レーザーアニールでは、レーザー光を一
度に照射できる面積が極めて小さいため、基板本体全体
の処理を行うには、レーザー光を照射する箇所をずらし
ながら、多数回レーザー光を照射する必要があるが、フ
ラッシュランプアニールでは、基板本体１０Ａ全面に一
度に光を照射することができるので、基板本体１０Ａ全
体の処理時間についてはレーザーアニールと同等以下と
することができる。

【００５５】多結晶半導体膜１のソース領域１ｘ及びド
レイン領域１ｙは、吸収したフラッシュランプ光Ｌの熱
により加熱される。これに対して、走査線（ゲート電
極）３ａ、及びその下方に位置し走査線３ａの陰となる
多結晶半導体膜１のチャネル領域１ａは、フラッシュラ
ンプ光Ｌを吸収しないので、加熱されない。その結果、
ソース領域１ｘ及びドレイン領域１ｙのうち、チャネル
領域１ａに近い領域に発生した熱は、温度の低いチャネ
ル領域１ａやその上方に存在する走査線（ゲート電極）
３ａに伝導する。ここで、走査線（ゲート電極）３ａは
熱伝導に優れる金属からなるので、この熱伝導は効率良
く進行する。そして、このように熱伝導が起こる結果、
ソース領域１ｘ及びドレイン領域１ｙのうち、チャネル
領域１ａに近い領域（例えば、チャネル領域１ａ側端部
から約１μｍ以内の領域）の温度が降下する。こうし
て、ソース領域１ｘ及びドレイン領域１ｙには温度勾配
が発生し、チャネル領域１ａから離れた側と近い側に、
それぞれ温度の高い領域と低い領域が形成されるが、温
度の高い領域では、不純物が高い活性化率で活性化され
るのに対して、温度の低い領域では、不純物が低い活性
化率で活性化されるので、ソース領域１ｘ及びドレイン
領域１ｙの、チャネル領域１ａから離れた側に高活性化
領域１ｄ、１ｅとチャネル領域１ａに近い側に低活性化
領域１ｂ、１ｃを同時に形成することができ、実効的な
ＬＤＤ領域を形成することができる。なお、高活性化領
域１ｄ、１ｅ及び低活性化領域（実効的なＬＤＤ領域）
１ｂ、１ｃの抵抗は、不純物のドーズ量、フラッシュラ
ンプ光Ｌの照射エネルギー、照射時間、照射回数等によ
り制御可能である。

【００５６】次に、図７（ａ）に示すように、所定のパ
ターンのフォトレジスト（図示略）を形成した後、該レ
ジストを介して第１層間絶縁膜４のドライエッチングを
行い、第１層間絶縁膜４においてソース側高活性化領域
１ｄ及びドレイン側高活性化領域１ｅに対応する部分に
コンタクトホール１３、１４をそれぞれ形成する。次
に、図７（ｂ）に示すように、第１層間絶縁膜４の全面
に、アルミニウム、チタン、窒化チタン、タンタル、モ
リブデン、又はこれらのいずれかを主成分とする合金か
らなる金属膜を、スパッタリング法等により成膜した
後、フォトリソグラフィー法によりパターニングし、４
００〜８００ｎｍの厚さのデータ線６ａ及びソース線６
ｂを形成する。すなわち、金属膜を成膜した基板本体１
０Ａ上にフォトレジストを塗布した後、フォトレジスト
の露光、現像、金属膜のエッチング、フォトレジストの
除去を行うことにより、金属膜をパターニングし、デー
タ線６ａ及びソース線６ｂを形成する。以上のようにし
て、ｎチャネル型のＴＦＴ３０を製造することができ
る。

【００５７】本実施形態のＴＦＴの製造方法では、走査
線（ゲート電極）３ａがフラッシュランプ光Ｌを反射す
ることを利用して、多結晶半導体膜１のソース領域１ｘ
及びドレイン領域１ｙに温度勾配を発生させ、ソース領
域１ｘ及びドレイン領域１ｙに、高活性化領域１ｄ、１
ｅと低活性化領域１ｂ、１ｃを同時に形成する構成とし
ている。したがって、本実施形態のＴＦＴの製造方法に
よれば、１回の不純物注入と１回の不純物活性化によ
り、高活性化領域１ｄ、１ｅ及び低活性化領域１ｂ、１
ｃを有するソース領域１ｘ、ドレイン領域１ｙを形成す
ることができるので、実効的なＬＤＤ構造を有するＴＦ
Ｔの生産効率を著しく向上することができる。

【００５８】なお、レーザーアニールにより同様に不純
物の活性化を行ったとしても、光照射時間が極めて短い
ため、ソース領域１ｘ及びドレイン領域１ｙから、チャ
ネル領域１ａや走査線（ゲート電極）３ａへ充分に熱伝
導する前に、活性化が終了してしまうので、ソース領域
１ｘ及びドレイン領域１ｙに温度勾配を発生させること
ができず、高活性化領域１ｄ、１ｅと低活性化領域１
ｂ、１ｃを形成することはできない。また、ラピッドサ
ーマルアニールや炉アニールにより不純物の活性化を行
う場合には、多結晶半導体膜１全体や走査線（ゲート電
極）３ａが均一に加熱されるので、ソース領域１ｘ及び
ドレイン領域１ｙに温度勾配を発生させることができ
ず、高活性化領域１ｄ、１ｅと低活性化領域１ｂ、１ｃ
を形成することはできない。

【００５９】［第２実施形態］次に、図８に基づいて、
本発明に係る第２実施形態のＴＦＴ（薄膜半導体装置）
の製造方法について説明する。第１実施形態では、トッ
プゲート構造のＴＦＴを取り上げて説明したが、本実施
形態ではボトムゲート構造のＴＦＴへの適用例について
説明する。なお、第１実施形態と同様、液晶装置に備え
られた画素スイッチング用ＴＦＴを例として説明し、第
１実施形態と同じ構成要素については同じ参照符号を付
し、説明は省略する。

【００６０】はじめに、図８（ａ）に示すように、基板
本体１０Ａ上に、走査線（ゲート電極）３ａ、ゲート絶
縁膜２、多結晶シリコンからなる所定のパターンの多結
晶半導体膜１を順次形成する。なお、走査線３ａ、ゲー
ト絶縁膜２、多結晶半導体膜１の形成順序が異なるだけ
で、これらの形成方法はトップゲート構造と同様であ
る。続いて、多結晶半導体膜１上に、多結晶半導体膜１
にチャネル領域１ａを形成するために、チャネル領域１
ａの形成領域に対応させて、シリコン酸化膜等からなる
不純物イオン注入ストッパ１０２を形成する。

【００６１】次に、図８（ｂ）に示すように、不純物イ
オン注入ストッパ１０２をマスクとして、多結晶半導体
膜１に対して、高濃度の不純物イオン（リンイオン）３
１を打ち込み、高濃度のソース領域１ｘ及びドレイン領
域１ｙを形成する。この時、多結晶半導体膜１におい
て、不純物イオン注入ストッパ１０２の直下に位置し、
不純物イオンが導入されなかった部分はチャネル領域１
ａとなる。

【００６２】次に、図８（ｃ）に示すように、第１層間
絶縁膜４を形成した後、ソース領域１ｘ及びドレイン領
域１ｙに注入した不純物を活性化するために、第１層間
絶縁膜４を形成した基板本体１０Ａの全面に、基板本体
１０Ａ側からフラッシュランプ光Lを照射する。なお、
ガラスからなる基板本体１０Ａはフラッシュランプ光Ｌ
をほとんど吸収せずに透過する。また、トップゲート構
造で説明したように、フラッシュランプ光Ｌは、金属か
らなる走査線（ゲート電極）３ａにより反射される。

【００６３】このように、ボトムゲート構造において
も、多結晶半導体膜１に対して走査線（ゲート電極）３
ａ側からフラッシュランプ光Ｌを照射することにより、
走査線３ａがマスクとして機能するので、フラッシュラ
ンプ光Ｌを、多結晶半導体膜１のソース領域１ｘ及びド
レイン領域１ｙにのみ選択的に吸収させることができ
る。そして、走査線（ゲート電極）３ａ及びその上方に
位置する多結晶半導体膜１のチャネル領域１ａを加熱せ
ず、多結晶半導体膜１のソース領域１ｘ及びドレイン領
域１ｙを選択的に加熱することができる。

【００６４】その結果、トップゲート構造と同様、ソー
ス領域１ｘ及びドレイン領域１ｙのうち、チャネル領域
１ａに近い領域に発生した熱は、チャネル領域１ａや走
査線（ゲート電極）３ａに伝導し、ソース領域１ｘ及び
ドレイン領域１ｙのうち、チャネル領域１ａに近い領域
の温度が降下し、多結晶半導体膜１に温度勾配が発生す
るので、ソース領域１ｘ及びドレイン領域１ｙに、高活
性化領域１ｄ、１ｅと実効的なＬＤＤ領域として機能す
る低活性化領域１ｂ、１ｃを同時に形成することができ
る。なお、基板本体１０Ａがわずかながらもフラッシュ
ランプ光Ｌを吸収し、加熱される場合には、基板本体１
０Ａの熱によるダメージを低減するために、基板本体１
０Ａと同様の吸収特性を持つフィルターを介して、基板
本体１０Ａにフラッシュランプ光Ｌを照射する構成とし
ても良い。

【００６５】次に、トップゲート構造と同様に、第１層
間絶縁膜４にコンタクトホール１３、１４を形成した
後、データ線６ａ、ソース線６ｂを形成することによ
り、ボトムゲート構造のＴＦＴを製造することができ
る。

【００６６】このように、本発明は、ボトムゲート構造
のＴＦＴにも適用することができ、トップゲート構造の
ＴＦＴと同様、不純物注入後、多結晶半導体膜１に対し
て、金属からなる走査線（ゲート電極）３ａ側からフラ
ッシュランプ光Ｌを照射することにより、ソース領域１
ｘ及びドレイン領域１ｙに、高活性化領域１ｄ、１ｅと
実効的なＬＤＤ領域として機能する低活性化領域１ｂ、
１ｃを同時に形成することができる。したがって、本実
施形態のＴＦＴの製造方法によっても、実効的なＬＤＤ
構造を有するＴＦＴの生産効率を著しく向上することが
できる。

【００６７】［第３実施形態］次に、図９に基づいて、
本発明に係る第３実施形態のＴＦＴ（薄膜半導体装置）
の製造方法について説明する。第１、第２実施形態で
は、金属からなるゲート電極を備えたＴＦＴへの適用例
について説明したが、本実施形態では、非金属である多
結晶シリコンからなるゲート電極を備えたＴＦＴへの適
用例について説明する。なお、第１、第２実施形態と同
様、液晶装置に備えられた画素スイッチング用ＴＦＴを
例として説明する。また、第１実施形態と同じ構成要素
については同じ参照符号を付し、説明は省略する。ま
た、トップゲート構造のＴＦＴを例として説明する。

【００６８】第１実施形態において、図５（ｃ）、図６
（ａ）に基づいて説明したように、多結晶半導体膜１へ
の不純物イオン注入を行い、第１層間絶縁膜４を形成し
た後、不純物の活性化を行う。ここで、走査線（ゲート
電極）３ａが多結晶シリコンからなる場合には、走査線
（ゲート電極）３ａがフラッシュランプ光を吸収するの
で、第１、第２実施形態で説明したように、走査線（ゲ
ート電極）３ａ側から多結晶半導体膜１に対してフラッ
シュランプ光を照射しても、多結晶半導体膜１に温度勾
配を発生させることができず、実効的なＬＤＤ領域を形
成することができない。走査線（ゲート電極）３ａが吸
収したフラッシュランプ光により加熱される共に、フラ
ッシュランプ光のうち一部は走査線（ゲート電極）３ａ
に吸収されずに透過するので、チャネル領域１ａも加熱
されるためである。

【００６９】そこで、図９（ａ）に示すように、ガラス
基板１１１上に、金属パターン１１２を形成したマスク
１１０を、第１層間絶縁膜４を形成した基板本体１０Ａ
と対向配置させ、このマスク１１０を介して第１層間絶
縁膜４を形成した基板本体１０Ａに対して、層間絶縁膜
４側から高エネルギーのフラッシュランプ光Ｌ１を照射
する。ガラス基板１１１はフラッシュランプ光Ｌ１を透
過し、金属パターン１１２はフラッシュランプ光Ｌ１を
反射するので、マスク１１０の金属パターン１１２が形
成されていない領域を透過したフラッシュランプ光Ｌ１
のみが、第１層間絶縁膜４を形成した基板本体１０Ａに
入射する。

【００７０】この時、少なくとも、多結晶半導体膜１の
高活性化領域１ｄ、１ｅの形成領域を含み、低活性化領
域１ｂ、１ｃの形成領域を除く領域に、フラッシュラン
プ光Ｌ１が照射されるように、金属パターン１１２を設
計する。すなわち、図示するように、走査線３ａのゲー
ト電極と機能する部分より幅広の金属パターン１１２を
形成すれば良い。なお、図において、低活性化領域１
ｂ、１ｃの形成領域を符号１ｂ’、１ｃ’で示してい
る。金属パターン１１２の材料としては、アルミニウ
ム、モリブデン、クロム等の遮光性及び耐熱性を有する
材料が好適である。

【００７１】このように、走査線３ａのゲート電極と機
能する部分より幅広の金属パターン１１２を具備するマ
スク１１０を用い、ソース領域１ｘ及びドレイン領域１
ｙのうち、低活性化領域の形成領域１ｂ’、１ｃ’を除
く領域に対して、高エネルギーのフラッシュランプアニ
ールを施すことにより、ソース領域１ｘ及びドレイン領
域１ｙに、高活性化領域１ｄ、１ｅを形成することがで
きる。

【００７２】次に、図９（ｂ）に示すように、マスク１
１０を取り外し、第１層間絶縁膜４を形成した基板本体
１０Ａの全面に、フラッシュランプ光Ｌ１よりも低エネ
ルギーのフラッシュランプ光Ｌ２を照射することによ
り、ソース領域１ｘ及びドレイン領域１ｙに、低活性化
領域１ｂ、１ｃを形成する。なお、高活性化領域１ｄ、
１ｅの不純物の活性化率は、低エネルギーのフラッシュ
ランプ光Ｌ２を照射してもほとんど変わらない。

【００７３】このように、走査線（ゲート電極）３ａが
多結晶シリコンからなる場合には、多結晶半導体膜１の
高活性化領域１ｄ、１ｅの形成領域に対して、少なくと
も高エネルギーのフラッシュランプアニールを行い、低
活性化領域１ｂ、１ｃの形成領域に対して、低エネルギ
ーのフラッシュランプアニールのみを行うように、照射
エネルギー及び照射領域を変えてフラッシュランプアニ
ールを２回行うことにより、ソース領域１ｘ及びドレイ
ン領域１ｙに、高活性化領域１ｄ、１ｅと低活性化領域
１ｂ、１ｃを形成することができる。

【００７４】本実施形態のＴＦＴの製造方法は、ゲート
電極の材質にかかわらず、適用可能である。なお、本実
施形態のＴＦＴの製造方法では、不純物の活性化を２回
行う必要があるので、第１、第２実施形態のＴＦＴの製
造方法に比較すると、生産効率は低下するが、不純物注
入を２回行う必要のある従来のＬＤＤ構造を有する薄膜
半導体装置の製造方法に比較すれば、生産効率を著しく
向上することができる。

【００７５】また、本実施形態のＴＦＴの製造方法は、
トップゲート構造、ボトムゲート構造のいずれのＴＦＴ
にも適用可能であるが、第１、第２実施形態のＴＦＴの
製造方法では、多結晶半導体膜１に対して走査線（ゲー
ト電極）３ａ側からフラッシュランプ光を照射する必要
があったのに対し、本実施形態の製造方法では、多結晶
半導体膜１に対していずれの側からフラッシュランプ光
Ｌ１、Ｌ２を照射しても良い。但し、多結晶半導体膜１
に比較してはるかに厚い基板本体１０Ａを透過する際
に、光が回折し、所望の領域に光が照射されない恐れが
あるので、トップゲート構造、ボトムゲート構造のいず
れのＴＦＴを製造する場合においても、多結晶半導体膜
１に対して基板本体１０Ａと反対側からフラッシュラン
プ光Ｌ１、Ｌ２を照射することが好ましい。

【００７６】また、本実施形態のＴＦＴの製造方法にお
いて、フラッシュランプアニールの代わりに、レーザー
アニールにより不純物の活性化を行っても良い。照射エ
ネルギーと照射領域を変えて不純物の活性化を２回行う
場合には、多結晶半導体膜１に温度勾配を発生させる必
要がないので、フラッシュランプアニールの代わりにレ
ーザーアニールにより不純物の活性化を行っても、走査
線（ゲート電極）３ａの材質にかかわらず、ソース領域
１ｘ及びドレイン領域１ｙに、高活性化領域１ｄ、１ｅ
と低活性化領域１ｂ、１ｃを形成することができる。

【００７７】但し、レーザー光はガラスからなる基板本
体１０Ａに吸収されるので、レーザーアニールにより不
純物の活性化を行う場合には、多結晶半導体膜１に対し
て基板本体１０Ａと反対側からフラッシュランプ光Ｌ
１、Ｌ２を照射する必要がある。また、レーザー光はガ
ラス基板に吸収されてしまうので、マスク１１０の基板
として、レーザー光を透過する石英基板等を用いる必要
がある。また、高エネルギーのレーザー光を照射する際
には、レーザー光により金属パターン１１２がアブレー
ションしない位置に、マスク１１０を配置することが好
ましい。

【００７８】なお、第１〜第３実施形態においては、多
結晶シリコンからなる多結晶半導体膜を備えたＴＦＴに
ついてのみ説明したが、本発明はシリコン以外の多結晶
半導体膜を備えたＴＦＴにも適用可能である。また、多
結晶半導体膜に限らず、非晶質半導体膜を備えたＴＦＴ
にも適用可能である。また、ｎチャネル型のＴＦＴにつ
いてのみ説明したが、本発明はｐチャネル型のＴＦＴに
も適用可能である。

【００７９】［電子機器］次に、本発明の上記第１実施
形態の透過型液晶装置（電気光学装置）を備えた電子機
器の具体例について説明する。図１０（ａ）は、携帯電
話の一例を示した斜視図である。図１０（ａ）におい
て、５００は携帯電話本体を示し、５０１は前記の透過
型液晶装置を備えた液晶表示部を示している。図１０
（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装
置の一例を示した斜視図である。図１０（ｂ）におい
て、６００は情報処理装置、６０１はキーボードなどの
入力部、６０３は情報処理本体、６０２は前記の透過型
液晶装置を備えた液晶表示部を示している。図１０
（ｃ）は、腕時計型電子機器の一例を示した斜視図であ
る。図１０（ｃ）において、７００は時計本体を示し、
７０１は前記の透過型液晶装置を備えた液晶表示部を示
している。図１０（ａ）〜（ｃ）に示す電子機器は、上
記実施形態の透過型液晶装置を備えたものであるので、
生産効率を向上できるものとなる。

【００８０】

【発明の効果】以上詳述したように、本発明の薄膜半
導体装置及びその製造方法によれば、１回の不純物注入
で、高活性化領域と実効的なＬＤＤ領域として機能する
低活性化領域を有する半導体膜を形成することができる
ので、実効的なＬＤＤ構造を有する薄膜半導体装置の生
産効率を著しく向上することができる。また、本発明の
電気光学装置及び電子機器は、本発明の薄膜半導体装置
を備えたものであるので、生産効率を向上できるものと
なる。

【図面の簡単な説明】

【図１】図１は、本発明に係る第１実施形態の透過型
液晶装置の画像表示領域を構成するマトリクス状に配置
された複数の画素におけるスイッチング素子、信号線等
の等価回路図である。

【図２】図２は、本発明に係る第１実施形態の透過型
液晶装置のＴＦＴアレイ基板の１ドットを拡大して示す
平面図である。

【図３】図３は、本発明に係る第１実施形態の透過型
液晶装置の構造を示す断面図である。

【図４】図４（ａ）〜（ｃ）は、本発明に係る第１実
施形態の薄膜半導体装置の製造方法を示す工程図であ
る。

【図５】図５（ａ）〜（ｃ）は、本発明に係る第１実
施形態の薄膜半導体装置の製造方法を示す工程図であ
る。

【図６】図６（ａ）、（ｂ）は、本発明に係る第１実
施形態の薄膜半導体装置の製造方法を示す工程図であ
る。

【図７】図７（ａ）、（ｂ）は、本発明に係る第１実
施形態の薄膜半導体装置の製造方法を示す工程図であ
る。

【図８】図８（ａ）〜（ｃ）は、本発明に係る第２実
施形態の薄膜半導体装置の製造方法を示す工程図であ
る。

【図９】図９（ａ）、（ｂ）は、本発明に係る第３実
施形態の薄膜半導体装置の製造方法を示す工程図であ
る。

【図１０】図１０（ａ）は、上記実施形態の透過型液
晶装置を備えた携帯電話の一例を示す図、図１０（ｂ）
は、上記実施形態の透過型液晶装置を備えた携帯型情報
処理装置の一例を示す図、図１０（ｃ）は、上記実施形
態の透過型液晶装置を備えた腕時計型電子機器の一例を
示す図である。

【符号の説明】

３０ＴＦＴ（薄膜半導体装置）１０１非晶質半導体膜１多結晶半導体膜１ｘソース領域１ｙドレイン領域１ａチャネル領域１ｂソース側低活性化領域（実効的なＬＤＤ領域）１ｃドレイン側低活性化領域（実効的なＬＤＤ領
域）１ｄソース側高活性化領域１ｅドレイン側高活性化領域２ゲート絶縁膜３ａ走査線（ゲート電極）６ａデータ線６ｂソース線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/786 Ｆターム(参考） 2H092 JA28 JA33 JA34 JA41 MA28 MA30 5F110 AA16 BB01 CC02 CC08 DD02 DD13 DD25 EE03 EE04 EE06 EE44 FF02 FF03 FF29 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL04 HL06 HL23 HM15 HM20 NN03 NN04 NN12 NN23 NN24 NN35 NN72 NN73 PP03 QQ11

Claims

【特許請求の範囲】

【請求項１】ソース領域、チャネル領域、ドレイン領
域を有する半導体膜と、該半導体膜とゲート絶縁膜を介
して対向したゲート電極とを備えた薄膜半導体装置にお
いて、前記ソース領域及び前記ドレイン領域には、不純物濃度
が等しく、不純物の活性化率が相対的に高い高活性化領
域と相対的に低い低活性化領域とが形成されていること
を特徴とする薄膜半導体装置。
【請求項２】前記高活性化領域の不純物の活性化率が
１０〜１００％、前記低活性化領域の不純物の活性化率
が１０％以下であることを特徴とする請求項１に記載の
薄膜半導体装置。
【請求項３】前記ソース領域及び前記ドレイン領域に
おいて、前記チャネル領域から離れた側に、前記高活性
化領域が存在し、前記チャネル領域に近い側に、前記低
活性化領域が存在することを特徴とする請求項1又は請
求項２に記載の薄膜半導体装置。
【請求項４】請求項１から請求項３までのいずれか１
項に記載の薄膜半導体装置の製造方法であって、所定のパターンの半導体膜を形成する工程と、ゲート絶縁膜を形成する工程と、金属からなるゲート電極を形成する工程と、前記半導体膜の所定の領域に選択的に不純物を注入し、
前記ソース領域と前記ドレイン領域とを形成する工程
と、前記半導体膜に対して、前記ゲート電極側からフラッシ
ュランプ光を照射し、前記ソース領域及び前記ドレイン
領域に、前記高活性化領域と前記低活性化領域とを形成
する工程とを有することを特徴とする薄膜半導体装置の
製造方法。
【請求項５】請求項１から請求項３までのいずれか１
項に記載の薄膜半導体装置の製造方法であって、所定のパターンの半導体膜を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、前記半導体膜の所定の領域に選択的に不純物を注入し、
前記ソース領域と前記ドレイン領域を形成する工程と、少なくとも、前記半導体膜の前記高活性化領域の形成領
域を含み、前記低活性化領域の形成領域を除く領域に対
して、高エネルギーのフラッシュランプ光を照射し、前
記ソース領域及び前記ドレイン領域に、前記高活性化領
域を形成する工程と、少なくとも前記半導体膜の前記低活性化領域の形成領域
に対して、低エネルギーのフラッシュランプ光を照射
し、前記ソース領域及び前記ドレイン領域に、前記低活
性化領域を形成する工程とを有することを特徴とする薄
膜半導体装置の製造方法。
【請求項６】請求項１から請求項３までのいずれか１
項に記載の薄膜半導体装置の製造方法であって、所定のパターンの半導体膜を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、前記半導体膜の所定の領域に選択的に不純物を注入し、
前記ソース領域と前記ドレイン領域を形成する工程と、少なくとも、前記半導体膜の前記高活性化領域の形成領
域を含み、前記低活性化領域の形成領域を除く領域に対
して、高エネルギーのレーザー光を照射し、前記ソース
領域及び前記ドレイン領域に、前記高活性化領域を形成
する工程と、少なくとも前記半導体膜の前記低活性化領域の形成領域
に対して、低エネルギーのレーザー光を照射し、前記ソ
ース領域及び前記ドレイン領域に、前記低活性化領域を
形成する工程とを有することを特徴とする薄膜半導体装
置の製造方法。
【請求項７】請求項１から請求項３までのいずれか１
項に記載の薄膜半導体装置を備えたことを特徴とする電
気光学装置。
【請求項８】請求項７に記載の電気光学装置を備えた
ことを特徴とする電子機器。