CN101853883B - 薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置 - Google Patents

薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置 Download PDF

Info

Publication number
CN101853883B
CN101853883B CN201010149400.0A CN201010149400A CN101853883B CN 101853883 B CN101853883 B CN 101853883B CN 201010149400 A CN201010149400 A CN 201010149400A CN 101853883 B CN101853883 B CN 101853883B
Authority
CN
China
Prior art keywords
impurity
drain regions
source
film
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010149400.0A
Other languages
English (en)
Other versions
CN101853883A (zh
Inventor
盐田国弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Publication of CN101853883A publication Critical patent/CN101853883A/zh
Application granted granted Critical
Publication of CN101853883B publication Critical patent/CN101853883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管(TFT)，所述薄膜晶体管能够减少多晶硅TFT中的泄漏电流，而不会增加制造过程。形成将形成在用于移动电话的液晶显示面板的玻璃基板上形成的电路区和像素区中的TFT的活性层的源极/漏极区，使得其硼杂质在2.5×1018/cm3到5.5×1018/cm3的范围内，且其杂质活性在1％到7％的范围内。

Description

薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置
本申请根据并主张于2009年3月25日提出申请的日本专利申请第2009-075218号的优先权利益，该申请的公开内容在此整体并入本文供参考。
技术领域
本发明涉及一种薄膜晶体管、一种用于制造所述薄膜晶体管的方法以及一种使用所述薄膜晶体管的液晶显示面板和电子装置，更具体地，涉及适用于使用多晶硅作为其半导体层的薄膜晶体管、用于制造所述薄膜晶体管的方法以及使用所述薄膜晶体管的液晶显示面板和电子装置。
背景技术
半导体用于各种技术应用中，例如，使用半导体的薄膜晶体管(在下文中简称为“TFT”)构造液晶显示面板的像素区和驱动电路区，因此，有助于显示图像质量的改进以及液晶显示面板变薄。
例如，如图22所示的p-Si(多晶硅)TFT的此种类型的TFT在用作用于显示像素的像素区P中以及用于驱动元件的电路区C中的液晶显示面板的开关元件时，形成于诸如玻璃基板100的绝缘基板上。一般地，当首先在玻璃基板100上沉积二氧化硅膜作为底层绝缘膜(backing insulatingfilm)101后，a-Si(非晶硅)薄膜形成于二氧化硅膜上，并结晶化以形成多晶硅薄膜。然后，通过在多晶硅薄膜上进行蚀刻处理，形成在后处理阶段被活性化的TFT的活性层102。当在TFT的活性层102上形成栅极绝缘膜103后，形成由金属、多晶硅或类似材料制作的栅电极104，以获得TFT的基本结构。
接下来，通过采用栅电极104作为掩模，将杂质掺杂(或配料)进TFT的活性层102中，使得其中的杂质浓度变为1×1020/cm3。此后，在其上进行退火处理以将杂质活性化，使得掺杂杂质的活性化率通常变为百分之几十，以在活性层102的一端上形成源极区(电极)，而在活性层102的另一端上形成漏极区(电极)。然后，在栅极绝缘膜103和栅电极104(包括未显示的栅极配线)上形成间层绝缘膜105。接下来，通过形成穿过栅电极104的两侧的间层绝缘膜105和栅极绝缘膜103的接触孔107a，形成电连接到活性层102(源极和/或漏极区)的配线107(源极和/或漏极配线)。此外，在图22中，还显示了由ITO(氧化铟锡)制作的像素电极111、配向膜112、液晶层113以及也由ITO(氧化铟锡)制作的共用电极114。
在具有上述的这种单个漏极结构的多晶硅TFT中，大量的断态漏电流甚至在TFT的截止状态下也会流动，因此，如果上述的多晶硅TFT用作用于液晶显示面板或类似装置的驱动电路或像素的开关的晶体管，则需要减少断态漏电流。尤其是在其中上述的TFT用作像素晶体管的像素区P中，如果断态漏电流的量很大，则出现不能保持电荷的故障，其将造成存储电容的下降以及显示图像质量的下降。在多晶硅的情况下，由于存在许多间隙面，由于在漏极端部处P-N结中形成沟道造成出现断态漏电流，所以很容易出现沟道。
为了解决多晶硅TFT中的此问题，已经提出了用于降低断态漏电流的各种措施。例如，一种方法就公开在日本专利第3143102号(专利文献1)中，其中通过降低源极/漏极区中的杂质浓度以提高载流子通过的势垒，也就是说，放宽电场的浓度，来降低断态漏电流。在日本专利第3937956号(专利文献2)中公开的另一方法中，除了降低源极/漏极区中的杂质浓度以降低断态漏电流外，通过仅提高在直接位于形成用于源极/漏极区中的配线连接的接触孔下的区域中的杂质浓度来保证获得导通电流。在日本专利公开申请第Hei 11-345978号(专利文献3)公开的另一方法中，通过在源极/漏极区中的高杂质浓度区和低杂质浓度区之间设置中间浓度区，以形成极好的连接并产生有效的势垒，来降低断态漏电流。在日本专利公开申请第2005-223347号(专利文献4)公开的另一种方法中，除了降低源极/漏极区中的杂质浓度外，通过将氢离子注入到源极/漏极区中，使得杂质浓度在6.0×1018/cm3到1.0×1020/cm3的范围内，从而减少断态漏电流。在日本专利公开申请第2003-197631号(专利文献5)公开的另一种方法中，不仅通过降低杂质浓度，而且还通过将高能闪光或高能激光施加到源极/漏极区以形成具有10％到100％的高杂质活性化率的高活性区，来降低断态漏电流。此外，在以上专利文献5中，还说明了形成具有低于10％的低杂质活性化率的低活性区的方法，然而，低活性区只是被置于起到源极/漏极区作用的高活性区之间，结果，低活性区的形成没有起到降低断态漏电流的作用。
然而，在以上专利文献1到5中说明的TFT具有的缺点是断态漏电流在TFT的暗状态下可以减少，然而，当TFT暴露到光下时，不可能充分减少断态漏电流。此外，在TFT暴露到光下时流动的断态漏电流在此后称为“光泄漏电流”。因此，作为液晶显示面板的像素区中的开关元件的这种TFT的使用将造成显示图像质量的降低。
在专利文献2中公开的TFT还具有的缺点是，除了将杂质掺杂进源极/漏极区中的过程外，还需要穿过形成用于配线连接的接触孔将高浓度的杂质掺杂进源极/漏极区中的过程，这将造成制造成本的上升和产量的下降。同样地，在专利文献3中公开的TFT还具有的缺点是，当中间杂质浓度区形成于源极/漏极区中的高杂质浓度区和低杂质浓度区之间时，每次都需要掺杂杂质的过程，这也造成制造成本的上升和产量的下降。
在专利文献4中公开的TFT还具有的缺点是，不仅需要额外掺杂杂质的过程，而且还需要新掺杂氢离子的过程，这也造成制造成本的上升和产量的下降。
此外，在专利文献5中公开的TFT还具有的缺点是，不仅需要额外掺杂杂质的过程，而且还需要花费大量的时间施加高能量光，结果，造成制造成本的上升和产量的下降。
发明内容
从以上所述可知，本发明的目的是提供一种能够降低多晶硅TFT中的断态漏电流而不会造成处理过程增加的TFT、一种制造所述TFT的方法以及一种使用所述TFT的液晶显示面板和电子装置。
根据本发明的一个方面，设置有：包括形成于基板上的多晶硅层的薄膜晶体管；形成于半导体层上的栅电极，栅极绝缘膜被设置在半导体层和栅电极之间；以及形成于半导体层中的掺杂有杂质的源极/漏极区，栅电极被夹在源极/漏极区之间，其中源极/漏极区中的杂质浓度设定为在2.5×1018/cm3到5.5×1018/cm3的范围内，而源极/漏极区中包含的杂质的活性化率设定在1％到7％的范围内。
采用以上结构，不仅可以减少暗状态下的TFT的断态漏电流，而且可以减少光辐射情况下的TFT的断态漏电流(在光辐射的情况下的断态漏电流被称作光泄漏电流)。因此，当TFT用作液晶显示面板的像素区中的开关元件时，可以避免显示图像质量的降低。
附图说明
本发明的以上及其它目的、优点和特性从以下结合附图进行的说明变得更加清晰，其中：
图1是具有根据本发明第一示例实施例的液晶显示面板的移动电话的立体图；
图2是根据第一示例实施例的安装在液晶显示面板上的TFT的局部放大纵向剖视图；
图3是显示根据第一示例实施例的在TFT中的源极/漏极区中的杂质活性化率和光泄漏电流之间关系的图表；
图4是显示根据第一示例实施例的在TFT中的源极/漏极区中的不同杂质活性化率处的亮度和光泄漏电流之间的关系的图表；
图5是显示根据第一示例实施例的在TFT中的源极/漏极区中的杂质活性化率和接触电阻之间的关系的图表；
图6是显示根据第一示例实施例的在TFT中的源极/漏极区中的杂质活性化率、断态漏电流以及光泄漏电流之间的关系的图表；
图7是显示根据第一示例实施例的在TFT中的源极/漏极区中作为杂质的一个实例的S/D(源极/漏极)硼浓度和导通电流之间的关系的图表；
图8A、图8B、图8C、图8D和图8E是显示根据本发明第一示例实施例的制造TFT的方法的示意图；
图9F、图9G、图9H和图9I是显示根据本发明第一示例实施例的按照图8E中的方法制造TFT的方法的示意图；
图10J、图10K、图10L和图10M是显示根据本发明第一示例实施例的按照图9F、图9G、图9H和图9I中的方法制造TFT的方法的示意图；
图11N、图11O和图11P是显示根据本发明第一示例实施例的按照图10M中的方法制造TFT的方法的示意图；
图12是显示根据本发明第一示例实施例的在TFT中的源极/漏极区中的亮度和光泄漏电流之间的关系的图表；
图13是说明根据本发明第一示例实施例的TFT的效果的多栅极结构(双栅极结构)的纵向剖视图；
图14A和图14B是显示多栅极结构的效果的图表；图14A是显示多个栅电极和光泄漏电流之间的关系的图表，而图14B是显示多个栅极电压和光泄漏电流之间的关系的图表；
图15A和图15B是显示说明根据第一示例实施例的多栅极结构的效果的、多个栅电极和与不存在(图15A)或存在(图15B)重叠部分相对应的漏电流之间的关系的图表；
图16E到图16H是显示根据第四示例实施例的制造将固定在安装在例如移动电话上的液晶显示面板上的TFT的方法的处理过程图；
图17I是显示根据第四示例实施例的制造TFT的方法的按照图16中的处理过程的过程图；
图18是显示用在根据第五示例实施例的移动电话的液晶显示面板中的TFT的放大部分的纵向剖视图；
图19E到图19H是显示制造根据第五示例实施例的TFT的方法的处理过程图；
图20I和图20J是显示按照图19H中的处理过程的制造方法的处理过程图；
图21是显示说明本发明的源极/漏极区的长度和TFT的导通电流之间的关系的图表；以及
图22是在将安装在固定在移动电话中的液晶显示面板(本发明技术的现有技术)中的电路区和像素区中的TFT的放大部分的纵向剖视图。
具体实施方式
下面将参照相应的附图利用各示例实施例进一步详细地说明实现本发明的最好方式。
TFT设置为具有形成于基板上的多晶硅膜、形成于具有夹在其间的栅极绝缘膜的多晶硅膜上的栅电极、通过将杂质掺杂进具有夹在其间的栅电极的多晶硅膜中形成的源极/漏极区。在TFT的源极/漏极区中，至少从栅极配线的端部到直接在接触孔下方的区域掺杂进硼或磷，使得其杂质浓度在2.5×1018/cm3到5.5×1018/cm3的范围内，而源极/漏极区中含有的杂质的活性化率在1％到7％的范围内，优选在1％到5％。
在此，杂质的活性化率是用于产生载流子的杂质的数量与掺杂进硅膜中的杂质的总量的比率，并因此可以由薄层电阻(sheet resistance)的值计算出该活性化率。也就是说，当薄层电阻的值为ρs时，在值ρs和杂质浓度p之间具有由以下公式(1)显示的关系，公式(1)中的符号A表示杂质活性化率，并且通过改变公式(1)可以由以下公式(2)获得杂质活性化率A。此外，杂质浓度p可以通过次级离子质谱法(SIMS)量化，且实际测量值或参考值可以作为其它参数使用。
ρs＝((1/(q·p·μ)/t)×A    (1)
A＝ρs·q·p·μ·t          (2)
其中ρs表示薄层电阻的值，q表示元电荷1.602×10-19(C)，p表示杂质浓度，μ表示迁移率，t表示硅的厚度，而A表示杂质活性化率。
此外，由于杂质活性化率为载流子的数量与杂质元素的数量的比率，所以如果很难测量薄层电阻的值，则杂质活性化率可以从通过SIMS量化的杂质浓度p以及从可以通过利用扫描电容显微镜(SCM)量化的载流子浓度获得。SIMS为用于进行质谱分析的方法，质谱分析用于对在几个keV到几十个keV的加速电压时，量化通过离子束(一次离子束)的辐射从样品的表面溅射的样品的构成物质的离子(次级离子)。SCM是通过利用探测芯片测量样品表面上的电容的设备，并且在半导体领域中，通常施用的方法是通过测量由探测形成的耗尽层量化载流子浓度。通过以下公式(3)显示了耗尽层厚度dm和载流子浓度Na之间的关系，公式(3)中Na与由SIMS分析获得的杂质浓度p的比率(Na/p)为杂质活性化率A。
dm＝(4εs·k·T·(ln(Na/ni)/q2Na))1/2        (3)
其中dm表示耗尽层的饱和宽度，Na表示载流子浓度，εs表示半导体的介电常数，k表示波尔兹曼常数，T表示温度，ni表示固有载流子浓度，而q表示载流子的电荷。
以上计算杂质活性化率A的两种方法的部分区别是载流子的数量由薄层电阻的值计算得出，或直接测量载流子的数量，而相同的是计算载流子与杂质浓度的比率。
在下文中，将参照附图说明本发明的示例实施例。
第一示例实施例
图1是具有根据本发明的第一示例实施例的液晶显示面板的移动电话的立体图。图2是第一示例实施例的安装在液晶显示面板上的TFT的局部放大纵向剖视图。图3是显示第一示例实施例的TFT中的源极/漏极区中的杂质活性化率和光泄漏电流之间关系的图表。图4是显示第一示例实施例的TFT中的源极/漏极区中的不同杂质活性化率处的亮度和光泄漏电流之间的关系的图表。图5是显示第一示例实施例的TFT中的源极/漏极区中的杂质活性化率和接触电阻之间的关系的图表。图6是显示第一示例实施例的TFT中的源极/漏极区中的杂质活性化率、断态漏电流、以及光泄漏电流之间的关系的图表。图7是显示第一示例实施例的TFT中的源极/漏极区中作为杂质的一个实例的S/D硼浓度和导通电流之间的关系的图表。图8A、图8B、图8C、图8D和图8E是显示第一示例实施例的制造TFT的方法的示意图。图9F、图9G、图9H和图9I也是显示第一示例实施例的按照图8A、图8B、图8C、图8D和图8E中所示的方法制造TFT的方法的示意图。图10J、图10K、图10L和图10M是显示第一示例实施例的按照图9F、图9G、图9H和图9I中所示的方法制造TFT的方法的示意图。图11N、图11O和图11P是显示第一示例实施例的按照图10J、图10K、图10L和图10M中所示的方法制造TFT的方法的示意图。图12是显示第一示例实施例的TFT中的源极/漏极区中的亮度和光泄漏电流之间的关系的图表。图13是说明第一示例实施例的TFT的效果的多栅极结构(双栅极结构)的纵向剖视图。图14A和图14B是显示多栅极结构的效果的图表，图14A是显示第一例示实施例的多个栅电压和光泄漏电流之间的关系的图表，而图14B是显示多个栅电压和光泄漏电流之间的关系的图表。图15是显示说明第一示例实施例的多栅极结构的效果的多个栅电极和与不存在或存在重叠部分相对应的漏电流之间的关系的图表。
如图1所示，第一示例实施例的移动电话(电子装置)被构造成为使得其操作封装壳体11和其显示封装壳体12形成为具有近似相同的薄盒体形状，且在面向和分开的方向上围绕铰链13相对地枢转。也就是说，移动电话构成为蛤壳形状。操作封装壳体11具有布置在面对显示封装壳体12的侧面上的各种操作键14并构成操作部分，还具有未显示的内置扩音器，从而构造出扩音器侧外壳。另一方面，显示封装壳体12具有液晶显示面板15，所述液晶显示面板的显示屏16设置在面对操作封装壳体11的一侧，并具有在接收器侧构成外壳的未显示的内置扬声器。液晶显示面板15包括由将在后面说明并放置在像素区中的TFT、以及驱动安装在与像素开关元件相邻的电路区中的开关元件的驱动电路组成的像素开关元件。通过TFT 20激活对于每个像素形成的液晶，并通过使用透射过像素区的背光，液晶显示面板15在显示屏16上以色彩显示来自操作键14的操作输入信息以及通过天线17接收的各种信息。在此，本示例实施例的移动电话的结构示意性地显示在图1中。
如图2所示，在液晶显示面板15中，由多晶硅制作的活性层22形成于玻璃基板21上。在活性层22中形成直接在栅电极24下方的沟道区、在其一端的源极区(电极)和在其另一端的漏极区(电极)。在活性层22上形成由二氧化硅膜制成的栅极绝缘膜23，而栅极绝缘膜23上进一步形成栅电极24。因此，构成像素区P中的像素开关元件的TFT 20和电路区C中的驱动电路形成于其上。在TFT 20中，形成通过延伸像素区P侧的活性层22的漏极区(电极)构成的存储电容下部电极22UN，除了栅电极24外，形成设置在面对存储电容下部电极22UN的适当位置处的存储电容上部电极24UP，从而提供储存需要起到像素开关元件作用的电荷的结构。栅电极24以矩阵形式布置，从而允许多个栅电极24彼此平行地形成且连接到共用栅极配线。此外，将在后面说明的活性层22通过利用每个栅电极24作为掩模的自对准方法形成，这样可以消除对于掩模对准的需求。置于源极区和漏极区之间的不掺杂杂质且不用活性化的区域用作沟道区22CH。
除了源极/漏极区中的活性层22外，液晶显示面板15还包括：栅极绝缘膜23；栅电极24；底层保护膜26，所述底层保护膜由二氧化硅膜制成并形成于玻璃基板21的表面上，以防止由于杂质的渗透和侵入造成污染；第一间层绝缘膜27，所述第一间层绝缘膜27由二氧化硅膜制成，并形成为覆盖包括形成于相对侧的栅极绝缘膜23以及形成于栅电极24的上侧的栅极配线(未显示)的整个部分；S/D(源极/漏极)配线28，所述S/D(源极/漏极)配线容纳在每个打开的接触孔28a中，以便通过第一间层绝缘膜27和栅极绝缘膜23，并连接到源极/漏极区中的活性层22；第二间层绝缘膜29，所述第二间层绝缘膜29由氮化硅膜制成，并形成为覆盖S/D配线28的上侧和第一间层绝缘膜27；有机平整膜31，所述有机平整膜由丙烯酸树脂基材料制成，以使由于在第二间层绝缘膜29的上侧形成各种电极造成的凹进和凸出部分变得平坦；像素电极32，所述像素电极由容纳在打开的接触孔32a中的透明ITO膜制成，以便通过有机平整膜31和第二间层绝缘膜29，并连接到起到漏极区作用的活性层22且对于每个像素均形成图案；共用电极33，所述共用电极由以相对于像素电极32分开及面对的方式形成的透明ITO膜制成；形成于像素电极32和共用电极33中的每一个的相对侧的配向膜34；以及填充在像素电极32和共用电极33的配向膜之间的液晶35，其中所述活性层、所述栅极绝缘膜和所述栅电极构成TFT 20。
在TFT 20中，硼掺杂进起到源极区或漏极区作用的活性层22中，使得杂质浓度在2.5×1018/cm3到5.5×1018/cm3的范围内，例如为4.0×1018/cm3。此外，活性层中的杂质的活性化率通常为几十个百分比(至少10％或更多)，然而，本示例实施例的活性层22形成为使得杂质的活性化率为1％到低于3％，例如，稍微低于3％。在本示例实施例的TFT 20的活性膜22中，硼的杂质浓度控制为在4.0×1018/cm3的范围内，并因此可以减少暗状态下的断态漏电流，并且由于大量的载流子组合中心存在于活性层22的膜中，所以当TFT暴露到光下时，载流子很容易重新组合，这就可以防止在光辐射时出现断态漏电流(此后简称为光泄漏电流)。结果，当驱动液晶显示面板15时，可以防止由于出现光泄漏造成的显示图像质量的下降。
更具体地，如图3所示，杂质活性化率直接与源极/漏极区中的光泄漏电流成正比，并因此当杂质活性化率降低时，光泄漏电流也降低。能够理解的是，在具有低杂质活性化率的膜中，由于许多故障和膜中的大量复合中心造成缩短了光辐射时出现的载流子的寿命，这将减少光泄漏电流。因此，当TFT 20用作液晶显示面板15的像素开关元件时，为了防止显示图像质量下降，需要将光泄漏电流控制为不大于2×10-11(A)。图3清楚地显示杂质活性化率必须不大于7％。当在制造中变化时，优选杂质活性化率不大于5％。在一般情况下，为了降低接触电阻或薄层电阻，杂质活性化率设定为百分之几十(至少不小于10％)。因此，传统地，已经不考虑在黑暗中的断态漏电流和/或在光辐射时出现的光泄漏电流的减少，结果，仍然不能利用上述的这些效果。
当活性层22中的源极/漏极区中的杂质活性化率为1％的情况与杂质活性化率为3％的情况相比较时，由图4可以清楚看出，杂质活性化率为1％的情况比杂质活性化率为3％的情况更优选，这是由于可以减少光泄漏电流且同时可以获得高亮度。相反，如图5所示，在杂质活性化率在小于1％的范围内的情况下，源极区或漏极区与S/D配线28之间的接触电阻以指数关系升高，因此，杂质活性化率必须不低于1％。因此，活性层22中的杂质活性化率优选不低于1％且不大于7％，更优选不小于1％且不大于5％，最优选不小于5％且不大于5％。
如图6所示，当由短虚线(L2)/点划线(L1)交替显示的杂质浓度达到大约5.5×1018/cm3时，断态漏电流或光泄漏电流与源极/漏极区中的杂质浓度之间的关系极大地改变。也就是说，由填充方框符号显示的断态漏电流随着硼杂质浓度的增加而逐渐增加，然而，当杂质浓度变为不低于5.0×1018/cm3时，断态漏电流快速增加。这是因为由于杂质浓度的升高，在漏极区的端部处的P-N结中的隧穿现象变得明显。另一方面，当杂质浓度达到大约5.5×1018/cm3时，由填充圆符号显示的光泄漏电流快速变为其最小值，而在杂质浓度低于该值的区域中，随着杂质浓度变低，光泄漏电流增加，而在杂质浓度高于该值的区域中，随着杂质浓度变高，光泄漏电流也增加。这是因为，在杂质浓度不大于5.5×1018/cm3的区域中，随着杂质浓度的增加，复合中心的密度升高，这将造成光泄漏电流减少，同时，在杂质浓度不小于5.5×1018/cm3的区域中，光泄漏电流的增加大于断态漏电流的减少。此外，短虚线L2为引导值2×10-11(A)，表示断态漏电流的增加变得大于光泄漏电流的减少。
在图7中，显示了杂质浓度和活性层22中的源极/漏极中的导通电流之间的关系。如图7所示，在硼的杂质浓度低于2.5×1018/cm3的区域中，在TFT 20用作开关元件时增加的导通电流开始快速下降。因此，需要活性层22中的源极/漏极中的硼浓度不低于2.5×1018/cm3。
因此，为了减少断态漏电流和光泄漏电流，优选活性层22中的源极/漏极中的杂质浓度不低于2.5×1018/cm3且不大于5.0×1018/cm3。
因此，当TFT 20用作开关元件时，优选杂质浓度优选不低于2.5×1018/cm3且不大于5.0×1018/cm3，且杂质活性化率不低于1％且不大于5％，更优选不低于1％且小于3％。通过如上控制，TFT 20可以减少断态漏电流和光泄漏电流，保证获得导通电流，并获得与S/D配线28的欧姆接触，并可以用作电路区C中的驱动电路或用作液晶显示面板15的像素区P中的开关电路。
接下来，将在以下说明用于制造TFT 20的方法。根据本示例实施例，仅通过将活性层22中的源极/漏极区中的杂质浓度和杂质活性化率设定在所需范围内，就可以制造TFT 20，而不需要极大地改变处理过程本身，因此能够应用已建立的程序来生产TFT 20。
首先，如图8A到8E所示，通过使用SiH4和O2的LPCVD(低压力CVD)方法或通过使用SiH4和N2O的PECVD(等离子增强CVD)方法，二氧化硅膜沉积在覆盖电路区C和像素区P的玻璃基板21上，以形成底层保护膜26(第一处理过程A)。TFT 20形成于底层保护膜26上。
接下来，50nm厚度的非晶硅层22a通过CVD方法(第一处理过程B)沉积在底层保护膜26上，并在非晶硅层22a上进行激光退火，以将非晶硅层22a改变成多晶硅层22b(第一处理过程C)，然后，在多晶硅层22b上进行光刻加工和蚀刻处理，以形成TFT 20的活性层22的轮廓(第一处理过程D)。
然后，如图8E所示，在活性层22上，为了形成与用于储存需要的电荷以起到像素区P侧的开关元件的作用的漏极区相邻设置的存储电容下部电极22UN，形成具有图案的抗蚀剂41，所述图案具有用于形成存储电容下部电极22UN的开口区域，且注入硼以将硼掺杂进抗蚀剂41，使得所述抗蚀剂的杂质浓度变为大约2×1020/cm3(第一处理过程E)。
此后，如图9F所示，当去除抗蚀剂41之后，厚度为0.03μm到0.15μm(优选0.12μm)的二氧化硅膜以覆盖电路区C和像素区P两者中的整个活性层22的方式沉积，以形成栅极绝缘膜23(第一处理过程F)。然后，如图9G所示，当由诸如Wsi、Cr、Mo、W或类似材料的栅极配线材料制成的膜通过利用图案化过程沉积在栅极绝缘膜23上后，包括形成于电路区C和像素区P两者中的栅电极24的栅极配线、以及用于在像素区P中储存存储电容上部电极24UP和存储电容下部电极24UN之间的电荷的存储电容上部电极24UP形成于栅极绝缘膜23上(第一处理过程G)。在第一处理过程G中，存储电容上部电极24UP以下述方式形成，其中允许将形成于像素区P侧的活性层22中的存储电容下部电极24UN的一部分朝向上侧暴露。
接下来，如图9H所示，为了形成TFT 20的源极区和漏极区，将硼掺杂进电路区C和像素区P两者中的活性层22中，使得其杂质浓度在5.0×1018/cm3到5.5×1018/cm3的范围内，例如为4×1018/cm3(第一处理过程H)。在此第一处理过程H中，采用通过利用栅电极24和存储电容上部电极24UP作为掩模的自对准过程，这就使得省略了掩模的形成，而面对活性层22中的栅电极24的区域用作沟道区22CH。由于硼也掺杂进从存储电容上部电极24UP露出的存储电容下部电极22UN中，所以暴露区中的杂质的浓度变为通过将掺杂进存储电容下部电极22UN中的硼的量和掺杂进该TFT 20的源极区和漏极区中的硼的量相加而获得的杂质浓度。由于存在暴露区，所以在漏极区侧的活性层22中和在存储电容下部电极22UN中的硼杂质浓度被允许以倾斜或弯曲方式改变(允许逐步改变)，以保证电连接，并且防止出现液晶显示面板15的像素缺陷。
接下来，如图9I所示，为了活性化掺杂进电路区C和像素区P中的活性层22中的硼，以450°加热源极区和漏极区一个小时(第一处理过程I)。当通过第一处理过程I中的热退火处理的活性化后，薄层电阻值在源极/漏极区中变为大约1.5×105Ω/平方(单位面积)，而根据薄层电阻值获得的硼活性化率变为大约3％。由SCM量化的载流子浓度和SIMS量化的杂质浓度获得的杂质活性化率也大约为3％。此外，当将在后面说明的第一间层绝缘膜27形成后可以进行活性化处理。
然后，如图10J所示，厚度为0.3μm到0.5μm，例如0.4μm的二氧化硅膜通过CVD方法沉淀，以便以覆盖栅极绝缘膜23、栅电极24以及存储电容上部电极24UP的方式形成第一间层绝缘膜27(第一处理过程J)。接下来，如图10K所示，通过形成抗蚀剂以露出与第一间层绝缘膜27上的栅电极24两侧相对应的部分并进行蚀刻处理，形成穿过第一间层绝缘膜27和栅极绝缘膜23的接触孔28a，结果，露出设置在活性层22中的沟道区22CH的两侧的源极/漏极区(第一处理过程K)。如图10L所示，在第一间层绝缘膜27上，由低熔点金属材料制作的Al(铝)膜通过溅镀方法沉积，且接触孔填充有Al膜，然后，通过进行蚀刻和形成图案，由金属配线层制作的S/D(源极/漏极)配线28连接到活性层22中的源极区和漏极区中的每个(第一处理过程L)。接下来，如图10M所示，为了形成第二间层绝缘膜29，厚度为0.4μm的氮化硅膜以覆盖第一间层绝缘膜27和S/D配线28的方式通过CVD方法沉积(第一处理过程M)。
接下来，如图11N所示，为了使由S/D配线28和其它层造成的凸起和凹进部分变平坦，将厚度为大约1.2μm的丙烯酸树脂基材料涂敷在第二间层绝缘膜29上，以形成有机平整膜31(第一处理过程N)。然后，如图11O所示，在有机平整膜31上，通过形成与将连接到活性层22中的存储电容下部电极22UN侧的漏极区的S/D配线28相对应的蚀刻部分以及蚀刻剂，接触孔32a形成为穿过第二间层绝缘膜29和S/D配线28，并露出第二间层绝缘膜29和S/D配线28(第一处理过程O)。然后，如图11P所示，当透明ITO膜沉积在有机平整膜31上以及在接触孔32a的内表面上通过溅镀、蚀刻和形成图案后，形成像素电极32(第一处理过程P)，以完成TFT 20的成形。
根据制造第一示例实施例的TFT 20的方法，活性层22中的源极/漏极区中的硼杂质浓度设定在2.5×1018/cm3到5.5×1018/cm3的范围内，杂质活性化率设定为稍微小于3％，最佳值在1％到小于3％的范围内。因此，如图3所示，高杂质浓度造成膜中的复合中心减少，载流子的寿命增长，因此光泄漏电流增加，从而造成液晶显示面板的显示图像质量下降。然而，根据杂质浓度和活性化率，可以降低断态漏电流和光泄漏电流，这样就可以防止TFT 20的液晶显示面板15的显示图像质量下降。
另外，根据第一示例实施例的TFT 20，在第一处理过程H中，采用自对准过程，其中栅电极24本身用作掩模，因此，源极/漏极区和沟道区22CH之间的边界位置与栅电极24的端部的位置一致，因此不会产生重叠部分。因此，如图12所示，在示例实施例的TFT 20中，与具有其中包括栅电极24的栅极配线与电路区C和像素区P的每个中的活性层22中的源极/漏极区相重叠的结构的TFT相比，可以减少光泄漏电流。TFT 20具有单栅极结构，在所述单栅极结构中，一个栅电极24设置用于活性层22中的源极/漏极区。然而，应该知道，在使用具有多栅极结构的TFT的像素开关元件中，断态漏电流也减少，其中所述多栅极结构包括如图13所示的两个栅电极24相互平行地形成的双栅极结构、三个栅电极平行形成的三栅极结构、以及四个栅电极平行形成的四栅极结构。还应该发现，在多栅极结构的情况下，如图14A和图14B所示，光泄漏电流也减少。这是因为施加在活性层中的端部上的电场的强度由于形成具有多栅极结构的TFT而减少。
因此，应该理解的是，当漏极区中的杂质活性化率高时，光泄漏电流高，因此，即使可以获得不具有重叠部分的结构提供的效果，该效果也很小。因此，根据本发明的TFT 20，活性层22中的杂质活性化率保持在很低的水平，从而将使光泄漏电流减少，结果，在多栅极结构的情形下，可以获得来自不具有重叠部分的结构的显著效果。如图15A和图15B所示，其显示了根据用于源极/漏极区的栅极配线中存在或不存在重叠部分的结果的图表，即使在多栅极结构的情况下，以上效果也非常显著。也就是说，在第一示例实施例的TFT 20中，活性层22中的源极/漏极区不通过栅电极重叠，因此可以进一步改进液晶显示面板15的显示图像质量。
因此，根据本发明的第一示例实施例，通过将TFT 20的活性层22中的源极/漏极区中的硼杂质浓度设定为在2.5×1018/cm3到5.5×1018/cm3范围内的4.0×1018/cm3，并通过设定杂质活性为1％到小于3％的范围内的稍微小于3％的最佳值，且进一步通过具有其中源极/漏极区不通过栅电流24重叠的结构，断态漏电流和光泄漏电流都减少，从而能防止液晶显示面板15的显示图像质量下降。
第二示例实施例
在第二示例实施例中，用在移动电话中的第二示例实施例的液晶显示面板的结构与在第一示例实施例中采用的结构基本相同，因此特征结构通过在第一示例实施例中使用的同样图式来说明。
如同第一示例实施例中的情况一样，在第二示例实施例中说明的移动电话(作为一种电子装置的例子)安装具有由TFT 20构成的像素区P和电路区C的液晶显示面板15。覆盖起到源极区或漏极区作用的活性层22的二氧化硅膜构成的栅极绝缘膜23的厚度不是在第一示例实施例中采用的0.12μm，而是薄到0.05μm。因此，为了使活性层22中的硼的杂质浓度为第一示例实施例的情况中的4.0×1018/cm3，在第二示例实施例中的硼的掺杂量(用量)为2.0×1013/cm3，而不是在第一示例实施例中使用的5.0×1013/cm3。
根据第二示例实施例的制造TFT 20的方法，代替在第一示例实施例中采用的二氧化硅膜的厚度，厚度为0.05μm的二氧化硅膜通过CVD方法沉积，以便以通过图9F显示的同样程序(第一处理过程F)覆盖电路区C和像素区P两者中的活性层22的方式形成栅极绝缘膜23(该处理过程称为第二示例实施例中的第一处理过程F-2)。此后，如同第一示例实施例中的第一处理过程G一样，由例如WSi、Cr、Mo、W或类似材料的栅极配线材料制成的膜沉积在栅极绝缘膜23上，以形成包括电路区C和像素区P两者中的栅电极24的栅极配线以及存储电容上部电极24UP。
接下来，如同第一示例实施例中的第一处理过程H一样，2×1013/cm3掺杂量的硼掺杂进构成电路区C和像素区P两者中的源极区和漏极区的活性层22中，使得其杂质浓度变为大约4×1018/cm3(第一处理过程H-2)。此后，如同第一示例实施例中的第一处理过程H一样，为了活性化掺杂在活性层22中的硼，以450℃加热源极区和漏极区一个小时(第一处理过程I-2)，此后，同第一处理过程I中说明的一样程序也在第二示例实施例中进行。
如同第一示例实施例一样，当第一处理过程I-2中的活性化过程后，源极/漏极区中的薄层电阻值变为大约1.5×105Ω/平方(单位面积)，根据薄层电阻值获得的硼活性化率变为大约3％。由通过SCM量化的载流子浓度以及通过SIMS量化的杂质浓度得到的杂质活性化率为大约3％。此外，如同第一示例实施例一样，当将在后面说明的第一间层绝缘膜27形成后，可以进行活性化处理。
因此，根据第二示例实施例，与第一示例实施例相比，栅极绝缘膜23的厚度制作得较薄，且构成源极/漏极区的活性层22中的硼杂质浓度也制作为低到4×1018/cm3，且其活性化率为3％。结果，除了通过第一示例实施例获得的效果和作用外，在第二示例实施例中还可以获得操作电压变低和以高精度控制图像显示的效果。
第三示例实施例
在第三示例实施例中，在移动电话中采用的第三示例实施例的液晶显示面板的结构与在第一示例实施例中采用的结构几乎相同，因此特征结构通过利用在第一示例实施例中使用的同样图式来说明。
如同第一示例实施例一样，第三示例实施例中说明的移动电话安装具有由TFT 20构成的像素区P和电路区C的液晶显示面板15。在TFT 20中，硼掺杂进活性层22，起到源极/漏极区的作用，使得其杂质浓度在2.5×1018/cm3到5.5×1018/cm3的范围内，例如为4×1018/cm3。尽管第一示例实施例中的活性层22形成为使得硼杂质活性化率为稍微小于3％，但通过将其制造方法改变为将在后面说明的处理过程形成第三示例实施例中的活性层22，使得其杂质活性变为在1％到小于3％范围内的稍微大于1％的最佳值，以减少断态漏电流和光泄漏电流。
在制造TFT 20的方法中，省略了显示在图9I中的第一处理过程I。也就是说，跳过了源极区和漏极区在450℃下加热一个小时以活性化掺杂进电路区C和像素区P中的活性层22中的硼的退火过程。然后，如同第一示例实施例中的第一处理过程J的情况一样，厚度为0.3μm到0.5μm，例如0.4μm的二氧化硅膜通过CVD方法沉积，同时玻璃基板被加热到大约350℃，以形成第一间层绝缘膜27，以便覆盖栅极绝缘膜23、栅电极24以及电路区C和像素区P中的存储电容上部电极24UP(第一处理过程J-3)。此时，掺杂进玻璃基板21上的活性层22中的硼以与通过退火过程活性化的同样水平被活性化。此后，如同第一示例实施例中的第一处理过程K的情况一样，接触孔28a形成于第一间层绝缘膜27和栅极绝缘膜23中，此后，也进行在第一处理过程K中进行的相似处理过程。
在第一示例实施例中，当第一间层绝缘膜27形成后以及在第一处理过程J-3中的退火过程后获得的活性层22的薄层电阻大约为1.5×105Ω/平方(单位面积)，而硼杂质活性化率稍微小于3％，然而，在第三示例实施例中，活性层的薄层电阻为5×105Ω/平方(单位面积)，而硼杂质活性化率为大约稍微大于1％。
也就是说，通过省略第一示例实施例中采用的第一处理过程I，通过形成第一间层绝缘膜27以及同时退火活性层22，硼的杂质活性化率可以保持在较低的水平，而TFT 20的光泄漏电流也可以降低(参见图4)。此外，通过省略高温处理过程，可以使用具有低热阻的导体材料(例如铝)作为其栅极配线材料，其中在所述高温处理过程中，在第一示例实施例中采用的第一处理过程G中形成栅极配线后，将基板加热到不低于400℃。
因此，在第三示例实施例中，与第一示例实施例相比可以获得另外的效果。也就是说，省略第一示例实施例中采用的处理过程之一，这样能够使处理过程简化，且可以降低起到源极/漏极区作用的活性层2的退火温度，并且硼的杂质活性化率可以为大约1％，这样能够进一步减少光泄漏电流。此外，还可以降低需要用于包含形成于预处理阶段的栅电极24的栅极配线材料的热阻温度，这样能够选择具有低熔点的导电材料，例如铝，以改进电特性并缩短处理时间。
第四示例实施例
图16E到图16H是显示制造将固定在安装在第四示例实施例的移动电话上的液晶显示面板上的TFT的方法的处理过程的示意图，而图17I也是按照显示制造TFT的方法的图16H中的处理过程的过程示意图。
如同第一示例实施例的情况一样，第四示例实施例中说明的移动电话具有由像素区P和电路区C中的TFT 20构成的液晶显示面板15，因此，在图16E到图16H和图17I中，除了替换的图外，同样的附图标记表示与在第一示例实施例起到同样作用的部件。如同第一示例实施例一样，对于移动电话(电子装置)，在液晶显示面板15中，在TFT 20中形成像素区P和电路区C。在第四示例实施例的TFT 20中，与在第一示例实施例中采用硼不同，将磷作为杂质掺杂进起到源极/栅极区作用的活性层22中。
因此，在制造第四示例实施例的TFT 20的方法中，不采用硼，而是掺杂磷，然而，从第一示例实施例中的第一处理过程E到第一处理过程I的程序都用于在与第一示例实施例中采用的条件相同的条件下制造TFT20。
简单地说，在图16的第一处理过程E-4中，抗蚀剂形成于电路区C和像素区P两者中的活性层22上，使得存储电容下部电极22UN的区域敞开，然后将磷掺杂进其中，使得杂质浓度变为大约2×1020/cm3(第一处理过程E-4)。接下来，当去除抗蚀剂41后，形成由具有0.12μm厚度的二氧化硅膜制成的栅极绝缘膜23，以便覆盖整个活性层22(第一处理过程F)，而由例如WSi、Cr或类似材料的栅极配线材料制成的膜沉积在栅极绝缘膜23上，以形成包括栅电极24和存储电容上部电极24UP的栅极配线(第一处理过程G)。
接下来，如同第一示例实施例一样，为了制作在电路区C和像素区P两者中的活性层22，以起到用于TFT 20的源极区/漏极区的作用，将5×1013/cm3的掺杂量的磷掺杂进活性层22中，使得杂质浓度变为大约4×1018/cm3(第一处理过程H-4)。在后续的处理过程中，为了活化掺杂进电路区C和像素区P中的活性层22中的磷，将活性层在450℃下加热一个小时(第一处理过程I-4)。此后，进行与第一示例实施例相同的程序(第一处理过程J)。
因此，在第一示例实施例中，通过将硼作为杂质掺杂进电路区C和像素区P中的TFT 20的活性层22中，形成p-ch(p-沟道)。然而，在第四示例实施例中，通过将磷作为杂质掺杂，形成具有迁移率高于p-沟道TFT中的迁移率的n-ch(n-沟道)TFT，且可以实现在第一示例实施例中实现的同样效果和作用。
第五示例实施例
图18是显示安装在构成第五示例实施例的移动电话的液晶显示面板中的TFT的放大部分的纵向剖视图。图19E到图19H是显示制造TFT 20的方法的处理过程示意图。图20I和图20J是显示按照图19H中的处理过程的制造方法的过程示意图。
如同第一示例实施例一样，在第五示例实施例中说明的移动电话具有与第一示例实施例一样结构的液晶显示面板15，因此，在图18、图19E到图19H以及图20I和图20J中，除了替换的图外，同样的附图标记表示与在第一示例实施例中起到同样作用的部件。
如同第一示例实施例的情况一样，在第五示例实施例中说明的移动电话安装具有由TFT 20构成的像素区P和电路区C的液晶显示面板15。在制造第五示例实施例的TFT 20的方法中，活性层22(22C，22P)分别起到源极区或漏极区的作用，而栅电极24(24C，24P)对于每个电路区C或像素区P互不相同，也就是说，如图18所示，一个活性层22C形成于电路区C中，而另一个活性层22P形成于像素区P中，同样地，栅电极24C形成于电路区C中，而栅电极24P形成于像素区P中。
在第一示例实施例中，在像素区P中，活性层22的硼杂质浓度通常设定为在2.5×1018/cm3到5.5×1018/cm3范围内的4.0×1018/cm3，然而，在第五示例实施例中，像素区P中的活性层22P的硼杂质浓度通常设定为在2.5×1018/cm3到5.5×1018/cm3范围内的4.0×1018/cm3，而电路区C中的活性层22C的硼杂质浓度通常设定为5.0×1018/cm3到1.0×1019/cm3，其稍微高于像素区中的浓度。此外，在第一示例实施例中，像素区P中的活性层22P的硼杂质活性化率设定为稍微小于3％，然而，在第五示例实施例中，通过改变制造其的处理过程，像素区P中的活性层22P中的硼杂质活性化率设定为在1％到小于3％范围内的大约稍微大于1％，其对于减少断态漏电流和光泄漏电流为最佳值。
在制造第五示例实施例的TFT 20的方法中，也应用第一示例实施例中的从第一处理过程A到第一处理过程D的程序。也就是说，当由二氧化硅膜制成的底层保护膜26形成于玻璃基板21上后，非晶硅层22形成于底层保护膜26上以形成多晶硅膜22b。多晶硅22b形成于分别在TFT 20的像素区P和电路区C中的活性层22P和22C中的每个上。
此后，抗蚀剂51形成于像素区P中的活性层22P上，所述抗蚀剂具有允许用于形成将敞开的存储电容下部电极22UN的区域的图案，以便在像素区P侧形成存储电容下部电极22UN。在电路区C中的活性层22上形成具有用于允许源极/漏极区敞开的图案的抗蚀剂52，也就是说，允许用于形成将覆盖的沟道区22CH的区域。当抗蚀剂51和52形成后，硼掺杂进抗蚀剂51和52中，使得杂质浓度变为例如在3.0×1018/cm3到5.5×1018/cm3范围内的4.0×1018/cm3(第二处理过程E，第一处理过程E和第一处理过程H部分改变)。
接下来，当去除抗蚀剂51和52后，厚度为例如在0.03μm到0.15μm范围内的0.12μm的二氧化硅膜通过CVD方法沉积，以覆盖分别在电路区C和像素区P中的整个活性层22C和22P。
接下来，为了活化掺杂进电路区C中的活性层22C和像素区P中的活性层22P中的硼，在450℃下加热活性层22C一个小时(等效于第一处理过程I的第二处理过程G)。类似地，在此第二处理过程G中，活性化过程后的源极/漏极区中的薄层电阻为大约1.5×105Ω/平方(单位面积)，而由硼的薄层电阻计算的杂质活性为大约3％。
接下来，在栅极绝缘膜23上沉积由诸如WSi、Cr、Mo、W、Al或类似材料的栅极配线材料制成的膜，并且通过使上述膜形成图案形成包括电路区C中的栅电极24C和像素区P中的栅电极24P的栅极配线以及与存储电容下部电极24UN一起储存电荷的存储电容上部电极24UP(等效于第一处理过程G的第二处理过程H)。
在第二处理过程H中，以允许存储电容下部电极22UN的、形成于像素区P侧的活性层22中的一部分朝向上侧露出的方式形成存储电容上部电极24UP。此外，在第二处理过程H中，形成尺寸大于活性层22中的沟道区C的栅电极24P作为电路区C中的栅电极24C。
接下来，为了制造起到TFT 20的源极区和漏极区作用的电路区C中的活性层22C和像素区P中的活性层22P，尤其是使得像素区P中的活性层22P中的源极/漏极区中的硼杂质浓度变为在2.5×1018/cm3到5.5×1018/cm3的范围内，硼的掺杂量根据栅极绝缘膜23的厚度来调节。更具体地，当栅极绝缘膜23的厚度为0.03μm到0.08μm时，掺杂1×1013/cm3到5×1013/cm3掺杂量的硼，而当栅极绝缘膜23的厚度为0.08μm到0.15μm时，掺杂3×1013/cm3到8×1013/cm3掺杂量的硼。例如，当栅极绝缘膜23的厚度为0.12μm时，掺杂5×1013/cm3掺杂量的硼，使得硼杂质浓度变为大约4×1018/cm3(等效于第一处理过程H的第二处理过程I)。在此第二处理过程I中，采用自对准过程，其中栅电极24C和24P以及存储电容上部电极24UP用作掩模，因此可以省略掩模的成形。
此时，由于硼注入进从存储电容上部电极24UP露出的存储电容下部电极22UN中，所以在此暴露区中的杂质(硼)浓度为注入进存储电容下部电极22UN中与注入进示例实施例的TFT的源极区和漏极区中的硼掺杂量之和。由于暴露区的存在，允许在TFT的像素区P中的活性层22P中的漏极区中的浓度和存储电容下部电极22UN之间的硼杂质浓度以倾斜或弯曲方式改变(允许逐步改变)，以保证电连接并防止出现液晶显示面板15的像素缺陷。
此外，当硼掺杂进电路区C中的活性层22C的源极/漏极区中后，在第二处理过程E中，其中每个都相邻于沟道区CH形成，使得其杂质浓度变为大约4×1018/cm3，在第二处理过程I中，将5×1013/cm3掺杂量的硼进一步掺杂进具有用作掩模的稍大的栅电极24C的活性层22C的源极/漏极区中。因此，在活性层22的源极/漏极区中，允许硼的杂质浓度以倾斜的方式改变，以保证电连接，从而能够防止液晶显示面板的像素缺陷。通过两阶段处理过程将硼掺杂进电路区C中的活性层22C的源极/漏极区中，并且在第一阶段处理过程中，即使在第一阶段处理过程中掺杂并通过掺杂被活化的硼的区域出现偏差时，通过形成稍微大一些的栅电极，也可以形成重叠部分，这将使栅电极24有效地发挥作用。当每个都相邻于沟道区C形成的电路区C中的活性层22C的源极/漏极区预先掺杂有硼后，使得在第二处理过程E中，其杂质浓度在3.0×1018/cm3到5.5×1018/cm3的范围内，进一步在第二处理过程I中，源极/漏极区用1×1013/cm3到8×1013/cm3掺杂量的硼掺杂，因此，源极/漏极区的杂质浓度在5.0×1018/cm3到1.0×1019/cm3的范围内且其杂质活性化率为3％到5％。
此后，0.3μm到0.5μm厚度，例如0.4μm厚度的二氧化硅膜沉积其上，以便以覆盖栅极绝缘膜23、栅电极24C和24P以及电路区C和像素区P中的存储电容上部电极25UP的方式形成第一间层绝缘膜27(等效于第一处理过程J的第二处理过程J)。此时，如同在第三示例实施例中一样，不需要如同在第二处理过程I中增加的硼杂质的活性化程序一样的退火过程；也就是说，通过将二氧化硅膜用CVD方法沉积用作第一间层绝缘膜27，同时在300℃到400℃的温度范围下，例如大约350℃下在基板上进行加热，可以实现硼的活性化。在第一示例实施例中，当通过活性层22中的第一处理过程I中的热退火处理而活性化后，薄层电阻值大约为1.5×105Ω/平方(单位面积)，而根据薄层电阻值计算的硼活性化率变为稍微小于3％。
然而，在第五示例实施例的第二处理过程中，在像素区P中的活性层22P中的薄层电阻值为大约5×105Ω/平方(单位面积)，而硼活性化率变为稍微大于3％。此后，进行如同在第一示例实施例中同样的程序(第一处理过程K)。
也就是说，如同第三示例实施例中一样，通过省略第一示例实施例中采用的第一处理过程I，并通过同时进行第二处理过程J中的第一间层绝缘膜27的形成和退火过程，像素区P中的活性层22P中的硼杂质活性化率可以保持在低水平，这样能够使TFT 20中的光泄漏电流降低(参见图4)。此外，在第二处理过程H中，通过省略将基板加热到400℃或更高的高温过程，可以选择性地使用例如铝或类似材料的低耐热导电材料作为栅极配线材料。
通过使像素区P中的活性层22P的源极/漏极区中的杂质浓度的范围在5.0×1018/cm3到5.5×1018/cm3内，以及通过设定为1％到5％的杂质活性目标值，可以实现断态漏电流和光泄漏电流的降低。另一方面，通过使电路区C中的活性层22C的源极/漏极区中的杂质浓度在高达5.0×1018/cm3到1.0×1019/cm3的范围内，并通过使杂质活性化率为3％到5％，可以在一定程度上实现断态漏电流和光泄漏电流的减少，同时，像素区P和电路区C中需要以及当用作开关元件时也需要较高的导通电流可以设定为略高(参见图7)。
因此，根据第五示例实施例，也可以获得同第一示例实施例中实现的同样效果，另外，由于在第一示例实施例中采用的处理过程外的一个处理过程在第五示例实施例中省略了，所以提供了简化处理过程的优点。因此，允许降低起到像素区P中源极/漏极区作用的活性层22P的退火温度，从而使得硼杂质活性化率为大约1％，并且实现光泄漏电流的减少。此外，还可以降低包括形成于预处理阶段的栅电极24的栅极配线材料所需的耐热温度，这样也能够选择采用例如铝的低耐热导电材料，并改进TFT 20的电特性并缩短处理时间。此外，电路区C中起到源极/漏极区作用的活性层22C的硼杂质浓度可以设定为稍微高于像素区P中的杂质浓度，且导通电流值可以设定为略高，像素区P和电路区C中的活性层22C和22P的杂质浓度和/或杂质活性不一致，而是根据需要的特性进行各种处理，这样就使得适合的特性分配到活性层22C和22P的每个区域上。
虽然本发明已经参照示例实施例进行了具体显示和说明，但本发明不局限于这些示例实施例。例如，如上所述，本发明不仅可以应用到单栅极结构，而且还可以应用到多栅极结构。
此外，在TFT 20的特性中，如图21所示，较少依赖活性层22的源极/漏极区的长度上的导通电流，即使在源极区长度和漏极区长度的总长度从10μm变化到20μm时，导通电流也只改变30％。因此，在TFT 20的制造方法中，即使具有低加工精度的制造方法也可以应用到活性层22的源极/漏极区的形成处理过程。当源极/漏极区的总长为大约20μm时，导通电流的改变率为大约30％，因此，加工精度可以根据允许的导通电流的改变率来设定。
本发明不仅可以应用到移动电话，而且还可以应用到安装在诸如PDA(个人数字助理器)、个人电视、游戏机、数码照相机、数码摄像机、笔记本个人电脑等的便携式电子终端上的显示装置。此外，本发明不仅可以广泛应用到便携型装置，而且可以应用到各种固定型装置，例如自动提款机、自动售货机、监视器以及电视接收器，并可以应用到安装在透射型LCD、反射型LCD、有机EL显示器以及电子纸上的显示装置。

Claims (20)

1.一种薄膜晶体管，包括：
形成于基板上的半导体层，所述半导体层包括多晶半导体；
形成于所述半导体层上的栅电极，栅极绝缘膜被设置在所述半导体层和所述栅电极之间；以及
形成于所述半导体层中的掺杂有杂质的源极/漏极区，所述栅电极被夹在所述源极/漏极区之间，
其中，所述源极/漏极区中的杂质浓度设定为在2.5×1018/cm3到5.5×1018/cm3的范围内，而所述源极/漏极区中含有的杂质的活性化率设定在1％到7％的范围内。
2.根据权利要求1所述的薄膜晶体管，其中，所述多晶半导体层为多晶硅膜。
3.根据权利要求1所述的薄膜晶体管，其中，所述源极/漏极区中的所述杂质的所述活性化率设定在1％到5％的范围内。
4.根据权利要求1所述的薄膜晶体管，其中，至少在从栅极配线的端部到直接在接触孔下方的区域的区域中的所述杂质浓度和杂质活性化率形成为在所述杂质浓度和杂质活性化率的范围内。
5.根据权利要求1所述的薄膜晶体管，其中，硼或磷用作掺杂进所述源极/漏极区中的所述杂质。
6.根据权利要求1所述的薄膜晶体管，其中，平行地布置多个栅电极，且所有的所述多个栅电极连接到共用栅极配线。
7.一种液晶显示面板，包括具有通过组合权利要求1到6的任何一项或两项以及多项的结构的薄膜晶体管。
8.一种电子装置，包括：
薄膜晶体管，
其中，所述薄膜晶体管包括：
形成于基板上的多晶半导体层；
形成于所述多晶半导体层上的栅电极，栅极绝缘膜被设置在所述多晶半导体层和所述栅电极之间；以及
形成于所述多晶半导体层中的掺杂有杂质的源极/漏极区，所述栅电极被夹在所述源极/漏极区之间；
其中，所述源极/漏极区中的杂质浓度设定为在2.5×1018/cm3到5.5×1018/cm3的范围内，而所述源极/漏极区中含有的杂质的活性化率设定在1％到7％的范围内。
9.一种用于制造薄膜晶体管的方法，包括以下步骤：
通过多晶化基板上的非晶硅膜形成多晶硅膜，然后蚀刻所述多晶硅膜以形成所述薄膜晶体管的活性层；
将杂质掺杂进所述活性层的源极/漏极区中，使得所述源极/漏极区中的杂质浓度设定为在2.5×1018/cm3到5.5×1018/cm3的范围内；以及
退火所述源极/漏极区，使得杂质的活性化率设定在1％到7％的范围内。
10.根据权利要求9所述的用于制造薄膜晶体管的方法，进一步包括以下处理过程：
在所述基板的上表面上形成底层保护膜；
在所述底层保护膜的上表面上形成所述非晶硅膜；
通过多晶化所述非晶硅膜形成多晶硅膜；
蚀刻所述多晶硅膜以形成所述薄膜晶体管的活性层；
在所述活性层上形成栅极绝缘膜；
在所述栅极绝缘膜上形成包括栅电极的栅极配线；
通过使用所述栅电极作为掩模，当掺杂在所述浓度的范围内的所述杂质时形成所述源极/漏极区；
在所述栅极绝缘膜和所述栅极配线上形成间层绝缘膜；
退火所述源极/漏极区，使得所述源极/漏极区中的所述杂质的所述活性化率在所述范围内；
在所述源极/漏极区上的所述栅极绝缘膜中以及在所述栅极绝缘膜上的所述间层绝缘膜中形成接触孔；以及
通过所述接触孔形成连接到所述源极/漏极区的源极/漏极区配线。
11.根据权利要求9所述的用于制造薄膜晶体管的方法，其中，所述源极/漏极区中的所述杂质的所述活性化率设定在1％到5％的范围内。
12.根据权利要求9所述的用于制造薄膜晶体管的方法，其中，当所述薄膜晶体管用作液晶显示面板的开关元件时，在所述杂质掺杂进驱动电路区中的所述源极/漏极区中且在所述驱动电路区中的所述源极/漏极区上进行退火后，将所述杂质掺杂进像素区中的所述源极/漏极区中，且在所述像素区中的所述源极/漏极区上进行退火，并且在所述驱动电路区和所述像素区中的每个中都获得所述杂质浓度和所述杂质活性化率。
13.根据权利要求12所述的用于制造薄膜晶体管的方法，其中，在所述驱动电路区中和所述像素区中的所述源极/漏极区中再次进行杂质掺杂过程和退火过程。
14.根据权利要求12所述的用于制造薄膜晶体管的方法，其中，在所述像素区中的所述源极/漏极区中，所述杂质浓度设定在2.5×1018/cm3到5.5×1018/cm3的范围内，而所述杂质活性化率设定在1％到3％的范围内，而在所述驱动电路区中的所述源极/漏极区中，所述杂质浓度设定在5.0×1018/cm3到1.0×1019/cm3的范围内，而所述杂质活性化率设定在3％到5％的范围内。
15.根据权利要求12所述的用于制造薄膜晶体管的方法，其中，在所述驱动电路区中的所述源极/漏极区中，在形成电容电极以用作所述像素区中的开关元件的处理过程中，掺杂所述杂质并进行退火过程。
16.根据权利要求9所述的用于制造薄膜晶体管的方法，其中，还包括：
在所述基板的上表面上形成底层保护膜；
在所述底层保护膜的上表面上形成所述非晶硅膜；
通过多晶化所述非晶硅膜形成多晶硅膜；
蚀刻所述多晶硅膜以形成所述薄膜晶体管的活性层；
在所述活性层上形成栅极绝缘膜；
在所述栅极绝缘膜上形成包括栅电极的栅极配线；
通过使用所述栅电极作为掩模，当掺杂在所述浓度的范围内的所述杂质时形成所述源极/漏极区；
在所述栅极绝缘膜和所述栅极配线上形成间层绝缘膜；
在形成所述间层绝缘膜的同时，通过加热过程进行部分或全部退火。
17.根据权利要求9所述的用于制造薄膜晶体管的方法，其中，在所述源极/漏极区中，硼或磷用作所述杂质。
18.根据权利要求9所述的用于制造薄膜晶体管的方法，其中，在所述源极/漏极区中，通过使用栅电极作为掩模掺杂所述杂质。
19.根据权利要求9所述的用于制造薄膜晶体管的方法，其中，能够通过使用扫描电容显微镜量化含有的载流子的浓度和薄层电阻，并将量化值代进以下公式计算所述杂质活性化率：
A＝ρs·q·p·μ·t
其中ρs表示薄层电阻的值，q表示元电荷1.602×10-19（C），p表示杂质浓度，μ表示迁移率，t表示硅的厚度，而A表示杂质活性化率。
20.根据权利要求9所述的用于制造薄膜晶体管的方法，其中，玻璃基板用作所述基板。
CN201010149400.0A 2009-03-25 2010-03-25 薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置 Active CN101853883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-075281 2009-03-25
JP2009075281A JP5458371B2 (ja) 2009-03-25 2009-03-25 薄膜トランジスタ、その製造方法、液晶表示パネル及び電子機器

Publications (2)

Publication Number Publication Date
CN101853883A CN101853883A (zh) 2010-10-06
CN101853883B true CN101853883B (zh) 2014-09-24

Family

ID=42782994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010149400.0A Active CN101853883B (zh) 2009-03-25 2010-03-25 薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置

Country Status (3)

Country Link
US (1) US9853161B2 (zh)
JP (1) JP5458371B2 (zh)
CN (1) CN101853883B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101876819B1 (ko) * 2011-02-01 2018-08-10 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
KR101520423B1 (ko) 2011-04-21 2015-05-14 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
JP6041984B2 (ja) * 2013-04-25 2016-12-14 シャープ株式会社 半導体装置および半導体装置の製造方法
CN103928470B (zh) 2013-06-24 2017-06-13 上海天马微电子有限公司 一种氧化物半导体tft阵列基板及其制造方法
CN104103584A (zh) * 2014-06-25 2014-10-15 京东方科技集团股份有限公司 阵列基板制作方法
KR20230043232A (ko) * 2016-11-23 2023-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
CN108766870B (zh) * 2018-05-31 2020-06-30 武汉华星光电技术有限公司 Ltps tft基板的制作方法及ltps tft基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288413B1 (en) * 1998-04-03 2001-09-11 Kabushiki Kaisha Toshiba Thin film transistor and method for producing same
JP2003197631A (ja) * 2001-12-25 2003-07-11 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
CN101416290A (zh) * 2006-03-29 2009-04-22 日本电气株式会社 场效应晶体管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143102B2 (ja) 1988-09-09 2001-03-07 ソニー株式会社 Ｍｉｓ型トランジスタ
JP4265552B2 (ja) 1993-02-10 2009-05-20 セイコーエプソン株式会社 薄膜トランジスタ及びその製造方法
US5973369A (en) * 1997-03-11 1999-10-26 Nec Corporation SRAM having P-channel TFT as load element with less series-connected high resistance
JPH11345978A (ja) 1998-04-03 1999-12-14 Toshiba Corp 薄膜トランジスタおよびその製造方法、液晶表示装置
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
US7118943B2 (en) * 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
JP3937956B2 (ja) 2002-07-22 2007-06-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP2004063845A (ja) * 2002-07-30 2004-02-26 Toshiba Corp 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288413B1 (en) * 1998-04-03 2001-09-11 Kabushiki Kaisha Toshiba Thin film transistor and method for producing same
JP2003197631A (ja) * 2001-12-25 2003-07-11 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
CN101416290A (zh) * 2006-03-29 2009-04-22 日本电气株式会社 场效应晶体管

Also Published As

Publication number Publication date
US9853161B2 (en) 2017-12-26
JP2010232231A (ja) 2010-10-14
JP5458371B2 (ja) 2014-04-02
CN101853883A (zh) 2010-10-06
US20100244037A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
CN101853883B (zh) 薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置
CN105633101A (zh) Tft阵列基板及其制造方法、显示装置
US9640559B2 (en) Low temperature poly-silicon array substrate and forming method thereof
US9904135B1 (en) Array substrate and liquid crystal display device
CN100538483C (zh) 液晶显示装置及其制造方法
CN101127358B (zh) 薄膜晶体管基板及其制造方法和具有其的显示设备
CN105470197A (zh) 低温多晶硅阵列基板的制作方法
JPH1041519A (ja) 液晶表示装置の製造方法及びその製造方法による液晶表示装置
CN101577285A (zh) 影像显示系统及其制造方法
CN105185816A (zh) 阵列基板及其制造方法、显示装置
CN103325841A (zh) 薄膜晶体管及其制作方法和显示器件
CN105489552A (zh) Ltps阵列基板的制作方法
CN204966501U (zh) 阵列基板及显示装置
CN104134674A (zh) 一种多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
US20110198607A1 (en) Thin-film transistor, method of manufacturing the same, display device, and electronic apparatus
CN101159273A (zh) 显示装置及其制造方法
CN101981676B (zh) 半导体器件、半导体器件制造方法、液晶显示装置和电子设备
CN111129033B (zh) 阵列基板及其制备方法
CN105572981B (zh) 阵列基板、显示面板以及液晶显示装置
US20070051954A1 (en) TFT array substrate of TFT LCD having large storage capcitor and method for manufacturing same
CN113629071B (zh) 阵列基板及显示面板
CN100369266C (zh) 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
CN102446975A (zh) 薄膜晶体管和具有该薄膜晶体管的平板显示装置
CN101399273A (zh) 图像显示系统及其制作方法
CN219085985U (zh) 薄膜晶体管、显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant