CN204966501U - 阵列基板及显示装置 - Google Patents

Abstract

本实用新型提供了一种阵列基板及显示装置，其中的阵列基板包括单晶硅基板、阵列电路层和阳极导电层；单晶硅基板上设有中央显示区域、第一周边区域和第二周边区域；中央显示区域包括多个像素区域；阵列电路层形成在单晶硅基板上，包括有源区形成在单晶硅基板内的若干个晶体管；阵列电路层在第一周边区域内形成扫描驱动电路、在第二周边区域内形成数据驱动电路、在每一像素区域内形成像素电路；阳极导电层在每一像素区域内的阵列电路层上形成，用于分别在每一像素区域内输出有机发光层的驱动电流，并用于反射来自有机发光层的光线。本实用新型可以实现扫描驱动电路与数据驱动电路在基板上的整合制作，并有利于显示性能的提升。

Description

阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，具体涉及一种阵列基板及显示装置。

背景技术

阵列基板行驱动(GatedriverOnArray，GOA)技术作为一种新型显示技术，通过将扫描驱动电路集成在阵列基板上，以去掉扫描驱动集成电路的部分，从而节省材料并减少工艺步骤，达到降低产品成本的目的。然而除了扫描驱动电路之外，现有技术很少有将其他电路也集成制作在阵列基板上。其原因主要在于，例如数据驱动电路的电路模组相较于扫描驱动电路的结构而言更加复杂，若要将其制作于玻璃基板上则需要占用相当大的面积，因而势必会压缩显示区的面积。另外，例如数据驱动电路的电路模组必须能够正确且快速的处理大量显示数据，因此对组成器件的特性(尤其是反应速度)有着严格的要求。基于上述原因，以现有工艺制作形成的阵列基板无法满足其他电路模组整合至阵列基板的性能需求，因而无法实现扫描驱动电路与数据驱动电路在同一基板上的整合。

实用新型内容

针对现有技术中的缺陷，本实用新型提供一种阵列基板及显示装置，实现了扫描驱动电路与数据驱动电路在基板上的整合制作。

第一方面，本实用新型提供了一种阵列基板，包括单晶硅基板、阵列电路层和阳极导电层；其中，

所述单晶硅基板上设有中央显示区域、第一周边区域和第二周边区域；所述中央显示区域包括多个像素区域；

所述阵列电路层形成在所述单晶硅基板上，包括有源区形成在所述单晶硅基板内的若干个晶体管；所述阵列电路层在所述第一周边区域内形成扫描驱动电路、在所述第二周边区域内形成数据驱动电路、在每一所述像素区域内形成像素电路；

所述阳极导电层在每一所述像素区域内的所述阵列电路层上形成，用于分别在每一所述像素区域内输出有机发光层的驱动电流，并用于反射来自所述有机发光层的光线。

可选地，所述阵列电路层包括：

形成在所述单晶硅基板上的第一绝缘层；

形成在所述第一绝缘层上的第一金属层，所述第一金属层包括所述若干个晶体管的栅电极的图形；

覆盖所述第一金属层和所述第一绝缘层的第二绝缘层；

形成在所述第二绝缘层上的第二金属层，所述第二金属层包括所述若干个晶体管的源电极的图形和漏电极的图形；

位于所述第一绝缘层和所述第二绝缘层中的多个第一过孔；所述若干个晶体管的源电极的图形和漏电极的图形通过所述多个第一过孔与所述单晶硅基板内的有源区接触。

可选地，所述阵列电路层还包括覆盖所述第二金属层和所述第二绝缘层的平坦化层；

在每一所述像素区域内，所述平坦化层中形成有用于将所述第二金属层中至少一个晶体管的源电极的图形或漏电极的图形连接至所述阳极导电层的第二过孔。

可选地，所述多个像素区域由形成在所述中央显示区域内的多行扫描线与多列数据线交叉限定出来；所述扫描驱动电路与所述多行扫描线相连；所述数据驱动电路与所述多列数据线相连。

可选地，每一所述像素区域内的所述像素电路均各自连接一行扫描线和一列数据线；所述像素电路用于在所述扫描线上的信号的控制下根据来自所述数据线的数据电压生成流向阳极导电层的驱动电流。

可选地，所述第一金属层包括所述多行扫描线的图形，所述第二金属层包括所述多列数据线的图形；

或者，所述第二金属层包括所述多行扫描线的图形，所述第一金属层包括所述多列数据线的图形。

可选地，任一所述晶体管的形成区域占所述阵列基板的面积均小于第一预定值。

可选地，所述若干个晶体管均为P型晶体管。

第二方面，本实用新型还提供了一种显示装置，包括上述任意一种的阵列基板。

可选地，还包括位于该阵列基板上并且一侧与所述阳极导电层相接触的有机发光层，以及与所述有机发光层的另一侧相接触的透明的阴极导电层。

由上述技术方案可知，本实用新型采用单晶硅基板作为衬底，并将包括扫描驱动电路、数据驱动电路以及像素电路的阵列电路层中若干个晶体管的有源区形成在单晶硅基板内。由于单晶硅的载流子迁移率可以超过600cm²/V-sec，因此数据驱动电路和扫描驱动电路内部的晶体管都可以具有足够高的性能，并在保障性能的同时在现有技术的基础上缩小尺寸，使得数据驱动电路与扫描驱动电路不会占用很大的基板面积，实现扫描驱动电路与数据驱动电路在基板上的整合制作。基于此，本实用新型可以缩小显示区外的面积、增加画面显示面积，还可以保障电路性能和像素数目不变的情况下缩小装置尺寸，并有利于提高显示装置的显示分辨率。

当然，实施本实用新型的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A和图1B是本发明一个实施例中一种阵列基板的结构示意图；

图2是本发明一个实施例中增加画面显示面积的效果示意图；

图3是本发明一个实施例中减小装置尺寸的效果示意图；

图4A、图4B和图4C分别是非晶硅制程下、多晶硅制程下和本发明一个实施例中的显示分辨率的对比示意图；

图5是本发明一个实施例中一种阵列基板的剖面结构示意图；

图6是本发明一个实施例中一种阵列基板中的电路连接关系示意图；

图7是本发明一个实施例中一种显示装置的剖面结构图；

图8是本发明一个实施例中一种阵列基板的制造方法的步骤流程示意图；

图9是本发明一个实施例中第一周边区域内的有源区的示意图；

图10是本发明一个实施例中有源区制作完成后的单晶硅基板的剖面结构图；

图11至图16是上述阵列电路层在制作过程中的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1A和图1B是本发明一个实施例中一种阵列基板的结构示意图。参见图1A和图1B，该阵列基板包括单晶硅基板11、阵列电路层12和阳极导电层13。其中，单晶硅基板11上设有中央显示区域A1、第一周边区域A2和第二周边区域A3；中央显示区域A1包括多个像素区域P0。需要说明的是，中央显示区域A1内多个像素区域P0的设置可以根据具体显示应用需求进行设置，本发明对此不做限制。

在此基础之上，上述阵列电路层12形成在单晶硅基板11上，并包括有源区形成在单晶硅基板11内的若干个晶体管。由此，阵列电路层12在第一周边区域A2内形成扫描驱动电路12b、在第二周边区域A3内形成数据驱动电路12c、在每一像素区域P0内形成像素电路12a。此外，阳极导电层13在每一像素区域P0内的阵列电路层12上形成，用于分别在每一像素区域P0内输出有机发光层的驱动电流，并用于反射来自有机发光层的光线。

可以理解的是，扫描驱动电路12b、数据驱动电路12c以及像素电路12a用于相互配合来在每一像素区域P0内实现阳极导电层13的驱动电流的输出，并各自包括上述若干个晶体管的一部分，以实现各自的电路功能。当然，为了实现上述功能，阵列电路层12中还可以包括必要的电路连接线和其他电子元器件，本发明对此不做限制。

可以看出的是，本发明实施例的阵列基板主要用于形成有机发光二极管(OrganicLight-EmittingDiode，OLED)显示，因此可以参照现有的OLED显示装置对该阵列基板的具体结构进行设置，本发明对此不做限制。例如数据驱动电路所包含的数字电路结构都可以采用晶体管组成的逻辑门电路实现，扫描驱动电路所包含的移位寄存器单元可以采用现有晶体管电路实现，在此不再赘述。

而与现有OLED显示装置所不同的是，本发明实施例的阵列基板采用单晶硅基板11作为衬底，并将包括扫描驱动电路12b、数据驱动电路12c以及像素电路12a的阵列电路层12中若干个晶体管的有源区形成在单晶硅基板11内。由于单晶硅的载流子迁移率可以超过600cm²/V-sec，因此数据驱动电路和扫描驱动电路内部的晶体管都可以具有足够高的性能，并在保障性能的同时在现有技术的基础上缩小尺寸，使得数据驱动电路与扫描驱动电路不会占用很大的基板面积，反而可以缩小显示区外的面积，增加画面显示面积。

举例来说，图2是本发明一个实施例中增加画面显示面积的效果示意图。参见图2，由于采用单晶硅基板并将晶体管的有源区制作在该单晶硅基板内，因而相比于现有技术而言扫描驱动电路中晶体管的尺寸都可以在保障性能的前提下缩小。从而，用于形成扫描驱动电路的第一周边区域A2的面积就可以缩小，在基板面积不变的情况下使得中央显示区域A1可以沿箭头所示的方向向两边扩张，增加如虚线框所示的部分面积，并有利于第一周边区域A2所在的边框区域的窄化。

图3是本发明一个实施例中减小装置尺寸的效果示意图。参见图3，本发明实施例中像素电路与扫描驱动电路中所有晶体管的尺寸都可以相较于现有技术缩小，因此在保障电路性能和像素数目不变的情况下可以整体缩小其在基板上所占的面积。而且，单晶硅基板上形成的数据驱动电路在晶体管优异性能的前提下也不会占用基板很大的面积，因此相比于其尺寸如图3中虚线方框所示的现有的显示装置，本发明实施例的阵列基板所形成的显示装置可以具有更小的尺寸。

图4A、图4B和图4C分别是非晶硅(a-Si)制程下、多晶硅(p-Si)制程下和本发明一个实施例中的显示分辨率的对比示意图。参见图4，相比于非晶硅(a-Si)和多晶硅(p-Si)而言，本发明实施例中每一像素区域内晶体管的尺寸都可以在保障性能的前提下缩小，因此可以在同样尺寸的区域内排布更多的像素单元以实现更高的分辨率。

在此基础之上，作为一种上述阵列电路层12的结构示例，图5是本发明一个实施例中一种阵列基板的剖面结构示意图。参见图5，上述阵列电路层12具体包括下述结构：形成在单晶硅基板11上的第一绝缘层21；形成在第一绝缘层上的第一金属层22；覆盖第一金属层22和第一绝缘层21的第二绝缘层23；形成在第二绝缘层23上的第二金属层24；以及覆盖第二金属层24和第二绝缘层23的平坦化层25。

具体来说，上述第一金属层22包括若干个晶体管的栅电极的图形，上述第二金属层24包括若干个晶体管的源电极的图形和漏电极的图形，在若干个晶体管的形成区域内，单晶硅基板11内形成有有源区11a。而且，第一绝缘层21和第二绝缘层23中形成有多个第一过孔H1，以使若干个晶体管的源电极的图形和漏电极的图形通过多个第一过孔H1与单晶硅基板11内的有源区11a接触。从而，第一绝缘层21和第二绝缘层23可以作为上述若干个晶体管的栅绝缘层，起到保持栅电极与有源区之间、以及栅电极与源电极或漏电极之间的电绝缘的作用。

如图5所示，源电极与漏电极可以分别与有源区11a在不同位置处接触，以在有源区11a内形成可以生成源漏电流的沟道区，并使得栅电极在沟道区的对应位置处进行设置，以实现晶体管的功能。当然，上述若干个晶体管的具体类型需要根据有源区11a的形成材料决定，并可以均为P型的薄膜晶体管(ThinFilmTransistor，TFT)以统一制作工艺，降低制作成本并提升晶体管性能的稳定性。可以理解的是，在确定晶体管是N型还是P型之后，源电极与漏电极的连接方式是本领域技术人员可以根据具体应用情形可以确定的，在此不再赘述。

此外，在每一像素区域内，平坦化层25中形成有用于将第二金属层24中至少一个晶体管的源电极的图形或漏电极的图形连接至阳极导电层13的第二过孔H2。也就是说，一个像素区域P0内的像素电路12a中应至少包括一个与阳极金属层13相连的晶体管，而且该晶体管的源电极或漏电极可以通过平坦化层25中的第二过孔H2与阳极导电层13相连，以实现上述有机发光层的驱动电流的输出。

可以理解的是，上述若干个晶体管的具体数目可以根据所选用的扫描驱动电路12b、数据驱动电路12c和像素电路12a的具体电路结构来进行确定，本发明对此不做限制。

另一方面，作为阵列电路层12中电路连接关系的示意，图6是本发明一个实施例中一种阵列基板中的电路连接关系示意图。如图6所示，上述扫描驱动电路12b与如G1、G2、G3、G4所示的多行扫描线相连，上述数据驱动电路12c与如D1、D2、D3、D4、D5所示的多列数据线相连。在此基础之上，上述多个像素区域P0由形成在中央显示区域A1内的多行扫描线与多列数据线交叉限定出来。其中，每一像素区域P0内的像素电路12a均各自连接一行扫描线和一列数据线；像素电路12a用于在扫描线上的信号的控制下根据来自数据线的数据电压生成流向阳极导电层13的驱动电流。由此，在扫描驱动电路12b、数据驱动电路12c和像素电路12a的协同作用下，本发明实施例的阵列电路层12可以在每一像素区域P0内实现阳极导电层13的驱动电流的输出。可以理解的是，扫描线的数量、数据线的数量、像素区域的数量、扫描驱动电路12b的信号输出端口的数量以及数据驱动电路12c的数据电压的输出端口的数量均是可以根据具体应用场景进行设置的，本发明对此不做限制。

此外，在图5所示的剖面结构中，第一金属层22可以包括上述多行扫描线的图形，第二金属层24可以包括上述多列数据线的图形，从而以同层连接的方式实现如图6所示的电路连接关系。当然，也可以使第二金属层24包括上述多行扫描线的图形，而第一金属层22包括上述多列数据线的图形，从而可以解决在某些情形下增大栅电极的图形的厚度，或解决某些情形下金属层之间耦合电容过大的问题。在此实施方式中，需要在第二绝缘层23中设置新的连接过孔来实现如图6所示的电路连接关系。

另外在上述任意一种阵列基板的结构中可以理解的是，上述若干个晶体管中的任一晶体管的形成区域占阵列基板的面积可以均小于第一预定值。需要说明的是，该第一预定值代表了所有晶体管的尺寸上限，并可以对应不同的沟道宽长比有着不同的具体数值，具体应用场景中可以通过对单晶硅基板的实际参数测定来设定该第一预定值的具体数值。可以理解的是，相较于非晶硅(a-Si)和多晶硅(p-Si)而言，本发明各实施例中的第一预定值显然具有更小的数值，因而可以实现上述画面显示面积的扩大、装置尺寸的缩小和显示分辨率的提高。

在上述任意一种阵列基板的基础之上，本发明实施例提供一种包括上述任意一种的阵列基板的显示装置。需要说明的是，本实施例中的显示装置可以为：显示面板，电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。可以理解的是，本发明实施例的显示装置同样可以实现扫描驱动电路与数据驱动电路在基板上的整合制作，并可以进一步地缩小显示区外的面积、增加画面显示面积，还可以保障电路性能和像素数目不变的情况下缩小装置尺寸，有利于提高显示装置的显示分辨率。

作为一种具体的示例，图7是本发明一个实施例中一种显示装置的剖面结构图。参见图7，在图5所示的阵列基板的结构的基础上，本发明实施例的显示装置还包括覆盖在平坦化层25和阳极金属层13上的像素定义层31。同时，该像素定义层31中还形成有将像素区域P0内的阳极金属层13暴露出来的开口区域，以及一侧在该开口区域中与阳极金属层13相接触的有机发光层32。另外，在有机发光层32的另一侧，形成有与有机发光层32相接触的透明的阴极导电层33。

可以理解的是，在每一像素区域P0内，阳极金属层13可以向有机发光层32提供驱动电流，而阴极导电层33可以提供一相应的偏置电位，以使有机发光层32根据驱动电流的大小发出相应亮度的光线。由于阳极金属层13还可以反射来自有机发光层32的光线，因此大部分有机发光层32发出的光线都可以经由透明的阴极导电层33出射，以形成顶发射式的OLED显示。

当然，本发明实施例中的显示装置还可以包括未在附图中示出的其他结构，例如起到支撑、连接以及保护作用的封装结构，或者用于供电的电源电路等，本发明对此不做限制。

而针对上述任意一种的阵列基板，图8是本发明一个实施例中一种阵列基板的制造方法的步骤流程示意图。参见图8，该方法包括：

步骤101：在单晶硅基板内形成若干个晶体管的有源区；

步骤102：在单晶硅基板上形成阵列电路层；

步骤103：在阵列电路层上的每一像素区域内形成阳极导电层。

可以理解的是，本发明实施例所提供的制造方法可以用于上述任意一种阵列基板的制造，从而可以根据其所具有的结果具有相应的可选制作过程，本发明对此不做限制。

作为一种若干个晶体管的有源区的具体形式示例，上述步骤101：在单晶硅基板内形成若干个晶体管的有源区，可以具体包括附图中未示出的下述步骤：

步骤101a：在单晶硅基板上形成掩膜图形；掩膜图形覆盖若干个晶体管的有源区之外的区域；

步骤101b：在掩膜图形的遮挡下对单晶硅基板进行离子注入，形成位于单晶硅基板内的若干个晶体管的有源区；

步骤101c：去除掩膜图形。

作为一种具体的示例，图9是本发明一个实施例中第一周边区域内的有源区的示意图。参见图9，在局部的第一周边区域A2内，单晶硅基板11上设有六个晶体管的有源区11a。可以理解的是，任一晶体管的有源区11a可以如图9所示地占据单晶硅基板11的一定面积，并在单晶硅基板11的厚度方向上具有如图5所示地具有一定深度。而在有源区11a之内，视晶体管类型的不同掺杂有至少一种N型或P型的离子。可以理解的是，上述步骤101a可以在图9所示的有源区11a之外形成位于单晶硅基板11上的掩膜图形，该掩膜图形举例来说可以是采用光刻工艺形成的一层光刻胶，而该层光刻胶中设置的多处开口将单晶硅基板11上用于形成有源区11a的区域都暴露出来。基于此，步骤101b可以通过离子注入工艺在这些区域内制作每一晶体管的有源区11a，而步骤101c可以通过剥离光刻胶的方式来去除上述掩膜图形。

由此，经过上述流程之后已形成的单晶硅基板11的结构如图10所示。在图10中，单晶硅基板11上已经按照图1A所示的方式设定好了中央显示区域A1、第一周边区域A2和第二周边区域A3；其中的中央显示区域A1内包括多个像素区域P0。而且，若干晶体管的形成区域也已经预先设定，每个晶体管的有源区11a也经过步骤101而形成，可以在此基础上进行其他结构的制作。

作为一种阵列电路层的具体形式示例，上述步骤102：在单晶硅基板上形成阵列电路层，可以具体包括附图中未示出的下述步骤：

步骤102a：在单晶硅基板上形成第一绝缘层；

步骤102b：在第一绝缘层上形成第一金属层；第一金属层包括若干个晶体管的栅电极的图形；

步骤102c：在第一金属层和第一绝缘层上形成第二绝缘层；第二绝缘层覆盖第一金属层和第一绝缘层；

步骤102d：在第一绝缘层和第二绝缘层中形成多个第一过孔；

步骤102e：在多个第一过孔内和第二绝缘层上形成第二金属层；第二金属层包括若干个晶体管的源电极的图形和漏电极的图形；若干个晶体管的源电极的图形和漏电极的图形通过多个第一过孔与单晶硅基板内的有源区接触。

作为一种可选的步骤流程，上述步骤102可以还包括未在附图中示出的下述步骤：

步骤102f：在第二金属层和第二绝缘层上形成平坦化层；其中，平坦化层覆盖第二金属层和第二绝缘层；在每一像素区域内，平坦化层中形成有用于将第二金属层中至少一个晶体管的源电极或漏电极连接至阳极导电层的第二过孔。

作为一种具体的示例，图11至图16是上述阵列电路层在制作过程中的结构示意图，具体来说：

图11示出了在上述步骤102a之后已形成的结构。参见图11，步骤102a在图10所示的结构上形成了一层第一绝缘层21。举例来说，该第一绝缘层21可以包括在下的一层氧化硅(SiOx)和在上的一层氮化硅(SiNx)，并可由两次沉积工艺形成。

图12示出了在上述步骤102b之后已形成的结构。参见图12，步骤102b在图11所示的结构上形成了包括栅电极的图形的第一金属层22。可以理解的是，栅电极的图形的形成区域与有源区11a的形成区域相互对应。具体地，该第一金属层22可以通过构图工艺形成，比如先沉积一层金属，再以光刻胶的图形作为掩膜对该层金属进行刻蚀，以形成上述第一金属层22中的图形。

图13示出了在上述步骤102c之后已形成的结构。参见图13，步骤102c在图12所示的结构上形成了一层第二绝缘层23。举例来说，该第一绝缘层23可以包括在下的一层氧化硅(SiOx)和在上的一层氮化硅(SiNx)，并可由两次沉积工艺形成。

图14示出了在上述步骤102d之后已形成的结构。参见图14，步骤102d在图13所示的在第一绝缘层21和第二绝缘层23中形成多个第一过孔H1，具体可以通过刻蚀等方式形成。可以理解的是，第一过孔H1形成后，部分的有源区11a暴露出来，从而可以形成其与源电极和漏电极的连接。

图15示出了在上述步骤102e之后已形成的结构。参见图15，步骤102e在图14所示的多个第一过孔H1内和第二绝缘层23上形成第二金属层24，具体可以通过沉积金属的构图工艺实现。其中，第二金属层24包括若干个晶体管的源电极的图形和漏电极的图形，而且该源电极的图形和漏电极的图形通过多个第一过孔H1与单晶硅基板11内的有源区11a接触。由此，上述若干个晶体管的基本结构均已成型。

图16示出了在上述步骤102f之后已形成的结构。参见图16，步骤102f在图15所示的第二金属层24和第二绝缘层23上形成平坦化层25，以使阵列电路层12的上表面平整。其中，平坦化层25覆盖第二金属层24和第二绝缘层23，并在每一像素区域P0内形成有用于将第二金属层24中至少一个晶体管的源电极或漏电极连接至阳极导电层13的第二过孔H2。当然，平坦化层25的形成过程与第二过孔H2的形成过程均可以参照现有技术进行，在此不再赘述。

可以看出，在图16的基础上以构图工艺形成图5中示出的阳极金属层13，就可以形成如图7所示的阵列基板的结构。此后在此基础上制作图7所示的像素定义层31、有机发光层32和阴极导电层33，就可以形成如图7所示的显示装置的结构。当然，对应于其他可选结构下的阵列基板或显示装置，均可以参照本发明实施例所示的制作流程进行，本发明对此不做限制。

在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (10)

1.一种阵列基板，其特征在于，包括单晶硅基板、阵列电路层和阳极导电层；其中，

所述单晶硅基板上设有中央显示区域、第一周边区域和第二周边区域；所述中央显示区域包括多个像素区域；

所述阵列电路层形成在所述单晶硅基板上，包括有源区形成在所述单晶硅基板内的若干个晶体管；所述阵列电路层在所述第一周边区域内形成扫描驱动电路、在所述第二周边区域内形成数据驱动电路、在每一所述像素区域内形成像素电路；

所述阳极导电层在每一所述像素区域内的所述阵列电路层上形成，用于分别在每一所述像素区域内输出有机发光层的驱动电流，并用于反射来自所述有机发光层的光线。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列电路层包括：

形成在所述单晶硅基板上的第一绝缘层；

形成在所述第一绝缘层上的第一金属层，所述第一金属层包括所述若干个晶体管的栅电极的图形；

覆盖所述第一金属层和所述第一绝缘层的第二绝缘层；

形成在所述第二绝缘层上的第二金属层，所述第二金属层包括所述若干个晶体管的源电极的图形和漏电极的图形；

位于所述第一绝缘层和所述第二绝缘层中的多个第一过孔；所述若干个晶体管的源电极的图形和漏电极的图形通过所述多个第一过孔与所述单晶硅基板内的有源区接触。

3.根据权利要求2所述的阵列基板，其特征在于，所述阵列电路层还包括覆盖所述第二金属层和所述第二绝缘层的平坦化层；

在每一所述像素区域内，所述平坦化层中形成有用于将所述第二金属层中至少一个晶体管的源电极的图形或漏电极的图形连接至所述阳极导电层的第二过孔。

4.根据权利要求2所述的阵列基板，其特征在于，所述多个像素区域由形成在所述中央显示区域内的多行扫描线与多列数据线交叉限定出来；所述扫描驱动电路与所述多行扫描线相连；所述数据驱动电路与所述多列数据线相连。

5.根据权利要求4所述的阵列基板，其特征在于，每一所述像素区域内的所述像素电路均各自连接一行扫描线和一列数据线；所述像素电路用于在所述扫描线上的信号的控制下根据来自所述数据线的数据电压生成流向阳极导电层的驱动电流。

6.根据权利要求4所述的阵列基板，其特征在于，所述第一金属层包括所述多行扫描线的图形，所述第二金属层包括所述多列数据线的图形；

或者，所述第二金属层包括所述多行扫描线的图形，所述第一金属层包括所述多列数据线的图形。

7.根据权利要求1至6中任意一项所述的阵列基板，其特征在于，任一所述晶体管的形成区域占所述阵列基板的面积均小于第一预定值。

8.根据权利要求1至6中任意一项所述的阵列基板，其特征在于，所述若干个晶体管均为P型晶体管。

9.一种显示装置，其特征在于，包括如权利要求1至8中任意一项所述的阵列基板。

10.根据权利要求9所述的显示装置，其特征在于，还包括位于该阵列基板上并且一侧与所述阳极导电层相接触的有机发光层，以及与所述有机发光层的另一侧相接触的透明的阴极导电层。