CN101981676B - 半导体器件、半导体器件制造方法、液晶显示装置和电子设备 - Google Patents

半导体器件、半导体器件制造方法、液晶显示装置和电子设备 Download PDF

Info

Publication number
CN101981676B
CN101981676B CN2009801114187A CN200980111418A CN101981676B CN 101981676 B CN101981676 B CN 101981676B CN 2009801114187 A CN2009801114187 A CN 2009801114187A CN 200980111418 A CN200980111418 A CN 200980111418A CN 101981676 B CN101981676 B CN 101981676B
Authority
CN
China
Prior art keywords
semiconductor film
film
liquid crystal
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801114187A
Other languages
English (en)
Other versions
CN101981676A (zh
Inventor
森茂
东海林功
田边浩
柴田惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Priority to CN201310133195.2A priority Critical patent/CN103208528B/zh
Publication of CN101981676A publication Critical patent/CN101981676A/zh
Application granted granted Critical
Publication of CN101981676B publication Critical patent/CN101981676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种半导体器件，包括：支撑基板；在支撑基板上的半导体膜；在半导体膜上的栅极绝缘膜；在栅极绝缘膜上的栅极电极；和源极区和漏极区，所述源极区和所述漏极区通过将杂质元素引入到半导体膜而形成。半导体膜的厚度在20nm到40nm的范围内。低浓度区域分别设置在源极区与沟道形成区域之间和漏极区与沟道形成区域之间。低浓度区域每一个都具有小于源极区的杂质浓度和漏极区的杂质浓度的杂质浓度，并且在支撑基板的一侧的下表面侧区域内的杂质浓度小于在相对侧的上表面侧的杂质浓度。

Description

半导体器件、半导体器件制造方法、液晶显示装置和电子设备
技术领域
本发明涉及一种半导体器件、制造所述半导体器件的方法、和配备有所述半导体器件的液晶装置和电子设备。
背景技术
近年来发展的液晶显示器通常包括液晶面板和背光单元。液晶显示器的液晶面板包括将液晶保持在其间一对透明支撑基板、形成在一个支撑基板上的数据线和扫描线、形成在另一个支撑基板上的共用电极、和分别布置在液晶面板的入射平面和投射平面上的偏光板。
数据线和扫描线被设置成将液晶面板的显示区域分割成多个像素，且每一个像素与诸如薄膜晶体管(TFT)或类似物一起设置有像素电极。TFT的漏极区连接到像素电极，所述TFT的源极区连接到数据线，而栅极连接到扫描线。
TFT根据来自扫描线的信号执行切换操作，并且电流在数据线与像素电极之间流动通过所述扫描线。因此，在像素电极与共用电极之间产生电场，并且所述电场能够使像素电极上的液晶分子改变其排列。
来自背光单元的光通过在入射面的一侧的偏光板入射到液晶面板上。这里，与偏光板的偏振平面相同的偏振方向上的光线入射到液晶面板上。各个像素的TFT和各个像素中的液晶的偏振状态一起基于将被显示的图像数据被控制。光的入射线基于液晶的偏振状态而被偏振，并且被入射到投射平面的一侧的偏光板上。仅具有与偏振平面的偏振方向相同的偏振方向的光线被投射，使得图像数据作为亮度的光密度被显示。
TFT通过将杂质注入在诸如玻璃或类似物的支撑基板上的被形成图案的多晶硅上而形成，以形成源极区(电极)或漏极区(电极)，并然后执行退火过程以活化杂质。
因为诸如多晶硅的半导体由于入射光而产生光激励，如果来自背光单元的光入射到TFT上，泄漏的光电流由光激励载流子产生。
因为泄漏光电流不管来自扫描线的信号而流动，因此即使当TFT处于截止状态时，电流也在数据线与像素电极之间流动。这种截止电流(OFF电流)产生闪烁，从而使液晶显示装置的屏幕的图像质量变差。
因此，专利文献1(WO01/067169)提出了一种通过使用包括全耗尽型沟道层的p型TFT抑制产生泄漏光电流的技术。
此外，专利文献2(JP-S60-136262A)提出了一种通过使TFT的半导体膜更薄来抑制产生泄漏光电流的技术。
此外，专利文献3(JP-2007-88432A)公开的问题在于在使TFT的半导体膜更薄时，接触孔的底部上的半导体膜通过过蚀刻被移除，使得孔中的互连部与源极区/漏极区之间的接触电阻增加。为了解决此问题，提出了一种根据杂质元素的深度改变杂质元素的浓度同时根据杂质元素的浓度控制蚀刻度(深度)的技术。
发明内容
然而，虽然使用石英基板作为支撑基板的专利文献1的技术可以采用能够制造高性能TFT的高温处理，但是产生的问题在于因为石英基板昂贵，因此增加加工成本。通常，相关技术采用使用便宜的玻璃基板的低温处理。
专利文献2的技术通过使半导体膜薄而抑制产生泄漏光电流。然而，产生的问题在于因为在低温处理中通过注入杂质元素形成的非晶质化半导体不能被有效率地恢复，在源极区/漏极区内的电阻较高，并因此功率消耗增加。此外，因为专利文献2采用单个漏极结构，产生的问题在于尽管在明亮的照明条件下可减少泄漏光电流，但是即使在黑暗条件下，也会极大地产生泄漏光电流，这是本发明的目的之一。
专利文献3可以抑制当与源极区/漏极区接触的接触孔形成时互连部与源极区/漏极区之间的接触电阻在蚀刻程度的控制下增加。然而，该技术预先假定源极区/漏极区内的电阻应该较低，因此产生的问题在于即使该技术适于如所期望的通过低温处理来制造半导体设备，但是源极区/漏极区内的电阻本身不能被减小。
在相关技术中产生的上述问题与其审查一起在随后被详细说明。
本发明旨在提供一种能够抑制泄漏光电流的半导体器件，一种制造该半导体器件的方法，和具有该半导体器件的液晶显示装置和电子设备。
根据示例性实施例，提供了一种半导体器件，包括：支撑基板；在支撑基板上的半导体膜；在半导体膜上的栅极绝缘膜；在栅极绝缘膜上的栅极电极；和源极区和漏极区，所述源极区和所述漏极区通过将杂质元素引入到半导体膜而形成。半导体膜的厚度在20nm到40nm的范围内。低浓度区域分别设置在源极区与沟道形成区域之间和在漏极区与沟道形成区域之间。低浓度区域每一个都具有小于源极区的杂质浓度和漏极区的杂质浓度的杂质浓度，并且在支撑基板的一侧的下表面侧区域内的杂质浓度小于在相对侧的上表面侧区域的杂质浓度。
根据示例性实施例，提供了一种制造半导体器件的方法，所述方法包括以下步骤：在支撑基板上形成半导体膜，且半导体膜具有在20nm到40nm范围内的厚度；在半导体膜上形成栅极绝缘膜；在栅极绝缘膜上形成栅极电极；以及在半导体膜上形成源极区和漏极区，和形成分别在源极区与沟道形成区域之间和在漏极区与沟道形成区域之间的低浓度区域。低浓度区域每一个都具有小于源极区的杂质浓度和漏极区的杂质浓度的杂质浓度，并且在支撑基板的一侧的下表面侧区域内的杂质浓度小于在相对侧上的上表面侧区域的杂质浓度。
根据示例性实施例，提供了一种液晶显示装置，包括：包括半导体器件的液晶面板；和照亮液晶面板的光源。半导体器件包括：支撑基板；在支撑基板上的半导体膜；在半导体膜上的栅极绝缘膜；在栅极绝缘膜上的栅极电极；和源极区和漏极区，所述源极区和所述漏极区通过将杂质元素引入到半导体膜而形成。半导体膜被构造成使得乘积A×B在总波长范围(nm)上的积分不超过5，其中A是用发光光谱的最大值对入射到半导体膜上的光线的发光光谱进行标准化而获得的相对强度谱，而B是用吸收光谱的最大值对半导体膜的吸收光谱进行标准化而获得的相对强度谱。
根据示例性实施例，提供了一种液晶显示装置，包括：包括半导体器件的液晶面板；和照亮液晶面板的光源。半导体器件包括：支撑基板；在支撑基板上的半导体膜；在半导体膜上的栅极绝缘膜；在栅极绝缘膜上的栅极电极；和源极区和漏极区，所述源极区和所述漏极区通过将杂质元素引入到半导体膜而形成。半导体膜的厚度在20nm到40nm的范围内。低浓度区域分别设置在源极区与沟道形成区域之间和在漏极区与沟道形成区域之间。低浓度区域每一个都具有小于源极区的杂质浓度和漏极区的杂质浓度的杂质浓度，并且在支撑基板的一侧的下表面侧区域内的杂质浓度小于在相对侧的上表面侧区域的杂质浓度。
根据示例性实施例，提供了一种包括半导体器件的电子设备。
根据示例性实施例，提供了一种包括液晶装置中的任一个的电子设备。
根据示例性实施例，可以提供能够抑制泄漏光电流的半导体器件、制造该半导体器件的方法、和具有该半导体器件的液晶显示装置和电子设备。
附图说明
图1是图示根据第一示例性实施例的半导体器件的示意性横截面图；
图2是图示半导体膜(Si)的厚度与标准化泄漏光电流之间的相关性的图表；
图3是图示在靠近半导体膜中的基板的区域中的薄层电阻与杂质(B)浓度之间的相互关系的图；
图4是图示在半导体膜的低浓度区域内靠近表层区的杂质浓度与靠近基板区域的杂质浓度的比值与标准化泄漏光电流之间的相互关系的图；
图5是图示半导体膜的低浓度区域(LDD区域)的薄层电阻与TFT的标准化截止电流的标准偏差和导通/截止电流的比值之间的相互关系的图；
图6是图示LDD区域的薄层电阻与导通电流和截止电流之间的相互关系的图表；
图7是图示半导体膜的厚度与LDD区域的薄层电阻之间的相互关系的图表；
图8是图示根据第二示例性实施例的半导体器件的示意性横截面图；
图9是图示制造第二示例性实施例的半导体器件的方法的示例性过程的过程图；
图10是图示图9的方法的过程的流程图；
图11是图示发光二极管的相对强度谱的图；
图12是图示冷阴极荧光灯的相对强度谱的图；
图13是图示三种半导体膜的相对强度谱的图；
图14是图示发光二极管的半导体膜(硅)的厚度与所述半导体膜的光谱的积分之间的相互关系的图表；
图15是图示根据第四示例性实施例的液晶显示装置的分解立体图；以及
图16是图示根据第五示例性实施例的电子设备(移动电话)的立体图。
具体实施方式
以下说明优选的示例性实施例。
第一示例性实施例
以下在审查上述相关技术的同时说明第一示例性实施例。图1是图示半导体器件(例如，薄膜晶体管TFT)10的截面结构的视图，所述半导体器件形成在透明支撑基板11上，并且本示例性实施例适于所述半导体器件。
作为支撑基板11，可以为诸如无碱玻璃或类似物的玻璃基板。同时，二氧化硅膜、或包括氮化硅膜和二氧化硅膜的层压膜可以形成在作为带基膜的支撑层11上。
TFT10是平面型晶体管，所述平面型晶体管包括半导体膜12、栅极绝缘膜13、栅极电极14、以及源极区15a和漏极区15b，所述源极区15a和漏极区15b形成在栅极电极14的左侧和右侧。
低浓度区域17分别形成在源极区15a与沟道形成区域之间和在漏极区15b与沟道形成区域之间。低浓度区域具有小于源极区15a的杂质浓度和漏极区15b的杂质浓度的杂质浓度。源极区15a和漏极区15b作为总称以下被称为高浓度区15。沟道形成区域是当半导体器件操作时沟道在栅极电极14下方形成在半导体膜12中的区域。
半导体膜12通过成对形成在支撑基板11上的多晶硅形成图案而形成。栅极绝缘膜13和栅极电极14形成在半导体膜12上。此外，通过将杂质元素以离子方式注入到半导体膜12中，高浓度区15和低浓度区17形成。
半导体膜由于注入杂质元素而被损坏，并且所述半导体膜的晶相变成非晶的。这种现象显著地出现在专利文献2提出的薄半导体膜(多晶硅膜)上。
在专利文献2中，采用单个漏极结构，使得泄漏电流通过施加到漏极侧端的高电场流动通过多晶硅膜的晶界。虽然这种泄漏电流随着光照射而增加，但是在黑暗状态下流动的原始泄漏电流具有较高的值。由于此，如果需要高亮度，或者如果由于使LCD装置具有高分辨率结构而减少存储电容，则需要减少原始黑暗状态泄漏电流。
因为即使注入杂质元素也不足以使杂质元素发挥其自身的功能，因此在注入之后，利用退火对杂质元素进行处理，用于使杂质元素活化。
如专利文献1所述，在晶体管形成在作为支撑基板的石英基板上的情况下，可以采用达到大约1150℃的高温处理。
然而，在大大需要减少产品成本的诸如液晶显示装置的情况下，诸如便宜的无碱玻璃、钠钙玻璃或类似物的玻璃基板用作支撑基板。可以通过使用便宜的玻璃基板以很低的成本获得液晶显示装置。因为玻璃基板在大约600℃下被软化，因此需要在具有在软化温度以下的处理温度的低温处理中处理所述玻璃基板。
通常，处理温度与杂质注入的活化程度有关，并进一步与薄层电阻有关。如果令杂质注入物的流动性和活化度分别为μ和x，在μ与x的乘积大约为10-1到100的低温处理中，与专利文献1中的μ与x的乘积大于低温处理的μ与x的乘积的高温处理不同，杂质注入物不能被充分活化，使得高浓度区域15内的电阻不能被降低。如果高浓度区域15内的电阻较高，则产生的问题在于当电流流动通过该区域时，大量功率被消耗，并且不能将来此数据线的信号精确地施加到像素电极。
同时，专利文献3的技术通过选择蚀刻条件和杂质注入物沿半导体膜的深度方向的浓度分布来控制蚀刻深度。该技术的优点在于即使当半导体膜的厚度较小时，该技术也可根据高浓度区域的深度控制蚀刻深度，从而抑制互连部与高浓度区域之间的接触电阻增加。然而，这种技术不能直接对采用低温处理的技术方案做贡献，因为该技术预先假定了高浓度区域15和低浓度区域17的低电阻。
考虑到此，为了实现对泄漏光电流的抑制，源极区与漏极区之间的击穿电压的增加，和高浓度区域15和低浓度区域17的低电阻，示例性实施例可以至少包括在随后的结构A-E中的结构B和D。此外，示例性实施例根据期望特征可以另外地仅包括另一个结构或合并形式的其它结构。
结构A
结构A使用诸如硼的轻元素作为杂质元素。通过使用这种轻杂质元素，在注入杂质元素时可减少晶体缺陷的量。
结构B
结构B可使半导体膜的厚度(t1)具有20nm-40nm的范围。在光线入射到半导体膜上时，如果半导体膜12的体积形成为较小(即，形成为较薄)，光接收体积降低，并因此被激励的载流子的数量减少，从而抑制泄漏光电流产生。
图2示出了当使用硅作为半导体膜12时半导体膜的厚度与标准化泄漏光电流的值之间的相互关系。同时，标准化泄漏光电流的值是根据在作为参考值的70nm的膜厚度处的泄漏光电流的值对各个膜厚度进行标准化的泄漏光电流的值。如由图2可以看到，标准化泄漏光电流的值在40nm或更小的膜厚度处急剧减小。因此，可以得出的结论是半导体膜12的厚度的上限优选地可以等于40nm或更小。同时，从以下参照结构E随后详细所述的薄层电阻得到膜厚度的下限(20nm)。
结构C
结构C被示出，使得在支撑基板11的一侧上的高浓度区域15的具有一定深度范围的区域内(即，在支撑基板11的一侧从半导体膜12的边界面沿厚度方向的一定范围的区域内)的杂质浓度被形成为3.4×1020cm-3或更小。以下，从支撑基板的一侧具有一定范围的区域将被称作为近基板区域18(参见图1)。在这种情况下，如果基膜存在于支撑基板11与半导体膜12之间，近基板区域表示从基膜与半导体膜12之间的边界沿深度方向指向的具有一定范围的区域。近基板区域18的厚度(t2)可以优选地为0.6nm或更大，更优选地为大约1nm或更大。近基板区域的厚度(t2)可以优选地为半导体膜12的厚度(t1)的1/4倍或更小。
因为高浓度区域15通过以高浓度的方式注入杂质元素而形成，因此非晶质化的程度较高。然而，在低温处理中，非晶质半导体不能被容易地再结晶。
图3显示了近基板区域18内的(硼的)杂质浓度与薄层电阻之间在当半导体膜12的膜厚度为40nm的点处的相互关系。
如果杂质浓度超过3.4×1020cm-3，则可执行近基板区域18的非晶质化，但是不足以实施从非晶质化相到晶相的恢复，使得薄层电阻大大增加。同时，如果杂质浓度不超过3.4×1020cm-3，则薄层电阻大大降低。
同时，如果比硼重的磷用作杂质元素，因为磷溶解到硅中的限制较小，因此薄层电阻增加。因此，优选的是用于半导体膜12的近基板区域18的注入物是磷，并且所述注入物的浓度等于3.4×1020cm-3或更小。实际上，可以将杂质浓度设定为3.4×1020cm-3或更小。
因此，通过使近基板区域18内的杂质浓度为3.4×1020cm-3或更小，则可以减小通过杂质的注入而得到的近基板区域18内的半导体的非晶质化的程度。即，保持具有没有被非晶质化的晶相的半导体。
因此，即使在低温活化退火中，结晶状半导体变成用于晶体生长的原子核，使得非晶质化的半导体容易结晶。结晶作用允许在硅的一侧上接收杂质，而不是用作淀析分散(precipitating dispersion)，从而获得低电阻。
同时，为了获得添加杂质的充分效果，高浓度区域15的杂质浓度优选地可以为3.1×1018cm-3或更大。实际上，杂质浓度可以被设定为4×1018cm-3或更大。
结构D
结构D是提供低浓度区域17。当半导体膜12形成为较薄时，源极与漏极之间的击穿电压的减小变得显著。如果源极与漏极之间的击穿电压下降，则截止电流增加。
本发明的发明人最新发现了当半导体膜12的厚度(t1)形成为较薄时发生源极与漏极之间的击穿电压的显著减小的事实。虽然理论基础不清楚，但是本发明人假定该现象是由当TFT10被夹紧时漏极电流分布沿厚度方向的延伸而产生。即，如果半导体膜12的厚度(t1)形成为较厚，在夹紧时的漏极区的耗尽层可以沿厚度方向被加宽，这使得难以产生电场聚集。相反，如果半导体膜12的厚度(t1)形成为较薄，耗尽层不能沿厚度方向充分延伸，使得可假设电场聚集发生并因此击穿电压减小。
因此，低浓度区域17形成在沟道与高浓度区域15之间。优选的是低浓度区域17被构造成具有沿厚度方向的浓度分布，使得在支撑基板的一侧上的近边界部(靠近半导体膜的下表面)的杂质浓度形成为小于在栅极绝缘膜的一侧的近边界部(靠近半导体膜的上表面)的杂质浓度，从而支撑基板的一侧的近边界部的电阻高于栅极绝缘膜的一侧的近边界部的电阻。相反，如果支撑基板的一侧的电阻小于栅极绝缘膜的一侧的电阻，在支撑基板的一侧的边界附近形成电流。当在支撑基板的一侧的近边界部形成更高的电阻时，使得难以在支撑基板的一侧的边界附近形成电流。
同时，在光从支撑基板的一侧入射时，光载流子通过光激励产生。根据半导体膜的光吸收特性，光载流子进一步产生在入射表面的一侧。这里，如果电流形成在栅极绝缘膜的一侧的边界附近，则在入射表面的一侧(即，在支撑基板的一侧的近边界部部分)上产生的光载流子被抑制输送，使得可以抑制沿厚度方向的整个泄漏光电流。
图4显示在TFT的半导体膜12的低浓度区域中的近上表面区域和近下表面区域(在基板的一侧的近边界部)的杂质浓度的比值与标准化泄漏光电流之间的相互关系。这里，TFT被构造成使得半导体膜12的厚度具有20nm-40nm的范围，并且近基板区域18的杂质浓度等于3.4×1020cm-3或更少。横坐标轴表示标准化杂质浓度(Bs/Bb)，其中Bs是半导体膜12的低浓度区域中的近上表面区域(在距离上表面0-4nm的范围内的区域)的杂质浓度，而Bb是半导体膜的低浓度区域中的近下表面区域(在距离下表面0-4nm的范围内的区域)的杂质浓度。纵坐标轴表示通过当标准化杂质浓度(Bs/Bb)为1.79时通过泄漏光电流Ip(1.79)对泄漏光电流Ip进行标准化而获得的标准化泄漏电流[Ip/Ip(1.79)]。
如果标准化杂质浓度(Bs/Bb)变得大于1，则泄漏光电流急剧降低。因此，标准化杂质浓度(Bs/Bb)被形成为大于1。即，优选的是在低浓度区域17中，基板一侧的近边界部(半导体膜的近下表面区域)的杂质浓度小于近上表面区域的杂质浓度。
结构E
结构E使低浓度区域17的薄层电阻具有3×105Ω/□至2×107Ω/□的范围。
如果半导体膜12是多晶硅膜，晶界存在于多晶硅膜中。则由于晶界中不均匀的缺陷，TFT的截止电流变得不均匀。因此，在液晶显示装置中需要精确显示并且用于保持像素电极的电势的电荷储存电容较低的情况下，所保持的电荷的变化由于TFT的截止电流的不均匀而变得显著，从而使图像质量产生不均匀性。
图5显示半导体膜的低浓度区域的薄层电阻与TFT的截止电流的标准化标准偏差和导通/截止电流的比值之间的相互关系。这里，标准化标准偏差是在图5中所示的测量值内通过最高标准偏差进行标准化的值，并且用作用于指示TFT产品的不均匀程度的指标。由图5可以已知的是截止电流的标准化标准偏差可以通过使低浓度区域的薄层电阻形成为具有3×105Ω/□或更大而被充分抑制。此外，还可以由图5已知的是如果薄层电阻较高并且超过2×106Ω/□，可以获得更加良好的均匀性。
同时，因为当低浓度区域的薄层电阻增加时导通电流减少，因此导通/截止电流的比值变小，使得液晶显示装置的图像质量显著恶化。可以由图5已知的是为了确保将信号写给像素所需的最小导通电流，和导通/截止电流的适当比值，优选的是使低浓度区域的薄层电阻形成为具有2×107Ω/□或更小。
由上述，低浓度区域的薄层电阻形成为具有3×105Ω/□至2×107Ω/□的范围，使得可以获得可充分抑制截止电流的不均匀性的半导体器件。
更加优选的是低浓度区域17的薄层电阻被形成为具有3×105Ω/□至1×106Ω/□的范围。有一种情况是在需要在外围驱动电路或类似物中需要驱动能力的TFT中需要足够高的导通电流。然而，对于低浓度区域17的薄层电阻来说，如果TFT的导通电流增加，截止电流也增加。因此需要抑制截止电流而增加导通电流的状态。
图6显示低浓度区域17的薄层电阻与导通电流或截止电流之间的相互关系。如由此图可以看出，可以通过将低浓度区域17的薄层电阻设定到3×105Ω/□至1×106Ω/□的范围，从而充分抑制截止电流同时获得充分高的导通电流。
图7显示半导体膜12的厚度与低浓度区域17的薄层电阻之间的相互关系。该图示出了在具有半导体膜12的TFT10中被注入硼的低浓度区域17的薄层电阻，且所述半导体膜的厚度变化。如可以从图7看到，当半导体膜的厚度变得比20nm薄时，薄层电阻大大增加。这是因为当厚度减少时，硼在半导体膜12中的可溶解的固体量减少。因此，难以在膜厚度比20nm薄时降低薄层电阻。
即，为了降低薄层电阻，需要使半导体膜12的厚度等于20nm或更大。所述厚度也可以设定到25nm或更大。在与上述在结构B中将半导体膜12的厚度设定到40nm或更小的情况相结合，从而得出的结论是半导体膜12的厚度优选地等于20nm到40nm的范围。
因此，可以提供一种源极/漏极之间的击穿电压较高并且充分抑制泄漏光电流的半导体器件。
然而，用于与像素一起使用的TFT和构成外围驱动电路的TFT的所需的特征通常不同。例如，如之前所述，像素的TFT需要宽范围均匀性，以抑制显示器的不均匀性。然而，在外围驱动电路中使用的TFT需要更高的驱动能力，因为存在对尽可能小地减少外围驱动电路的占有面积以使液晶显示装置的框架的宽度更窄的需要。因此，如之前所述，可以通过使低浓度区域的薄层电阻形成为具有3×105Ω/□到2×107Ω/□的范围。此外，在需要高驱动能力的外围驱动电路或类似物的TFT中，可以通过使低浓度区域的薄层电阻具有3×105Ω/□到1×106Ω/□的范围满足获得充分高的导通电流的需要。因此，可以获得抑制显示的不均匀性并且超出显示部分(所谓的框架)较小的液晶显示装置，并且所述液晶显示装置可以促进诸如移动电话或笔记本PC的电子设备的高质量显示和小型化。根据这种示例性实施例，可以提供适于这种液晶显示装置的TFT。
第二示例性实施例
以下参照图8-10说明第二示例性实施例。
图8显示根据第二示例性实施例的半导体器件30的截面结构。图9是显示制造半导体器件30的方法的示例性过程的过程图，而图10是显示该方法的过程的流程图。
半导体器件(例如，TFT)30包括基膜32、半导体膜33、栅极绝缘膜34、栅极电极35、中间层绝缘膜36、源极配线37、漏极配线38、和类似物，所述基膜32、半导体膜33、栅极绝缘膜34、栅极电极35、中间层绝缘膜36、源极配线37、漏极配线38、和类似物形成在支撑基板31上。
在TFT30中，在高浓度区域40(包括源极区40a和漏极区40b)与沟道端之间，设置具有低杂质浓度的低浓度区域41，从而形成所谓的轻掺杂漏极(LDD)结构。高浓度区域40的杂质浓度具有3.1×1018cm-3到3.4×1020cm-3的范围。此外，低浓度区域41的薄层电阻被设定到3×105Ω/□到1×106Ω/□的范围。
以下与示例性制造过程一起说明TFT的详细结构。制造过程通常包括6个过程。同时与各个过程相对应的参考符号S1到S2表示图10的流程图的各个步骤。
(1)半导体膜形成过程(S1)
首先，由二氧化硅膜或包括氮化硅膜和二氧化硅膜的层压膜构成的基膜32形成在支撑基板31上(参见图9(a))。作为支撑基板31，使用诸如无碱玻璃或类似物的便宜玻璃基板。
大约40nm的非晶质化硅膜形成在基膜32上(见9(b))。这里，为了控制TFT30的阈值，在膜形成过程期间以例如1×1016cm-3的剂量引入诸如B或P的杂质。同时，在形成非晶质化硅膜之后，可以通过离子掺杂或离子注入引入杂质。
然后，将非晶态硅膜暴露给准分子激光器或类似物，从而形成多晶体硅的具有极好的半导体特征的半导体膜33。半导体膜33通过光刻法和干刻蚀方法被蚀刻成期望的图案。
(2)栅极电极形成过程(S2)
在形成半导体膜33之后，形成栅极绝缘膜34(参见图9(c))。此外，作为栅极绝缘膜形成过程的预处理，半导体膜33被处理成使用稀释的氢氟酸(DHF)除去形成在所述半导体膜的上表面上的天然氧化物，从而形成清洁的硅表面。
栅极绝缘膜34通过等离子体CVD方法在600℃以下的温度下形成，600℃的温度比使支撑基板31热变形的温度低。栅极绝缘膜34的厚度等于但不具体地限于例如优选的5nm到5000nm的范围，更优选地为10nm到1000nm。
然后，栅极电极膜形成在栅极绝缘膜34上。栅极电极膜可以由通过溅射方法获得的金属膜、通过CVD方法或类似方法获得的含有杂质的硅膜、和包括金属膜和硅膜的层压膜构成。这里，杂质例如可以是B或P，并且可以引入所述杂质，同时改变杂质的浓度和种类，以在栅极电极35相对于沟道端的功函数的控制下调节阈值。
使用光刻法将光致抗蚀剂图案形成在栅极电极膜上，并且使用干刻蚀、湿蚀刻、或所述干刻蚀和所述湿蚀刻的组合蚀刻法蚀刻栅极电极膜以形成栅极电极35(参见图9(d))。
(3)源极区和漏极区形成过程(S3)
在低浓度区域41形成之前形成源极区和漏极区的高浓度区域40。然而，形成过程可以改变，使得首先形成低浓度区域41，然后形成抗蚀图案以遮盖栅极电极35和低浓度区域，从而形成高浓度区域40。虽然此示例性实施例显示在栅极电极35形成之后执行漏极区域和源极区域的形成的情况，但是可以以首先形成源极区和漏极区然后形成栅极电极35的方式实施形成过程。
首先将抗蚀剂50施加到半导体膜的整个表面上，并且形成具有与高浓度区域40相对应的开口51的抗蚀图案(参见图9(e))。通过离子掺杂或离子注入使用抗蚀图案作为掩模以高浓度的方式注入杂质。在注入杂质之后，移除抗蚀图案并完成高浓度区域40的形成。
在此过程中，优选地，杂质可以是B。这里，可调节加速电压和杂质的剂量，使得近基板区域的杂质浓度等于3.1×1018cm-3到3.4×1020cm-3的范围。在半导体膜12的厚度为40nm的情况下，具有160nm的膜厚度的二氧化硅形成在所述半导体膜(在栅极绝缘膜侧)上，然后，使用离子掺杂注入硼，可以图示的是加速电压是25keV，剂量被设定为6.7×1015cm-2，而RF功率为100W的条件。
然后，形成低浓度区域41。虽然通过类似于高浓度区域40的方法的方法执行用于形成低浓度区域41的杂质的注入，但是不使用抗蚀图案，并且栅极电极35用作掩模(参见图9(f))。
这里，加速电压被设定成使得半导体膜的在栅极电极35的一侧的表面的杂质浓度变得比在半导体膜的在支撑基板12的一侧的相对表面(底部表面)的杂质浓度高。此外，调节剂量使得已经利用活化退火过程被处理的低浓度区域41的薄层电阻优选地等于3×105Ω/□到2×107Ω/□，更优选地等于3×105Ω/□到1×106Ω/□。
(4)中间层绝缘膜形成过程(S4)
接下来，形成中间层绝缘膜36。中间层绝缘膜36通过使用等离子体CVD处理形成二氧化硅膜、氮化硅膜或包括所述二氧化硅膜和氮化硅膜的层压沉积膜来提供(参见图9(g))。
(5)活化退火过程(S5)
接下来，执行活化退火过程以活化杂质注入物(参见图9(h))。退火温度被设定到300℃到600℃的范围。可以在电炉中或者使用诸如准分子激光器的迅速退火方法执行活化退火过程。
(6)配线形成过程(S6)
在已经完成活化退火过程之后，接触孔53形成在中间层绝缘膜36中，并且执行配线形成过程以形成栅极配线、源极配线和漏极配线(参见图9(i)和图9(j))。
通过在中间层绝缘膜36形成具有与栅极、源极、和漏极相对应的开口抗蚀图案并使用干刻蚀、湿蚀刻或所述干刻蚀和湿蚀刻的组合蚀刻中间层绝缘膜36来形成接触孔53。在形成接触孔53之后，使用溅射方法或类似方法形成诸如铝膜的金属膜，并且使用不同类型的蚀刻方法和光刻技术对金属膜进行蚀刻以形成配线54。
此外，优选的是执行终止设置在半导体膜33内或设置在半导体膜33与栅极绝缘膜34之间的边界上的悬挂键的过程，以稳定电特征。用于终止的元素可以是氢。该终止处理可以是氢等离子体处理。只要在已经形成栅极绝缘膜34之后，可以在任何阶段执行这种处理。
由上述过程，完成了制造TFT10的主过程。在栅极配线和源极配线或漏极配线相交的情况下(例如，在TFT适于有源矩阵液晶显示装置的情况下)，为了单独地布置相交的配线，可以执行配线形成过程，同时将配线形成过程分成两个子过程。
根据制造方法，与相关技术相比，在不需要一些专业过程的情况下，通过仅设置制造条件，可以制造其中低浓度区域的薄层电阻较低、源极与漏极之间的击穿电压较高并可充分抑制泄漏光电流、同时保持所述过程与相关技术的适应性的半导体器件。
第三示例性实施例
以下参照附图详细说明第三示例性实施例。上述示例性实施例执行与诸如TFT10的半导体器件的结构有关的抑制泄漏光电流的操作。泄漏光电流由被入射光线激励的载流子产生。光激励是吸收入射光线载流子在能带内被激发的现象。因此，通过减小吸收程度，即使存在相同量的晶体缺陷，也可以减少泄漏光电流。
因此，此示例性实施例通过限定光源的发光光谱与半导体的吸收光谱之间的关系来抑制泄漏光电流。
图11显示当最大值被设定为100时白色发光二极管(LED)的发光光谱的相对强度谱，图12显示冷阴极荧光灯(CCFL)的当最大值被设定为1时的相对强度谱。这样，发光光谱基于光源而不同。纵坐标轴表示发光强度的相对值。
图13显示具有不同厚度的三种硅膜的吸收光谱的当最大值被设定为1时的相对强度谱。纵坐标轴表示吸收速率的相对值。
图14显示当光源是发光二极管时半导体膜(硅膜)的厚度与光谱的积分之间的相互关系。
光谱的积分是在总波长范围(nm)上对A×B进行积分的值，其中A(波长λ的函数：A(λ))是用光源的发光光谱的最大值对各个波长的发光光谱进行标准化而获得的相对强度谱，而B(波长λ的函数：B(λ))是用半导体膜的吸收光谱的最大值对各个波长的吸收光谱进行标准化而获得的相对强度谱。这里，总波长范围可以是包括光源的发光波长的波长范围(λmin到λmax，单位：nm)。例如，当使用可见射线作为光源时，波长范围可以被设定为380nm到800nm或400nm到800nm。此外，半导体膜的吸收光谱的最大值表示在光源的发光波长范围内的最大值。
光谱的积分可以由以下公式表示。在公式中，λmax和λmin分别表示在总波长范围内的最大值(nm)和最小值(nm)。
公式1
Figure BPA00001232034900151
由图14可以看出在使用LED背光作为光源的情况下，光谱的积分在膜厚度上的相关性与泄漏光电流特征在膜厚度上的相关性一致(参见图2)。
可以看出的是当膜厚度在50nm到70nm的范围内时，光谱的积分随膜厚度的减少而增加。这是因为当膜厚度为50nm时，光源的发光强度的峰值与硅膜的吸收特性的峰值重叠。这样，泄漏光电流的减少不是简单地由于硅膜的变薄而产生，而是受照明光(这里，LED背光)的发光光谱和半导体膜(这里，硅膜)的吸收特性与膜厚度的相关性的影响。此外，如果膜厚度减少，光谱的积分在40nm的膜厚度附近极大地变化。即，光谱的积分等于5或更小的半导体膜的厚度为40nm或更小。
如上所述，由于被吸收的波长基于膜厚度而存在，并且由于发光光谱(即，发光强度)与波长的相关性基于光源的类型而存在，因此光吸收(因此泄漏光电流)的范围根据该特征变化。泄漏光电流特征可以由概括上述关系的光谱的积分来评价。换句话说，从抑制泄漏光电流的点，优选的是光源的发光光谱的峰值和半导体膜的吸收光谱的峰值几乎不能相互重叠。由于此，光谱的积分优选地为5或更小，更优选地为3或更小。因为光谱的积分的下限在不发生光谱的重叠的理想状态下变为零，因此，下限优选地超过零。为了使光谱的积分具有这种范围，选择光源的类型和/或半导体膜的厚度或包括粒径、密度或类似物的材料。另外，对于某一光源，选择半导体膜的厚度或包括粒径、密度或类似物的材料。因此，可以获得抑制泄漏光电流的半导体器件。
第四示例性实施例
以下继续说明第四示例性实施例。示例性实施例提供一种具有根据上述示例性实施例的半导体器件的液晶显示装置。图15是显示液晶显示装置的概念分解立体图。
液晶显示装置55包括液晶面板56和背光单元57。背光单元57包括诸如冷阴极荧光灯、发光二极管、或类似物的光源。液晶面板56包括：一对支撑基板58a和58b，在所述一对支撑基板之间供应液晶59；设置在一个支撑基板58a上的数据电路60、扫描电路61和显示区22；设置在另一个支撑基板58b上的共用电极(未示出)；和设置在液晶面板56的入射表面和投射表面上的偏光板(未示出)。
数据线和扫描线连接到数据电路60和扫描电路61，使得液晶面板56的显示区22被分成多个像素。
数据电路60和扫描电路61设置有上述实施例的半导体器件，并且各个像素也设置有示例性实施例的半导体器件。
因此，根据上述结构的操作，即使当来自背光单元57的光入射到液晶面板56中的半导体器件上时，可抑制载流子作为泄漏光电流在源极/漏极之间流动，从而避免图像质量的降低，例如闪烁。
此外，通过提供结构D的低浓度区域，可抑制源极与漏极之间的击穿电压的降低，从而提高可靠性。
此外，因为半导体器件的高浓度区域的薄层电阻足够低，并且即使当设置低浓度区域时，低浓度区域具有适当的薄层电阻，可以减小液晶显示装置的功率消耗。
此外，因为光谱的积分由于与光源的关系而被设定到5或更小，因此即使当使用高亮度背光单元57时也可以获得极好的显示特性。
第五示例性实施例
以下继续说明第五示例性实施例。该示例性实施例涉及一种使用根据上述示例性实施例的半导体器件的电子设备。虽然已经图示和说明了作为电子设备的具有液晶显示装置的移动电话，但是本发明不限于此，而是可以包括例如个人电脑、个人数字助理(PDA)、投影仪、数码(影像)相机、或类似物。
图16是显示具有液晶显示装置的移动电话65的立体图。移动电话65包括上壳体66和下壳体67。上壳体66设置有根据上述示例性实施例的液晶显示装置69，而下壳体67设置有包括数字键盘的输入装置。此外，移动电话还在壳体内包括具有移动电话所需的功能的装置，所述装置包括收发设备、各种控制器、存储器、具有话筒和麦克风的音量单元、电池、和类似物。
因为液晶显示装置69抑制泄漏光电流和功率消耗，因此即使当使用高亮度背光单元时，也可以提供相对长期、极好的显示特性，使得可以获得具有最佳能见度的移动电话。
此外，在本发明的液晶显示装置中，可以使用具有高亮度的这种背光单元，使得所述装置适用于获得在暗处使用的诸如摄像机的良好景象。
已经参照示例性实施例如此说明了本发明，但是本发明不局限于上述示例性实施例。在本发明的保护范围的中可以对本发明的结构和细节做可被本领域的技术人员所理解的各种修改。
本申请基于并主张2008年4月2日提出申请的日本专利申请No.2008-096530的优先权权益，该申请的公开内容通过引用在此全文并入。

Claims (4)

1.一种半导体器件，包括：
支撑基板；
在所述支撑基板上的半导体膜；
在所述半导体膜上的栅极绝缘膜；
在所述栅极绝缘膜上的栅极电极；和
源极区和漏极区，所述源极区和所述漏极区通过将杂质元素引入到所述半导体膜而形成，
其中所述半导体膜的厚度在20nm到40nm的范围内；以及
所述半导体器件还包括分别设置在所述源极区与沟道形成区域之间和在所述漏极区与所述沟道形成区域之间的低浓度区域，所述低浓度区域每一个都具有小于所述源极区的杂质浓度和所述漏极区的杂质浓度的杂质浓度，并且在所述支撑基板的一侧上的下表面侧区域内的杂质浓度小于在相对侧上的上表面侧区域的杂质浓度；
其中，所述半导体膜被构造成使得乘积A×B在包括光源的发光波长的波长范围上的积分不超过5，其中A是用入射到所述半导体膜上的光线的发光光谱的最大值对入射到所述半导体膜上的光线的发光光谱进行标准化而获得的相对强度谱，而B是用所述半导体膜的吸收光谱的最大值对所述半导体膜的吸收光谱进行标准化而获得的相对强度谱；和
其中所述杂质是硼。
2.一种液晶显示装置，包括：包括半导体器件的液晶面板；和照亮所述液晶面板的光源，
其中所述半导体器件包括：
支撑基板；
在所述支撑基板上的半导体膜；
在所述半导体膜上的栅极绝缘膜；
在所述栅极绝缘膜上的栅极电极；和
源极区和漏极区，所述源极区和所述漏极区通过将杂质元素引入到所述半导体膜而形成，
所述半导体膜被构造成使得乘积A×B在包括光源的发光波长的波长范围上的积分不超过5，其中A是用光源的发光光谱的最大值对光源的发光光谱进行标准化而获得的相对强度谱，而B是用半导体膜的吸收光谱的最大值对所述半导体膜的吸收光谱进行标准化而获得的相对强度谱。
3.一种电子设备，包括根据权利要求1所述的半导体器件。
4.一种电子设备，包括根据权利要求2所述的液晶显示装置。
CN2009801114187A 2008-04-02 2009-03-30 半导体器件、半导体器件制造方法、液晶显示装置和电子设备 Active CN101981676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310133195.2A CN103208528B (zh) 2008-04-02 2009-03-30 半导体器件、半导体器件制造方法、液晶显示装置和电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008096530 2008-04-02
JP2008-096530 2008-04-02
PCT/JP2009/056517 WO2009123127A1 (ja) 2008-04-02 2009-03-30 半導体装置及びその製造方法、並びに液晶表示装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310133195.2A Division CN103208528B (zh) 2008-04-02 2009-03-30 半导体器件、半导体器件制造方法、液晶显示装置和电子设备

Publications (2)

Publication Number Publication Date
CN101981676A CN101981676A (zh) 2011-02-23
CN101981676B true CN101981676B (zh) 2013-05-08

Family

ID=41135501

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801114187A Active CN101981676B (zh) 2008-04-02 2009-03-30 半导体器件、半导体器件制造方法、液晶显示装置和电子设备
CN201310133195.2A Active CN103208528B (zh) 2008-04-02 2009-03-30 半导体器件、半导体器件制造方法、液晶显示装置和电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310133195.2A Active CN103208528B (zh) 2008-04-02 2009-03-30 半导体器件、半导体器件制造方法、液晶显示装置和电子设备

Country Status (5)

Country Link
US (1) US8570455B2 (zh)
EP (1) EP2261960B1 (zh)
JP (1) JP5440878B2 (zh)
CN (2) CN101981676B (zh)
WO (1) WO2009123127A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102115174B1 (ko) * 2012-06-18 2020-05-27 삼성디스플레이 주식회사 표시 패널
CN103076703B (zh) * 2012-12-28 2015-11-25 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板及其制造方法
CN105765709B (zh) * 2015-10-29 2018-02-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
KR102026422B1 (ko) * 2018-11-16 2019-09-30 삼성디스플레이 주식회사 표시 패널
KR102133221B1 (ko) * 2019-09-23 2020-07-14 삼성디스플레이 주식회사 표시 패널

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669094B2 (ja) 1983-12-23 1994-08-31 ソニー株式会社 電界効果型トランジスタ
JP2629995B2 (ja) * 1989-12-29 1997-07-16 日本電気株式会社 薄膜トランジスタ
JP2650543B2 (ja) 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JPH0982974A (ja) 1995-09-14 1997-03-28 Toshiba Electron Eng Corp 多結晶Ｓｉ薄膜トランジスタおよびその製造方法
JPH09260671A (ja) 1996-03-25 1997-10-03 Toshiba Corp 薄膜トランジスタおよびそれを用いた液晶表示装置
JPH10256557A (ja) * 1997-03-14 1998-09-25 Toshiba Corp 薄膜トランジスタおよび液晶表示装置
KR19990039940A (ko) * 1997-11-15 1999-06-05 구자홍 박막트랜지스터 제조방법
KR19990048016A (ko) * 1997-12-08 1999-07-05 구자홍 박막트랜지스터 제조방법
JP4159713B2 (ja) 1998-11-25 2008-10-01 株式会社半導体エネルギー研究所 半導体装置
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP4514871B2 (ja) * 1999-01-29 2010-07-28 株式会社半導体エネルギー研究所 半導体装置および電子機器
US6204138B1 (en) * 1999-03-02 2001-03-20 Advanced Micro Devices, Inc. Method for fabricating a MOSFET device structure which facilitates mitigation of junction capacitance and floating body effects
KR20020003246A (ko) 2000-03-10 2002-01-10 구사마 사부로 전기 광학 장치 및 전자 기기
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
JP2002185008A (ja) * 2000-12-19 2002-06-28 Hitachi Ltd 薄膜トランジスタ
JP2005026705A (ja) 2004-08-27 2005-01-27 Sony Corp 多結晶半導体薄膜の作成方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法
JP4817946B2 (ja) * 2005-04-15 2011-11-16 株式会社半導体エネルギー研究所 表示装置の作製方法
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
JP4844089B2 (ja) * 2005-04-19 2011-12-21 株式会社デンソー 半導体装置
JP5255756B2 (ja) 2005-08-23 2013-08-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008153641A (ja) * 2006-11-24 2008-07-03 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置

Also Published As

Publication number Publication date
EP2261960A1 (en) 2010-12-15
JPWO2009123127A1 (ja) 2011-07-28
WO2009123127A1 (ja) 2009-10-08
CN103208528A (zh) 2013-07-17
CN101981676A (zh) 2011-02-23
CN103208528B (zh) 2015-09-30
JP5440878B2 (ja) 2014-03-12
EP2261960B1 (en) 2018-10-10
US8570455B2 (en) 2013-10-29
US20110013107A1 (en) 2011-01-20
EP2261960A4 (en) 2012-11-14

Similar Documents

Publication Publication Date Title
CN105552027B (zh) 阵列基板的制作方法及阵列基板
CN100573245C (zh) 液晶显示装置
CN101656233B (zh) 薄膜晶体管基板的制造方法
CN105489552A (zh) Ltps阵列基板的制作方法
CN105470197A (zh) 低温多晶硅阵列基板的制作方法
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
JP2006003857A (ja) 表示装置および光電変換素子
CN101981676B (zh) 半导体器件、半导体器件制造方法、液晶显示装置和电子设备
US8334553B2 (en) Top gate thin-film transistor, display device, and electronic apparatus
TW554538B (en) TFT planar display panel structure and process for producing same
CN108447822A (zh) Ltps tft基板的制作方法
CN1259731C (zh) 低温多晶硅薄膜晶体管的制作方法
US20190326335A1 (en) Manufacturing method for a tft array substrate and tft array substrate
CN101740524A (zh) 薄膜晶体管阵列基板的制造方法
CN108538789A (zh) Cmos晶体管的制备方法、阵列基板的制备方法
CN100369266C (zh) 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
US10749037B2 (en) Low temperature poly-silicon TFT substrate and manufacturing method thereof
CN105161458A (zh) Tft基板的制作方法
CN100555587C (zh) 低温多晶硅薄膜晶体管及其制造方法
KR100832885B1 (ko) 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법
KR20020092016A (ko) 박막트랜지스터의 구조 및 제조 방법
JP2006039272A (ja) 表示装置およびその製造方法
WO2018196399A1 (zh) 显示基板及其制造方法和显示装置
JP2933211B2 (ja) 電気光学装置および絶縁ゲイト型電界効果半導体装置
JP3245146B2 (ja) 液晶表示装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant