JPH0982974A - 多結晶Ｓｉ薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ガラス基板上に多結晶シリコンを形成する場
合のような最大熱処理が600℃に制限されている多結晶
シリコン薄膜トランジスタの製造プロセスにおいても、
高性能な多結晶シリコン薄膜トランジスタを実現する。 【解決手段】 アモルファス層２０５と結晶核が残った
領域２０６とを含む活性層２０２を、従来よりも低温の
600℃でアニールすると、領域２０６に残っていた結晶
核を中心として再結晶化が起こり、これがさらにアモル
ファス層２０５にも進行して、このアモルファス層２０
５も再びｐ−Ｓｉ化して活性層２０２は全体的に再び多
結晶シリコン２０２´となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多結晶シリコン薄
膜トランジスタおよびその製造方法に関する。

【０００２】

【従来の技術】近年、液晶表示装置は盛んに開発が行な
われている。特に多結晶シリコン（ｐ−Ｓｉ）を活性層
に使用した薄膜トランジスタを画素部スイッチング素子
に用いた、あるいは、多結晶シリコン薄膜トランジスタ
アレイを液晶駆動回路に応用した、いわゆるアクティブ
マトリックス型の液晶表示装置の研究・開発も活発に為
されている。

【０００３】ここでは、図５に基づいて、従来のｐ−Ｓ
ｉＴＦＴの製造方法について述べる。

【０００４】まず、図５（ａ）に示すように、石英基板
２１の上に多結晶シリコン膜を成膜し、これをＣＤＥエ
ッチングによって島状にパターニングする。

【０００５】そして島状の多結晶シリコン膜に表面酸化
処理を施して、酸化されないままの部分は活性層２２と
し、酸化した部分はゲート絶縁膜２３となる。

【０００６】続いて、図５（ｂ）に示すように、ゲート
絶縁膜２３の上に多結晶シリコン膜を成膜し、これに高
濃度の不純物（燐）ドープを行ない、続いて高温で活性
化して低抵抗化する。そしてこの低抵抗の多結晶シリコ
ン膜をＣＤＥエッチングによりパターニングして、ゲー
ト電極２４を形成する。

【０００７】続いて、図５（ｃ）に示すように、イオン
注入装置またはイオンシャワーを用いてゲート電極２
４、およびこのゲート電極２４をマスクとして活性層２
２には自己整合で、それらに一度燐（Ｐ）を注入し、い
わゆる低濃度領域２５を形成する。

【０００８】続いて、いわゆるＬＤＤ構造を形成する場
合には、図５（ｄ）に示すように、ＰＥＰ工程によりゲ
ート電極２４の両脇に該当する部分の活性層２２をレジ
スト２６で覆う。そしてその上から再びイオン注入装置
またはイオンシャワーを使って燐（Ｐ）を高濃度で注入
して、レジスト２６で覆われておらず露出している部分
に高濃度領域２７を形成する。

【０００９】続いて、図５（ｅ）に示すように、レジス
ト２６を除去すれば、レジストに覆われていた部分の下
側がＬＤＤ領域２８（不純物濃度の低い領域）となり、
この外側が、ソース部２９ａとドレイン部２９ｂ（とも
に不純物濃度が低濃度領域２５よりも高くて低抵抗であ
る領域）となる。

【００１０】従来のｐ−ＳｉＴＦＴの製造プロセスにお
いては一般に、 900℃の熱酸化によるゲート酸化膜の形
成や、 800℃のアニールによる不純物の活性化など、液
晶表示パネルに用いられるガラス基板の溶融温度よりも
高い温度の製造工程（熱処理過程）が必要である。

【００１１】このような従来の製造プロセスで作製した
ｐ−ＳｉＴＦＴは、基板上のばらつきが小さく、移動度
が高い高性能な特性が得られる。

【００１２】しかしその一方で、耐熱性の点から、絶縁
性基板として高価な石英基板を使用しなければならな
い。これに対して、材料コストの低減を企図して、絶縁
性基板としては安価なガラス基板を用いることが検討さ
れている。

【００１３】しかしながら、ガラス基板を用いる場合に
は、その歪点が高温に耐え得る種類のものであっても高
々 600℃程度であることから、プロセス全体の処理温度
を 600℃以下にしなくてはならない。

【００１４】このとき、例えば図５のゲート絶縁膜２３
については、熱酸化法ではなくＣＶＤによるデポジット
膜を用いることで、完成して得られるＴＦＴとしての特
性に関しては悪化させること無しに、熱処理温度を下げ
ることが可能となると考えられる。

【００１５】

【発明が解決しようとする課題】しかしながら、従来の
製造方法では、不純物注入後の活性化の温度を、例えば
従来の 800℃から 600℃に下げた場合には、不純物ドー
プ領域における電気抵抗値を十分に低減することができ
ないという問題がある。

【００１６】例えば、我々の実験によれば、 100ｎｍの
ゲート酸化膜を通して、その下の膜厚 100ｎｍのｐ−シ
リコン膜に燐（Ｐ）を 100ｋｅＶで 5×10¹⁵／cm² だけ
注入した際のシート抵抗値を実測したところ、 800℃ア
ニール後は 110Ω／□であったのに対して 600℃アニー
ル後にはほぼ無限大となった。

【００１７】また、ゲート電極２４を形成する膜厚 400
ｎｍのｐ−Ｓｉ膜に燐（Ｐ）を70ｋｅＶで 1×10¹⁶／cm
² の濃度に注入した際のシート抵抗値も、 800℃アニー
ル後は80Ω／□であったのに対して、 600℃アニール後
には 180Ω／□となった。ゲート電極２４がこのような
高い電気抵抗値では、急峻なゲートパルスなどを印加し
た際のパルスに歪みや遅延や反射といった種々の問題が
生じるので、高性能なＴＦＴの動作特性を得ることは不
可能である。

【００１８】また、従来のいわゆるコプラナ型の多結晶
シリコン薄膜トランジスタにおいては、活性層の表面で
の電気抵抗が十分には低抵抗化されておらず、コンタク
トホールを通してそこに接続されるソース電極やドレイ
ン電極との電気的コンタクトが不十分となり、良好な動
作特性が得られないという問題もあった。

【００１９】本発明はこのような問題を解消するために
成されたもので、その目的は、活性層の多結晶シリコン
やゲート電極の形成材料である多結晶シリコン膜への、
不純物の注入量および深度方向の分布を最適値に保つこ
とによって、ガラス基板上に多結晶シリコンを形成する
場合のような最大熱処理が 600℃に制限されている多結
晶シリコン薄膜トランジスタの製造プロセスにおいて
も、高性能な多結晶シリコン薄膜トランジスタを実現す
ることにある。

【００２０】

【課題を解決するための手段】本発明の多結晶シリコン
薄膜トランジスタは、歪点が 600℃以下の絶縁性基体上
に形成された、少なくとも活性層が多結晶シリコンで形
成されており該活性層上を覆うゲート絶縁膜を備えた多
結晶シリコン薄膜トランジスタにおいて、前記活性層の
チャネル領域を除くソース領域およびドレイン領域にお
ける不純物濃度は、その分布ピークが前記活性層の深さ
方向中央よりも浅く前記ゲート絶縁膜を含む深さまでの
領域に存在しており、かつ不純物注入直後のプロファイ
ルで不純物濃度が 2×10¹⁹／cm³ となる深さが前記活性
層の深さ方向中央よりも深くさらに前記絶縁性基体より
も浅い範囲に存在することを特徴としている。

【００２１】また、上記の多結晶シリコン薄膜トランジ
スタにおいて、前記活性層が、ＬＤＤ膜を具備している
ことを特徴としている。

【００２２】また、本発明の製造方法は、歪点が 600℃
以下の絶縁性基体上に島状の多結晶シリコンを形成する
工程と、前記島状の多結晶シリコンの表面に絶縁膜を形
成しこれをゲート絶縁膜とする工程と、全面にイオン注
入またはイオンシャワーにより不純物をドープした多結
晶シリコン膜を成膜し、該多結晶シリコン膜に加熱処理
を施して、前記多結晶シリコン膜中の前記不純物を活性
化して低抵抗化する工程と、前記多結晶シリコン膜をパ
ターニングしてゲート電極を形成する工程と、前記ゲー
ト電極をマスクとして用いて自己整合でイオン注入装置
またはイオンシャワーにより前記島状の多結晶シリコン
および前記ゲート電極に対して不純物をドープする工程
と、を含み、前記絶縁性基体の歪点が 600℃以下である
ことから製造工程中の最大熱処理温度が 600℃以下に制
約された多結晶シリコン薄膜トランジスタの製造方法で
あって、前記活性層のチャネル領域を除くソース領域お
よびドレイン領域における不純物濃度の分布ピークが前
記活性層の深さ方向中央よりも浅く前記ゲート絶縁膜を
含む深さまでの領域に存在し、かつ不純物注入直後のプ
ロファイルで不純物濃度が 2×10¹⁹／cm³ となる深さが
前記活性層の深さ方向中央よりも深くさらに前記絶縁性
基体よりも浅い範囲に存在するように、前記不純物をド
ープする工程を含むことを特徴とする多結晶シリコン薄
膜トランジスタの製造方法である。

【００２３】また、歪点が 600℃以下の絶縁性基体上に
島状の多結晶シリコンを形成する工程と、前記島状の多
結晶シリコンの表面に絶縁膜を形成しこれをゲート絶縁
膜とする工程と、全面にイオン注入またはイオンシャワ
ーにより不純物をドープした多結晶シリコン膜を成膜
し、該多結晶シリコン膜に加熱処理を施して、前記多結
晶シリコン膜中の前記不純物を活性化して低抵抗化する
工程と、前記多結晶シリコン膜をパターニングしてゲー
ト電極を形成する工程と、前記ゲート電極をマスクとし
て用いて自己整合でイオン注入装置またはイオンシャワ
ーにより前記島状の多結晶シリコンおよび前記ゲート電
極に対して不純物をドープする工程と、前記不純物をド
ープする工程よりもさらに高濃度の不純物を、イオン注
入またはイオンシャワーによって前記島状の多結晶シリ
コンおよび前記ゲート電極に対してドープする工程と、
を含み、前記絶縁性基体の歪点が 600℃以下であること
から製造工程中の最大熱処理温度が 600℃以下に制約さ
れた多結晶シリコン薄膜トランジスタの製造方法であっ
て、前記活性層のチャネル領域を除くソース領域および
ドレイン領域における不純物濃度の分布ピークが前記活
性層の深さ方向中央よりも浅く前記ゲート絶縁膜を含む
深さまでの領域に存在し、かつ不純物注入直後のプロフ
ァイルで不純物濃度が 2×10¹⁹／cm³ となる深さが前記
活性層の深さ方向中央よりも深くさらに前記絶縁性基体
よりも浅い範囲に存在するように前記不純物をドープす
る工程および前記高濃度の不純物をドープする工程を含
むことを特徴とする多結晶シリコン薄膜トランジスタの
製造方法である。

【００２４】また、歪点が 600℃以下の絶縁性基体上に
島状の多結晶シリコンを形成する工程と、前記島状の多
結晶シリコンの表面に絶縁膜を形成しこれをゲート絶縁
膜とする工程と、全面にイオン注入またはイオンシャワ
ーにより不純物をドープした多結晶シリコン膜を成膜
し、該多結晶シリコン膜に加熱処理を施して、前記多結
晶シリコン膜中の前記不純物を活性化して低抵抗化する
工程と、前記多結晶シリコン膜をパターニングしてゲー
ト電極を形成する工程と、前記ゲート電極をマスクとし
て用いて自己整合でイオン注入装置またはイオンシャワ
ーにより前記島状の多結晶シリコンおよび前記ゲート電
極に対して不純物をドープする工程と、前記不純物をド
ープする工程よりもさらに高濃度の不純物を、イオン注
入またはイオンシャワーによって前記島状の多結晶シリ
コンおよび前記ゲート電極に対してドープする工程と、
を含み、前記絶縁性基体の歪点が 600℃以下であること
から製造工程中の最大熱処理温度が 600℃以下に制約さ
れた多結晶シリコン薄膜トランジスタの製造方法であっ
て、前記多結晶シリコン膜中の前記不純物を活性化して
低抵抗化する工程で、前記ゲート絶縁膜と前記多結晶シ
リコン膜との界面から前記活性層の厚さ方向20ｎｍの領
域での不純物を 2.0×10¹⁹／cm³ 以下の濃度となるよう
にドープし、かつ前記高濃度の不純物をドープする工程
で、前記絶縁性基体と前記島状の多結晶シリコンとの界
面から該島状の多結晶シリコンの厚さ方向20ｎｍの領域
に、 2.0×10¹⁹／cm³ 以下の濃度となるように前記高濃
度の不純物をドープすることを特徴とする多結晶シリコ
ン薄膜トランジスタの製造方法である。

【００２５】また、歪点が 600℃以下の絶縁性基体上に
島状の多結晶シリコンを形成する工程と、前記島状の多
結晶シリコンの表面に絶縁膜を形成しこれをゲート絶縁
膜とする工程と、全面にイオン注入またはイオンシャワ
ーにより不純物をドープした多結晶シリコン膜を成膜
し、該多結晶シリコン膜に加熱処理を施して、前記多結
晶シリコン膜中の前記不純物を活性化して低抵抗化する
工程と、前記多結晶シリコン膜をパターニングしてゲー
ト電極を形成する工程と、前記ゲート電極をマスクとし
て用いて自己整合でイオン注入装置またはイオンシャワ
ーにより前記島状の多結晶シリコンおよび前記ゲート電
極に対して不純物をドープする工程と、前記不純物をド
ープする工程よりもさらに高濃度の不純物を、イオン注
入またはイオンシャワーによって前記島状の多結晶シリ
コンおよび前記ゲート電極に対してドープする工程と、
を含み、前記絶縁性基体の歪点が 600℃以下であること
から製造工程中の最大熱処理温度が 600℃以下に制約さ
れた多結晶シリコン薄膜トランジスタの製造方法であっ
て、前記高濃度の不純物をドープする工程で、前記絶縁
性基体と前記島状の多結晶シリコンとの界面から該島状
の多結晶シリコンの厚さ方向20ｎｍの領域での不純物濃
度を 2.0×10¹⁹／cm³ 以下の濃度となるように前記高濃
度の不純物をドープすることを特徴とする多結晶シリコ
ン薄膜トランジスタの製造方法である。

【００２６】本発明によれば、活性層のチャネル領域を
除くソース領域およびドレイン領域における不純物濃度
を、その分布ピークが活性層の深さ方向中央よりも浅く
ゲート絶縁膜を含む深さまでの領域に存在し、かつ不純
物注入直後のプロファイルで不純物濃度が 2×10¹⁹／cm
³ となる深さが活性層の深さ方向中央よりも深くさらに
絶縁性基体よりも浅い範囲に存在するようにすることに
より、その後の活性化工程での加熱温度を 600℃以下と
した場合でも、多結晶シリコンの再結晶化の際に核とな
る結晶核が活性層のソース領域およびドレイン領域の深
部に十分に残存している。従って、 600℃以下と比較的
低温の加熱温度でも、その結晶核が核となって多結晶シ
リコンには十分に再結晶化が起きるので、結晶粒界の問
題の無い大きな粒径の多結晶シリコンを再結晶化して十
分な活性化の効果を得ることができることを、我々は確
認した。そしてこの作用を用いれば、 600℃以下と比較
的低温の加熱温度でも十分に抵抗化された多結晶シリコ
ン薄膜トランジスタを実現できることを確認した。

【００２７】またこのとき、本発明によれば、不純物濃
度の分布ピークが活性層の深さ方向中央よりも浅くゲー
ト絶緑膜を含む深さまでの領域に存在させている。つま
りソース領域およびドレイン領域の表面あるいはさらに
その上のゲート絶緑膜の深さに不純物濃度の分布ピーク
があるので、その部分の電気抵抗は他の部分よりも低抵
抗である。つまりソース領域およびドレイン領域の表面
は低抵抗化された部分となっており、ソース電極やドレ
イン電極との電気的コンタクトに好適な状態となってい
る。従って、本発明によれば、活性層の表面とソース電
極やドレイン電極との良好な電気的コンタクトを得るこ
とができ、信頼性の高い高性能な多結晶シリコン薄膜ト
ランジスタを実現できる。なお、これらの実験結果等の
詳細は次に述べる。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００２９】図１は、本発明に係る製造方法における、
特にイオン注入装置やイオンシャワーを用いて不純物を
ドープする工程、および 600℃アニールによりソース・
ドレイン領域への高濃度不純物を活性化する工程を示す
図である。また、図２は、比較例として従来の製造方法
における特にイオン注入装置やイオンシャワーを用いて
不純物をドープする工程、および 800℃のアニールによ
りソース・ドレイン領域の高濃度不純物を活性化する工
程を示す図である。

【００３０】まず、従来の製造方法によれば、図２
（ａ）に示すように、石英基板１０１上にｐ−Ｓｉ膜を
島状にパタ−ニングして形成された活性層１０２に対し
て、ゲー卜絶縁膜１０３を通して高濃度の燐（Ｐ）イオ
ン１０４を打ち込む。

【００３１】すると、図２（ｂ）に示すように、打ち込
まれた燐（Ｐ）イオン１０４の連鎖衝突によって、ｐ−
Ｓｉからなる活性層１０２はアモルファス化した部分が
でき、この部分がアモルファス層１０５となる。特に、
ソース・ドレイン領域のように高濃度となるまで不純物
が注入される場合には、従来の製造方法では絶縁性基板
との界面まで多量の燐イオンが到達するので、ｐ−Ｓｉ
からなる活性層１０２はその深さ方向ほぼ全体がアモル
ファス層１０５となってしまう場合もある。

【００３２】次に、アモルファス層１０５が発生した活
性層１０２を、従米の方法と同様に800℃でアニールす
ると、アモルファス層１０５中に結晶核が発生して、こ
の核を中心として再結晶化が起こり、アモルファス層１
０５は再びｐ−Ｓｉ化して、図２（ｃ）に示すように、
活性層１０２は再び多結晶シリコン化する。

【００３３】しかもこのとき、活性層１０２は適量の不
純物が注入され拡散されているので、上記の図２（ａ）
に示した状態よりもさらに低抵抗化された多結晶シリコ
ン１０２′となる。

【００３４】ところが、上記の温度 800℃よりも低い 6
00℃で従来の製造方法に従ってアニールすると、図２
（ｃ）で示したような再結晶化は起こらず、アニール後
にもｐーＳｉ膜はアモルファス状態のままとなってい
た。これは、アニール温度が低くなったために、再結晶
化の中心となる核が発生しなかったことに起因してい
る。これでは、膜質は向上せず、またドープされた燐イ
オンも活性化しないことは言うまでもない。

【００３５】そこで、本発明によれば、燐（Ｐ）イオン
の注入時に、その注入量と活性層における深度方向の分
布とを以下に述べるように適正に制御することで、基板
界面付近に核となるようなｐ−Ｓｉの層を残し、 600℃
と低温なアニールによっても十分な結晶成長が可能とな
るようにした。その様子を図１に示す。

【００３６】図１（ａ）に示すように、石英基板２０１
上のｐ−Ｓｉからなる活性層２０２に、ゲート絶縁膜２
０３を通して高濃度の燐イオン２０４をイオン注入法ま
たはイオンシャワー法により打ち込む（ドープする）。

【００３７】すると、図１（ｂ）に示すように、打ち込
まれた燐（Ｐ）イオン２０４の連鎖衝突によって、ｐ−
Ｓｉからなる活性層２０２はアモルファス化した部分で
あるアモルファス層２０５が発生する。

【００３８】しかし、本発明によれば、活性層２０２の
深度中央から下側、あるいは絶縁性基板２０１との界面
付近から上側に向かって20ｎｍの領域では、不純物とし
ての燐イオンの分布はその末尾しか到達しないので、
2.0×10¹⁹／cm³ よりも低濃度である。

【００３９】何故なら、図１（ｂ）の左側に示した分布
曲線から明らかなように、本発明によれば不純物の分布
ビークは活性層２０２の深度中央部から上側〜ゲート絶
縁膜２０３を含む深さ領域の間に存在するように制御さ
れており、しかもこのとき不純物の分布曲線は正規分布
に近似した、ピークが一つだけの曲線であるため、上記
のように制御すれば、深度中央部よりも下側（深い領
域）では必然的に分布ピークよりも低い濃度分布となる
からである。

【００４０】その結果、少なくとも絶縁性基体２０１と
ｐ−Ｓｉの活性層２０２との界面からこの活性層２０２
の厚さ方向に20nmの領域の不純物の濃度を 2.0×10¹⁹／
cm³以下とすることにより、この厚さ20nmの領域におけ
る燐イオンのドープに起因した連鎖衝突の頻度が小さく
なって、この部分は完全にはアモルファス化せずに結晶
核が残った領域２０６となる。そしてこの領域２０６よ
りも上の領域は、一旦、アモルファス層２０５となるの
である。

【００４１】そして、図１（ｃ）に示すように、アモル
ファス層２０５と結晶核が残った領域２０６とを含む活
性層２０２を、従来よりも低温の 600℃でアニールする
と、領域２０６に残っていた結晶核を中心として再結晶
化が起こり、これがさらにアモルファス層２０５にも進
行して、このアモルファス層２０５も再びｐ−Ｓｉ化し
て活性層２０２は全体的に再び多結晶シリコン２０２´
となる。

【００４２】このような領域２０６に残っていた結晶核
を中心とした再結晶化が効果的に起きる条件としては、
−般に活性層２０２全体の厚さは50〜 100ｎｍ程度だ
が、この厚さに対しては上記の如く絶縁性基体２０１と
ｐ−Ｓｉの活性層２０２との界面からこの活性層２０２
の厚さ方向に少なくとも20ｎｍの領域あるいは活性層の
下半分の不純物の濃度を 2.0×10¹⁹／ｃｍ³ 以下とする
ことである。

【００４３】ここで、実際の多結晶シリコン薄膜トラン
ジスタにおいては、上記の不純物の濃度分布及び再ｐ−
Ｓｉ化は、活性層２０２のうち特にソース・ドレイン領
域で発生するものである（図示省略）。上記は、あくま
で本発明の要部を簡潔に説明するために、ソース・ドレ
イン領域をｐ−Ｓｉの活性層２０２として抽象化して取
り出して述べたものであることは言うまでもない。

【００４４】次に、図３は、厚さ 100ｎｍのゲート酸化
膜（ゲート絶縁膜）を通して、厚さ100nmのｐ−Ｓｉ膜
に、不純物として燐（Ｐ）を 100ｋｅＶでドープした時
の、注入量とシート抵抗値の関係を示す図である。

【００４５】鎖線１で示した800 ℃のアニールを施した
場合は、注入量が多くなるに従って、シート抵抗値も単
調減少的に低減していることが判る。これが、従来の高
温アニールによる活性化に相当する。

【００４６】これに対して、従来の方法に従って 600℃
アニールを施した場合には、注入量1×10¹⁵／ｃｍ² 以
下であれば、シート抵抗値 800℃の場合と同様に実線２
で示したグラフとなることが、図３から判る。

【００４７】しかし、注入量が図３の点３に示した 1×
10¹⁵／cm² よりも多くなると、シ−ト抵抗値の測定がで
きないほどになる。

【００４８】その原因については、以下の様に考えられ
る。図４には、厚さ 100ｎｍの酸化膜を通して、厚さ 1
00ｎｍのｐｏｌｙ−Ｓｉ膜に、条件を変えてリンを 100
ｋｅＶでドープした時のプロファイルを模式的に表し
た。図４（ａ）は注入量を変えた場合のプロファイルで
ある。注入量 1×10¹⁵／cm² のプロファイル４１では、
ｐｏｌｙ−Ｓｉ膜と基板界面から表面方向に20ｎｍの位
置に、Ｐの濃度が 2×10¹⁹／ccとなる深さ４２が存在す
る。つまり注入後、ｐｏｌｙ−Ｓｉ膜中の基板界面から
20ｎｍの位置に、注入によって生じたアモルファス層２
０５と結晶の層２０６の境界４３が存在すると考えられ
る。実際ＴＥＭの結果、基板界面付近に結晶の層が観察
された。次に注入量を多くして、 5×10¹⁵／cm² とした
時のプロファイル４４を見ると、Ｐの濃度が 2×10¹⁹／
ccとなる深さ４２がｐｏｌｙ−Ｓｉ膜中にはない。つま
りｐｏｌｙ−Ｓｉ膜全体がアモルファス化してしまうと
考えられ、実際ＴＥＭによっても結晶の層２０６は観察
されなかった。以上から、図３で注入量 1×10¹⁵／cm²
を境にして抵抗値の測定ができなかったのは、不純物濃
度が 2×10¹⁹／ccとなる深さが、ｐｏｌｙ−Ｓｉ膜中に
あったかどうかによって決まったと考えてもよい。

【００４９】図４（ａ）は加速電圧を一定とした。そこ
で図４（ｂ）では、注入量を一定として、加速電圧を変
化させた時のプロファイルを示した。加速電圧を 100ｋ
ｅＶから80ｋｅＶに下げることで、より厚い結晶の層を
残すことが可能となる。

【００５０】この様に、結晶の層を残す為の不純物注入
条件は１つに特定されることはない。例えば注入量は希
望する抵抗値から、また加速電圧は酸化膜厚などから決
定され、その時に事前にプロファイルを検討して、不純
物濃度が 2×10¹⁹／ccとなる深さが、ｐｏｌｙ−Ｓｉ膜
中に存在するようにすればよい。

【００５１】また、本発明による 600℃のアニール後の
ｐ−Ｓｉ膜の断面を観察すると、従来の 800℃のアニー
ルを施した場合とほぼ同じ結晶性が得られた。そしてこ
のときシート抵抗値も 800℃アニールの場合と同じ 300
Ω／口となっていることが判った。この値は、ΤＦΤの
設計上は全く問題のない値である。

【００５２】シート抵抗値のウエハ内分布、つまりシー
ト抵抗値の同一ウエハ上でのばらつきについても２つの
温度の間にはほとんど有意差が無く、10％以下であっ
た。

【００５３】また、ゲート電極（図示省略）の形成材料
であるｐ−Ｓｉ膜についても、界面付近に結晶を残すこ
とで、 600℃アニールで、 185Ω／口でも 800℃で 188
Ω／口とほぼ同じシ−ト抵抗値を得ることができること
を、我々は実験により確認した。

【００５４】

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、ガラス基板上に多結晶シリコンを形成す
る場合のような最大熱処理が 600℃に制限されている多
結晶シリコン薄膜トランジスタの製造プロセスにおいて
も、 800℃以上のアニールによる再結晶化を行なった場
合と同様に高性能な多結晶シリコン薄膜トランジスタを
実現することができる。

【図面の簡単な説明】

【図１】本発明に係る製造方法における、特にイオン注
入装置やイオンシャワーを用いて不純物をドープする工
程、および 600℃アニールによりソース・ドレイン領域
への高濃度不純物を活性化する工程を示す図である。

【図２】比較例として、従来の製造方法における、特に
イオン注入装置やイオンシャワーを用いて不純物をドー
プする工程、および 800℃のアニールによりソース・ド
レイン領域の高濃度不純物を活性化する工程を示す図で
ある。

【図３】厚さ 100ｎｍのゲート酸化膜（ゲート絶縁膜）
を通して、厚さ 100ｎｍのｐーＳｉ膜に、不純物として
燐（Ｐ）を 100ｋｅＶでドープした時の、注入量とシー
卜抵抗値との関係を示す図である。

【図４】厚さ 100ｎｍのゲート酸化膜を通して、厚さ 1
00ｎｍのｐ−Ｓｉ膜にＰをドープした時の注入条件とプ
ロファイルの関係を表した図である。

【図５】従来のｐ−ＳｉＴＦＴの製造方法について示す
図である。

【符号の説明】

２０１……石英基板 ２０２……活性層 ２０３……ゲート絶縁膜 ２０４……燐イオン ２０５……アモルフアス層 ２０６……結晶核が残った領域

Claims (6)

【特許請求の範囲】
1. 【請求項１】 歪点が 600℃以下の絶縁性基体上に形成
   された、少なくとも活性層が多結晶シリコンで形成され
   ており該活性層上を覆うゲート絶縁膜を備えた多結晶シ
   リコン薄膜トランジスタにおいて、 前記活性層のチャネル領域を除くソース領域およびドレ
   イン領域における不純物濃度は、その分布ピークが前記
   活性層の深さ方向中央よりも浅く前記ゲート絶縁膜を含
   む深さまでの領域に存在しており、かつ不純物注入直後
   のプロファイルで不純物濃度が 2×10¹⁹／cm³ となる深
   さが前記活性層の深さ方向中央よりも深くさらに前記絶
   縁性基体よりも浅い範囲に存在することを特徴とする多
   結晶シリコン薄膜トランジスタ。
2. 【請求項２】 請求項１記載の多結晶シリコン薄膜トラ
   ンジスタにおいて、前記活性層が、ＬＤＤ構造を具備し
   ていることを特徴とする多結晶シリコン薄膜トランジス
   タ。
3. 【請求項３】 歪点が 600℃以下の絶縁性基体上に島状
   の多結晶シリコンを形成する工程と、 前記島状の多結晶シリコンの表面に絶縁膜を形成しこれ
   をゲート絶縁膜とする工程と、 全面にイオン注入またはイオンシャワーにより不純物を
   ドープした多結晶シリコン膜を成膜し、該多結晶シリコ
   ン膜に加熱処理を施して、前記多結晶シリコン膜中の前
   記不純物を活性化して低抵抗化する工程と、 前記多結晶シリコン膜をパターニングしてゲート電極を
   形成する工程と、 前記ゲート電極をマスクとして用いて自己整合でイオン
   注入装置またはイオンシャワーにより前記島状の多結晶
   シリコンおよび前記ゲート電極に対して不純物をドープ
   する工程と、を含み、前記絶縁性基体の歪点が 600℃以
   下であることから製造工程中の最大熱処理温度が 600℃
   以下に制約された多結晶シリコン薄膜トランジスタの製
   造方法であって、 前記活性層のチャネル領域を除くソース領域およびドレ
   イン領域における不純物濃度の分布ピークが前記活性層
   の深さ方向中央よりも浅く前記ゲート絶縁膜を含む深さ
   までの領域に存在し、かつ不純物注入直後のプロファイ
   ルで不純物濃度が 2×10¹⁹／cm³ となる深さが前記活性
   層の深さ方向中央よりも深くさらに前記絶縁性基体より
   も浅い範囲に存在するように、前記不純物をドープする
   工程を含むことを特徴とする多結晶シリコン薄膜トラン
   ジスタの製造方法。
4. 【請求項４】 歪点が 600℃以下の絶縁性基体上に島状
   の多結晶シリコンを形成する工程と、 前記島状の多結晶シリコンの表面に絶縁膜を形成しこれ
   をゲート絶縁膜とする工程と、 全面にイオン注入またはイオンシャワーにより不純物を
   ドープした多結晶シリコン膜を成膜し、該多結晶シリコ
   ン膜に加熱処理を施して、前記多結晶シリコン膜中の前
   記不純物を活性化して低抵抗化する工程と、 前記多結晶シリコン膜をパターニングしてゲート電極を
   形成する工程と、 前記ゲート電極をマスクとして用いて自己整合でイオン
   注入装置またはイオンシャワーにより前記島状の多結晶
   シリコンおよび前記ゲート電極に対して不純物をドープ
   する工程と、 前記不純物をドープする工程よりもさらに高濃度の不純
   物を、イオン注入またはイオンシャワーによって前記島
   状の多結晶シリコンおよび前記ゲート電極に対してドー
   プする工程と、を含み、前記絶縁性基体の歪点が 600℃
   以下であることから製造工程中の最大熱処理温度が 600
   ℃以下に制約された多結晶シリコン薄膜トランジスタの
   製造方法であって、 前記活性層のチャネル領域を除くソース領域およびドレ
   イン領域における不純物濃度の分布ピークが前記活性層
   の深さ方向中央よりも浅く前記ゲート絶縁膜を含む深さ
   までの領域に存在し、かつ不純物注入直後のプロファイ
   ルで不純物濃度が 2×10¹⁹／cm³ となる深さが前記活性
   層の深さ方向中央よりも深くさらに前記絶縁性基体より
   も浅い範囲に存在するように前記不純物をドープする工
   程および前記高濃度の不純物をドープする工程を含むこ
   とを特徴とする多結晶シリコン薄膜トランジスタの製造
   方法。
5. 【請求項５】 歪点が 600℃以下の絶縁性基体上に島状
   の多結晶シリコンを形成する工程と、 前記島状の多結晶シリコンの表面に絶縁膜を形成しこれ
   をゲート絶縁膜とする工程と、 全面にイオン注入またはイオンシャワーにより不純物を
   ドープした多結晶シリコン膜を成膜し、該多結晶シリコ
   ン膜に加熱処理を施して、前記多結晶シリコン膜中の前
   記不純物を活性化して低抵抗化する工程と、 前記多結晶シリコン膜をパターニングしてゲート電極を
   形成する工程と、 前記ゲート電極をマスクとして用いて自己整合でイオン
   注入装置またはイオンシャワーにより前記島状の多結晶
   シリコンおよび前記ゲート電極に対して不純物をドープ
   する工程と、 前記不純物をドープする工程よりもさらに高濃度の不純
   物を、イオン注入またはイオンシャワーによって前記島
   状の多結晶シリコンおよび前記ゲート電極に対してドー
   プする工程と、を含み、前記絶縁性基体の歪点が 600℃
   以下であることから製造工程中の最大熱処理温度が 600
   ℃以下に制約された多結晶シリコン薄膜トランジスタの
   製造方法であって、 前記多結晶シリコン膜中の前記不純物を活性化して低抵
   抗化する工程で、前記ゲート絶縁膜と前記多結晶シリコ
   ン膜との界面から前記活性層の厚さ方向20ｎｍの領域で
   の不純物を 2.0×10¹⁹／cm³ 以下の濃度となるようにド
   ープし、 かつ前記高濃度の不純物をドープする工程で、前記絶縁
   性基体と前記島状の多結晶シリコンとの界面から該島状
   の多結晶シリコンの厚さ方向20ｎｍの領域に、2.0×10
   ¹⁹／cm³ 以下の濃度となるように前記高濃度の不純物を
   ドープすることを特徴とする多結晶シリコン薄膜トラン
   ジスタの製造方法。
6. 【請求項６】 歪点が 600℃以下の絶縁性基体上に島状
   の多結晶シリコンを形成する工程と、 前記島状の多結晶シリコンの表面に絶縁膜を形成しこれ
   をゲート絶縁膜とする工程と、 全面にイオン注入またはイオンシャワーにより不純物を
   ドープした多結晶シリコン膜を成膜し、該多結晶シリコ
   ン膜に加熱処理を施して、前記多結晶シリコン膜中の前
   記不純物を活性化して低抵抗化する工程と、 前記多結晶シリコン膜をパターニングしてゲート電極を
   形成する工程と、 前記ゲート電極をマスクとして用いて自己整合でイオン
   注入装置またはイオンシャワーにより前記島状の多結晶
   シリコンおよび前記ゲート電極に対して不純物をドープ
   する工程と、 前記不純物をドープする工程よりもさらに高濃度の不純
   物を、イオン注入またはイオンシャワーによって前記島
   状の多結晶シリコンおよび前記ゲート電極に対してドー
   プする工程と、を含み、前記絶縁性基体の歪点が 600℃
   以下であることから製造工程中の最大熱処理温度が 600
   ℃以下に制約された多結晶シリコン薄膜トランジスタの
   製造方法であって、 前記高濃度の不純物をドープする工程で、前記絶縁性基
   体と前記島状の多結晶シリコンとの界面から該島状の多
   結晶シリコンの厚さ方向20ｎｍの領域での不純物濃度を
   2.0×10¹⁹／cm³ 以下の濃度となるように前記高濃度の
   不純物をドープすることを特徴とする多結晶シリコン薄
   膜トランジスタの製造方法。