KR100832885B1 - 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법 - Google Patents
액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법 Download PDFInfo
- Publication number
- KR100832885B1 KR100832885B1 KR1020060058206A KR20060058206A KR100832885B1 KR 100832885 B1 KR100832885 B1 KR 100832885B1 KR 1020060058206 A KR1020060058206 A KR 1020060058206A KR 20060058206 A KR20060058206 A KR 20060058206A KR 100832885 B1 KR100832885 B1 KR 100832885B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- liquid crystal
- gate electrode
- thin film
- film transistor
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 89
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000010408 film Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 45
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 206010047571 Visual impairment Diseases 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 117
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 229910017107 AlOx Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on an electrochromic effect
- G02F1/153—Constructional details
- G02F1/155—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 저온에서 다결정의 반도체층으로 활성영역을 형성하여 온상태 및 오프상태의 전류특성을 개선하여 화면을 구동할 때 발생하는 잔상잔류현상을 제거하는 액정표시장치용 액정패널의 박막 트랜지스터 및 그의 제조방법에 관한 것으로, 투명기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 상기 투명기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 다결정의 제1반도체층을 형성하고, 동일장비에서 연속적으로 상기 다결정의 제1반도체층 상에 비정질의 제2반도체층을 형성하는 단계; 상기 게이트전극 양측의 상기 제1반도체층 및 상기 제2반도체층에 불순물을 주입하여 소오스영역 및 드레인영역을 형성하는 단계;를 포함한다.
액정표시장치, 박막 트랜지스터, 원자층 증착, 다결정 반도체층
Description
도 1은 종래기술에 따른 박막 트랜지스터를 사용하는 액정표시장치용 액정패널에 대한 개략적인 단면도
도 2는 도1의 등가회로
도 3은 본 발명의 제1실시예에 따른 박막 트랜지스터를 사용하는 액정표시장치용 액정패널에 대한 개략적인 단면도
도 4 내지 도 5는 본 발명의 제2실시예 내지 제3실시예에 따른 액정표시장치용 액정패널에 사용되는 박막 트랜지스터의 개략적인 단면도
*도면의 주요부분에 대한 부호의 설명*
203 : 하부기판 204 : 게이트 전극
206 : 게이트 절연막 220 : 제1반도체층
225 : 제2반도체층 207 : 드레인 영역
208 : 드레인 영역 209 : 채널영역
210 : 드레인 콘택홀 221 : 보호층
211 : 화소전극 215 : 액정층
213 : 공통전극 214 : 상부기판
본 발명은 박막 트랜지스터 및 그의 제조방법에 관한 것으로, 특히 저온에서 다결정의 반도체층으로 활성영역을 형성하여 온상태 및 오프상태의 전류특성을 개선하여 화면을 구동할 때 발생하는 잔상잔류현상을 제거하는 액정표시장치용 액정패널의 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
최근 정보화 사회의 급진전에 따라 대량의 정보를 처리하고 이를 표시하는 디스플레이 분야가 발전하고 있다. 근래까지 브라운관(cathode-ray tube ; CRT)이 표시장치의 주류를 이루고 발전을 거듭해 오고 있으나. 최근 들어 소형화, 경량화, 저소비 전력화 등에 부응하기 위해 평판표시소자의 필요성이 대두되어, 색재현성이 우수하고 박형인 박막 트랜지스터형 액정표시소자(Thin Film Transistor ?? Liquid Crystal Display: TFT LCD)가 개발되었다.
박막 트랜지스터는 액정표시장치 또는 유기발광(Electro Luminescence)표시장치 등에서 각 화소를 독립적으로 구동하기 위해 사용된다. 박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연 결되어 있는 소오스 전극과 반도체층을 중심으로 소오스 전극과 마주하는 드레인 전극 등으로 이루어진다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 화상신호를 제어하는 스위칭소자이다.
도 1는 종래기술에 따른 박막 트랜지스터를 사용하는 액정표시장치용 액정패널에 대한 개략적인 단면도이다.
트랜지스터 영역(101)과 화소영역(102)을 가지는 투명한 하부 절연기판(103) 상에 크롬(Cr) 등과 같은 물질로 게이트 금속층을 증착한 다음, 사진식각 공정을 거쳐 게이트 전극(104)과 축전전극(105)을 형성하고, 게이트 전극(104)을 포함한 하부 절연기판(103) 상에 실리콘산화막과 실리콘질화막(SiOx/SiNx), 산화알루미늄과 실리콘질화막(AlOx/SiNx)의 이중막으로 이루어진 게이트 절연막(106)을 플라즈마 화학기상 증착(Plasma Enhanced Chemical Vapor Deposition ; PECVD)방법으로 적층하고, 게이트 절연막(106) 상에 플라즈마 화학기상 증착방법으로 반도체층을 적층하고 선택적으로 식각하여, 게이트 전극(104)과 대응되는 영역 및 주변으로 확장되는 영역에 활성영역층(120)을 형성한다. 하부 절연기판(103)의 특성으로 인해 반도체층은 300 ~ 500℃의 온도에서 진행되기 때문에 비정질층이며 레이져 열처리를 실시하여 비정질의 반도체층을 다결정의 반도체층으로 변환시킨다.
그리고 게이트 전극(104) 양측의 활성영역층(120)에 비소(As) 및 인(P)와 같은 N형의 불순물 또는 붕소(Boron)과 같은 P형의 불순물을 도핑시켜 소오스 영 역(108) 및 드레인 영역(107)을 형성하고, 게이트 전극(104)과 대응되며 소오스 영역(20) 및 드레인 영역(107) 사이의 활성영역층(120)에는 채널영역(109)이 형성된다. 이와 같은 게이트 전극(104), 활성영역층(120), 소오스 영역(108) 및 드레인 영역(107), 채널영역(109)은 박막 트랜지스터를 이룬다.
도면으로 도시하지 않았지만, 게이트 전극(104)과 연결되어 제1방향으로 게이트 배선이 형성되고, 제1방향과 교차되는 제2방향으로 소오스 영역(108)과 연결되는 데이터 배선이 형성되고, 게이트 배선과 데이터 배선이 교차되는 영역은 화소영역(102)으로 정의된다.
드레인 영역(107)과 대응되는 영역에 드레인 콘택홀(110)을 가진 보호층(121)을 형성하고, ITO(Indium Tin oxide)와 같은 전도층으로 드레인 콘택홀(110)을 통해 드레인 영역(107)과 연결되는 화소전극(111)을 화소영역(102)의 보호층(121) 상에 형성한다. 그리고 보호층(121)과 화소전극(111) 상에는 액정층(115)의 배향을 용이하게 유도하기 위한 하부 배향막(112)을 형성한다.
또한 투명한 상부기판(114)의 하부에는 화소전극(111)과 대응되는 위치에 특정 파장대의 빛 만을 걸러주는 컬러필터(113)가 형성되고, 컬러필터(113)의 경계부에는 빛샘현상 및 박막 트랜지스터로 광의 유입을 차단하는 블랙매트릭스(122)가 형성된다. 컬러필터(113) 및 블랙매트릭스(122)의 하부에는 액정층(115)에 전압을 인가하는 또 다른 전극인 공통전극(113)이 형성되고, 공통전극(113)의 하부에는 하부 배향막(112)과 동일한 역할을 하는 상부 배향막(112)이 형성된다.
도면에는 도시하지 않았지만 상부기판(114) 및 하부기판(103) 사이에 개재 된 액정층(115)의 누설을 방지하지 위하여 액정패널의 가장자리는 씰패턴에 의해 봉지되어 있다. 씰패턴은 상부기판(114) 및 하부기판(103)의 합착 공정 전에 두 개의 기판 간의 일정한 셀갭을 유지하여 추후 공정에서 액정주입을 용이하게 할 뿐 아니라 주입된 액정이 외부로 누설되는 것을 방지한다. 이러한 액정패널은 양측에 각각 편광판을 부착한 후 구동회로를 연결하는 과정을 거쳐 액정표시장치로 완성된다.
도2는 도1의 등가회로이다.
전기적 관점에서 박막 트랜지스터를 사용하는 액정표시장치용 액정패널의 등가회로는 화소영역의 전하를 충전하거나 방전하는 트랜지스터(131)와 전하의 충전 및 방전 상태에 따라 화소영역의 액정배열 상태를 변화시켜 화소의 광투과율을 조절하는 제1캐패시터(132)와 제2캐패시터(133)로 이루어진다. 제1캐패시터(132)는 상부전극으로 공통전극(113)과, 하부전극으로 화소전극(111), 그리고 유전체로 액정층(115)에 의해 형성되고, 제2캐패시터(133)은 상부전극으로 화소전극(111)과. 하부전극으로 축전전극(105), 그리고 유전체로 게이트 절연막(106)과 보호층(121)에 의해 형성된다.
박막 트랜지스터를 사용하는 액정표시장치용 액정패널에서 트랜지스터의 전류흐름, 즉 온상태(Ion)과 오프상태(Ioff)의 특성이 화질에 가장 중요한 역할을 한다. 온상태의 특성은 전하를 충전할 때 신속하게 일정 전압 이상을 형성하거나 형성된 전압을 낮출 수 있도록 전류를 흐르게 함으로써 전압에 따른 제1캐패시터의 절연층인 액정 주입층의 액정 투과율을 신속하고 확실하게 변환하여 보다 선명하고 빠른 속도를 만들 수 있다. 그리고 오프상태의 특성은 충전된 전하의 손실을 낮춤으로써 두번째 신호가 인가되기 전까지 첫번째 전달된 신호의 유지하는 특성이 좋아야 안정적인 동작에 도움이 된다.
이러한 양질의 박막 트랜지스터를 사용하는 액정표시장치용 액정패널를 제조하기 위하여 투명기판 상에 단결정의 반도체층을 적층하는 것이 가장 바람직하지만, 현실적으로 단결정의 반도체층을 투명기판 상에 적층하는 방법을 찾기 어려워, 300 ~ 500℃의 온도에서 비정질의 반도체층을 적층하고, 레이져 열처리(laser anneal)을 통해 다결정의 반도체층을 형성한다.
500℃ 이하의 저온에서 트랜지스터의 활성영역을 다결정의 반도체층으로 형성하지 못하고 필수적으로 레이져 열처리 등의 공정을 거쳐야 하므로, 공정의 복잡하여 지고 제조에 많은 비용이 소요되며, 또한 동작에 있어서, 온상태에서는 필요한 전류흐름을 확보하기 위하여 트랜지스터의 크기도 커져야 하며, 오프상태에서 다결정의 반도체층으로 인해 채널영역의 저항이 낮아 누설전류가 발생하여 박막 트랜지스터의 안정적인 동작에 문제가 있다.
본 발명은 이러한 문제를 해결하기 위한 것으로서, 저온에서 트랜지스터의 활성영역을 다결정의 반도체층으로 형성하여, 공정의 단순화하고 액정패널의 화질을 개선한 박막 트랜지스터를 사용하는 액정표시장치용 액정패널 및 그의 제조방법 을 제공하는 데 그 목적이 있다.
특히, 트랜지스터의 활성영역에서 다결정의 반도체층 상에 저항으로 기능하는 비정질의 반도체층을 형성하여, 오프상태에서 누설전류를 최소화시켜 액정표시장치의 화면의 잔상잔류현상을 제거하는 박막 트랜지터를 사용하는 액정표시장치용 액정패널 및 그의 제조방법을 제공하는 데 또 다른 목적이 있다.
이와 같은 목적을 다음과 같은 구성에 의해 달성된다.
(1) 본 발명에 따른 액정표시장치용 액정패널의 박막 트랜지스터는, 투명기판; 상기 투명기판 상의 게이트 전극; 상기 게이트 전극을 포함한 상기 투명기판 상의 다결정의 제1반도체층; 상기 제1반도체층 상에 비정질의 상기 제2반도체층; 상기 게이트전극 양측의 상기 제1반도체층의 소오스영역 및 드레인영역; 상기 게이트전극과 대응되는 상기 제1반도체층의 채널영역;을 포함한다.
(2) 상기 (1)과 같은 액정표시장치용 액정패널의 박막 트랜지스터에 있어서, 상기 소오스 영역 및 상기 드레인 영역은 상기 게이트 전극 양측의 상기 제1반도체층과 상기 제2반도체층에 형성되는 것을 특징으로 한다.
(3) 상기 (1)과 같은 액정표시장치용 액정패널의 박막 트랜지스터에 있어서, 상기 게이트전극과 대응되는 상기 채널영역은 상기 제1반도체층 및 상기 제2반도체층에 형성되는 것을 특징으로 한다.
(4) 본 발명에 따른 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법 은, 투명기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 상기 투명기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 다결정의 제1반도체층을 형성하고, 동일장비에서 연속적으로 상기 다결정의 제1반도체층 상에 비정질의 제2반도체층을 형성하는 단계; 상기 게이트전극 양측의 상기 제1반도체층 및 상기 제2반도체층에 불순물을 주입하여 소오스영역 및 드레인영역을 형성하는 단계; 를 포함한다.
(5) 상기 (4)와 같은 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법에 있어서, 상기 제1반도체층은 100 ~ 500℃의 온도에서 형성하고, 상기 제2반도체층은 500℃이하의 온도에서 형성하는 것을 특징으로 한다.
(6) 상기 (4)와 같은 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법에 있어서, 상기 제1반도체층은 원자층 증착방법으로 형성하고, 상기 제2반도체층은 플라즈마 화학기상 증착방법으로 형성하는 것을 특징으로 한다.
(7) 상기 (4)와 같은 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법에 있어서, 상기 제1반도체층 및 상기 제2반도체층의 상기 소오스 영역 및 상기 드레인 영역에 대응되는 부분에 이온샤워방법으로 불순물을 주입하는 단계; 상기 제1 반도체층 및 상기 제2반도체층의 상기 불순물을 확산시키는 단계;를 더 포함하는 것을 특징으로 한다.
(8) 본 발명에 따른 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법은, 투명기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 상기 투명기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 다결정의 제1반도체층을 형성하는 단계; 상기 게이트전극 양측의 상기 제1반도체층에 불순물을 주입하여 소오스영역 및 드레인영역을 형성하는 단계; 상기 제1반도체층 상에 비정질의 제2반도체층을 형성하는 단계;를 포함한다.
(9) 본 발명에 따른 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법은, 투명기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 상기 투명기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 원자층 증착방법으로 다결정의 반도체층을 형성하는 단계; 상기 게이트전극 양측의 상기 반도체층에 불순물을 주입하여 소오스영역 및 드레인영역을 형성하는 단계;를 포함한다.
이하에서는 도면을 참조하여 본 발명의 바람직한 제1실시예를 상세히 설명하기로 한다.
도 3는 본 발명의 제1실시예에 따른 박막 트랜지스터를 사용하는 액정표시장치용 액정패널에 대한 개략적인 단면도이다.
트랜지스터 영역(201)과 화소영역(202)을 가지는 투명한 하부 절연기판(203) 상에 크롬(Cr) 등과 같은 물질로 게이트 금속층을 증착한 다음, 사진식각 공정을 거쳐 게이트 전극(204)과 축전전극(205)을 형성하고, 게이트 전극(204)을 포함한 하부 절연기판(203) 상에 실리콘산화막과 실리콘질화막(SiOx/SiNx), 산화알루미늄과 실리콘질화막(AlOx/SiNx)의 이중막으로 이루어진 게이트 절연막(206)을 플라즈마 화학기상 증착(Plasma Enhanced Chemical Vapor Deposition ; PECVD)방법 으로 적층하고, 게이트 절연막(206) 상에 원자층 증착(Atomic Layer Deposition : ALD) 방법으로 100 ~ 500℃의 온도에서 다결정실리콘층의 제1반도체층(220)을 적층한다.
원자층 증착방법은 게이트 절연막(206)의 표면에 실리콘 원자층을 한 층씩 쌓는 방식으로 박막을 증착시키는 것으로, 극소박막의 증착이 가능하며, 공정회수의 조절을 통해 박막의 두께를 제어할 수 있다. 또한 일반적으로 화학증착방법에서는 다결정의 반도체층은 600℃ 이상의 온도에서 공정을 진행해야 가능하지만, 원자층 증착방법에서는 실리콘 원자의 균일한 배열에 의해 결정화 온도가 낮아져, 500℃ 이하의 온도에서도 결정화가 가능하다.
도면에서는 도시하지 않았지만 게이트 전극(204) 양측의 제1반도체층(220)에 비소(As) 및 인(P)와 같은 N형의 불순물 또는 붕소(Boron)과 같은 P형의 불순물을 이온샤워(Ion shower)방법으로 주입하고 열처리하여 불순물을 확산시켜 소오스 영역(208) 및 드레인 영역(207)을 형성하고, 게이트 전극(204)과 대응되며 소오스 영역(208) 및 드레인 영역(207) 사이의 제1반도체층(220)에는 채널영역(209)을 형성한다.
계속해서 제1반도체층(220) 상에 500℃ 이하의 온도에서 플라즈마 화학기상 증착방법으로 비정질실리콘층의 제2반도체층(225)을 적층한다. 다결정의 제1반도체층(220)와 비정질의 제2반도체층(225)은 동일한 장비에서 공정조건을 변경하여 진행할 수 있다. 제1반도체층(220)과 제2반도체층(225)을 선택적으로 식각하여 게이트 전극(204)와 대응되는 영역 및 주변으로 확장되는 영역에 활성영역층을 형성한 다. 이와 같은 게이트 전극(204), 활성영역층, 소오스 영역(208) 및 드레인 영역(207), 채널영역(209)은 박막 트랜지스터를 이룬다
도면으로 도시하지 않았지만, 게이트 전극(204)과 연결되어 제1방향으로 게이트 배선이 형성되고, 제1방향과 교차되는 제2방향으로 소오스 영역(208)과 연결되는 데이터 배선이 형성되고, 게이트 배선과 데이터 배선이 교차되는 영역은 화소영역(202)으로 정의된다.
드레인 영역(207)과 대응되는 영역에 드레인 콘택홀(210)을 가진 보호층(221)을 형성하고, ITO(Indium Tin oxide)와 같은 전도층으로 드레인 콘택홀(210)을 통해 드레인 영역(207)과 연결되는 화소전극(211)을 화소영역(202)의 보호층(221) 상에 형성한다. 그리고 보호층(221)과 화소전극(211) 상에는 액정층(215)의 배향을 용이하게 유도하기 위한 하부 배향막(212)을 형성한다.
또한 투명한 상부기판(214)의 하부에는 화소전극(211)과 대응되는 위치에 특정 파장대의 빛 만을 걸러주는 컬러필터(213)가 형성되고, 컬러필터(213)의 경계부에는 빛샘현상 및 박막 트랜지스터로 광의 유입을 차단하는 블랙매트릭스(222)가 형성된다. 컬러필터(213) 및 블랙매트릭스(222)의 하부에는 액정층(215)에 전압을 인가하는 또 다른 전극인 공통전극(213)이 형성되고, 공통전극(213)의 하부에는 하부 배향막(212)과 동일한 역할을 하는 상부 배향막(212)가 형성된다.
도면에는 도시하지 않았지만 상부기판(214) 및 하부기판(203)사이에 개재된 액정층(215)의 누설을 방지하지 위하여 액정패널의 가장자리는 씰패턴에 의해 봉지되어 있다. 씰패턴은 상부기판(214) 및 하부기판(203)의 합착 공정 전에 구 기판간 의 일정한 셀갭을 유지하여 추후 공정에서 액정주입을 용이하게 할 뿐 아니라 주입된 액정이 외부로 누설되는 것을 방지한다. 이러한 액정패널은 양측에 각각 편광판을 부착한 후 구동회로를 연결하는 과정을 거쳐 액정표시장치로 완성된다.
도 4는 본 발명의 제2실시예에 따른 액정표시장치용 액정패널에 사용되는 박막 트랜지스터의 개략적인 단면도이다.
투명한 하부 절연기판(303) 상에 크롬(Cr) 등과 같은 물질로 게이트 금속층을 증착한 다음, 사진식각 공정을 거쳐 게이트 전극(304))을 형성하고, 게이트 전극(304)을 포함한 하부 절연기판(303) 상에 실리콘산화막과 실리콘질화막(SiOx/SiNx), 산화알루미늄과 실리콘질화막(AlOx/SiNx) 의 이중막으로 이루어진 게이트 절연막(306)을 플라즈마 화학기상 증착(Plasma Enhanced Chemical Vapor Deposition ; PECVD)방법으로 적층하고, 게이트 절연막(306) 상에 원자층 증착(Atomic Layer Deposition : ALD) 방법으로 100 ~ 500℃의 온도에서 반도체층(320)을 적층한다.
도면에서는 도시하지 않았지만 게이트 전극(304) 양측의 반도체층(320)에 비소(As) 및 인(P)와 같은 N형의 불순물 또는 붕소(Boron)과 같은 P형의 불순물을 이온샤워방법으로 주입하고 열처리하여 불순물을 확산시켜, 소오스 영역(308) 및 드레인 영역(307)을 형성하고, 게이트 전극(304)과 대응되며 소오스 영역(308) 및 드레인 영역(307) 사이의 반도체층(320)에는 채널영역(309)을 형성한다.
도 5는 본 발명의 제3실시예에 따른 액정표시장치용 액정패널에 사용되는 박막 트랜지스터의 개략적인 단면도이다
하부 절연기판(403) 상에 크롬(Cr) 등과 같은 물질로 게이트 금속층을 증착한 다음, 사진식각 공정을 거쳐 게이트 전극(404)을 형성하고, 게이트 전극(404)을 포함한 하부 절연기판(403) 상에 실리콘산화막과 실리콘질화막(SiOx/SiNx), 산화알루미늄과 실리콘질화막(AlOx/SiNx) 의 이중막으로 이루어진 게이트 절연막(406)을 플라즈마 화학기상 증착(Plasma Enhanced Chemical Vapor Deposition ; PECVD)방법으로 적층하고, 게이트 절연막(406) 상에 원자층 증착(Atomic Layer Deposition : ALD) 방법으로 100 ~ 500℃의 온도에서 제1반도체층(420)을 적층한다. 연속적으로 동일한 장비에서 공정조건을 변화시켜 제1반도체층(420) 상에 500℃이하의 온도에서 플라즈마 화학기상 증착방법으로 제2반도체층(425)을 적층한다. 다결정의 제1반도체층(420)과 비정질의 제2반도체층(425)은 동일한 장비에서 공정조건을 변경하여 연속적으로 진행할 수 있다.
도면에서는 도시하지 않았지만, 게이트 전극(404) 양측의 제1반도체층(420)에 비소(As) 및 인(P)와 같은 N형의 불순물 또는 붕소(Boron)과 같은 P형의 불순물을 이온샤워방법으로 주입하고 열처리하여 확산시켜, 소오스 영역(408) 및 드레인 영역(407)을 형성하고, 게이트 전극(404)과 대응되며 소오스 영역(408) 및 드레인 영역(407) 사이의 제1반도체층(420)에는 채널영역(409)을 형성한다. 제1반도체층(420)과 제2반도체층(425)을 선택적으로 식각하여 게이트 전극(404)과 대응되는 영역 및 주변으로 확장되는 영역에 활성영역층을 형성한다. 이와 같은 게이트 전 극(404), 활성영역층, 소오스 영역(408) 및드레인 영역(407), 채널영역(409)은 박막 트랜지스터를 이룬다
상기와 같은 본 발명의 제1내지 제3실시예에 따른 박막 트랜지스터를 사용하는 액정표시장치용 액정패널은 500℃ 이하의 저온에서 박막트랜지스터의 활성영역으로 사용하는 다결정실리콘층의 형성이 가능하여 액정패널의 화질에 중요한 역할을 하는 전류흐름, 즉 온상태(Ion) 및 오프상태(Ioff)의 특성이 우수해진다. 온상태에서는 전류의 흐름이 우수한 다결정실리콘층으로 채널영역을 형성하여 전하를 충전할 때 신속하게 전압을 일정 수치로 올리거나 내린 상태에서 전류가 흐르는 것이 가능하여 전압에 따른 액정층의 액정투과율을 신속하고 확실하게 변환하여 선명하고 빠른 속도의 화질을 얻을 수 있다. 또한 오프상태에서 채널영역과 대응되는 비정질의 제2반도체층의 높은 저항으로 인해 전류차단 특성이 우수하여 충전된 전하의 손실을 낮춤으로써 두번째 신호가 인가되기 전까지 첫번째 전달된 신호의 유지하는 특성이 좋아진다.
본 발명에 따르면, 원자층 증착방법에 의해 채널영역으로 사용하는 다결정실리콘층을 500℃ 이하의 저온에서 형성하여, 비정질의 반도체층을 다결정화시키기 위하여 레이져 열처리가 수행할 필요가 없으며, 또한 다결정실리콘층과 비정질실리콘층을 동일한 장비에서 연속적으로 수행할 수 있어, 공정의 단순하여 지고 제조비용이 절감되는 효과가 있다.
Claims (9)
- 투명기판;상기 투명기판 상의 게이트 전극;상기 게이트 전극을 포함한 상기 투명기판 상의 다결정의 제1반도체층;상기 제1반도체층 상에 비정질의 상기 제2반도체층;상기 게이트전극 양측과 상기 게이트 절연막과 상기 제2반도체층 사이의 상기 제1반도체층의 소오스영역 및 드레인영역;상기 게이트전극과 대응되며, 상기 게이트 절연막과 상기 제2반도체층 사이의 상기 제1반도체층에 형성된 채널영역;을 포함하는 것을 액정표시장치용 액정패널의 박막 트랜지스터.
- 제 1 항에 있어서,상기 소오스 영역 및 상기 드레인 영역은 상기 게이트 전극 양측의 상기 제1반도체층과 상기 제2반도체층에 형성되는 것을 특징으로 하는 액정표시장치용 액정패널의 박막 트랜지스터.
- 제 1 항에 있어서,상기 게이트전극과 대응되는 상기 채널영역은 상기 제1반도체층 및 상기 제2반도체층에 형성되는 것을 특징으로 하는 액정표시장치용 액정패널의 박막 트랜지스터.
- 투명기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함한 상기 투명기판 상에 게이트 절연막을 형성하는 단계;채널영역을 포함하는 상기 게이트 절연막 상에 다결정의 제1반도체층을 형성하고, 동일장비에서 연속적으로 상기 채널영역을 포함하는 상기 다결정의 제1반도체층 상에 비정질의 제2반도체층을 형성하는 단계;상기 게이트전극 양측의 상기 제1반도체층 및 상기 제2반도체층에 불순물을 주입하여 소오스영역 및 드레인영역을 형성하는 단계;를 포함하는 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법.
- 제 4 항에 있어서,상기 제1반도체층은 100 ~ 500℃의 온도에서 형성하는 것을 특징으로 하는 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법.
- 제 4 항에 있어서,상기 제1반도체층은 원자층 증착방법으로 형성하고, 상기 제2반도체층은 플라즈마 화학기상 증착방법으로 형성하는 것을 특징으로 하는 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법.
- 제4항에 있어서,상기 제1반도체층 및 상기 제2반도체층의 상기 소오스 영역 및 상기 드레인 영역에 대응되는 부분에 이온샤워방법으로 불순물을 주입하는 단계;상기 제1 반도체층 및 상기 제2반도체층의 상기 불순물을 확산시키는 단계;를 더 포함하는 것을 특징으로 하는 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법.
- 투명기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함한 상기 투명기판 상에 게이트 절연막을 형성하는 단계;채널영역을 포함하는 상기 게이트 절연막 상에 다결정의 제1반도체층을 형성하는 단계;상기 게이트전극 양측의 상기 제1반도체층에 불순물을 주입하여 소오스영역 및 드레인영역을 형성하는 단계;상기 채널영역을 포함하는 상기 제1반도체층 상에 비정질의 제2반도체층을 형성하는 단계;를 포함하는 액정표시장치용 액정패널의 박막 트랜지스터의 제조방법
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058206A KR100832885B1 (ko) | 2006-06-27 | 2006-06-27 | 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058206A KR100832885B1 (ko) | 2006-06-27 | 2006-06-27 | 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080000411A KR20080000411A (ko) | 2008-01-02 |
| KR100832885B1 true KR100832885B1 (ko) | 2008-05-28 |
Family
ID=39212731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060058206A KR100832885B1 (ko) | 2006-06-27 | 2006-06-27 | 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100832885B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101264728B1 (ko) | 2009-10-23 | 2013-05-15 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353666A (ja) * | 1999-06-11 | 2000-12-19 | Matsushita Electric Ind Co Ltd | 半導体薄膜およびその製造方法 |
| KR20050002239A (ko) * | 2003-06-30 | 2005-01-07 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR20050042596A (ko) * | 2003-11-03 | 2005-05-10 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 액정표시소자 및 그 제조방법 |
| KR20050101354A (ko) * | 2004-04-16 | 2005-10-24 | 엘지.필립스 엘시디 주식회사 | 결정질 실리콘을 마스크로 적용하는 액정표시소자 제조방법 |
| KR20050104894A (ko) * | 2004-04-30 | 2005-11-03 | 엘지.필립스 엘시디 주식회사 | 폴리-실리콘막 제조 방법 |
-
2006
- 2006-06-27 KR KR1020060058206A patent/KR100832885B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353666A (ja) * | 1999-06-11 | 2000-12-19 | Matsushita Electric Ind Co Ltd | 半導体薄膜およびその製造方法 |
| KR20050002239A (ko) * | 2003-06-30 | 2005-01-07 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR20050042596A (ko) * | 2003-11-03 | 2005-05-10 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 액정표시소자 및 그 제조방법 |
| KR20050101354A (ko) * | 2004-04-16 | 2005-10-24 | 엘지.필립스 엘시디 주식회사 | 결정질 실리콘을 마스크로 적용하는 액정표시소자 제조방법 |
| KR20050104894A (ko) * | 2004-04-30 | 2005-11-03 | 엘지.필립스 엘시디 주식회사 | 폴리-실리콘막 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080000411A (ko) | 2008-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI383504B (zh) | 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法 | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR19990045354A (ko) | 액정 표시 장치 | |
| US7344926B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| KR19990045356A (ko) | 액정 표시 장치 | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| KR100546707B1 (ko) | 박막트랜지스터 및 그의 형성방법 | |
| KR20030085894A (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR100832885B1 (ko) | 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| JP4019461B2 (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
| US8456585B2 (en) | Fabrication method of liquid crystal display device having driving circuit-integrated array substrate | |
| KR101201313B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100390457B1 (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
| KR100492728B1 (ko) | 드레인영역의 활성층의 일부가 제거된 액정표시소자 및 그제조방법 | |
| JP2852919B2 (ja) | 液晶表示装置 | |
| KR100867537B1 (ko) | 탑 게이트형 폴리 실리콘 박막트랜지스터 및 그제조방법 | |
| JP3234201B2 (ja) | 半導体装置 | |
| KR100816563B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR101035921B1 (ko) | 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 | |
| JP3253936B2 (ja) | 薄膜トランジスタ及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120621 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130521 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |