KR19990045356A

KR19990045356A - 액정 표시 장치

Info

Publication number: KR19990045356A
Application number: KR1019980049342A
Authority: KR
Inventors: 노리오 고마
Original assignee: 다카노 야스아키; 산요 덴키 가부시키가이샤
Priority date: 1997-11-18
Filing date: 1998-11-17
Publication date: 1999-06-25
Also published as: JP4307582B2; US6563558B2; KR100534495B1; US20010048494A1; KR100560020B1; JPH11149079A; KR20050077808A

Abstract

박막 트랜지스터를 덮는 평탄화 절연막(18) 상에 액정 구동용의 화소 전극(19), 화소 전극(19)의 상에는 러빙 처리를 시행하지 않은 수직 배향막(31)이 형성되고, 공통 전극(23) 중에는 전극 부재부인 배향 제어창(24), 공통 전극(23) 상에는 러빙 처리를 시행하지 않은 수직 배향막(32)이 형성되어 있다. 음의 유전율 이방성을 갖는 액정은 프리 틸트을 갖지 않아 법선 방향으로 초기 배향 제어되고 전압 인가에 의해 화소 전극(19)단 및 배향 제어창(24)단에 있어서 경사 전계로 경사 방향이 제어되고 화소 분할이 행해진다. 화소간의 블랙 매트릭스가 생략되어 TFT에 대응하는 영역만 차광막(21BL)이 형성되고 광 누설 전류가 방지되는 광시야각의 액정 표시 장치를 얻는다.

Description

액정 표시 장치

본 발명은 반도체 장치, 특히 액정 표시 장치(LCD)에 관한 것이다.

최근, LCD, 유기 일렉트로 루미네슨스(EL) 디스플레이, 플라즈마 디스플레이 등의 평판 패널 디스플레이의 개발이 왕성하게 행해지고 실용화가 진전되고 있다. 그 중에서도 LCD는 박형, 저소비 전력 등의 점에서 우수하고, 이미 OA 기기, AV 기기의 분야에서 주류를 이루고 있다. 특히 화소 정보의 개서 타이밍을 제어하는 스위칭 소자로서 TFT를 각 화소에 배치한 액티브 매트릭스형 LCD는 대화면, 고정밀의 동화상 표시가 가능하기 때문에 각종 텔레비젼, 퍼스널 컴퓨터, 또는 휴대 컴퓨터, 디지털 스틸 카메라, 비디오 카메라 등의 모니터에 많이 이용되고 있다.

TFT는 절연성 기판 상에 금속층과 함께 반도체 층을 소정의 형상으로 형성하는 것에 의해 얻어지는 전계 효과형 트랜지스터(FET: field effect transistor)이다. 액티브 매트릭스형 LCD에 있어서 TFT는 액정을 사이에 둔 1쌍의 기판간에 형성된, 액정을 구동하기 위한 각 커패시턴스에 접속되어 있다.

도 13은 LCD의 표시 화소부의 확대 평면도, 도 14는 그 b-b선에 따른 단면도이다. 기판(50) 상에 Cr, Ti, Ta 등의 게이트 전극(51)이 형성되고, 이것을 덮어서 게이트 절연막(52)이 형성되어 있다. 게이트 절연막(52) 상에는 비정질 실리콘 즉 a-Si막(53)이, 게이트 전극(51)의 윗쪽을 통과하도록 섬 모양으로 형성되어 있다. a-Si막(53) 상에는 양단에 불순물이 도핑된 N+형 a-Si막(53N)이 형성되어 저항층으로 되어 있다. a-Si막(53)의 채널 영역의 상에는 에지 스토퍼(edge stopper; 54)가 남겨져 있다. N+a-Si막(53N) 상에는 각각 드레인 전극(56) 및 소스 전극(57)이 형성되어 있다. 이들을 덮어서 층간 절연막(58)이 형성되고 층간 절연막(58) 상에는 ITO(indum tin oxide), 또는 Al으로 이루어지는 화소 전극(59)이 형성되고, 층간 절연막(58)에 개구된 접촉 홀을 통해서 소스 전극(57)에 접속되어 있다. 이 위에는 폴리이미드 등의 배향막(71)이 형성되고, 도 5에 도시한 것처럼 러빙 처리가 시행되어진다. 이상과 같이 TFT 기판이 구성되어 있다.

TFT 기판(50)에 대향해서 배치된 기판(60) 상에는 피막 저항(film resist)으로 이루어지는 R, G, B의 칼라 필터(61)가 형성되고, 각각의 화소 전극(59)에 대응하는 위치에 설치되어 있다. 또 화소 전극(59)의 간극 및 TFT에 대응하는 위치에는 차광성의 피막 저항으로 이루어지는 블랙 매트릭스(61BM)가 형성되어 있다. 이들 칼라 필터층 상에는 ITO등의 공통 전극(62)이 형성되어 있다. 공통 전극(62) 상에는 기판(50)측과 동일한 배향막(72)이 설치되고 도 16에 도시한 것과 같이 러빙 처리가 시행되어진다. 이상과 같이 대향 기판이 구성되어 있다.

이들 TFT 기판(50) 및 대향 기판(50)의 사이에는 액정층(80)이 장진되고, 화소 전극(59)과 공통 전극(62) 사이에 인가된 전압에 따라 형성된 전계 강도에 응답해서 액정 분자(81)의 방향 즉 배향이 제어된다. 기판(50) 및 (60)의 외측에는, 도시하지 않았지만, 편광판이 설치되어 있고, 편광축이 직교하도록 배치되어 있다. 이들 편광판 사이를 통과하는 직선 편광은 각 표시 화소마다 다른 배향으로 제어된 액정층(80)을 통과할 때 변조되고, 원하는 투과율로 제어된다.

여기에서 제기한 예에서는 액정은 음의 유전율 이방성을 가지고 있고, 배향막(71, 72)은 액정의 초기 배향을 기판의 수직 방향으로 제어한 수직 배향막이다. 이 경우, 전압 무인가시에는 한 쪽의 편광판을 통과한 직선 편광은 액정층(80)을 통과해서 다른 쪽의 편광판에 의해 차단되어 표시는 흑색으로 인식된다. 전압 인가시에는 한 쪽의 편광판을 통과한 직선 편광은 액정층(80)에서 복굴절을 받고 타원 편광으로 변화해서 다른 쪽의 편광판을 통과하고 표시는 백색에 가까워진다. 이런 방식은 노멀 블랙(NB) 모드라고 불려진다. 특히 수직 배향막(71, 72)은 러빙 처리가 시행되어 액정 분자(81)의 초기 상태에서의 방향이 법선 방향으로부터 매우 작은 경사(pretilt)를 갖도록 제어되어 있다. 이 프리틸트 각(θ)은 통상 1°로부터 5°로 되어 있다. 액정 분자(81)는 전기적으로 단축성이고, 전계 방향과의 성립 각도는 전계 강도에 의해 결정되지만, 전계 방향을 축으로 한 방위각은 제어되지 않는다. 음의 유전율 이방성을 갖는 액정 분자(81)는 전계 방향과 다른 방향으로 기울지만, 프리틸트를 부여함으로써 전압 인가에 의해 프리틸트 방향을 향해서 일률적으로 경사지도록 작용한다. 이와 같이 프리틸트각을 부여해서 액정 분자(81)가 경사지는 방향이 가지런하게 되도록 제어함으로써, 액정의 배향이 평면 방향에 대해서 흐트러짐을 억제하고 표시 품질이 저하하는 것을 방지하고 있다.

또 블랙 매트릭스(61BM)는 표시 화소 간의 전압이 인가되지 않은 영역에 있어서, 프리틸트가 부여된 액정에 의해 복굴절을 생기게 함으로써 광투과를 방지할 목적으로 설치되어 있다.

음의 유전율 이방성을 갖는 액정은 전계 방향에 대해서 배향 방향이 전계 방향과 수직이 되도록 배향을 변화한다. 이 때, 액정은 전계에 대항하는 작용을 발생하지만 이와 같은 액정의 수직 배향으로부터의 변화는 일반적으로 TN 등의 정의 유전율 이방성을 갖는 액정이 평행 배향으로부터 변화하는 경우보다도 안정성이 나쁘다. 특히 TFT 나 칼라 필터층의 단차에 기인한 배향막(71, 72)과 접촉 계면에 있어서 요철은 배향 변화에 영향을 미치고 표시 품질의 악화를 초래한다.

또 도 15 및 도 16에 도시한 것처럼, 종래에는 수직 배향막(71, 72)에 러빙 처리를 시행하는 것에 의해 도 14에 도시한 것처럼 액정의 초기 배향에 프리틸트(θ)를 부여하고 있기 때문에 전압 인가시에는 전체 액정 분자(81)는 프리틸트의 방향(도 14에서는 우측 방향)으로 경사진다. 이 때문에 예를 들면, 도 14의 우측 위쪽 방향으로부터의 시인(視認)과 좌측 위쪽 방향으로부터의 시인의 경우에서는 광로에 대한 액정 분자(81)의 경사 각도가 상대적으로 달라, 투과율이 다르게 보인다. 이 때문에 휘도 혹은 컨트러스트비가 보는 방향에 따라서 변화하는 소위 시각 의존성의 문제가 있다.

또 대향 기판(60)측에 형성된 블랙 매트릭스(61BM)는 화소 전극(59)간의 영역을 빠뜨리지 않고 덮지 않으면 안되기 때문에 TFT 기판(50)측과의 접합시 어긋남을 고려해서 크게 형성되어 있다. 이 때문에 유효 표시 영역이 축소하고 개구율이 저하하는 문제도 있다.

또한 TFT 기판측의 수직 배향막(71)을 형성하기 위한 러빙 처리는 TFT의 정전 파괴를 초래해서 표시 불량이 되어 생산량(yield)의 저하 원인이 되어 왔다.

본 발명은 이 문제를 해결하기 위해 구성되고, 대향 배치된 제1 기판과 제2 기판간에 액정이 봉입되고, 상기 제1 기판 또는/및 상기 제2 기판의 외측면에는 편광판이 설치되어지고, 상기 편광판을 통과한 편광을 상기 액정에서 변조하는 것에 의해 표시를 행하는 액정 표시 장치에 있어서, 상기 제1 기판이 되는 한 쪽의 지지 기판의 대향면측에는 행렬 모양으로 배열된 복수의 박막 트랜지스터 및 그 전극 배선과, 이들 박막 트랜지스터 및 그 전극 배선을 덮는 표면이 평탄화된 절연막과, 그 절연막 상에 형성되고 상기 절연막에 열린 개구부를 통해서 상기 박막 트랜지스터에 접속된 액정 구동용 화소 전극과 이들 화소 전극 상에 형성된 수직 배향막과 상기 제2 기판이 되는 다른 쪽의 지지 기판의 대향면에 형성된 액정 구동용 공통 전극과, 그 공통 전극 중 상기 화소 전극에 대향하는 영역내에 설치된 전극 부재부인 배향 제어창과, 상기 박막 트랜지스터에만 대향하는 차광막과, 상기 공통 전극 상에 형성된 수직 배향막을 구비하고, 상기 액정은 음의 유전율 이방성을 갖고 그 초기 배향 방향은 상기 기판의 법선 방향 또는 법선 방향으로부터 1°의 범위내로 되어지는 구성이다.

또한, 대향 배치된 제1 기판과 제2 기판간에 액정이 봉입되고, 상기 제1 기판 또는/및 상기 제2 기판의 외측면에는 편광판이 설치되어지고, 상기 편광판을 통과한 편광을 상기 액정에서 변조하는 것에 의해 표시를 행하는 액정 표시 장치에 있어서, 상기 제1 기판이 되는 한 쪽의 지지 기판의 대향면측에는 행렬 모양으로 배열된 복수의 박막 트랜지스터 및 그 전극 배선과, 이들 박막 트랜지스터 및 그 전극 배선을 덮는 표면이 평탄화된 절연막과, 그 절연막 상에 형성되고 상기 절연막에 열린 개구부를 통해서 상기 박막 트랜지스터에 접속된 액정 구동용 화소 전극과, 이들 화소 전극 상에 형성된 수직 배향막과, 상기 제2 기판이 되는 다른 쪽의 지지 기판의 대향면에 형성된 액정 구동용 공통 전극과, 그 공통 전극 중 상기 화소 전극에 대향하는 영역내에 설치된 전극 부재부인 배향 제어창과, 상기 화소 전극간의 영역에 대향하고 동시에 상기 화소 전극간 영역보다도 작은 차광막과, 상기 공통 전극 상에 형성된 수직 배향막을 구비하고, 상기 액정은 음의 유전율 이방성을 갖고 그 초기 배향 방향은 상기 기판의 법선 방향 또는 법선 방향으로부터 1°의 범위내로 되어지는 구성이다.

이것에 의해, 화소 전극의 단부에 생기는 경사 방향 전계 및 배향 제어창에 생기는 무전계 영역에 있어서, 액정의 배향 경사 방향이 양호하게 제어되고 화소 분할이 행해져 시각 의존성이 저감되어진다.

특히 상기 수직 배향막에는 러빙 처리가 시행되어 있지 않은 구성이다.

이것에 의해, 액정의 초기 배향 방향이 기판의 법선 방향, 또는 법선 방향으로부터 1°의 범위내에 들어서 화소 전극의 단부 및 배향 제어창에 있어서 전계 작용에 의한 액정 배향의 제어가 방해받지 않고 양호하게 행해진다.

특히 상기 제2 기판은 적어도 상기 화소 전극 및 상기 화소 전극간에 대응하는 영역이 투광성이고, 상기 화소 전극간에 대응하는 영역의 적어도 일부는 상기 액정과 상기 편광판에 의해 차광되는 구성이다.

이것에 의해, 제1 기판과 제2 기판의 접합의 어긋남을 고려해서 화소 전극간보다도 차광막을 크게 형성하는 필요가 없게 되고 유효 표시 영역이 확대되어 개구율이 상승한다.

특히 상기 절연막은 두께가 1㎛이상인 구성이다.

이것에 의해, 화소 전극 단부 및 배향 제어창에 있어서 전계에 의해 액정의 배향 제어 작용이 박막 트랜지스터 및 그 전극 배선으로부터의 전극의 영향에 의해 방해되는 것을 막고 양호한 화소 분할이 행해진다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 평면도.

도 2는 도 1 및 도 9의 a-a선에 따른 단면도.

도 3은 LCD의 구성을 도시하는 평면도.

도 4는 본 발명의 실시예에 따른 제조 방법을 도시한 공정 단면도.

도 5는 본 발명의 실시예에 따른 제조 방법을 도시한 공정 단면도.

도 6은 본 발명의 실시예에 따른 제조 방법을 도시한 공정 단면도.

도 7은 본 발명의 실시예에 따른 제조 방법을 도시한 공정 단면도.

도 8은 본 발명의 실시예에 따른 제조 방법을 도시한 공정 단면도.

도 9는 본 발명의 실시예에 따른 제조 방법을 도시한 공정 단면도.

도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치의 평면도.

도 11은 본 발명의 실시예에 따른 제조 방법을 도시한 공정 단면도.

도 12는 본 발명의 실시예에 따른 제조 방법을 도시한 공정 단면도.

도 13은 종래의 형태에 따른 액정 표시 장치의 평면도.

도 14는 도 13의 b-b선에 따른 단면도.

도 15는 종래의 액정 표시 장치의 제조 방법을 도시한 공정 단면도.

도 16은 종래의 액정 표시 장치의 제조 방법을 도시한 공정 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 게이트 라인

2 : 드레인 라인

10 : 기판

11 : 게이트 전극

13 : p-Si

16 : 드레인 전극

17 : 소스 전극

18 : 평탄화 절연막

19 : 화소 전극

20 : 기판

21 : 칼라 필터

21BL : 차광막

21BM : 블랙 매트릭스

22 : 보호막

23 : 공통 전극

24 : 배향 제어 전극

31, 32 : 수직 배향막

40 : 액정층

41 : 액정 분자

42 : 전계

도 1은 본 발명의 실시예에 따른 LCD의 표시 화소부의 평면도이고, 도 2는 그 a-a 선에 따른 단면도이다. 기판(10) 상에 Cr, Ti, Ta 등의 게이트 전극(11)이 형성되고, 이것을 덮어서 게이트 절연막(12)이 형성되어 있다. 게이트 절연막(12) 상에는 p-Si 막(13)이, 게이트 전극(11)의 상방을 통과하도록 섬 모양으로 형성되어 있다. p-Si 막(13)은 게이트 전극(11)의 바로 위 영역이 도핑되지 않은 채널 영역(CH)으로 되고, 채널 영역(CH)의 양측은 인 등의 N형 불순물이 저농도로 도핑된 LD(lightly doped) 영역(LD), 그리고 그 외측은 동일 불순물이 고농도로 도핑된 소스 영역(NS) 및 드레인 영역(ND)으로 되어 있고, LDD 구조로 되어 있다.

채널 영역(CH)의 상에는 LD 영역(LD)을 형성할 때, 이온 주입시의 마스크로서 이용된 주입 스토퍼(14)가 남겨져 있다. p-Si막(13)을 덮어서 층간 절연막(15)이 형성되고, 층간 절연막(15) 상에는 드레인 전극(16) 및 소스 전극(17)이 형성되고, 각각 층간 절연막(15)에 개구된 접촉 홀을 통해서 p-Si막(13)의 드레인 영역(ND) 및 소스 영역(NS)에 접속되어 있다. 이들 드레인 전극(16) 및 소스 전극(17)을 덮어서 SOG, BPSG, 아크릴 수지등의 평탄화 절연막(18)이 형성되고, 이 평탄화 절연막(18) 상에는 ITO(indum tin oxide), 또는 Al으로 이루어지는 화소 전극(19)이 형성되고 평탄화 절연막(18)에 개구된 접촉 홀을 통해서 소스 전극(17)에 접속되어 있다. 이 위에는 폴리이미드 등의 수직 배향막(31)이 형성되어 있다.

이 TFT 기판(10)에 대향하는 위치에는 사이에 액정층(40)을 끼워서 대향 기판이 되는 기판(20)이 배치되어 있다. 기판(20) 상에는 피막 저항으로 이루어지는 R, G, B의 칼라 필터(21)가 형성되고 각각의 화소 전극(19)에 대응하는 위치에 설치되어 있다. 또, TFT에 대향하는 영역에는 비투과성의 피막 저항으로 이루어지는 차광막(21BL)이 형성되고, 칼라 필터(21) 사이에 위치하고 있다. 이들 칼라 필터(21) 및 차광막(21BL) 상에는 아크릴 수지등의 평탄화 절연막으로 이루어지는 보호막(22)이 형성되고, 또한 보호막(22)의 상에는 ITO 등의 공통 전극(23)이 형성되어 있다. 공통 전극(23) 중에는 ITO의 부재에 의해 형성된 배향 제어창(24)이 설치되어 있다. 배향 제어창(24)은 도 1에 되시되어 있는 것처럼, 화소의 중앙부를 종단함과 동시에 거기로부터 45°정도의 각도를 가지고 2갈래로 나눠져 화소의 모서리 부분을 향한 형상으로 되어 있다. 공통 전극(23) 상에는 기판(10) 측과 동일한 수직 배향막(32)이 배치되어 있다.

본 발명에서는, TFT 기판의 평탄화 절연막(18) 및 대향 전극 기판 측의 평탄화 보호막(22)은 각각 화소 전극(19) 및 공통 전극(23)의 기초로서 평탄성을 높이는 역할을 하고 있다. 특히, 음의 유전율 이방성을 갖는 액정이 수직 배향으로부터 변화할 때, 전계와의 상호 작용, 즉 전계에 대항하는 작용을 발생하는 때에 양호한 배향 변화를 촉진한다. 또 고정밀도 LCD에 있어서 TFT 혹은 칼라 필터층(31)의 요철이 상대적으로 크게 되는 것을 고려해서 이들 단차를 완화하는 것으로 액정층(40)과의 접촉 계면의 평탄성을 높이고 배향의 균일성을 개선해서 표시 품질을 향상하고 있다.

또한 수직 배향막(31, 32)에는 러빙 처리가 시행되어 있지 않고 도 2에 도시하고 있는 것처럼, 프리틸트각은 1°이내, 이상적으로는 0°로 되어 있다. 즉 미소 범위내의 평균적인 배향을 도시하는 배향 벡터는 초기 상태에 있어서 법선 방향에 일치하거나 또는 1°의 범위내에 있다. 따라서, 전압 인가시에 있어서도 표시 화소간에서는 액정 분자(41)가 법선 방향, 또는 법선 방향으로부터 1°의 범위내로 향하고 있다.

이 구성에서 전압을 인가하면, 화소 전극(19)과 공통 전극(23) 사이에 전계(42)가 형성되어, 액정 분자(41)은 경사지지만, 화소 전극(19)의 단부에서 전계(42)는 화소 전극(19)로부터 공통 전극(23) 측을 향해서 비스듬히 경사진 형상이 된다. 이 때문에 액정 분자(41)는 최단으로 전계(42)로부터 경사지도록 배향을 변화한다. 즉 종래의 것과 동일하게 프리틸트에 의해 부여된 지향성에 의존하지 않고 경사 전계의 작용에 의해 화소 전극(19)의 내측 방향을 향해서 경사진다. 도 1에 도시한 것처럼 화소 전극(19)의 4변에 대해서 동일하게 내측을 향해서 경사진다.

또 배향 제어창(24)에는 공통 전극(23)이 없기 때문에 전압 인가에 의해서도 전계가 형성되지 않고 배향 제어창(24)의 영역내에서 액정 분자(41)는 초기 배향 상태로 고정된다. 화소 전극(19)의 4변에서 제어된 배향은 액정의 연속체성 때문에 화소 전극(19)의 중앙 영역에까지 미치지만 이들 액정의 배향이 다른 영역의 경계는 배향 제어창(24) 상에서 고정된다. 즉 도 1에 있어서 배향 제어창(24)에 의해 구분된 표시 화소내의 각 소영역에서는 액정의 배향은 각각 다른 4개의 방향을 향해 있고 소위 화소 분할이 행해지고 있다. 따라서 1개의 표시 화소에 대해서 투과율이 다른 각 소영역이 평균화되어 인식되기 때문에 모든 시각에 대해서도 일정한 휘도로 인식되어 시각 의존성의 문제가 해결된다.

특히, 본 발명의 구조에서는 화소 전극(19)의 기초로서 평탄화 절연막(18)을 이용하고 있기 때문에, 초기 상태에 있어서 액정의 배향은 높은 균일성을 가지고 있어 법선 방향, 또는 법선 방향으로부터 1°의 범위내에 든다. 또, 평탄화 절연막(18)은 막 두께가 1㎛정도로 두껍게 형성되어 있어 액정은 그 밑의 TFT 및 그 전극 라인(1, 2, 16, 17)의 전계의 영향을 받기 어렵고 전술한 바와 같이 화소 전극(19)의 단부에 있어서 경사 방향 전계(42) 및 배향 제어창(24)에 있어서 무전계와의 합동 작용에 의한 화소 분할이 극히 양호하게 행해진다.

여기에서, 배향 제어창(24)의 폭을 충분히 크게 함으로써 도 2에 도시한 것처럼 배향 제어창(24)의 단부에 있어서도 경사 방향 전계(42)가 생긴다. 이 경우 도 1에 도시한 것과 같은 배향 제어창(24)의 형상에 있어서는 화소 전극(19)의 단부에 있어서 액정 분자(41)의 경사 방향과 배향 제어창(24)의 단부에 있어서 액정 분자(41)의 경사 방향과는 임의의 영역에 대해서 동일 혹은 적어도 45°이내에 들어 있고 화소 전극(19)의 단부에 있어서 배향 제어 작용과 배향 제어창(24)의 단부에 있어서 배향 제어 작용과는 대체로 동일하게 되어 제어성이 향상된다. 즉 배향 제어창(24)에서 구분된 표시 화소의 각 소영역에서는 화소 전극(19) 단부 및 배향 제어창(24) 단부로부터 동일 배향 제어를 받아 높은 균일성을 가져서 배향이 가지런하게 된다.

한편, 배향 기판(20) 측에는 종래 도 13 및 도 14에 도시한 것과 같은 화소간의 전역을 덮도록 한 블랙 매트릭스(61BM)는 설치되어 있지 않다. 이것은, 본 발명에 있어서, 액정 분자(41)가 초기 상태에 있어서 법선 방향 혹은 법선 방향으로부터 1°이내에 있기 때문에 화소간에 있어서 프리틸트 각에 의한 광투과가 억제되어, 완전히 차광되기 때문이다. 그러나 본 발명에서는 TFT로의 광입사에 의한 누설 전류를 억제하기 때문에 TFT 위만 차광막(21BM)을 설치하고 있다. 이 때문에 대향 기판(20) 측에 접합 어긋남을 고려한 크기의 블랙 매트릭스를 형성할 필요가 없게 되기 때문에 차광막에 의해 유효 표시 영역이 축소해서 개구율이 저하하는 것을 방지할 수 있다.

여기에 제기한 TFT는 능동층에 이용하는 반도체층으로서 지금까지 다용돼 왔던 비정질 실리콘(a-Si) 대신에 다정질 실리콘(p-Si)을 이용하고 있다. 이 p-Si TFT는 온 전류가 크고 TFT 크기의 소형화가 얻어지며 개구율의 향상이나 고정밀화가 달성된다. 또 p-Si TFT는 동작 속도가 빠르고 화소부 뿐만 아니라 주변의 구동 회로(드라이버)를 동일 기판상에 일체 형성하는 것이 가능하게 되어 드라이버 내장형 LCD가 제작되게 한다. 또 주변 드라이버부는 도 2와 동일 구조인 TFT의 N-ch과 P-ch로 이루어지는 CMOS로 구성된다. 다만, P-ch TFT에 관해서는 LD영역(LD)은 형성되지 않는다.

도 3에 드라이버 내장형 LCD의 구성을 도시한다. 중앙부에는 게이트 전극(11)에 접속된 게이트 라인(1)과 드레인 전극(16)에 접속된 드레인 라인(2)이 교차 배치되고 그 교차부에는 TFT(3) 및 TFT(3)에 접속된 화소 전극(4)이 형성되어, 표시부로 된다. 화소부의 주변에는 게이트 라인(1)에 주사 신호를 공급하는 게이트 드라이버(5) 및 드레인 라인(2)에 화소 신호를 공급하는 드레인 드라이버(6)가 형성되어 있다. 이들 표시부, 게이트 드라이버(5) 및 드레인 드라이버(6)는 동일 기판상에 형성되어 있다. 한편, 액정을 사이에 둔 다른 기판상에는 공통 전극(7)이 형성되어 있다. 이들 공통 전극(7) 및 액정이 화소 전극(4)에 의해 구획되는 형태로 표시 화소가 구성되어 있다.

도 4 내지 도 7에 본 발명의 실시예에 따른 LCD의 TFT 기판의 제조 방법을 도시한다. 우선, 도 4의 (a)의 공정에 있어서, 기판(10) 상에 Cr을 스퍼터링에 의해 성막하고 이것을 에칭하는 것에 의해 게이트 전극(11)을 형성한다.

도 4의 (b)의 공정에 있어서, 게이트 전극(11)을 덮는 전면에 플라즈마 CVD에 의해 SiNx 및 SiO₂로 이루어지는 게이트 절연막(12)을 형성하고, 연속해서 플라즈마 CVD에 의해 비결정성 실리콘(a-Si: 13a)을 성막한다. a-Si(13a)는 재료 가스인 모노실란(monosilane) SiH₄, 혹은 디실란(disilane) Si₂H₄를 400°정도의 열 및 플라즈마에 의해 분해 퇴적하는 것으로 형성된다.

도 4의 (c)의 공정에 있어서, 레이저 아닐을 행하는 것에 의해 a-Si(13a)를 결정화해서 p-Si(13)를 형성한다. 레이저 아닐은 예를 들면 펄스 레이저의 라인 빔 주사에 의해 행해지지만 기판 온도가 600℃ 이하의 비교적 저온에서 행할 수 있기 때문에 기판(10)으로서 비교적 저렴한 무 알카리 유리 기판을 이용할 수 있어 저 비용의 공정이 실현된다.

도 5의 (d)의 공정에 있어서, p-Si(13)가 형성된 기판상에, SiO₂를 성막하고, 이것을 이면노광법을 이용해서 에칭함으로써 게이트 전극(11)의 상방에 주입 스토퍼(14)를 형성한다. 이면 노광은 SiO₂상에 레지스트를 도포하고 이것을 기판(10)의 하방으로부터 노광을 행함으로써 게이트 전극(11)의 그림자를 이용한 형상으로 감광해서 현상하는 것으로 행해진다. 이 주입 스토퍼(14)를 마스크로서 p-Si(13)에 대해서 N형의 도전형을 나타내는 인(P) 이온 주입을 10의 13승 정도의 저투약량으로 행하고, 주입 스토퍼(14)가 형성된 영역 이외를 저농도로 도핑한다(N-). 이 때 주입 스토퍼(14) 바로 밑 즉 게이트 전극(11)의 바로 윗 영역은 진성층으로 유지되어, TFT의 채널 영역(CH)이 된다. 주입 스토퍼(14)를 에칭한 경우의 레지스트는 이온 주입시에는 남겨두고 이온 주입후에는 박리해도 좋다.

도 5의 (e)의 공정에 있어서, 게이트 전극(11)보다도 적어도 채널 장방향으로 큰 레지스트(RS)를 형성하고 이것을 마스크로서 p-Si(13)에 대하는 인(P)의 이온 주입을 10의 15승 정도의 고투약량으로 행하고 레지스트(RS) 이외의 영역을 고농도로 도핑한다(N+). 이 때, 레지스트(RS)의 바로 밑 영역에는 저농도 영역(N-) 및 채널 영역(CH)이 유지되고 있다. 이것에 의해, 채널 영역(CH)의 양측에 각각 저농도의 LD 영역(LD)을 사이에 두고 고농도의 소스 및 드레인 영역(NS, ND)이 위치한 LDD 구조가 형성된다.

레지스트(RS)의 박리 후 불순물 이온의 도핑을 행한 p-Si막의 결정성 회복과 불순물의 격자 치환을 목적으로 해서 가열 또는 레이저 조사등의 활성화 아닐을 행한다.

도 6의 (f)의 공정에 있어서, 이 p-Si(13)를 에칭하는 것에 의해 TFT의 필요 영역만 남겨서 섬 모양화 한 후 SiNx등으로 이루어지는 층간 절연층(15)을 형성하고, 소스 및 드레인 영역(NS, ND)에 대응하는 부분을 에칭으로 제거하는 것에 의해 접촉 홀(CT)을 형성해서 p-Si(13)를 일부 노출시킨다.

도 6의 (g)의 공정에 있어서, Al/Mo를 스퍼터링에 의해 성막하고 이것을 에칭하는 것에 의해 각각 접촉 홀(CT)을 통해서 소스 영역(NS)에 접속하는 소스 전극(17) 및 드레인 영역(ND)에 접속하는 드레인 전극(16)을 형성한다. TFT는 이렇게 완성한다.

또한, 도 7의 (h)의 공정에 있어서, TFT를 덮는 감광성의 아크릴 수지를 피복해서 평탄화 절연막(18)을 형성하고 이것을 노광 또는 현상하는 것에 의해 표시 화소부에 접촉 홀을 형성해서 소스 전극(17)의 상방을 노출한 후 ITO를 스퍼터링에 의해 성막해서 이것을 에칭하는 것으로 소스 전극(17)에 접속된 화소 전극(19)을 형성한다.

도 7의 (i)의 공정에 있어서, 폴리이미드를 인쇄에 의해 액상으로 성막하고 80℃에서 10분 동안 프리베이크를 행하고 계속해서 180℃에서 30분 동안 본베이크를 행하여 건조하는 것에 의해 수직 배향막(31)을 형성한다.

이상의 공정에 의해 TFT 기판을 완성한다.

계속해서, 도 8 및 도 9를 이용해서 대향 기판측의 제조 방법을 설명한다. 우선 도 8의 (a)의 공정에 있어서, 기판(20) 상에 R, G, B의 칼라 필터(21R, 21G, 21B)를 형성한다. R의 칼라 필터(21R)는 우선 감광성의 R의 피막 저항을 붙이고, 이것을 R의 표시 화소에 대응한 형상으로 감광해서 현상하는 것에 의해 형성한다. G의 칼라 필터(21G) 및 B의 칼라 필터(21B)를 동일하게 형성한다.

도 8의 (b)의 공정에서, 비투과성인 피막 저항을 부착한다.

도 8의 (c)의 공정에서, 피막 저항을 TFT에 대향하는 영역만 화소간에 대응한 형상으로 감광해서 현상함으로써, 예를 들면 칼라 필터(21R, 21B)의 간극에 차광막(21BL)을 형성한다.

도 9의 (d)의 공정에 있어서, 이들 칼라 필터(21R, 21G, 21B) 및 차광막(21BL)을 덮어서 아크릴 수지를 형성하는 것으로 이들 칼라 필터(21R, 21G, 21B)의 보호막(22)을 형성한다. 보호막(22)는 공통 전극(23)의 기초인 평탄화막도 겸하고 있다.

도 9의 (e)의 공정에 있어서, ITO를 스퍼터링에 의해 성막하고 이것을 에칭하는 것에 의해 공통 전극(23) 및 공통 전극(23) 중에 전극 부재부인 배향 제어창(24)을 형성한다.

도 9의 (f)의 공정에서, 폴리이미드를 인쇄에 의해 액상으로 성막하고 80℃에서 10분 동안 프리 베이크를 행하고, 계속해서 180℃에서 30분 동안 본 베이크를 수행해서 건조하는 것에 의해 수직 배향막(32)을 형성한다.

이상의 공정에 의해 대향 기판이 완성된다.

다음으로, 본 발명의 제2 실시예를 설명한다. 또한 중복하는 설명은 생략한다. 도 10은 표시 화소부의 평면도이다. 도 10의 a-a 선에 따른 단면 구조는 도 2와 동일하다. 본 실시예에서는 대향 기판측에는 TFT 영역을 덮음과 동시에 화소 전극(19) 사이를 약간 작게 덮는 블랙 매트릭스(21BM)를 설치하고 있다. 전술한 것과 같이, 액정은 프리틸트각이 부여되어 있지 않기 때문에, 화소간의 영역에 있어서 광누출은 거의 없지만, 경우에 따라서는 패널 내부에서 광의회절등에 의해 아주 작은 광투과가 생길 수가 있다. 이 때문에 TFT 뿐만 아니라 화소간 영역을 덮도록 블랙 매트릭스(21BM)를 형성하는 것으로 화소간을 완전히 차광하고 컨트러스트비를 더 향상시킬 수 있다.

다만, 이 블랙 매트릭스(21BM)는 접합시의 어긋남에 의해 블랙 매트릭스(21BM)가 화소 전극(19) 상에 끼어드는 것이 없도록 화소간보다도 약간 작게 형성되어 있다.

도 11 및 도 12에 본 실시예에 따른 대향 기판측의 제조 방법을 도시한다. 우선 도 11의 (a)의 공정에 있어서, 기판(20) 상에 R, G, B의 칼라 필터(21R, 21G, 21B)를 각각 대응하는 화소 전극(19)보다도 약간 크게 형성한다.

도 11의 (b)의 공정에서 비투과성의 피막 저항을 부착한다.

도 11의 (c)의 공정에서, 피막 저항을 TFT에 대향하는 영역, 및 화소간의 영역에 대응한 형상으로 감광해서 현상함으로써, 에를 들면 칼라 필터(21R, 21B)의 간극에 블랙 매트릭스(21BM)를 형성한다.

도 12의 (d)의 공정에 있어서, 이들 칼라 필터(21R, 21G, 21B) 및 블랙 매트릭스(21BM)를 덮고 아크릴 수지를 형성하는 것으로 이들 칼라 필터(21R, 21G, 21B)의 보호막(22)을 형성한다. 보호막(22)은 공통 전극(23)의 기초인 평탄화막도 겸하고 있다.

도 12의 (e)의 공정에 있어서, ITO를 스퍼터링에 의해 성막하고, 이것을 에칭하는 것에 의해 공통 전극(23) 및 공통 전극(23) 중에 전극 부재부인 배향 제어창(24)을 형성한다.

도 12의 (f)의 공정에서, 폴리이미드를 인쇄에 의해 액상으로 성막하고 80℃에서 10분간 프리베이크를 하고, 계속해서 180℃에서 30분간 본베이크를 해서 건조하는 것에 의해 수직 배향막(32)을 형성한다.

본 발명에서는 전술한 것과 같이 TFT 기판(10) 제조의 도 7의 (i)의 공정, 즉 수직 배향막(31)의 형성 공정, 및 대향 기판(20) 제조의 도 9의 (f) 및 도 12의 (f)의 공정, 즉 배향막(32)의 형성 공정에 있어서 러빙 처리를 하지 않는다. 이 때문에 액정은 초기 배향에 있어서 프리틸트를 갖지 않고 법선 방향 또는 법선 방향으로부터 1°이내의 범위내에 들게 된다. 특히 TFT 기판측의 러빙 처리를 하지 않은 것으로 TFT의 정전 파괴가 방지된다. 이 때문에 드라이버 내장형에 있어서 드라이버부(5, 6)에 TFT가 밀집하고 화소부에 비례해서 현격하게 많은 구조에서도 TFT의 정전 파괴를 초래하는 것이 방지되고 생산량이 향상할 수 있다.

또 대향 기판(20) 제조의 도 8의 (c) 및 도 11의 (c)의 공정에 있어서, 차광막(21BL) 및 블랙 매트릭스(21BM)는 도 1 및 도 10에 도시되어 있는 것처럼 TFT에 대응하는 영역 및 화소간이 좁은 영역에만 형성되고, 화소간의 전역에는 형성되지 않는다. 즉 화소간에는 액정과 편광판과의 조합에 의해 차광을 하고 있다. 이 때문에 블랙 매트리스를 크게 하는 것에 의한 유효 표시 영역의 손실이 없게 되고 개구율이 상승했다.

이상의 설명으로부터 명확하게 된 것처럼, 본 발명에서 전계 제어에 의해 양호한 화소 분할이 행해지고 시각 의존성이 저감하며 표시 품질이 향상했다. 또 러빙 처리 공정이 삭제됐기 때문에 제조 비용이 삭감됨과 동시에 정전기의 발생이 방지되고 생산량이 향상했다. 또한 차광막이 불필요하게 되었기 때문에 개구율이 향상했다.

Claims

대향 배치된 제1 기판과 제2 기판의 사이에 액정이 봉입되고, 상기 제1 기판 또는/및 상기 제2 기판의 외측면에는 편광판이 설치되어 있으며, 상기 편광판을 투과한 편광을 상기 액정에서 변조하는 것에 의해 표시를 행하는 액정 표시 장치에 있어서,

상기 제1 기판이 되는 한 쪽 지지 기판의 대향면측에 행렬상으로 배열된 복수의 박막 트랜지스터 및 그 전극 배선;

상기 박막 트랜지스터 및 상기 전극 배선을 덮는, 표면이 평탄화된 절연막;

상기 절연막 상에 형성되고, 상기 절연막에 개구된 개구부를 통해서 상기 박막 트랜지스터에 접속된 액정 구동용 화소 전극;

상기 화소 전극 상에 형성된 수직 배향막;

상기 제2 기판이 되는 다른 쪽 지지 기판의 대향면에 형성된 액정 구동용의 공통 전극;

상기 공통 전극 중 상기 화소 전극에 대향하는 영역 내에 설치된 전극 부재부인 배향 제어창;

상기 박막 트랜지스터에만 대향하는 차광막; 및

상기 공통 전극 상에 형성된 수직 배향막

을 구비하고,

상기 액정은 음의 유전율 이방성을 가지며, 상기 액정의 초기 배향 방향은 상기 기판의 법선 방향 또는 법선 방향으로 부터 1°의 범위내로 되어 있는

것을 특징으로 하는 액정 표시 장치.
대향 배치된 제1 기판과 제2 기판의 사이에 액정이 봉입되고, 상기 제1 기판 또는/및 상기 제2 기판의 외측면에는 편광판이 설치되어 있으며, 상기 편광판을 투과한 편광을 상기 액정에서 변조하는 것에 의해 표시를 행하는 액정 표시 장치에 있어서,

상기 제1 기판이 되는 한 쪽 지지 기판의 대향면측에 행렬상으로 배열된 복수의 박막 트랜지스터 및 그 전극 배선;

상기 박막 트랜지스터 및 상기 전극 배선을 덮는, 표면이 평탄화된 절연막;

상기 절연막 상에 형성되고, 상기 절연막에 개구된 개구부를 통해서 상기 박막 트랜지스터에 접속된 액정 구동용 화소 전극;

상기 화소 전극 상에 형성된 수직 배향막;

상기 제2 기판이 되는 다른 쪽 지지 기판의 대향면에 형성된 액정 구동용의 공통 전극;

상기 공통 전극 중 상기 화소 전극에 대향하는 영역내에 설치된 전극 부재부인 배향 제어창;

상기 화소 전극간 영역에 대향하고 동시에 상기 화소 전극간의 영역보다도 작은 차광막; 및

상기 공통 전극 상에 형성된 수직 배향막

을 구비하고,

상기 액정은 음의 유전율 이방성을 가지며, 상기 액정의 초기 배향 방향은 상기 기판의 법선 방향 또는 법선 방향으로 부터 1°의 범위내로 되어 있는

것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 박막 트랜지스터는 능동층으로서 다결정 반도체층을 이용하고 있는 것을 특징으로 하는 액정 표시 장치.
제1항 내지 제3항 중 어느 항에 있어서, 상기 다른 쪽 지지 기판의 대향면 상에는 칼라 필터층이 설치되고, 상기 공통 전극은 상기 칼라 필터층 상에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
제1항 내지 제4항 중 어느 항에 있어서, 상기 칼라 필터층 상에는 보호막이 형성되고, 상기 공통 전극은 상기 보호막 상에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
제1항 내지 제5항 중 어느 항에 있어서, 상기 수직 배향막에는 러빙 처리가 시행되어 있지 않은 것을 특징으로 하는 액정 표시 장치.
제1항 내지 제6항 중 어느 항에 있어서, 상기 제2 기판은 적어도 상기 화소 전극 및 상기 화소 전극간에 대응하는 영역이 투광성이고, 상기 화소 전극간에 대응하는 영역의 적어도 일부는 상기 액정과 상기 편광판에 의해 차광되는 것을 특징으로 하는 액정 표시 장치.
제1항 내지 제7항 중 어느 항에 있어서, 상기 절연막은 두께가 1㎛ 이상인 것을 특징으로 하는 액정 표시 장치.