DE102004041346B4 - Verfahren zum Herstellen einer Halbleitereinrichtung - Google Patents
Verfahren zum Herstellen einer Halbleitereinrichtung Download PDFInfo
- Publication number
- DE102004041346B4 DE102004041346B4 DE102004041346.0A DE102004041346A DE102004041346B4 DE 102004041346 B4 DE102004041346 B4 DE 102004041346B4 DE 102004041346 A DE102004041346 A DE 102004041346A DE 102004041346 B4 DE102004041346 B4 DE 102004041346B4
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- substrate
- light source
- flash lamp
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000013078 crystal Substances 0.000 claims abstract description 38
- 238000009826 distribution Methods 0.000 claims abstract description 13
- 238000003776 cleavage reaction Methods 0.000 claims description 3
- 230000007017 scission Effects 0.000 claims description 3
- 230000004992 fission Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 50
- 230000000052 comparative effect Effects 0.000 description 41
- 238000000034 method Methods 0.000 description 40
- 150000002500 ions Chemical class 0.000 description 33
- 238000009792 diffusion process Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 20
- 238000000137 annealing Methods 0.000 description 17
- 239000010408 film Substances 0.000 description 13
- 230000006378 damage Effects 0.000 description 12
- 230000008646 thermal stress Effects 0.000 description 11
- 230000035882 stress Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000005670 electromagnetic radiation Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000003685 thermal hair damage Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 229910052736 halogen Inorganic materials 0.000 description 5
- 150000002367 halogens Chemical class 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 240000001973 Ficus microcarpa Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß dem Oberbegriff des Patentanspruchs 1.
- In
WO 03/089184 A1 - In
EP 1 324 377 A2 ist ein Verfahren zum Bilden von Übergängen in Halbleitereinrichtungen beschrieben. Insbesondere sollen die Übergänge seicht und erprobt ausgebildet sein. Anfänglich wird einem Substrat ein amorphisierendes Element in einem gewünschten Bereich implantiert, wodurch der Schmelzpunkt im gewünschten Bereich niedriger ist als der Schmelzpunkt des den gewünschten Bereich umgebenden Substrats. Ein gewünschtes Dotierungsmittel wird in dem gewünschten Bereich dotiert, und der gewünschte Bereich wird anschließend durch eine Energiequelle so wärmebehandelt, dass lediglich der gewünschte Bereich schmilzt, wodurch das Dotierungsmittel lediglich in dem gewünschten Bereich diffundieren kann. - In
US-A-4,504,323 ist ein Verfahren zum Annealen eines Halbleiters mit einer planaren Quelle bestehend aus Blitzlichtentladungslampen beschrieben. Ein planarer Spiegel ist angeordnet in einer Ebene parallel und angrenzend zu der Ebene der Blitzlichtentladungslampen an der Seite gegenüber liegend von einem Tisch, auf dem der Halbleiterwafer angeordnet ist. Der Halbleiterwafer wird der Bestrahlung durch Licht durch die Blitzlichtentladungslampen ausgesetzt, wodurch der Wafer instantan einheitlich über den gesamten Bereich hiervon wärmebehandelt wird. - In
US 2003/0013280 A1 - In
JP-H08-288280 A - In
US-A-4,151,008 ist ein Verfahren unter Heranziehung gepulsten Lichts zum Verarbeiten von Halbleitereinrichtungen beschrieben. Ein gepulster Laser oder eine Blitzlampe erzeugt Lichtpulse kurzer Dauer für die thermische Verarbeitung ausgewählter Gebiete einer Halbleitereinrichtung. Der Lichtpuls ist zu der Halbleitereinrichtung gerichtet und bestrahlt ausgewählte Oberflächengebiete der zu verarbeitenden Einrichtung. Die durch den Lichtpuls übertragene Energie erhöht momentan die Temperatur der ausgewählten Gebiete über Schwellwertverarbeitungstemperaturen für ein schnelles, effektives Annealen, Sintern oder anderes thermisches Verarbeiten. - In Process Uniformity and Slip Dislocation Patterns in Linearly Ramped-Temperature Transient Rapid Thermal Processing of Silicon, IEEE Transactions on Semiconductor Manufacturing, Vol. 2, No. 4, November 1989, pages 130–140 ist die Bearbeitung von Silizium unter Verwendung von thermischen Zyklen mit rampenförmigem, sägezahnartigem Temperaturverlauf beschrieben. Insbesondere wird Bezug genommen auf ein schnelles thermisches Oxidieren.
- Ferner wurde das Leistungsverhalten von LSI durch Erhöhung des Grades von Integration oder durch Miniaturisierung der Elemente, die eine LSI aufbauen, erhöht. Da die Elementgröße kleiner gemacht wird, werden der parasitäre Widerstand und die Kurzkanalwirkung größer. Deshalb wird die Bildung einer flachen pn-Sperrschicht mit geringem Widerstand wichtiger.
- Eine flache Störstellendiffusionsregion kann durch Implantieren von Ionen bei geringer Beschleunigungsenergie und Optimieren nachfolgenden Glühens gebildet werden. Um den Widerstand der Störstellendiffusionsregion zu verringern, ist es notwendig, ein Glühen bei hoher Temperatur durchzuführen, um Störstellenionen zu aktivieren.
- Es werden Bor-(B)Ionen, Phosphor-(P)Ionen oder Arsen-(As)Ionen als Störstellenionen für Ionenimplantation verwendet. Diese Störstellenionen haben einen großen Diffusionskoeffizienten in Silizium (Si). Deshalb finden in RTA (schnelles thermisches Glühen, Rapid Thermal Anneal) unter Verwendung einer Halogenlampe eine Diffusion nach innen und eine Diffusion nach außen von Störstellenionen statt, was allmählich die Bildung von flachen Störstellendiffusionsregionen schwierig macht.
- Die Diffusion nach innen und die Diffusion nach außen können durch Absenken der Glühtemperatur unterdrückt werden. Falls jedoch die Glühtemperatur abgesenkt wird, verringert sich die Aktivierungsrate der Störstellenionen beträchtlich. Selbst wenn der Ansatz zum Absenken der Glühtemperatur genommen wird, ist es deshalb schwierig, eine flache Störstellendiffusionsregion zu bilden.
- Wie oben beschrieben ist es schwierig, eine flache (20 nm oder weniger) Störstellendiffusionsregion mit geringem Widerstand durch den RTA-Prozess unter Verwendung einer konventionellen Halogenlampe zu bilden.
- Um dieses Problem zu überwinden, wurde vor kurzem ein Blitzlampenglühverfahren, das eine Blitzlampe verwendet, in die Edelgas wie etwa Xenon (Xe) eingeschlossen wird, als Mittel zum augenblicklichen Zuführen der Energie, die notwendig ist, um Störstellenionen zu aktivieren, untersucht.
- Die 1/2-Impulsbreite einer Blitzlampe beträgt ungefähr 10 Millisekunden. Wenn das Blitzlampenglühverfahren verwendet wird, ist deshalb die Zeit, während der die Waferfläche auf einer hohen Temperatur gehalten wird, sehr kurz, mit dem Ergebnis, dass die Störstellenionen, die in die Waferfläche implantiert werden, kaum diffundieren. Entsprechend ist es möglich, die Störstellenionen mit fast keiner Änderung in der Verteilung der Störstellenionen, die in der Waferfläche implantiert sind, zu aktivieren.
- Das konventionelle Blitzlampenglühverfahren hat jedoch das folgende Problem.
- Um eine ausreichende Glühwirkung zu erreichen, ist eine Energieintensität so hoch wie 20 J/cm2 oder mehr erforderlich. Außerdem steigt die Temperatur an der Waferfläche abrupt an. Als ein Ergebnis entwickelt sich eine Temperaturdifferenz zwischen der rechten Seite und der entgegengesetzten Seite des Wafers, was zu einer Erhöhung der thermischen Belastung innerhalb des Wafers führt. Eine derartige Erhöhung der thermischen Belastung verursacht einen Schaden (Wärmeschaden), wie etwa Sprünge oder Risse (Brüche) in dem Wafer. Ein derartiger Wärmeschaden an dem Wafer führt zu einer Verringerung des Produktionsertrags.
- Der Wärmeschaden an dem Wafer kann durch Absenken der Temperatur, bei der der Wafer vorgewärmt wird, oder der Bestrahlungsenergiedichte der Blitzlampe, bevor die Blitzlampe eingeschaltet wird, vermieden werden. In diesem Fall kann jedoch eine ausreichende Aktivierung von Störstellenionen nicht erwartet werden.
- Demnach besteht das technische Problem der Erfindung in der Schaffung eines Verfahrens zur Herstellung einer Halbleitereinrichtung, mit dem sich bei ausreichender Aktivierung von Störstellenionen eine übermäßige thermische Belastung des Wafers vermeiden lässt.
- Gemäß der vorliegenden Erfindung wird dieses technische Problem durch ein Verfahren zur Herstellung einer Halbleitereinrichtung mit den Merkmalen des Patentanspruchs 1 gelöst.
- Das Verfahren zum Herstellen einer Halbleitereinrichtung gemäß der vorliegenden Erfindung umfasst das Positionieren einer Blitzlampenlichtquelle (
5 ) mit einer Vielzahl von Blitzlampen (8 ) entlang einer Lampenanordnungsrichtung (10 ) über einem Substrat (1 ), das eine Einkristall-Halbleiterregion aufweist, und Erwärmen des Substrats durch Licht (6 ), das von der Blitzlampenlichtquelle (5 ) entlang der Lampenanordnungsrichtung (10 ) emittiert wird und das eine Lichtintensitätsverteilung über dem Substrat (1 ) aufweist, dadurch gekennzeichnet, dass eine Kristallausrichtung (9 ) der Einkristall-Halbleiterregion eine Flächenausrichtung einer Spaltungsebene der Halbleiterregion ist, auf der Einkristall-Halbleiterregion ein Linienmuster (11p ) mit einer Längsrichtung (12 ) ausgebilder ist, die Blitzlampenlichtquelle (5 ) über dem Substrat (1 ) so positioniert wird, dass sich die Lampenanordnungsrichtung (10 ) von der Kristallausrichtung und von der Längsrichtung des Linienmusters (11p ) unterscheidet. - Im Folgenden wird die vorliegende Erfindung unter Bezug auf die Zeichnungen beschrieben; es zeigen:
-
1A bis1C Schnittansichten, die die Schritte eines Herstellungsverfahrens einer Halbleitereinrichtung gemäß der ersten Ausführungsform zeigen, die nicht Bestandteil der Erfindung ist; -
2 einen Grundriss, der die Beziehung zwischen einer Vielzahl von Blitzlampen und der Kristallausrichtung eines Si-Wafers in dem Erwärmungsprozess der ersten Ausführungsform zeigt, die nicht Bestandteil der Erfindung ist; -
3 einen Grundriss, der die Beziehung zwischen einer Vielzahl von Blitzlampen und der Kristallausrichtung eines Si-Wafers in einem konventionellen Erwärmungsprozess zeigt; -
4 ein Diagramm eines Prozessfensters der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, bezüglich der Substratvorwärmtemperatur und der Bestrahlungsenergiedichte; -
5 ein Diagramm eines Prozessfensters eines vergleichenden Beispiels bezüglich der Substratvorwärmtemperatur und der Bestrahlungsenergiedichte; -
6A bis6C Schnittansichten, die die Schritte eines Herstellungsverfahrens einer Halbleitereinrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen; -
7 einen Grundriss, der die Beziehung zwischen der Lampenanordnungsrichtung, der Kristallausrichtung und der Linienmusteranordnungsrichtung in dem Erwärmungsprozess der zweiten Ausführungsform zeigt; -
8A bis8E Schnittansichten, die die Schritte eines Herstellungsverfahrens eines MOS-Transistors gemäß der dritten Ausführungsform zeigen, die nicht Bestandteil der Erfindung ist; -
9A und9B Schnittansichten, die die Schritte eines Herstellungsverfahrens einer Halbleitereinrichtung gemäß der vierten Ausführungsform zeigen, die nicht Bestandteil der Erfindung ist; -
10 ein Diagramm, das die Beziehung zwischen der Gleichförmigkeit von Lichtintensität und dem Bestrahlungsabstand L auf der Fläche des Si-Wafers der vierten Ausführungsform zeigt; -
11 ein Diagramm, das die Beziehung zwischen der Welligkeitsbreite/Durchschnittslichtintensität und dem Bestrahlungsabstand der vierten Ausführungsform zeigt; -
12 ein Diagramm einer Lichtemissionswellenform der Blitzlampe in jedem von der vierten Ausführungsform und einem vergleichenden Beispiel; -
13 ein Diagramm einer Temperaturverteilung in der Richtung der Stärke des Si-Wafers in jedem Zeitpunkt nach der Bestrahlung der Blitzlampe der vierten Ausführungsform; -
14 ein Diagramm einer Temperaturverteilung in der Richtung der Stärke des Si-Wafers in jedem Zeitpunkt nach der Bestrahlung der Blitzlampe eines vergleichenden Beispiels; -
15A und15B Diagramme, um Belastungen zu erklären, die in der Richtung der Stärke des Si-Wafers in jedem Zeitpunkt nach der Bestrahlung der Blitzlampe der vierten Ausführungsform auftreten; -
16A und16B Diagramme um zu helfen, Belastungen zu erklären, die in der Richtung der Stärke des Si-Wafers in jedem Zeitpunkt nach der Bestrahlung der Blitzlampe in einem vergleichenden Beispiel auftreten; -
17 ein Diagramm von Lichtemissionswellenformen in einem anderen vergleichenden Beispiel (einem zweiten vergleichenden Beispiel); -
18 ein Diagramm einer Sprödbruchkurve eines Si-Wafers; -
19 ein Diagramm eines Prozessfensters der fünften Ausführungsform bezüglich der Substratvorwärmtemperatur und der Bestrahlungsenergiedichte; -
20 ein Diagramm eines Prozessfensters eines vergleichenden Beispiels bezüglich der Substratvorwärmtemperatur und der Bestrahlungsenergiedichte; -
21 ein Diagramm, das die Beziehung zwischen einem Gate-Kriechstrom eines MOS-Kondensators, umfassend eine Störstellendiffusionsregion der siebten Ausführungsform, die nicht Bestandteil der Erfindung ist, und der Impulsbreite zeigt; -
22 ein Diagramm, das die Beziehung zwischen einem Sperrschichtkriechstrom einer pn-Sperrschicht, umfassend die Störstellendiffusionsregion der siebten Ausführungsform, die nicht Bestandteil der Erfindung ist, und einer Impulsbreite zeigt; und -
23 ein Diagramm, das die Beziehung zwischen Ertrag einer Einrichtung, umfassend die Störstellendiffusionsregion der siebten Ausführungsform, die nicht Bestandteil der Erfindung ist, und der Impulsbreite zeigt. -
1A bis1C zeigen Schnittansichten, die die Schritte eines Herstellungsverfahrens einer Halbleitereinrichtung gemäß der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, zeigen. - Zuerst wird, wie in
1A gezeigt, eine Maske2 für Ionenimplantation über einem Einkristall-Si-Wafer (Si-Substrat) positioniert und dann werden Störstellenionen3 in den Si-Wafer von oberhalb der Maske mit einer bekannten Ionenimplantationseinrichtung (nicht gezeigt) implantiert. - Der Si-Wafer
1 kann ein gewöhnlicher Mengen-Si-Wafer (Bulk-Si-Wafer) oder SOI-Wafer sein. Außerdem kann ein Wafer (Substrat), hergestellt hauptsächlich aus einem Halbleitermaterial mit Ausnahme von Silizium, wie etwa Silizium-Germanium, als der Si-Wafer1 verwendet werden. Die Maske2 kann eine gewöhnliche Maske oder eine Schablonenmaske sein. Was die Störstellenionen3 betrifft, werden z. B. Bor-(B)Ionen als Störstellenionen eines p-Typs verwendet, und Phosphor-(P)Ionen oder Arsen-(As)Ionen werden als Störstellenionen eines n-Typs verwendet. - Als Nächstes wird, wie in
1B gezeigt, der Si-Wafer1 auf einer heißen Platte4 platziert. Während der Si-Wafer1 von seiner entgegengesetzten Seite erwärmt wird (vorgewärmt), wird der Si-Wafer1 von seiner rechten Seite durch Licht, das von einer Blitzlampenlichtquelle5 emittiert wird, erwärmt (durch Blitzlampenglühen). - Durch den Erwärmungsprozess werden die Störstellenionen
3 aktiviert, mit dem Ergebnis, dass eine Störstellendiffusionsregion7 von 20 nm oder weniger an Stärke auf der Fläche des Si-Wafers1 gebildet wird, wie in1C gezeigt. - Die Erwärmungstemperatur (Substratvorwärmtemperatur) des Si-Wafers
1 mit der heißen Platte4 wird auf z. B. 400°C eingestellt. Die Erwärmungstemperatur ist nicht auf 400°C begrenzt und kann eine beliebige Temperatur in dem Bereich von 300°C bis 600°C sein. In dem Temperaturbereich kann eine Störstellendiffusionsregion7 mit dem gewünschten Konzentrationsprofil leicht ausgebildet werden. Die Substratvorwärmtemperatur wird allgemein geringer als die Erwärmungstemperatur des Si-Wafers mit der Blitzlampenlichtquelle5 eingestellt. - Obwohl die heiße Platte
4 (Widerstandserwärmungseinrichtung) verwendet wurde, um den Si-Wafer von seiner entgegengesetzten Seite zu erwärmen (vorzuwärmen), kann eine Erwärmungseinrichtung (optisches Erwärmungsmittel), wie etwa eine Halogenlampe, eine von den Infrarotlampen, verwendet werden. - Die Blitzlampenlichtquelle
5 inkludiert eine Vielzahl von Blitzlampen, in denen Edelgas, wie etwa Xe-Gas, eingeschlossen ist. Die Energie des Lichts6 , das von der Blitzlampenlichtquelle5 emittiert wird, beträgt z. B. 35 J/cm2. Die Energie des Lichts6 ist nicht auf 35 J/cm2 beschränkt und kann ein beliebiger Wert gleich 60 J/cm2 oder weniger sein. -
2 ist ein Grundriss, der die Beziehung zwischen einer Vielzahl von Lampen8 , die die Blitzlampenlichtquelle5 aufbauen, und der Kristallausrichtung des Si-Wafers1 in dem Erwärmungsprozess zeigt. Die Kristallfläche des Si-Wafers ist z. B. (100) und die Kristallausrichtung9 ist die Flächenausrichtung der Spaltungsebene des Si-Wafers1 , z. B. <011>. - Wie
2 zeigt, ist in der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, die Positionsbeziehung zwischen der Blitzlampenlichtquelle5 und dem Si-Wafer1 so eingestellt, dass sich die Anordnungsrichtung (Lampenanordnungsrichtung)10 der Blitzlampen8 von der Kristallausrichtung9 unterscheidet. Während in der Ausführungsform die Längsrichtung der Blitzlampen8 auch so eingestellt ist, sich von der Kristallausrichtung9 zu unterscheiden, ist dies nicht immer notwendig. - Andererseits ist in einem konventionellen Blitzlampenglühverfahren (vergleichendes Beispiel), wie in
3 gezeigt, die Positionsbeziehung zwischen der Blitzlampenlichtquelle5 und dem Si-Wafer1 so eingestellt, dass die Lampenanordnungsrichtung10 (die Längsrichtung der Blitzlampe8 ) parallel zu der Kristallausrichtung9 ist. -
4 zeigt ein Prozessfenster der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, bezüglich der Erwärmungstemperatur (Substratvorwärmtemperatur) des Si-Wafers1 mit der heißen Platte1 und der Bestrahlungsenergiedichte auf dem Si-Wafer1 mit der Blitzlampenlichtquelle5 .5 zeigt ein Prozessfenster eines vergleichenden Beispiels bezüglich der Substratvorwärmtemperatur und der Bestrahlungsenergiedichte. - Während die Substratvorwärmtemperatur höher wird, wird die Bestrahlungsenergiedichte niedriger, die benötigt wird, um Störstellen zu aktivieren, aber zur gleichen Zeit wird auch die Bestrahlungsenergiedichte niedriger, bei der ein Wärmeschaden (Sprünge, Risse) in dem Si-Wafer
1 auftritt. - Wenn die Bestrahlungsenergiedichte, bei der ein Wärmeschaden an dem Si-Wafer
1 in der ersten Ausführungsform verursacht wird, mit der in dem vergleichenden Beispiel verglichen wird, ist aus4 und5 zu sehen, dass die Dichte in der ersten Ausführungsform bei einer beliebigen Substratvorwärmtemperatur höher ist. D. h. es wird herausgefunden, dass die erste Ausführungsform ein breiteres Prozessfenster als das vergleichende Beispiel hat. - Allgemein tendiert die Lichtintensität bei Lampenerwärmung dazu, genau unter der Lampe höher und zwischen den Lampen niedriger zu sein. Deshalb tritt eine Temperaturdifferenz zwischen der Stelle genau unter der Lampe und der Stelle zwischen den Lampen auf. Eine derartige Temperaturdifferenz bewirkt, dass eine thermische Belastung in dem Si-Wafer
1 auftritt. - In dem vergleichenden Beispiel wird die thermische Belastung betrachtet, entlang der Kristallausrichtung aufzutreten, wo die Substratfestigkeit gering ist. Dies ist verantwortlich dafür, warum ein Wärmeschaden in dem Si-Wafer
1 in dem vergleichenden Beispiel auftritt. - Mit der Positionsbeziehung zwischen dem Si-Wafer
1 und der Blitzlampenlichtquelle5 in der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, ist andererseits die Lichtintensitätsverteilung, die durch das Licht6 auf dem Si-Wafer1 gebildet wird, so ausgebildet, dass die Intensität am höchsten in einer Richtung wird, die sich von der Kristallausrichtung des Si-Wafers1 unterscheidet. - Als ein Ergebnis unterscheidet sich die Richtung, in der sich eine thermische Belastung entwickelt, von der Kristallausrichtung des Si-Wafers
1 . Deshalb kann in der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, die Substratfestigkeit gesichert werden, mit dem Ergebnis, dass der Widerstand des Si-Wafers gegen einen Wärmeschaden, wie etwa Sprünge oder Risse, betrachtet werden kann sich zu erhöhen. - Wie oben beschrieben, werden bei der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, wenn ein Blitzlampenglühen geschieht, der Si-Wafer
1 und die Blitzlampenlichtquelle5 in einer spezifischen Positionsbeziehung eingestellt, was es leicht macht, ein Auftreten eines Wärmeschadens in dem Si zu verhindern. D. h. es ist leicht möglich, eine flache Störstellendiffusionsregion7 auszubilden ohne zuzulassen, dass ein Wärmeschaden in dem Si-Wafer1 auftritt. -
6A bis6C sind Schnittansichten, die die Schritte eines Herstellungsverfahrens einer Halbleitereinrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen. In6A bis6C werden gleiche Teile wie in den obigen Zeichnungen durch entsprechende Bezugszeichen angezeigt und eine detaillierte Erläuterung von ihnen wird weggelassen (gleiches trifft auf eine dritte und spätere Ausführungsformen zu). - Zuerst wird, wie in
6A gezeigt, ein zu verarbeitender Film11 , der als ein Muster dient, auf dem Si-Wafer1 ausgebildet. Der Film11 ist z. B. ein isolierender Film, wie etwa ein Siliziumoxidfilm, ein Halbleiterfilm, wie etwa ein Polysiliziumfilm, ein Metallfilm, wie etwa ein Aluminiumfilm, oder ein Resist, wie etwa ein Fotoresist. - Als Nächstes wird, wie in
6B gezeigt, der Film11 durch bekannte Fotolithografie und Ätzen bearbeitet, wobei dadurch ein Muster11p , inkludierend eine Vielzahl von Linienmustern, ausgebildet wird. - Zu dieser Zeit wird das Muster
11p so ausgebildet, dass sich die sich Anordnungsrichtung der Linienmuster (Linienmusteranordnungsrichtung) von der Kristallausrichtung9 unterscheidet. Das Muster11p ist z. B. ein Isolatormuster, wie etwa ein Gate-Isolierfilm, ein Halbleitermuster, wie etwa eine Polysilizium-Gate-Elektrode, ein Metallmuster, wie etwa eine Aluminiumverdrahtungsleitung, oder ein Resistmuster. - Als Nächstes wird, wie in
6C gezeigt, der Si-Wafer1 durch die Blitzlampenlichtquelle5 und die heiße Platte4 wie in der ersten Ausführungsform erwärmt. -
7 zeigt einen Grundriss, der die Beziehung zwischen der Lampenanordnungsrichtung10 , der Kristallausrichtung9 und der Linienmusteranordnungsrichtung12 in dem Erwärmungsprozess zeigt. Wie aus7 gesehen wird, ist in der zweiten Ausführungsform die Lampenanordnungsrichtung10 so eingestellt, um sich von der Kristallausrichtung9 und der Linienmusteranordnungsrichtung12 zu unterscheiden. - Da sich der optische Absorptionskoeffizient des Si-Wafers
1 von dem des Musters11p unterscheidet, gibt es eine Temperaturdifferenz zwischen dem Si-Wafer1 und dem Muster11p . Als ein Ergebnis wird eine thermische Belastung an das Muster11p angelegt. - Es ist jedoch klar geworden, dass wenn sich die Lampenanordnungsrichtung
10 von der Kristallausrichtung9 und der Linienmusteranordnungsrichtung12 unterscheidet, es für eine Temperaturdifferenz schwierig ist aufzutreten. - Mit der zweiten Ausführungsform ist es deshalb möglich, ein Auftreten eines Wärmeschadens, wie etwa Sprünge oder Risse, bei Erwärmung des Si-Wafers, der das Muster
11p inkludiert, zu verhindern. - Obwohl die Lampenanordnungsrichtung
10 und die Linienmusteranordnungsrichtung12 die gleiche sein können, ermöglicht sie voneinander unterschiedlich zu machen, einen viel größeren Wärmeschadenverminderungseffekt zu erwarten. -
8A bis8E zeigen Schnittansichten, die die Schritte eines Herstellungsverfahrens eines MOS-Transistors zeigen. - Zuerst werden, wie in
8A gezeigt, ein Gate-Isolierfilm21 und eine Gate-Elektrode22 auf einem Si-Wafer1 durch ein bekanntes Verfahren ausgebildet. - Als Nächstes werden, wie in
8B gezeigt, mit der Gate-Elektrode22 als eine Maske Störstellenionen3 in die Fläche des Si-Wafers1 implantiert. - Als Nächstes wird, wie in
8C gezeigt, der Si-Wafer1 wie in dem Schritt von1B in der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, erwärmt (ein erster Erwärmungsprozess). Als ein Ergebnis werden die Störstellenionen3 aktiviert, mit dem Ergebnis, dass eine Ausdehnungsregion (eine erste Störstellendiffusionsregion)24 auf der Fläche des Si-Wafers1 auf eine selbstausrichtende Art und Weise ausgebildet wird. - Da die Lampenanordnungsrichtung
10 auf eine unterschiedliche Richtung von der Kristallausrichtung9 wie in der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, eingestellt ist, tritt zu dieser Zeit ein Wärmeschaden, wie etwa Sprünge und Risse, in dem Si-Wafer1 nicht auf und das Prozessfenster wird breiter. - Als Nächstes wird, wie in
8D gezeigt, ein Gate-Seitenwand-Isolierfilm (Abstandshalter)25 durch ein bekanntes Verfahren ausgebildet. Danach werden, mit dem Gate-Seitenwand-Isolierfilm25 und der Gate-Elektrode22 als eine Maske, Störstellenionen (nicht gezeigt) in die Fläche des Wafers1 implantiert. - Als Nächstes wird, wie in
8E gezeigt, der Si-Wafer1 wie in dem Schritt von1B in der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, erwärmt (ein zweiter Erwärmungsprozess). Als ein Ergebnis werden die Störstellenionen aktiviert, mit dem Ergebnis, dass eine Source-/Drain-Region (eine zweite Störstellendiffusionsregion)26 auf der Fläche des Si-Wafers1 ausgebildet wird. - Da die Lampenanordnungsrichtung
10 auf eine unterschiedliche Richtung von der Kristallausrichtung9 wie in der ersten Ausführungsform, die nicht Bestandteil der Erfindung ist, eingestellt ist, tritt zu dieser Zeit ein Wärmeschaden, wie etwa Sprünge oder Risse, in dem Si-Wafer1 nicht auf und das Prozessfenster wird breiter. - Des weiteren wird in dem ersten Erwärmungsprozess der Si-Wafer
1 oder die Blitzlampenlichtquelle5 rotiert, wobei dadurch die Lampenanordnungsrichtung10 in dem zweiten Erwärmungsprozess auf eine unterschiedliche Richtung von der Anordnungsrichtung der Blitzlampen8 in dem ersten Erwärmungsprozess eingestellt wird. Als ein Ergebnis unterscheidet sich die Richtung der thermischen Belastung, die in dem Si-Wafer1 durch die Bestrahlung der Blitzlampe in dem zweiten Erwärmungsprozess erzeugt wird, von der Richtung der thermischen Belastung, die in dem Si-Wafer1 durch die Bestrahlung der Blitzlampe in dem ersten Erwärmungsprozess erzeugt wird. - Als ein Ergebnis wird die Last, die durch die thermische Belastung verursacht wird, die in dem Si-Wafer
1 akkumuliert wird, effektiv gemildert. Dies macht es leicht, Widerstand gegen Wärmeschaden, wie etwa Sprünge oder Risse, in dem Si-Wafer1 zu erhöhen, selbst wenn zwei Erwärmungsprozesse ausgeführt werden. - Selbst wenn drei oder mehr Erwärmungsprozesse ausgeführt werden, kann die gleiche Wirkung erzeugt werden, indem die Lampenanordnungsrichtung
10 in einem Erwärmungsprozess von der in einem anderen Erwärmungsprozess verschieden gemacht wird. - Die Lampenanordnungsrichtung
10 unterscheidet sich nicht notwendigerweise von einem Erwärmungsprozess zu einem anderen. Wenn z. B. drei oder mehr Erwärmungsprozesse ausgeführt werden, kann die Lampenanordnungsrichtung10 in dem ersten Erwärmungsprozess die gleiche wie die in dem letzten Erwärmungsprozess sein. Der Grund dafür ist, dass der erste Erwärmungsprozess von dem letzten Erwärmungsprozess zeitlich getrennt ist und deshalb die Wirkung der Akkumulation von diesen Erwärmungsprozessen klein ist. - Das Verfahren zum Ausführen einer Vielzahl von Erwärmungsprozessen in der dritten Ausführungsform ist in dem Prozess (Glühprozess) zum Ausbilden von Störstellendiffusionsregionen außer den Störstellendiffusionsregionen (die Ausdehnungsregion
24 , Source-/Drain-Region26 ) eines MOS-Transistors wirksam. Außerdem ist das Verfahren auch in einem thermischen Prozess außer dem Störstellenionenglühprozess wirksam. Wenn eine Vielzahl von MOS-Transistoren ausgebildet wird, ist es außerdem wünschenswert, dass die Anordnungsrichtung einer Vielzahl von Gate-Elektroden22 auf eine Richtung eingestellt werden sollte, die sich von der Kristallausrichtung9 und der Lampenanordnungsrichtung10 unterscheidet (siehe die zweite Ausführungsform). -
9A und9B zeigen Schnittansichten, die die Schritte eines Herstellungsverfahrens einer Halbleitereinrichtung gemäß einer vierten Ausführungsform, die nicht Bestandteil der Erfindung ist, zeigen. - Wie in
9A gezeigt, ist die Maske2 für Ionenimplantation über dem Si-Wafer1 positioniert. Eine Ionenimplantationseinrichtung (nicht gezeigt) implantiert Störstellenionen3 in den Si-Wafer1 von oberhalb der Maske2 . - Als Nächstes wird, wie in
9B gezeigt, der Si-Wafer1 auf die heiße Platte4 gelegt. Während der Si-Wafer1 von seiner entgegengesetzten Seite erwärmt wird, wird der Si-Wafer1 von seiner rechten Seite durch Licht6 erwärmt, das von der Blitzlampenlichtquelle5 emittiert wird. Durch den Erwärmungsprozess werden die Störstellenionen3 aktiviert, wobei dadurch eine Störstellendiffusionsregion gebildet wird. - Der Abstand (Bestrahlungsabstand) L zwischen dem Si-Wafer
1 und der Blitzlampenlichtquelle5 ist in dem Bereich von 23 bis 46 mm eingestellt. Die Energie des Lichts, das von jeder aus einer Vielzahl von Blitzlampen emittiert wird, die die Blitzlampenlichtquelle5 aufbauen, ist im wesentlichen die gleiche. - Der Grund, warum der Bestrahlungsabstand L eingestellt ist, den Ausdruck 23 mm ≤ L ≤ 46 mm zu erfüllen, ist der folgende.
-
10 zeigt ein Diagramm, das die Beziehung zwischen der Gleichförmigkeit σ der Intensität von Licht6 auf der Fläche des Si-Wafers und dem Bestrahlungsabstand L zeigt.11 ist ein Diagramm, das die Beziehung zwischen der Welligkeitsbreite/Durchschnittslichtintensität und dem Bestrahlungsabstand L zeigt. Die Welligkeitsbreite ist die Differenz (D1 – D2) zwischen der Lichtintensität D1 auf der Fläche des Si-Wafers genau unter der Blitzlampe und der Lichtintensität D2 auf der Fläche des Si-Wafers1 genau unter der Stelle zwischen zwei benachbarten Blitzlampen. Die Durchschnittslichtintensität ist die Durchschnittsintensität von Licht6 auf der Fläche des Si-Wafers1 .10 und11 zeigen die Ergebnisse, die erhalten werden, wenn die Größe des Si-Wafers1 1 bis 8 Zoll ist. Ähnliche Ergebnisse wurden auch in anderen Größen erhalten. - Aus
10 ist ersichtlich, dass sich der Wert der Lichtintensitäts-In-Flächen-Gleichförmigkeit σ erhöht, während der Bestrahlungsabstand L kürzer als 23 mm wird, oder während der Bestrahlungsabstand L länger als 46 mm wird. Außerdem wird aus10 herausgefunden, dass wenn der Bestrahlungsabstand L den Ausdruck 23 mm ≤ L ≤ 46 mm erfüllt, der Wert der Lichtintensitäts-In-Flächen-Gleichförmigkeit σ 1% oder kleiner ist. Der Wert σ = 1% oder kleiner ist im Sinne einer Spezifikation ausreichend. - Aus
11 ist ersichtlich, dass die Welligkeitsbreite/Durchschnittslichtintensität einen ausreichend geringen Wert vor und nach dem Bestrahlungsabstand L = 30 mm und L = 69 mm aufweist. Vor und nach dem Bestrahlungsabstand L = 69 mm ist der Wert der Lichtintensitäts-In-Flächen-Gleichförmigkeit σ jedoch groß, wie in10 gezeigt wird. - Deshalb wird der Bestrahlungsabstand L in dem Bereich von 23 mm oder mehr und 46 mm oder weniger eingestellt, wobei dadurch die Abhängigkeit der Lichtintensitäts-In-Flächen-Gleichförmigkeit σ von dem Bestrahlungsabstand und die der Welligkeitsbreite/Durchschnittslichtintensität von dem Bestrahlungsabstand zur gleichen Zeit reduziert werden. Als ein Ergebnis wird die Wirkung von thermischen Belastungen, die der Lichtintensitäts-In-Flächen-Gleichförmigkeit σ und der Welligkeitsbreite/Durchschnittslichtintensität zuzuschreiben sind, ausreichend klein, was den Widerstand des Si-Wafers gegen Wärmeschaden, wie etwa Sprünge und Risse, verbessert.
- Des weiteren hat eine Untersuchung des Durchschnittsertrags einer Logikschaltung, umfassend MOSFETs, die die Störstellendiffusionsregion
7 der vierten Ausführungsform in ihrer Source-/Drain-Region verwenden, gezeigt, dass 97% durch Einstellen des Bestrahlungsabstands L in dem Bereich von 23 mm oder mehr und 46 mm oder weniger erreicht wurden. - Zusätzlich zu dem obigen Verfahren gibt es Verfahren zum Vorsehen einer Lichtdiffusionsplatte oder eines Lichtintensitätsfilters zwischen dem Si-Wafer
1 und der Blitzlampenlichtquelle5 , um die Abhängigkeit der Lichtintensitäts-In-Flächen-Gleichförmigkeit σ von dem Bestrahlungsabstand und die der Welligkeitsbreite/Durchschnittslichtintensität von dem Bestrahlungsabstand zur gleichen Zeit zu reduzieren. Diese Verfahren haben jedoch die folgenden Probleme. - Die Energie des Lichts
6 , das von der Blitzlampenlichtquelle5 emittiert wird, wird durch die Lichtdiffusionsplatte oder den Lichtintensitätsfilter gedämpft, bis es den Si-Wafer1 erreicht hat. Deshalb ist es notwendig, der Blitzlampenlichtquelle5 elektrische Energie (Spannung) zuzuführen, die um den Betrag von Energie, die durch die Lichtdiffusionsplatte oder den Lichtintensitätsfilter gedämpft wird, höher als die in der vierten Ausführungsform ist. Dies wird die Spannungsfestigkeit der Blitzlampen, die die Blitzlampenlichtquelle5 aufbauen, verschlechtern und die Betriebsdauer der Blitzlampenlichtquelle5 verkürzen. - Im Gegensatz dazu kann bei der vierten Ausführungsform, da die Energie des Lichts
6 kaum gedämpft wird, der Si-Wafer effizient erwärmt werden. Als ein Ergebnis ist es nicht notwendig, hohe elektrische Energie (hohe Spannung) an die Blitzlampenlichtquelle5 anzulegen, und deshalb wird verhindert, dass die Betriebsdauer der Blitzlampenlichtquelle5 verkürzt wird. - Das Verfahren der vierten Ausführungsform kann mit dem Verfahren der zweiten Ausführungsform oder dem Verfahren der dritten Ausführungsform kombiniert werden.
- Während in den ersten bis vierten Ausführungsformen die Blitzlampe als die Lichtquelle zum Erwärmen verwendet wurde, kann eine andere Lampe, wie etwa eine Halogenlampe, verwendet werden. Außerdem kann eine Lichtquelle außer einer Lampe, wie etwa ein Laser, verwendet werden.
- Z. B. kann, wenn ein Laser verwendet wird, der einen Linienstrahl emittiert, was in den ersten bis vierten Ausführungsformen erläutert wurde, durch Lesen der Lampenanordnungsrichtung in den ersten bis vierten Ausführungsformen als die Längsrichtung des Laserstrahls praktiziert werden. In diesem Fall können auch ähnliche Wirkungen zu jenen der ersten bis vierten Ausführungsformen erhalten werden.
- Ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einer fünften Ausführungsform, die nicht Bestandteil der Erfindung ist, unterscheidet sich von einem konventionellen dadurch, dass die 1/2-Impulsbreite der Blitzlampenlichtquelle
5 in einen vorbestimmten Wert (1 Millisekunde) oder weniger eingestellt ist. - Zuerst wird, wie in
1A gezeigt, die Maske2 für Ionenimplantation über dem Si-Wafer1 positioniert und dann werden Störstellenionen3 in den Si-Wafer1 von oberhalb der Maske2 mit einer Ionenimplantationseinrichtung (nicht gezeigt) implantiert. - Als Nächstes wird, wie in
1B gezeigt, der Si-Wafer1 auf der heißen Platte4 platziert. Während der Si-Wafer1 von der entgegengesetzten Seite erwärmt wird, wird der Si-Wafer1 von seiner rechten Seite durch Licht6 erwärmt, das von der Blitzlampenlichtquelle5 emittiert wird. - Die Erwärmungstemperatur des Si-Wafers
1 mit der heißen Platte4 ist auf 500°C eingestellt. An Stelle der heißen Platte4 kann eine andere Erwärmungseinrichtung, wie etwa eine Halogenlampe, eine der Infrarotlampen, verwendet werden. - Alternativ kann die Erwärmungstemperatur des Si-Wafers von 500°C verschieden sein.
- Die Energie des Lichts
6 , das von der Blitzlampenlichtquelle5 emittiert wird, ist z. B. 20 bis 40 J/cm2. Die 1/2-Impulsbreite der Blitzlampenlichtquelle5 ist auf 1 Millisekunde oder weniger eingestellt. - Die Blitzlampenlichtquelle
5 der fünften Ausführungsform wurde unabhängig für Forschung entwickelt. Die Blitzlampenlichtquelle5 kann eine 1/2-Impulsbreite so kurz wie 1 Millisekunde oder weniger einstellen, was mit einer konventionellen Blitzlampenlichtquelle unmöglich war. Um die 1/2-Impulsbreite zu verkürzen, wird die Kapazität des Kondensators, der mit der Schaltung der Blitzlampenlichtquelle verbunden ist, kleiner gemacht. Z. B. ermöglicht eine Verbindung eines Kondensators mit mehreren hundert μF parallel mit der Blitzlampe, eine 1/2-Impulsbreite von 1 Millisekunde oder weniger zu erreichen. Tatsächlich wurden 0,7 ms mit 400 μF erreicht. -
12 zeigt eine Lichtemissionswellenform des Lichts6 , das von der Blitzlampenlichtquelle5 der fünften Ausführungsform emittiert wird. In der fünften Ausführungsform ist, wie in12 gezeigt, die 1/2-Impulsbreite auf 0,3 Millisekunden eingestellt.12 zeigt auch ein vergleichendes Beispiel einer Lichtemissionswellenform mit einer 1/2-Impulsbreite von 3,0 Millisekunden. - Durch den Erwärmungsprozess werden die Störstellenionen
3 aktiviert, mit dem Ergebnis, dass eine flache Störstellendiffusionsregion7 zu einer Stärke von 20 nm oder weniger auf der Fläche des Si-Wafers ausgebildet wird, wie in1C gezeigt. -
13 und14 zeigen Diagramme einer Temperaturverteilung in der Richtung der Stärke des Si-Wafers1 in jedem Zeitpunkt nach der Bestrahlung der Blitzlampe in der fünften Ausführungsform (1/2-Impulsbreite = 0,3 Millisekunden) bzw. in einem vergleichenden Beispiel (1/2-Impulsbreite = 3 Millisekunden). - In der fünften Ausführungsform steigt nach der Bestrahlung der Blitzlampe die Temperatur der rechten Seite des Si-Wafers
1 stark an und erreicht bis zu 1100°C ungefähr 0,3 Millisekunden später. Zu diesem Zeitpunkt wird die Temperatur der entgegengesetzten Seite des Si-Wafers1 durch die Substratvorwärmtemperatur mit der heißen Platte4 gelenkt. Als ein Ergebnis erscheint eine Temperaturdifferenz von ungefähr 600°C zwischen der rechten Seite und der Rückseite des Si-Wafers1 . - Andererseits erreicht in dem vergleichenden Beispiel nach der Bestrahlung der Blitzlampe die Temperatur der rechten Seite des Si-Wafers
1 bis zu 1100°C ungefähr 3 Millisekunden später. Die 1/2-Impulsbreite in dem vergleichenden Beispiel ist größer als die in der fünften Ausführungsform. Deshalb ist die Temperaturverteilung in der Richtung der Waferstärke in dem vergleichenden Beispiel sanfter als die in der fünften Ausführungsform. -
15A und15B und16A und16B zeigen Diagramme um zu helfen, Belastungen zu erläutern, die in der Richtung der Stärke des Si-Wafers1 in jedem Zeitpunkt nach der Bestrahlung der Blitzlampe in der fünften Ausführungsform bzw. in einem vergleichenden Beispiel auftreten.15A zeigt schematisch eine Verteilung der Belastung, wenn die Fläche des Si-Wafers einer Tiefe von 0 mm hat.15B zeigt schematisch die Belastung in dem Querschnitt des Si-Wafers. Die Substratvorwärmtemperatur in der fünften Ausführungsform und die in dem vergleichenden Beispiel sind beide bei 500°C. - In jeder von
15A und16A ist der Bereich, der durch die Wellenform, die die Zugbelastung darstellt, und die gerade Linie von Belastung = 0 bestimmt wird, der gleiche wie der Bereich, der durch die Wellenform, die die Druckbelastung darstellt, und die gerade Linie bestimmt wird, ungeachtet der abgelaufenen Zeit seit der Bestrahlungszeit. - In jedem von der fünften Ausführungsform und dem vergleichenden Beispiel wächst nach der Bestrahlung der Blitzlampe die Belastung innerhalb des Si-Wafers
1 . Die Belastung wächst als Druckbelastung an der Fläche des Si-Wafers1 und als Zugbelastung in dem Teil von der Innenseite des Si-Wafers1 zu seiner entgegengesetzten Seite. - Dann wird in der fünften Ausführungsform die Belastung, die ungefähr 0,3 bis 0,5 Millisekunden nach der Bestrahlung der Blitzlampe auftritt, die größte. Der größte Zugbelastungswert ist ungefähr 40 MPa. Andererseits wird in dem vergleichenden Beispiel die Belastung, die ungefähr 3 bis 5 Millisekunden nach der Bestrahlung der Blitzlampe auftritt, die größte.
- Die Tiefe, in der sich die Druckbelastung zu der Zugbelastung in dem vergleichenden Beispiel ändert, ist größer als die in der fünften Ausführungsform. Mit anderen Worten wird eine Balance zwischen der Druckbelastung und der Zugbelastung in einer Region gehalten, die der entgegengesetzten Seite des Si-Wafers
1 in dem vergleichenden Beispiel näher als in der fünften Ausführungsform ist. Obwohl die fünfte Ausführungsform eine größere Differenz zwischen der Temperatur der rechten Seite und der Temperatur der entgegengesetzten Seite des Si-Wafers als das vergleichende Beispiel hat, ist deshalb der Absolutwert der Zugbelastung in dem vergleichenden Beispiel größer als der in der fünften Ausführungsform. In dem vergleichenden Beispiel wächst die Zugbelastung bis zu ungefähr 120 MPa. -
17 zeigt ein Diagramm von Lichtemissionswellenformen in einem anderen vergleichenden Beispiel (ein zweites vergleichendes Beispiel). Das zweite vergleichende Beispiel hat eine kürzere Anstiegszeit von Lichtemissionsimpulsen als die in dem vergleichenden Beispiel (das erste vergleichende Beispiel) von12 und hat eine 1/2-Impulsbreite von 3 Millisekunden, die gleiche wie die des vergleichenden Beispiels. - Eine Untersuchung der Belastungsverteilung und der maximalen Größe einer Belastung in dem zweiten vergleichenden Beispiel hat ein ähnliches Ergebnis zu dem in dem ersten vergleichenden Beispiel gezeigt. Aus dem Ergebnis wurde klar, dass die 1/2-Impulsbreite verkürzt werden muss, um die Tiefe zu verschieben, bei der eine Zugbelastung zu der Fläche des Wafers auftritt.
-
18 zeigt ein Diagramm einer Sprödbruchkurve eines Si-Wafers. Aus18 ist zu sehen, dass sich die Festigkeit zu der Zugbelastung des Si-Wafers verringert, während die Erwärmungstemperatur des Si-Wafers höher wird. - Des weiteren ist zu sehen, dass der maximale Zugbelastungswert, bei dem der Si-Wafer bei 500°C, der Substratvorwärmtemperatur in
15A und15B (der fünften Ausführungsform) und in16A und16B (des vergleichenden Beispiels) nicht bricht (Sprung oder Riss), ungefähr 100 MPa ist. Da die Zugbelastung in der fünften Ausführungsform 10 bis 30 MPa ist und die Zugbelastung in dem vergleichenden Beispiel 100 bis 120 MPa ist, unterliegt der Si-Wafer in der fünften Ausführungsform weniger einem Bruch als in dem vergleichenden Beispiel. D. h. die fünfte Ausführungsform hat ein breiteres Prozessfenster als das des vergleichenden Beispiels. -
19 und20 zeigen Diagramme von Prozessfenstern der fünften Ausführungsform und eines vergleichenden Beispiels bezüglich der Substratvorwärmtemperatur und der Bestrahlungsenergiedichte. - Je höher die Substratvorwärmtemperatur ist, desto niedriger wird die Bestrahlungsenergiedichte, die notwendig ist, um Störstellen zu aktivieren. Zur gleichen Zeit wird die Bestrahlungsenergiedichte, bei der Sprünge oder Risse in dem Si-Wafer auftreten, geringer.
- Wenn die Bestrahlungsenergiedichte, bei der Sprünge oder Risse in dem Si-Wafer in der fünften Ausführungsform auftreten, mit der in dem vergleichenden Beispiel verglichen wird, ist aus
19 und20 ersichtlich, dass die Bestrahlungsenergiedichte in der fünften Ausführungsform bei einer beliebigen Substratvorwärmtemperatur höher ist. Deshalb ist es absehbar, dass je niedriger die Substratvorwärmtemperatur und je kürzer die 1/2-Impulsbreite sind, das Prozessfenster breiter wird. - Wie oben beschrieben, kann mit der fünften Ausführungsform der Zugbelastungswert durch Verkürzen der 1/2-Impulsbreite der Blitzlampenlichtquelle
5 kleiner gemacht werden. Dies verbessert den Widerstand des Si-Wafers1 gegen thermische Belastung. Deshalb können die Störstellenionen, die in den Si-Wafer1 implantiert werden, aktiviert werden, ohne zuzulassen, dass ein Wärmeschaden, wie etwa Sprünge oder Risse, in dem Si-Wafer1 auftritt. D. h. mit der fünften Ausführungsform ist es möglich, den Prozess zum Bilden einer Störstellendiffusionsregion mit einem breiteren Prozessfenster zu realisieren. -
21 zeigt ein Diagramm, das die Beziehung zwischen einem Gate-Kriechstrom eines MOSFET, der die Störstellendiffusionsregion7 als die Source-/Drain-Region verwendet, und der 1/2-Impulsbreite zeigt. In21 ist zur Vereinfachung die Abszissenachse mit der Impulsbreite, nicht der 1/2-Impulsbreite markiert (das gleiche trifft für die anderen ähnlichen Diagramme zu). Aus21 ist ersichtlich, dass wenn die 1/2-Impulsbreite 1 Millisekunde oder weniger wird, sich der Gate-Kriechstrom stark verringert (unter die Spezifikation), und dass wenn die 1/2-Impulsbreite 0,5 Millisekunden oder weniger wird, der Gate-Kriechstrom bei fast einem kleinen konstanten Wert stabil wird. Ein ähnliches Ergebnis wurde auch mit einem MOS-Kondensator erreicht, der die Störstellendiffusionsregion7 der fünften Ausführungsform verwendet. -
22 zeigt ein Diagramm, das die Beziehung zwischen dem Sperrschichtkriechstrom einer p-n-Sperrschicht, die die Störstellendiffusionsregion7 umfasst, und der 1/2-Impulsbreite zeigt. Aus22 ist ersichtlich, dass wenn die 1/2-Impulsbreite 1 Millisekunde oder kleiner wird, sich der Sperrschichtkriechstrom stark verringert (unter die Spezifikation), und dass wenn die 1/2-Impulsbreite 0,5 Millisekunden oder kleiner wird, der Sperrschichtkriechstrom bei fast einem kleinen konstanten Wert stabil wird. -
23 zeigt ein Diagramm, das die Beziehung zwischen dem Ertrag einer Logikschaltung, umfassend eine Vielzahl der MOSFETs, und der 1/2-Impulsbreite zeigt. Aus23 ist ersichtlich, dass wenn die 1/2-Impulsbreite 1 Millisekunde oder kleiner wird, der Ertrag stark ansteigt, und dass wenn die 1/2-Impulsbreite 0,5 Millisekunden oder kleiner wird, der Ertrag bei fast einem großen konstanten Wert stabil wird. - Aus den obigen Ergebnissen ist zu sehen, dass die Charakteristika und der Ertrag des Elementes durch Einstellen der 1/2-Impulsbreite auf 1 Millisekunde oder kleiner, wünschenswerter 0,5 Millisekunden oder kleiner, verbessert werden können. Absehbar ist der Grund dafür, dass Einstellen der 1/2-Impulsbreite auf 1 Millisekunde oder kleiner den Zugbelastungswert, der zu einem Wärmeschaden führt, veranlasst, sich ausreichend zu verringern.
- Die vorliegende Erfindung ist nicht auf die obigen Ausführungsformen begrenzt. Z. B. ist eine Ausführungsform möglich, die durch geeignetes Kombinieren der obigen Ausführungsformen erhalten wird. Z. B. sind Ausführungsformen möglich, die durch Anwenden der fünften Ausführungsform auf die ersten bis vierten Ausführungsformen erhalten werden.
- Einem Durchschnittsfachmann werden zusätzliche Vorteile und Modifikationen leicht einfallen. Deshalb ist die Erfindung in ihren breiteren Aspekten nicht auf die spezifischen Details und repräsentativen Ausführungsformen begrenzt, die hierin gezeigt und beschrieben werden. Entsprechend können verschiedene Modifikationen durchgeführt werden, ohne von dem Geist oder Bereich des allgemeinen erfinderischen Konzeptes abzuweichen, wie durch die angefügten Ansprüche und ihre Entsprechungen definiert.
Claims (6)
- Verfahren zum Herstellen einer Halbleitereinrichtung, umfassend: Positionieren einer Blitzlampenlichtquelle (
5 ) mit einer Vielzahl von Blitzlampen (8 ) entlang einer Lampenanordnungsrichtung (10 ) über einem Substrat (1 ), das eine Einkristall-Halbleiterregion aufweist; und Erwärmen des Substrats durch Licht (6 ), das von der Blitzlampenlichtquelle (5 ) entlang der Lampenanordnungsrichtung (10 ) emittiert wird und das eine Lichtintensitätsverteilung über dem Substrat (1 ) aufweist; dadurch gekennzeichnet, dass eine Kristallausrichtung (9 ) der Einkristall-Halbleiterregion eine Flächenausrichtung einer Spaltungsebene der Halbleiterregion ist; auf der Einkristall-Halbleiterregion ein Linienmuster (11p ) mit einer Längsrichtung (12 ) ausgebildet ist; die Blitzlampenlichtquelle (5 ) über dem Substrat (1 ) so positioniert wird, dass sich die Lampenanordnungsrichtung (10 ) von der Kristallausrichtung und von der Längsrichtung des Linienmusters (11p ) unterscheidet. - Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Blitzlampenlichtquelle (
5 ) einen Laser statt der Vielzahl von Blitzlampen (8 ) umfasst, der einen Linienstrahl ausstrahlt. - Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Erwärmen des Substrats durch Verwendung von Licht (
6 ), das von der Blitzlampenlichtquelle (5 ) emittiert wird, mehrmals ausgeführt wird, und die Anordnungsrichtung der Vielzahl von Blitzlampen (8 ) jedes Mal geändert wird, wenn das Erwärmen des Substrats ausgeführt wird. - Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass es ferner umfasst: Einstellen eines Abstands zwischen dem Substrat (
1 ) und der Blitzlampenlichtquelle (5 ) in einem Bereich von 23 mm oder darüber und 46 mm oder darunter. - Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass es ferner umfasst: Vorwärmen des Substrats (
1 ), und Erwärmen des Substrats durch Verwendung von Licht (6 ), das von der Blitzlampenlichtquelle (5 ) während des Vorwärmens des Substrats emittiert wird. - Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Lichtintensitätsverteilung eine erste Verteilung umfasst, deren Intensität den Maximalwert in einer Richtung hat, die sich von einer Kristallausrichtung (
9 ) der Einkristall-Halbleiterregion unterscheidet.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003208809A JP2005072045A (ja) | 2003-08-26 | 2003-08-26 | 半導体装置およびその製造方法 |
JP2003-208809 | 2003-08-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004041346A1 DE102004041346A1 (de) | 2005-04-07 |
DE102004041346B4 true DE102004041346B4 (de) | 2014-05-22 |
Family
ID=34263954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004041346.0A Active DE102004041346B4 (de) | 2003-08-26 | 2004-08-26 | Verfahren zum Herstellen einer Halbleitereinrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US7045458B2 (de) |
JP (1) | JP2005072045A (de) |
KR (1) | KR100616379B1 (de) |
CN (1) | CN100373533C (de) |
DE (1) | DE102004041346B4 (de) |
TW (1) | TWI251880B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7255899B2 (en) * | 2001-11-12 | 2007-08-14 | Dainippon Screen Mfg. Co., Ltd. | Heat treatment apparatus and heat treatment method of substrate |
US20060258128A1 (en) * | 2005-03-09 | 2006-11-16 | Peter Nunan | Methods and apparatus for enabling multiple process steps on a single substrate |
JP2009188209A (ja) * | 2008-02-06 | 2009-08-20 | Panasonic Corp | 不純物活性化熱処理方法及び熱処理装置 |
JP2011040544A (ja) * | 2009-08-10 | 2011-02-24 | Toshiba Corp | 熱処理装置及び半導体装置の製造方法 |
CN102024681B (zh) * | 2009-09-11 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 用于制造半导体器件的方法 |
JP2011187916A (ja) * | 2010-02-12 | 2011-09-22 | Fuji Electric Co Ltd | 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法 |
KR101829676B1 (ko) * | 2011-12-29 | 2018-02-20 | 삼성전자주식회사 | 웨이퍼 열 처리 방법 |
KR101809141B1 (ko) * | 2014-05-29 | 2018-01-19 | 에이피시스템 주식회사 | 히터 블록 및 기판 열처리 장치 |
JP6164672B1 (ja) * | 2016-07-19 | 2017-07-19 | 国立研究開発法人産業技術総合研究所 | 半導体装置およびその製造方法 |
JP6839939B2 (ja) * | 2016-07-26 | 2021-03-10 | 株式会社Screenホールディングス | 熱処理方法 |
JP6839940B2 (ja) * | 2016-07-26 | 2021-03-10 | 株式会社Screenホールディングス | 熱処理方法 |
JP6841666B2 (ja) * | 2017-01-13 | 2021-03-10 | 株式会社Screenホールディングス | 結晶構造制御方法および熱処理方法 |
JP6838992B2 (ja) * | 2017-02-21 | 2021-03-03 | 株式会社Screenホールディングス | 熱処理装置および熱処理方法 |
JP2020136307A (ja) * | 2019-02-13 | 2020-08-31 | 株式会社Screenホールディングス | 熱処理方法および熱処理装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4151008A (en) * | 1974-11-15 | 1979-04-24 | Spire Corporation | Method involving pulsed light processing of semiconductor devices |
US4504323A (en) * | 1980-09-12 | 1985-03-12 | Ushio Denki Kabushiki Kaisha | Method for annealing semiconductors with a planar source composed of flash discharge lamps |
JPH08288280A (ja) * | 1995-04-20 | 1996-11-01 | Mitsubishi Materials Corp | トランジスタ構造 |
US20030013280A1 (en) * | 2000-12-08 | 2003-01-16 | Hideo Yamanaka | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device |
EP1324377A2 (de) * | 2001-12-28 | 2003-07-02 | Texas Instruments Incorporated | Verfahren zur Herstellung von flachen abrupten Übergängen in Halbleiterbauelementen |
WO2003089184A1 (en) * | 2002-04-18 | 2003-10-30 | Applied Materials, Inc. | Thermal flux processing by scanning electromagnetic radiation |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02205034A (ja) * | 1989-02-03 | 1990-08-14 | Hitachi Ltd | シリコン半導体素子およびその製造方法 |
JP3025408B2 (ja) * | 1994-06-20 | 2000-03-27 | シャープ株式会社 | 半導体素子の製造方法 |
JPH1187729A (ja) | 1997-09-12 | 1999-03-30 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
EP1049144A4 (de) * | 1997-12-17 | 2006-12-06 | Matsushita Electronics Corp | Dünner halbleiterfilm, herstellungsmethode, apparat und anordnung |
JP2002198322A (ja) * | 2000-12-27 | 2002-07-12 | Ushio Inc | 熱処理方法及びその装置 |
JP2003197631A (ja) * | 2001-12-25 | 2003-07-11 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
-
2003
- 2003-08-26 JP JP2003208809A patent/JP2005072045A/ja active Pending
-
2004
- 2004-08-19 TW TW093125007A patent/TWI251880B/zh active
- 2004-08-24 CN CNB2004100569860A patent/CN100373533C/zh active Active
- 2004-08-24 KR KR1020040066623A patent/KR100616379B1/ko active IP Right Grant
- 2004-08-25 US US10/924,909 patent/US7045458B2/en active Active
- 2004-08-26 DE DE102004041346.0A patent/DE102004041346B4/de active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4151008A (en) * | 1974-11-15 | 1979-04-24 | Spire Corporation | Method involving pulsed light processing of semiconductor devices |
US4504323A (en) * | 1980-09-12 | 1985-03-12 | Ushio Denki Kabushiki Kaisha | Method for annealing semiconductors with a planar source composed of flash discharge lamps |
JPH08288280A (ja) * | 1995-04-20 | 1996-11-01 | Mitsubishi Materials Corp | トランジスタ構造 |
US20030013280A1 (en) * | 2000-12-08 | 2003-01-16 | Hideo Yamanaka | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device |
EP1324377A2 (de) * | 2001-12-28 | 2003-07-02 | Texas Instruments Incorporated | Verfahren zur Herstellung von flachen abrupten Übergängen in Halbleiterbauelementen |
WO2003089184A1 (en) * | 2002-04-18 | 2003-10-30 | Applied Materials, Inc. | Thermal flux processing by scanning electromagnetic radiation |
Non-Patent Citations (1)
Title |
---|
Process uniformity and slip dislocation patterns in linearly ramped-temperature transient rapid thermal processing of silicon Moslehi, M.M. Semiconductor Manufacturing, IEEE Transactions on Volume: 2 , Issue: 4 Digital Object Identifier: 10.1109/66.44616 Publication Year: 1989 , Page(s): 130 - 140 * |
Also Published As
Publication number | Publication date |
---|---|
JP2005072045A (ja) | 2005-03-17 |
DE102004041346A1 (de) | 2005-04-07 |
CN1591776A (zh) | 2005-03-09 |
CN100373533C (zh) | 2008-03-05 |
KR100616379B1 (ko) | 2006-08-28 |
US7045458B2 (en) | 2006-05-16 |
US20050062107A1 (en) | 2005-03-24 |
TWI251880B (en) | 2006-03-21 |
TW200518230A (en) | 2005-06-01 |
KR20050022353A (ko) | 2005-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008062494B4 (de) | Vorrichtung zur Erwärmung von Substraten sowie Verfahren zur Erwärmung von Substraten | |
DE102004041346B4 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE69837054T2 (de) | GASIMMERSIONSLASER-ERHITZUNGSMETHODE GEEIGNET ZUR HERSTELLUNG INTEGRIERTER SCHALTUNGEN VON REDUZIERTER GRÖßE | |
DE69432615T2 (de) | Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung | |
DE69720856T2 (de) | Laserkristallisation eines amorphen Siliziumfilms für einen TFT | |
DE2652253C2 (de) | Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes | |
DE102008059501B4 (de) | Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse | |
DE102006019935B4 (de) | SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung | |
DE102004036220B4 (de) | Verfahren zur Laserdotierung von Festkörpern mit einem linienfokussierten Laserstrahl | |
DE10205323B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE10165053B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung | |
DE102005054218B4 (de) | Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement | |
DE102006046376B4 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren geeignet auch für die Herstellung von Transistorelementen von SRAM-Zellen | |
DE60034548T2 (de) | Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate | |
DE10055446A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102006025408B4 (de) | Verfahren zur Steigerung des Transistorsleitungsvermögens durch Dotierstoffaktivierung nach der Silizidierung | |
DE2160427C3 (de) | ||
DE102004030268B4 (de) | Verfahren zum Herstellen eines Halbleiterelements | |
DE112011100451T5 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung und Vorrichtung zur Herstellung einer Halbleitervorrichtung | |
DE3136105A1 (de) | "verfahren und vorrichtung zum tempern von halbleitern" | |
DE2947180A1 (de) | Verfahren zum vermindern des spezifischen widerstandes einer siliziumschicht | |
DE2752698A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen | |
DE10250888B4 (de) | Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements | |
DE102006015086B4 (de) | Verfahren zur Herstellung äußerst flacher Übergänge mit hoher Qualität durch eine Kombination einer Festphasenepitaxie und einer Laserausheizung | |
DE102007022533B4 (de) | Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 102004064096 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 102004064096 Country of ref document: DE Kind code of ref document: P |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R020 | Patent grant now final |
Effective date: 20150224 |
|
R081 | Change of applicant/patentee |
Owner name: KIOXIA CORPORATION, JP Free format text: FORMER OWNER: KABUSHIKI KAISHA TOSHIBA, TOKYO, JP Owner name: TOSHIBA MEMORY CORPORATION, JP Free format text: FORMER OWNER: KABUSHIKI KAISHA TOSHIBA, TOKYO, JP |
|
R082 | Change of representative |
Representative=s name: HOFFMANN - EITLE PATENT- UND RECHTSANWAELTE PA, DE |
|
R081 | Change of applicant/patentee |
Owner name: KIOXIA CORPORATION, JP Free format text: FORMER OWNER: TOSHIBA MEMORY CORPORATION, TOKYO, JP |