DE3136105A1 - "verfahren und vorrichtung zum tempern von halbleitern" - Google Patents

"verfahren und vorrichtung zum tempern von halbleitern"

Info

Publication number
DE3136105A1
DE3136105A1 DE19813136105 DE3136105A DE3136105A1 DE 3136105 A1 DE3136105 A1 DE 3136105A1 DE 19813136105 DE19813136105 DE 19813136105 DE 3136105 A DE3136105 A DE 3136105A DE 3136105 A1 DE3136105 A1 DE 3136105A1
Authority
DE
Germany
Prior art keywords
discharge lamps
plane
flash discharge
semiconductor
planes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813136105
Other languages
English (en)
Other versions
DE3136105C2 (de
Inventor
Tetsuji Kobe Hyogo Arai
Mitsuru Imabari Ehime Ikeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Publication of DE3136105A1 publication Critical patent/DE3136105A1/de
Application granted granted Critical
Publication of DE3136105C2 publication Critical patent/DE3136105C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

Patentanwälte ■ European Patent Attorneys
München
USHIO DENKI KABUSHIKIKAISHA Tokyo, Japan
Verfahren und Vorrichtung zum Tempern von Halbleitern
Priorität: 12. September 1980 - JAPAN - 126068/1980
«•ft
Die Erfindung "betrifft ein Verfahren und eine Vorrichtung zum Tempern von Halbleitern.
Di,e Halbleiter Industrie widmet sich gegenwärtig der Tempertechnik in zweierlei Hinsicht. Einmal geht es um die Kristallisation eines Halbleiterbauelements und die Wiederherstellung von Halbleiterkristallen nach Schäden, die durch die unter Anwendung hoher Energie erfolgte Ionenimplantation von Störstellen, z.B. in Form eines Verunreinigungselements wie Phosphor in eine Siliziumplatte entstanden sind, um dem Halbleiterbauelement eine neuartige Funktion geben zu können. Das üblichste herkömmliche Verfahren zum Tempern ist das sogenannte Elektroofenverfahren, bei dem das Plättchen in einem Elektroofen beispielsweise 30 Minuten lang auf 10000C erhitzt wird, wobei Trookenstiokstoff zugeführt wird. Dies Verfahren ist zwar einfaoh, hat aber folgende Nachteile:
a) Es ruft Verwerfungen in dem Plättchen hervor, wodurch die Ausbeute beim anschließenden Verfahren herabgesetzt wird.
b) Da das Erhitzen längere Zeit braucht, entstehen im Inneren des plättchens Änderungen in der Verteilung der implantierten Ionen.
c) Es besteht die Gefahr, daß die Oberfläche des Plättchens verschmutzt wird.
d) Das Tempern erfordert längere zeit.
Angesichts dieser Nachteile bemüht man sich als Alternative zu diesem Temperverfahren um die Anwendung von Laserstrahlen, denen das plättchen kurzfristig.ausgesetzt wird. Jedoch hat auch das Tempern mit laserstrahlen die unten im einzelnen erwähnten Nachteile, wenn ein Impuls-Schwingungs-Laser verwendet wird:
e) Die Verteilung der implantierten ionen unterliegt beträchtlichen Änderungen,da ihre Diffusionsgeschwindigkeit in der Flüssigkeitsphase außerordentlich hoch ist, wenn
auch die wiederherstellung von Halblei terlcris tallen nach Schäden duroh das Schmelzen der Plättohenoberfläche und das Erzielen der Kristallisation durch das flüssige Epitaxialwachstum erreicht wird.
f) Da.das Bestrahlungslicht eine einzige Wellenlänge hat, entsteht im Schmelzbereioh ein Störmuster, was zu ungleichmäßiger Bestrahlung des Plättchens führt.
g) Wenn Laserstrahlen mit ungedämpfter, kontinuierlicher Schwingung benutzt werden, wird das Plättchen mittels eines kleinen Strahlflecks abgetastet, was dazu führt, daß ein Bereich in den linearen Grenzbereichen zwischen den Abtastlinien nicht ausreichend getempert wird. Wird der Abstand zwischen den Abtastlinien verringert, erfordert das Abtasten viel Zeit und führt häufig zu überhitzten Bereichen, was den Nachteil von beispielsweise ungleichmäßiger Bestrahlung hat.
h) Da das Laserlicht eine einzige Wellenlänge hat, entwickelt sich an der Plättchenoberfläche ein Störmuster, welches eine ungleichmäßige Bestrahlung hervorruft. Außerdem besteht der beim Tempern mit Laserstrahlen allgemein auftretende Nachteil, daß eine große und exakte Vorrichtung nötig ist und daß für den Betrieb weiterentwickelte Techniken erforderlich sind.
Im übrigen dient das Tempern auch zur Herstellung beispielsweise eines Siliziumplättchens durch Epitaxialwachstum einer Siliziumschicht auf einem geeigneten Substrat mit Hilfe des Ionenverdampfungsverfahrens. Auch in diesem Pail wurde bisher das Tempern in der oben schon erwähnten Weise durchgeführt, d.h. in einem Elektroofen oder indem man das plättchen Laserstrahlen aussetzte, in diesem Fall ergaben sich die gleichen Nachteile wie schon erwähnt.
Aufgabe der Erfindung ist es, ein Verfahren und eine Vorrichtung zum Tempern von Halbleiterplättchen zu schaffen,
die die genannten Nachteile nicht aufweisen. Die Vorrichtung zum Tempern gemäß der Erfindung weist einen Tisch auf, auf dem ein Halbleiterplättchen angeordnet wird, ferner eine Vielzahl von Blitzentladungslampen, die in Ebenen angeordnet sind, welche zu dem auf dem Tisch angeordneten Harbleiterplättchen parallel und benachbart verlaufen, sowie einen ebenen Spiegel, der in einer Ebene parallel zu den genannten Ebenen und der Lampenanordnung an der dem Tisch gegenüberliegenden Seite benachbart angeordnet ist.
Das erfindungsgemäße Verfahren zum Tempern sieht vor, die Vielzahl von Blitzentladungslampen jeweils in zwei oder mehr Ebenen parallel und benachbart zu dem auf dem Tisch angeordneten Halbleiterplättchen anzubringen und den ebenen Spiegel in einer Ebene parallel zu den beiden oder mehreren Ebenen und der Lampenanordnung an der dem Tisch entgegengesetzten Seite benachbart anzuordnen. Wenn das Halbleiterplättchen dadurch getempert wird, daß es der Lichteinstrahlung der Vielzahl von Blitzentladungslampen ausgesetzt wird, wird mindestens eine der Blitzentladungslampen, die in einer bestimmten Ebene angeordnet ist, zu einer späteren Entladung veranlaßt als mindestens eine der Blitzentladungslampen, die in der anderen Ebene angeordnet sind.
Im folgenden ist die Erfindung mit weiteren vorteilhaften Einzelheiten anhand eines schematisch dargestellten Ausführungsbeispiels näher erläutert. In den Zeichnungen zeigt:
Pig» 1 ein Schema eines Beispiels einer Blitzentladungs-
lampe zur Verwendung gemäß der Erfindung; 2 ein Schema eines Beispiels einer Tempervorrichtung gemäß der Erfindung.
- y- <o
Bei dem in Pig. 1 gezeigten Ausführungsbeispiel weist eine zur erfindungsgemäßen Verwendung geeignete BÜtzentladungslampe ein Elektrodenpaar 1 auf. Die Bogenlänge der Lampe ist mit L1 "bezeichnet, während der Außen- bzw. Innendurchmesser eines Lampenkolbens 2 mit D-j bzw. Do bezeichnet ist.
in Fig. 2 ist die Tempervorrichtung im Schnitt in Längsrichtung von Blitzentladungslampen 3 gezeigt. Auf einem Tisch 4 ist ein Halbleiterplättchen 5 angeordnet, während die Blitzentladungslampen 3 in Ebenen S^ bzw. S2 angeordnet sind, die parallel zum Halbleiterplättchen 5 und diesem benachbart verlaufen. Ferner ist in einer parallel zu den Ebenen S1 und S2, der Ebene Sg an der dem Tisch 4 gegenüberliegenden Seite benachbart ein ebener Spiegel β angeordnet. Je nach Bedarf ist eine Lichtabschirmung 6' bzw. reflektierende platten vorgesehen. Der Bestrahlungsabstand ist mit H-] und die Bestrahlungsbreite mit L2 bezeichnet.
In einem bestimmten Beispiel sind in der erfindungsgemäßen Vorrichtung folgende numerische Werte gegeben: Acht Blitzentladungslampen 3» die jeweils einen Außendurchmesser D1 von 10 mm und einen Innendurchmesser D2 von 8 mm sowie eine Bogenlänge L1 von 80 mm haben, sind eng beieinander in der Ebene S1 in einem Abstand von 10 mm (H1 =10 mm) von dem Halbleiterplättchen 5 angeordnet, welches einen Durchmesser von 50,80 mm (2 Zoll) hat. Acht weitere BIitaentladungslampen 3 der gleichen Größe sind in der Ebene S2 parallel zur Ebene S1 so angeordnet, daß sie enge Berührung mit den Blitzentladungslampen 3 in der Ebene S-, haben. Der ebene Spiegel 6 ist in der Ebene S, parallel zur Ebene S2 angeordnet und hat einen Abstand von ca. 2 mm (H2 = 2 mm) von den Blitzentladungslampen 3 in der Ebene S2. Folglich, beträgt der Abstand zwischen dem Halbleiterplättchen 5 und der Ebene S1 15 mm, der Abstand zwischen
Ί1 ?fi 1 DS
den Ebenen Si und So "Ό mm und der Abstand zwischen den Ebenen So und S* 7 mm, und der Flächenbereich der Ebene der durch die Blitzentladungslampe 3 geschaffenen lichtquelle mißt 80 χ 80 mm.
Unter dem Gesichtspunkt einer wirksamen Ausnutzung des Lichtflusses aus der Ebene der Lichtquelle sollte vorzugsweise der Abstand H^ zwischen der Ebene S-j und dem Halbleiterplättchen 5 und der Abstand Ή2 zwischen der Ebene S2 und dem ebenen Spiegel 6 so gewählt sein, daß die Stärke der Belichtung am Halbleiterplättchen 5 ca. 70$ oder mehr der bei einer gewöhnlichen ebenen Lichtquelle, ausgedrüokt in Belichtungsstärke in Richtung senkrecht vom Mittelpunkt der Lichtquelle ist.
Wenn man ein Halbleiterplättohen unter Benutzung herkömmlicher Xenonlampen oder Blitzentladungslampen tempert, wird, da die Oberfläche des Halbleiterplättchens hochglanzpoliert ist, eine beträchtliche Menge des einfallenden Lichts von der Oberfläche des Plättchens reflektiert, so daß das Plättchen mit einer sehr großen Lichtmenge bestrahlt werden muß. Ba jedoch erfindungsgemäß das Halbleiterplättohen 5 und der ebene Spiegel 6 in parallelem und benachbartem Verhältnis zu beiden Seiten der Blitzentladungslampen angeordnet sind, wird vom Halbleiterplättchen 5 reflektiertes Licht durch den ebenen Spiegel 6 auf das Halbleiterplättchen zurückreflektiert und eine vielfache Heflexionswirkung durch dieses wiederholte Reflektieren erzielt, wodurch das Licht der Blitzentladungslampen außerordentlich günstig genutzt werden kann.
Mit der oben beschriebenen Tempervorrichtung kann ein Siliziumplättohen, welches mit Phosphor in einer Menge von 1 χ 10 J Atome/om mittels einer Energie von 50 KeV dotiert wurde, nach einem Vorerwärmen bis zu 4000C im Elektroofen dadurch ausreichend getempert werden, daß es der
. · »»* *··"«■·» Ο IjD IUj
- 6 -fc
Lichtbestrahlung der Blitzentladungslampen ausgesetzt wird, die jeweils so angetrieben sind, daß sie eine Strahlungsenergie von 3000 Joule während einer Impulsbreiten- (1/2-Spitzenwert)-Periode von 800 μβ abgeben. Durch das Vorerwärmen wird das Halbleiterplättohen weder verworfen nooh getempert und auoh keine Rediffusion des Dotierungsmittels hervorgerufen. Mit anderen Worten, das Vorerwärmen ist lediglich ein zusätzliches, hilfsweises Erwärmen für das Tempern mittels der Blitzentladungslampen. Das Vorerwärmen auf eine Temperatur unterhalb 400°0 dient als zusätzliche Erwärmung für das augenblickliche Erhitzen und Tempern des Halbleiterplättohens mittels der Blitzlichtbestrahlung, ohne nachteiligen Einfluß auf das Halbleiterplättchen zu haben.
Ob das Halbleiterplättchen ausreichend getempert wurde oder nicht, wird anhand des Dotierungswirkungsgrades festgestellt. Der Wirkungsgrad der Dotierung beträgt 100$, wenn das gleichzeitige Aufleuchten der acht Blitzentladungslampen 3 in der Ebene S2 um ca. 800 μβ gegenüber dem gleichzeitigen Aufleuchten der acht Blitzentladungslampen 3 in der Ebene S1 verzögert ist. Dies verzögerte Aufleuchten soll kurz erläutert werden. Selbst wenn die Blitzentladungslampen 3 in der Ebene S2 beim Aufleuchten der Blitzentladungslampen 3 in der Ebene S1 zum Auf leuchten gebracht werden, ändert sich der Nutzungsgrad des lichtes der Blitzentladungslampen 3 in der Ebene S2 aufgrund der Absorption von Licht durch Plasma, welches in den Blitzentladuhgslampen 3 in der Ebene S1 auftritt. Wenn z.B. ein unverzögertes Aufleuchten oder gleichzeitiges Aufleuchten der Blitzentladungslampen in beiden Ebenen S1 und S2 erfolgt, beträgt der Dotierungswirkungsgrad 85$. Wenn nur die Blitzentladungslampen in einer der Ebenen S1 oder S2 aufleuchten, beträgt der Dotierungswirkungsgrad ca. 50$.
ψ · m · is β
Das Verhältnis zwischen der Beleuchtungsintensität und dem Dotierungswirkungsgrad schwankt auch mit der Konzentration des.benutzten Dotierungsmittels. Wenn die Konzentration 1 χ 10 Atome/cm beträgt, wie schon erwähnt, ist eine ziemlich starke Lichtintensität erforderlich. Hierzu müssen die Blitzentladungslampen in zwei Lagen in den Ebenen S-j und S2 angeordnet und der Einfluß der Lichtabsorption durch Plasma auf ein Minimum eingeschränkt werden, um die maximale Lichtintensität zu erzielen. Im Fall einer niedrigen Konzentration des Dotierungsmittels im Größenordnungsbereich von 10 ^ kann jedoch manchmal bei Benutzung einer einlagigen Anordnung der Biitzentladungslampen ein Dotierungswirkungsgrad von 60$ oder mehr erreicht werden.
Der Wert der Strahlungsenergie jeder einzelnen Blitzentladungslampe, die Anzahl zu benutzender Blitzentladungslampen, die Anzahl Lagen, in denen die Lampen angeordnet werden, und die zeitliche Verzögerung im Aufleuchten der Lampen kann in Übereinstimmung mit der Art und Menge des benutzten Dotierungsmittels und der Energie zum Implantieren derselben festgelegt werden.
Da die Oberfläche des Halbleiterplättchens, welches getempert werden soll, hochglanzpoliert ist, ist es jedoch in jedem Fall wichtig, daß die Ebene, in der das Halbleiterplättchen angeordnet wird, die Ebene oder Ebenen, in denen die Blitzentladungslampen angeordnet werden, und die Ebene, in der. der ebene Spiegel angeordnet wird, parallel zueinander und einander benachbart liegen, um die Mehrfachreflexionswirkung des Halbleiterplättchens und des ebenen Spiegels voll auszunutzen. Die in geraden Ebenen angeordneten Blitzentladungslampen bilden im wesentlichen eine ebene Quelle von Blitzlicht hoher Intensität, mit dessen Hilfe ein großflächiges Halbleiterplättchen in einem kurzen Moment durch und durch gleichmäßig getempert
"- er -
werden kann. Mit der Erfindung werden also die Nachteile des Standes der Teohnik vermieden.

Claims (4)

  1. Patentansprüche
    IV Vorrichtung zum Tempern von Halbleitern, gekennzeichnet durch einen Tisch (4) für ein Halbleiterplättchen (5), eine Vielzahl von Blitzentladungslampen (3), die in einer Ebene parallel zu dem auf dem Tisoh angeordneten Halbleiterplättchen und diesem benachbart angeordnet sind, und durch einen ebenen Spiegel, der in einer Ebene angeordnet ist, die parallel und benachbart zu der Ebene der Blitzentladungslampen an der dem Tisch gegenüberliegenden Seite verläuft.
  2. 2. Vorrichtung nach Anspruch 1,
    dadurch gekennzeichnet, daß die Vielzahl Blitzentladungslampen jeweils in mehreren Ebenen angeordnet sind, die parallel zum Halbleiterplättchen liegen.
  3. 3. Verfahren zum Tempern von Halbleitern,
    dadurch gekennzeichne t, . daß eine Vielzahl von Blitzentladungslampen jeweils in zwei oder mehreren Ebenen angeordnet wird, die parallel und benachbart zu einem Halbleiterplättohen verlaufen, daß ein ebener Spiegel in einer Ebene angeordnet wird, die parallel und benachbart zu den zwei oder mehr Ebenen an der dem Halbleiterplättchen gegenüberliegenden Seite verläuft, und daß mindestens eine der Blitzentladungslampen, die in einer bestimmten der genannten Ebenen angeordnet ist nach mindestens einer der Blitzentladungslampen in der anderen Ebene zum Tempern des Halbleiterplättchens zum Aufleuchten gebracht wird.
  4. 4. Verfahren nach Anspruch 3,
    dadurch gekennze i ohne t, daß das bis zu einer gewissen Temperatur vorerwärmte Halbleiterplättchen durch gleichzeitiges oder verzögertes Aufleuchten der Blitzentladungslampen getempert wird.
DE19813136105 1980-09-12 1981-09-11 "verfahren und vorrichtung zum tempern von halbleitern" Granted DE3136105A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55126068A JPS5750427A (en) 1980-09-12 1980-09-12 Annealing device and annealing method

Publications (2)

Publication Number Publication Date
DE3136105A1 true DE3136105A1 (de) 1982-04-29
DE3136105C2 DE3136105C2 (de) 1989-04-13

Family

ID=14925816

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813136105 Granted DE3136105A1 (de) 1980-09-12 1981-09-11 "verfahren und vorrichtung zum tempern von halbleitern"

Country Status (3)

Country Link
US (1) US4504323A (de)
JP (1) JPS5750427A (de)
DE (1) DE3136105A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3139712A1 (de) * 1980-10-09 1982-05-13 Ushio Denki K.K., Tokyo Glueheinrichtung
DE3413082A1 (de) * 1983-04-08 1984-10-11 Hitachi, Ltd., Tokio/Tokyo Verfahren und vorrichtung zur herstellung von halbleitermaterialien
FR2594529A1 (fr) * 1986-02-19 1987-08-21 Bertin & Cie Appareil pour traitements thermiques de pieces minces, telles que des plaquettes de silicium
US4981815A (en) * 1988-05-09 1991-01-01 Siemens Aktiengesellschaft Method for rapidly thermally processing a semiconductor wafer by irradiation using semicircular or parabolic reflectors

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59197142A (ja) * 1983-04-22 1984-11-08 Ushio Inc 光照射装置
JPS62128525A (ja) * 1985-11-29 1987-06-10 Matsushita Electric Ind Co Ltd 化合物半導体基板のアニ−ル方法
US5561735A (en) * 1994-08-30 1996-10-01 Vortek Industries Ltd. Rapid thermal processing apparatus and method
US5960158A (en) * 1997-07-11 1999-09-28 Ag Associates Apparatus and method for filtering light in a thermal processing chamber
DE19808246B4 (de) 1998-02-27 2004-05-13 Daimlerchrysler Ag Verfahren zur Herstellung eines mikroelektronischen Halbleiterbauelements mittels Ionenimplatation
US5970214A (en) * 1998-05-14 1999-10-19 Ag Associates Heating device for semiconductor wafers
US5930456A (en) * 1998-05-14 1999-07-27 Ag Associates Heating device for semiconductor wafers
US6210484B1 (en) 1998-09-09 2001-04-03 Steag Rtp Systems, Inc. Heating device containing a multi-lamp cone for heating semiconductor wafers
US6771895B2 (en) * 1999-01-06 2004-08-03 Mattson Technology, Inc. Heating device for heating semiconductor wafers in thermal processing chambers
US6303411B1 (en) 1999-05-03 2001-10-16 Vortek Industries Ltd. Spatially resolved temperature measurement and irradiance control
US6594446B2 (en) * 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
US7255899B2 (en) * 2001-11-12 2007-08-14 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and heat treatment method of substrate
TWI242815B (en) * 2001-12-13 2005-11-01 Ushio Electric Inc Method for thermal processing semiconductor wafer
KR101067901B1 (ko) * 2001-12-26 2011-09-28 맷슨 테크날러지 캐나다 인코퍼레이티드 온도 측정 및 열처리 방법과 시스템
US6998580B2 (en) * 2002-03-28 2006-02-14 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus and thermal processing method
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
JP3746246B2 (ja) 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
JP4988202B2 (ja) 2002-12-20 2012-08-01 マトソン テクノロジー カナダ インコーポレイテッド 工作物の支持及び熱処理の方法とシステム
JP2005072045A (ja) * 2003-08-26 2005-03-17 Toshiba Corp 半導体装置およびその製造方法
JP2005079110A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置およびその製造方法
JP2005136198A (ja) 2003-10-30 2005-05-26 Toshiba Corp 半導体装置の製造方法
JP5630935B2 (ja) * 2003-12-19 2014-11-26 マトソン テクノロジー、インコーポレイテッド 工作物の熱誘起運動を抑制する機器及び装置
US20140003800A1 (en) * 2004-09-24 2014-01-02 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
JP5967859B2 (ja) * 2006-11-15 2016-08-10 マトソン テクノロジー、インコーポレイテッド 熱処理中の被加工物を支持するシステムおよび方法
JP5718809B2 (ja) 2008-05-16 2015-05-13 マトソン テクノロジー、インコーポレイテッド 加工品の破壊を防止する方法および装置
EP2298047B1 (de) * 2008-05-20 2020-02-05 3M Innovative Properties Company Verfahren zum kontinuierlichen sintern auf bahnen unendlicher länge
KR20150144585A (ko) 2014-06-17 2015-12-28 엘지전자 주식회사 태양 전지의 후처리 장치
US20170358446A1 (en) * 2016-06-13 2017-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer processing apparatus and wafer processing method using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2824564A1 (de) * 1977-06-06 1978-12-14 Thomson Csf Verfahren zum herstellen von elektronischen einrichtungen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2282226A (en) * 1941-09-09 1942-05-05 Westinghouse Electric & Mfg Co Control means for industrial heattreating furnaces
US3529129A (en) * 1968-02-23 1970-09-15 Xerox Corp Reflection type flash fuser
JPS5217216B2 (de) * 1972-02-20 1977-05-13
US3883296A (en) * 1973-01-16 1975-05-13 Betty J Salvage Portable metal heat treating furnace
GB1509312A (en) * 1974-04-01 1978-05-04 Nippon Paint Co Ltd Method and apparatus for curing photo-curable composition
JPS50133532A (de) * 1974-04-10 1975-10-22
US3984726A (en) * 1975-04-25 1976-10-05 Ppg Industries, Inc. Ultraviolet light system having means for maintaining constant intensity light profile
US4101759A (en) * 1976-10-26 1978-07-18 General Electric Company Semiconductor body heater
JPS5568638A (en) * 1978-11-17 1980-05-23 Chiyou Lsi Gijutsu Kenkyu Kumiai Treating method of semiconductor surface with heat
JPS5577145A (en) * 1978-12-05 1980-06-10 Ushio Inc Annealing furnace
JPS56100412A (en) * 1979-12-17 1981-08-12 Sony Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2824564A1 (de) * 1977-06-06 1978-12-14 Thomson Csf Verfahren zum herstellen von elektronischen einrichtungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Patents Abstracts of Japan E-23, Aug. 27, 1980, Vol. 4, No. 121 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3139712A1 (de) * 1980-10-09 1982-05-13 Ushio Denki K.K., Tokyo Glueheinrichtung
DE3413082A1 (de) * 1983-04-08 1984-10-11 Hitachi, Ltd., Tokio/Tokyo Verfahren und vorrichtung zur herstellung von halbleitermaterialien
FR2594529A1 (fr) * 1986-02-19 1987-08-21 Bertin & Cie Appareil pour traitements thermiques de pieces minces, telles que des plaquettes de silicium
US4857704A (en) * 1986-02-19 1989-08-15 Bertin & Cie Apparatus for thermal treatments of thin parts such as silicon wafers
US4981815A (en) * 1988-05-09 1991-01-01 Siemens Aktiengesellschaft Method for rapidly thermally processing a semiconductor wafer by irradiation using semicircular or parabolic reflectors

Also Published As

Publication number Publication date
US4504323A (en) 1985-03-12
DE3136105C2 (de) 1989-04-13
JPS5750427A (en) 1982-03-24

Similar Documents

Publication Publication Date Title
DE3136105A1 (de) &#34;verfahren und vorrichtung zum tempern von halbleitern&#34;
DE102008062494B4 (de) Vorrichtung zur Erwärmung von Substraten sowie Verfahren zur Erwärmung von Substraten
DE2412102C2 (de) Verfahren und Vorrichtung zum Herstellen einer dotierten Halbleiterzone und einer ohmschen Kontaktdoppelschicht hierauf
DE1794113C3 (de) Verfahren zum Eindiffundieren von Fremdalomen in Siliciumcarbid
DE112010004232T5 (de) Laserannealingvorrichtung und Laserannealingverfahren
DE3536743C2 (de) Verfahren zum Herstellung von großflächigen Siliziumkristallkörpern für Solarzellen
DE3635279A1 (de) Gasphasen-epitaxieverfahren fuer einen verbindungs-halbleiter-einkristall und einrichtung zur durchfuehrung des verfahrens
DE102019002761A1 (de) Systeme zum halbleiter-wafer-dünnen und verwandte verfahren
DE3330032A1 (de) Behandlungsverfahren zum herbeifuehren plastischen fliessens einer glasschicht auf einem halbleiterplaettchen
DE102007009924A1 (de) Durchlaufbeschichtungsanlage, Verfahren zur Herstellung kristalliner Dünnschichten und Solarzellen sowie Solarzelle
DE1544211A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE1544275A1 (de) Herstellung von Halbleitervorrichtungen
DE102004041346B4 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE3216850A1 (de) Verfahren und vorrichtung zum thermischen behandeln von halbleitermaterialien
WO2011095560A2 (de) Verfahren und vorrichtung zur wärmebehandlung des scheibenförmigen grundmaterials einer solarzelle, insbesondere einer kristallinen oder polykristallinen silizium-solarzelle
DE3139712A1 (de) Glueheinrichtung
DE3139711A1 (de) Glueheinrichtung
DE2540430C2 (de) Verfahren zum Zerteilen eines aus einkristallinem Material bestehenden Halbleiterplättchens
EP0370186A1 (de) Verfahren zum axialen Einstellen der Trägerlebensdauer
DE3712049A1 (de) Roentgenbelichtungsgeraet
EP1060504B1 (de) Vorrichtung für eine thermische behandlung von substraten
WO2001031689A1 (de) Verfahren und vorrichtung zum thermischen behandeln von substraten
WO2017032820A1 (de) Verfahren und vorrichtung zum stabilisieren einer photovoltaischen silizium-solarzelle
DE3510480C2 (de) Verfahren zur nacheinanderfolgenden Belichtung kleiner Abschnitte eines Halbleiterwafers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee