CN103151249B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103151249B CN103151249B CN201110400079.3A CN201110400079A CN103151249B CN 103151249 B CN103151249 B CN 103151249B CN 201110400079 A CN201110400079 A CN 201110400079A CN 103151249 B CN103151249 B CN 103151249B
- Authority
- CN
- China
- Prior art keywords
- layer
- workfunction layers
- polysilicon layer
- gate structure
- dummy gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件的制造方法，包括：提供具有NMOS区、PMOS区和虚拟栅极结构的半导体衬底；沉积并研磨一层间介电层；在所述虚拟栅极结构上形成一多晶硅层；在所述层间介电层上形成一牺牲层，蚀刻所述牺牲层以露出所述多晶硅层的顶部；蚀刻所述PMOS区上的所述多晶硅层和虚拟栅极结构；依次沉积第一功函数金属层和金属层；研磨所述金属层和第一功函数金属层；蚀刻所述NMOS区上的所述多晶硅层和虚拟栅极结构；依次沉积第二功函数金属层和金属层；研磨所述金属层以及第二和第一功函数金属层。根据本发明，在形成高k-金属栅的工艺过程中，蚀刻去除所述虚拟栅极结构以及研磨沉积形成的所述功函数金属层和金属层时，不会造成所述层间介电层的损失。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成高k-金属栅的方法。
背景技术
传统的形成高k-金属栅的工艺包括以下步骤：首先，如图1A所示，提供半导体衬底100，隔离结构101将所述半导体衬底100分成NMOS区和PMOS区，在所述半导体衬底100上形成带有氧化物侧壁的虚拟栅极结构102，然后在所述半导体衬底100上沉积一层间介电层103，研磨所述层间介电层103以露出所述虚拟栅极结构102的顶部；接着，如图1B所示，蚀刻去除所述虚拟栅极结构102，留下沟槽104，然后在所述层间介电层103上沉积一功函数金属层105，所述功函数金属层105同时覆盖所述沟槽104的侧壁和底部；接着，如图1C所示，形成一掩膜106以遮蔽所述半导体衬底100的PMOS区，蚀刻去除所述半导体衬底100的NMOS区上的功函数金属层105；接着，如图1D所示，去除所述掩膜106，在所述层间介电层103上再沉积一功函数金属层107，所述功函数金属层107同时覆盖所述沟槽104的侧壁和底部；接着，如图1E所示，在所述功函数金属层107上沉积一金属层108，然后研磨去除所述层间介电层103上的金属层108以及功函数金属层107和105。
上述工艺步骤是将NMOS区和PMOS区的虚拟栅极结构同时去除，此外，也可以采用将NMOS区和PMOS区的虚拟栅极结构分开去除的工艺步骤：首先，如图2A所示，提供半导体衬底200，隔离结构201将所述半导体衬底200分成NMOS区和PMOS区，在所述半导体衬底200上形成带有氧化物侧壁的虚拟栅极结构202，然后在所述半导体衬底200上沉积一层间介电层203，研磨所述层间介电层203以露出所述虚拟栅极结构202的顶部；接着，如图2B所示，形成一掩膜204以遮蔽所述半导体衬底200的NMOS区，蚀刻去除PMOS区的虚拟栅极结构202，留下沟槽205；接着，如图2C所示，去除所述掩膜204，在所述层间介电层203上依次沉积功函数金属层206和金属层207，以填充所述沟槽205，然后研磨所述金属层207和功函数金属层206以露出NMOS区的虚拟栅极结构202的顶部；接着，如图2D所示，重复参考图2B和图2C所描述的工艺步骤，以在NMOS区形成高k-金属栅。
在上述两种形成高k-金属栅的工艺过程中，蚀刻去除所述虚拟栅极结构以及研磨沉积形成的所述功函数金属层和金属层时，将会造成所述层间介电层的损失，其中涉及的所述蚀刻过程和所述研磨过程的次数越多，所引起的所述层间介电层的损失越大，由此导致形成的高k-金属栅的高度的降低。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，且在所述半导体衬底上形成有虚拟栅极结构；在所述半导体衬底上沉积一层间介电层，研磨所述层间介电层以露出所述虚拟栅极结构的顶部；在所述虚拟栅极结构上形成一多晶硅层；在所述层间介电层上形成一牺牲层，以覆盖所述多晶硅层，蚀刻所述牺牲层以露出所述多晶硅层的顶部；蚀刻所述PMOS区上的所述多晶硅层和所述虚拟栅极结构；在所述半导体衬底上依次形成第一功函数金属层和金属层，并覆盖所述NMOS区上的所述多晶硅层；研磨所述金属层和所述第一功函数金属层，以露出所述NMOS区上的所述多晶硅层的顶部；蚀刻所述NMOS区上的所述多晶硅层和所述虚拟栅极结构；在所述半导体衬底上依次形成第二功函数金属层和金属层；研磨所述金属层以及所述第二功函数金属层和所述第一功函数金属层，以露出所述层间介电层。
进一步，采用选择性外延生长工艺形成所述多晶硅层。
进一步，所述多晶硅层的厚度为400-600埃。
进一步，采用旋涂工艺形成所述牺牲层。
进一步，所述牺牲层为一有机材料层。
进一步，采用干法蚀刻工艺回蚀刻所述牺牲层。
进一步，所述回蚀刻在露出所述多晶硅层的顶部时终止。
进一步，在蚀刻所述PMOS区上的所述多晶硅层和所述虚拟栅极结构之前，还包括：在所述牺牲层上形成一光致抗蚀剂层，图形化所述光致抗蚀剂层以露出所述PMOS区。
进一步，在形成所述第一功函数金属层和所述金属层之前，还包括：采用灰化工艺去除所述光致抗蚀剂层和所述牺牲层。
进一步，所述第一功函数金属层和所述第二功函数金属层包括一层或多层金属。
进一步，所述第一功函数金属层和所述第二功函数金属层的构成材料包括氮化钛、钛铝合金或氮化钨。
进一步，所述金属层的材料包括铝。
根据本发明，在形成高k-金属栅的工艺过程中，蚀刻去除所述虚拟栅极结构以及研磨沉积形成的所述功函数金属层和金属层时，不会造成所述层间介电层的损失。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1E为传统的形成高k-金属栅的工艺的一种实施过程的各步骤的示意性剖面图；
图2A-图2D为传统的形成高k-金属栅的工艺的另一种实施过程的各步骤的示意性剖面图；
图3A-图3I为本发明提出的形成高k-金属栅的方法的各步骤的示意性剖面图；
图4为本发明提出的形成高k-金属栅的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成高k-金属栅的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图3A-图3I和图4来描述本发明提出的形成高k-金属栅的方法的详细步骤。
参照图3A-图3I，其中示出了本发明提出的形成高k-金属栅的方法的各步骤的示意性剖面图。
首先，如图3A所示，提供半导体衬底300，隔离结构301将所述半导体衬底300分成NMOS区和PMOS区，在所述半导体衬底300上形成有虚拟栅极结构302，且在所述虚拟栅极结构302的两侧形成有氧化物侧壁，然后在所述半导体衬底300上沉积一层间介电层303，采用化学机械研磨工艺研磨所述层间介电层303以露出所述虚拟栅极结构302的顶部；
接着，如图3B所示，采用选择性外延生长工艺在所述虚拟栅极结构302上形成多晶硅层304。所述多晶硅层304的厚度为400-600埃。所述选择性外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。
接着，如图3C所示，在所述层间介电层303上形成一牺牲层305，以覆盖所述多晶硅层304。在本实施例中，所述牺牲层305为一有机材料层，采用旋涂工艺形成所述牺牲层305。然后，采用干法蚀刻工艺回蚀刻所述牺牲层305，所述回蚀刻在露出所述多晶硅层304的顶部时终止，所使用的蚀刻气体为O2、CO或SO2。
接着，如图3D所示，在所述牺牲层305上形成一光致抗蚀剂层306，图形化所述光致抗蚀剂层306以露出所述半导体衬底300的PMOS区。然后，采用干法蚀刻工艺纵向蚀刻所述PMOS区上的所述多晶硅层304和所述虚拟栅极结构302，在所述半导体衬底300的PMOS区的上方留下一凹槽307。所述纵向蚀刻所使用的蚀刻气体包括含氟气体（CF4、CHF3、CH2F2等）、稀释气体（He、N2等）以及氧气。
接着，如图3E所示，采用灰化工艺去除所述光致抗蚀剂层306和所述牺牲层305，接下来，在所述半导体衬底300上依次形成第一功函数金属层308和金属层309，以填充所述凹槽307并覆盖所述半导体衬底300的NMOS区上的所述多晶硅层304。形成所述第一功函数金属层308和所述金属层309的工艺可以采用本领域内常用的方法，例如，物理气相沉积法或蒸镀法等。所述第一功函数金属层308可包括一层或多层金属，其构成材料包括氮化钛、钛铝合金或氮化钨。所述金属层309的材料包括铝。
接着，如图3F所示，采用化学机械研磨工艺研磨所述金属层309和所述第一功函数金属层308，以露出所述半导体衬底300的NMOS区上的所述多晶硅层304的顶部。
接着，如图3G所示，采用干法蚀刻工艺纵向蚀刻所述NMOS区上的所述多晶硅层304和所述虚拟栅极结构302，在所述半导体衬底300的NMOS区的上方留下一凹槽310。所述纵向蚀刻所使用的蚀刻气体包括含氟气体（CF4、CHF3、CH2F2等）、稀释气体（He、N2等）以及氧气。
接着，如图3H所示，在所述半导体衬底300上依次形成第二功函数金属层311和金属层309，以填充所述凹槽310。形成所述第二功函数金属层311和所述金属层309的工艺可以采用本领域内常用的方法，例如，物理气相沉积法或蒸镀法等。所述第二功函数金属层311可包括一层或多层金属，其构成材料包括氮化钛、钛铝合金或氮化钨。所述金属层309的材料包括铝。
接着，如图3I所示，采用化学机械研磨工艺研磨所述金属层309以及所述第二功函数金属层311和所述第一功函数金属层308，以露出所述层间介电层303。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，在形成高k-金属栅的工艺过程中，蚀刻去除所述虚拟栅极结构以及研磨沉积形成的所述功函数金属层和金属层时，不会造成所述层间介电层的损失。
参照图4，其中示出了本发明提出的形成高k-金属栅的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤401中，提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，且在所述半导体衬底上形成有虚拟栅极结构；
在步骤402中，在所述半导体衬底上沉积一层间介电层，研磨所述层间介电层以露出所述虚拟栅极结构的顶部；
在步骤403中，在所述虚拟栅极结构上形成一多晶硅层；
在步骤404中，在所述层间介电层上形成一牺牲层，以覆盖所述多晶硅层，蚀刻所述牺牲层以露出所述多晶硅层的顶部；
在步骤405中，蚀刻所述PMOS区上的所述多晶硅层和所述虚拟栅极结构；
在步骤406中，在所述半导体衬底上依次形成第一功函数金属层和金属层，并覆盖所述NMOS区上的所述多晶硅层；
在步骤407中，研磨所述金属层和所述第一功函数金属层，以露出所述NMOS区上的所述多晶硅层的顶部；
在步骤408中，蚀刻所述NMOS区上的所述多晶硅层和所述虚拟栅极结构；
在步骤409中，在所述半导体衬底上依次形成第二功函数金属层和金属层；
在步骤410中，研磨所述金属层以及所述第二功函数金属层和所述第一功函数金属层，以露出所述层间介电层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，且在所述半导体衬底上形成有虚拟栅极结构；
在所述半导体衬底上沉积一层间介电层，研磨所述层间介电层以露出所述虚拟栅极结构的顶部；
在所述虚拟栅极结构上形成一多晶硅层；
在所述层间介电层上形成一牺牲层，以覆盖所述多晶硅层，所述牺牲层为一有机材料层，蚀刻所述牺牲层以露出所述多晶硅层的顶部；
在所述牺牲层上形成一光致抗蚀剂层，图形化所述光致抗蚀剂层以露出所述PMOS区；
蚀刻所述PMOS区上的所述多晶硅层和所述虚拟栅极结构；
采用灰化工艺去除所述光致抗蚀剂层和所述牺牲层；
在所述半导体衬底上依次形成第一功函数金属层和金属层，并覆盖所述NMOS区上的所述多晶硅层；
研磨所述金属层和所述第一功函数金属层，以露出所述NMOS区上的所述多晶硅层的顶部；
蚀刻所述NMOS区上的所述多晶硅层和所述虚拟栅极结构；
在所述半导体衬底上依次形成第二功函数金属层和金属层；
研磨所述金属层以及所述第二功函数金属层和所述第一功函数金属层，以露出所述层间介电层。
2.根据权利要求1所述的方法，其特征在于，采用选择性外延生长工艺形成所述多晶硅层。
3.根据权利要求1所述的方法，其特征在于，所述多晶硅层的厚度为400-600埃。
4.根据权利要求1所述的方法，其特征在于，采用旋涂工艺形成所述牺牲层。
5.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺回蚀刻所述牺牲层。
6.根据权利要求5所述的方法，其特征在于，所述回蚀刻在露出所述多晶硅层的顶部时终止。
7.根据权利要求1所述的方法，其特征在于，所述第一功函数金属层和所述第二功函数金属层包括一层或多层金属。
8.根据权利要求1所述的方法，其特征在于，所述第一功函数金属层和所述第二功函数金属层的构成材料包括氮化钛、钛铝合金或氮化钨。
9.根据权利要求1所述的方法，其特征在于，所述金属层的材料包括铝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110400079.3A CN103151249B (zh) | 2011-12-06 | 2011-12-06 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110400079.3A CN103151249B (zh) | 2011-12-06 | 2011-12-06 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103151249A CN103151249A (zh) | 2013-06-12 |
| CN103151249B true CN103151249B (zh) | 2016-04-06 |
Family
ID=48549240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110400079.3A Active CN103151249B (zh) | 2011-12-06 | 2011-12-06 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103151249B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097688B (zh) * | 2014-05-09 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105990114B (zh) * | 2015-01-30 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106783740B (zh) * | 2016-12-16 | 2019-11-08 | 上海华力微电子有限公司 | 用于金属栅极的制造技术 |
| CN115602720A (zh) * | 2017-11-07 | 2023-01-13 | 联华电子股份有限公司（Tw） | 半导体装置以及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494199A (zh) * | 2008-01-24 | 2009-07-29 | 联华电子股份有限公司 | 具有双金属栅极的互补金属氧化物半导体元件的制作方法 |
| CN101714508A (zh) * | 2008-10-06 | 2010-05-26 | 台湾积体电路制造股份有限公司 | 制造半导体装置的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093116B2 (en) * | 2008-10-06 | 2012-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for N/P patterning in a gate last process |
-
2011
- 2011-12-06 CN CN201110400079.3A patent/CN103151249B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494199A (zh) * | 2008-01-24 | 2009-07-29 | 联华电子股份有限公司 | 具有双金属栅极的互补金属氧化物半导体元件的制作方法 |
| CN101714508A (zh) * | 2008-10-06 | 2010-05-26 | 台湾积体电路制造股份有限公司 | 制造半导体装置的方法 |
Non-Patent Citations (1)
| Title |
|---|
| pMOS金属栅极材料的研究进展;杨智超 等;《物理》;20100212;第39卷(第2期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103151249A (zh) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386230B (zh) | 半导体组件及形成多位鳍状场效晶体管组件的方法 | |
| US9536887B2 (en) | Airgap structure and method of manufacturing thereof | |
| CN103854989B (zh) | 具有相同鳍型场效晶体管栅极高度的结构及其形成方法 | |
| CN103177950A (zh) | 制造鳍器件的结构和方法 | |
| CN106887408A (zh) | 一种半导体器件的制造方法 | |
| CN103151249B (zh) | 一种半导体器件的制造方法 | |
| CN102956542B (zh) | 一种半导体器件的制造方法 | |
| CN101097884A (zh) | 用于形成浅沟渠隔离区的方法 | |
| CN104952706A (zh) | 一种半导体器件的制备方法 | |
| CN103681496B (zh) | 一种半导体器件的制造方法 | |
| CN102024681B (zh) | 用于制造半导体器件的方法 | |
| CN103137451B (zh) | 一种半导体器件的制造方法 | |
| CN110379705A (zh) | 第零层层间膜的制造方法 | |
| CN104425350A (zh) | 一种半导体器件及其制造方法 | |
| CN105097516A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN103094180B (zh) | 一种半导体器件的制造方法 | |
| CN112951840B (zh) | 一种三维存储器及其制备方法 | |
| CN111312819B (zh) | 一种堆叠纳米线或片环栅器件及其制备方法 | |
| CN105244276B (zh) | 一种FinFET及其制造方法、电子装置 | |
| CN104716042B (zh) | 一种半导体器件的制造方法 | |
| CN103151250B (zh) | 一种半导体器件的制造方法 | |
| CN103137458B (zh) | 高介电层金属栅的制造方法 | |
| CN103839981B (zh) | 一种半导体器件及其制造方法 | |
| CN111916398A (zh) | 一种半导体器件的制造方法 | |
| CN103094181B (zh) | 用于形成自对准通孔的t形金属硬掩膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |