TW445527B - Surface modification of semiconductors using electromagnetic radiation - Google Patents

Surface modification of semiconductors using electromagnetic radiation Download PDF

Info

Publication number
TW445527B
TW445527B TW087120336A TW87120336A TW445527B TW 445527 B TW445527 B TW 445527B TW 087120336 A TW087120336 A TW 087120336A TW 87120336 A TW87120336 A TW 87120336A TW 445527 B TW445527 B TW 445527B
Authority
TW
Taiwan
Prior art keywords
glass
wafer
radiation
gas
silicon
Prior art date
Application number
TW087120336A
Other languages
English (en)
Inventor
Ashraf R Khan
Sasangan Ramanathan
Giovanni Antonio Foggiato
Original Assignee
Quester Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quester Technology Inc filed Critical Quester Technology Inc
Application granted granted Critical
Publication of TW445527B publication Critical patent/TW445527B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

446527^4^
發明背景 1. 發明領域 該發明的領域包 2. 相關技藝討論 過去2 0年，籍號 當裝置密度增加時 而減少，然而當裝 該裝置變得非常困 製造該裝置，該狹 緣器加以充填，為 淺溝所提供，這些 酸四乙酯（TEOS)及 該淺溝的製造現 慣例上為具有一熱 之表面於一氧化劑 的表面> 含用於半導體裝置的設備與方法 電路（1C) ，位於半 置特徵間 難，為了 窄的空間 了分開在 溝係以二 臭氧的反 在係藉由 氧化物表 像是在高 的裝置 導體裝 的空間 提供該 係以二 6夕基材 氧化矽 應加以 提供一 面之矽 溫下之 密度約每1 8 置特徵間之 減少時·，^ 電氣隔絕及 氧化矽或其 内之裝置， 加以填充， 引出。 半導體基材 晶圓，其係 氧以產生_ — 個月加倍， 空間必須因 氣式地隔絕 機械構造以 他適當的織 空間係藉& 其可以從@ 加以執行’ 為曝光/矽 種二氧化矽 類似地聚合矽相連接層與導電金屬互接具有可以周；氧 化矽或其他適當的介電材料加上充填以使該導電層彼二絕 緣，該介電材料像是二氧化碎（Si〇2)可用未摻入矽酸费戒 璃（U S G )或未摻入碎玻璃（N S G)加以製作，這拖項係被彳見為 等於此申請案，USG使用一化學蒸氣沉積（CVD)處理該先軀 者，TEOS及臭氧加以沉積。 人 習知的U S G之雙沉積膜乃基於T E 0 S /臭氧技術，然而具供 幾個欠點’這些之中最重要的一個係為該獏被沉積'處^棊
527^1» (2) 材條件對受沉積膜之敏感度，此係為術語{見廓克（Kw〇k ) 及其他的人於電化學學會期刊141(8): 2172-2177(1994 年）；松浦（对3151111^)及其他的人於苐22<1對固態裝置及材 料之國際研討會，仙台（Sendai)第239-242頁（ 1 990年）； 藤野及其他的人於電化學學會期刊^8(2):550-554(1991 年）；以及藤野及其他的人於電化學學會期刊丨39(6乃1690 -1692(1992年）中所提及者’各藉由參考完全地加以結合 於此丨，表面敏感度之特徵為製程條件加以變化時不一致 及可變的沉積率及增加了產生膜之粗度，感興趣的製程條 件係為沉積溫度，沉積壓力，反應物（例如了 E 〇 s及臭氧）之 摩爾分數’以及可能特定於被用在沉積這些膜反應物設計 之某些硬体條件。 增加臭氧濃度的含量可導致對於沉積率及增加表面粗度 的影響，如使用掃描電子顯微鏡以進行表面特性之一直接 量測及被觀察到具有水性的H F溶液兩者所反映出者，說明 表面粗度之一可能的假設係為成核機構，亦為人所知成為 島生長機構始於被覆蓋的表面上，依照該表面之分子組 織及^狀態，該TEOS臭氧係以一粒狀形式開始沉積，當該 膜變得更厚時，此粒狀構造可被視為表面粗度，此舉係與 會導致沉積材料之一均勻，平順的"層生長機構"接觸。 I表面粗度對於處理該TE0S臭氧臈及後續沉積在TE〇s臭氣 膜上所沉積骐會導入數個反向效應，當光阻係被用於互接 導電層而覆蓋於水表面之上以形成孔（孔（vias))時，該光 阻表面的黏接係在粗表面上減少，以光阻曝光於步進馬達
第6頁 άά ^27 五、發明說明（3) 光輻射之下時’該粒狀表面導入許多反射而導致不好的光 阻層尺寸定義，於姓刻間，該粒狀表面減少了與光阻層之 去層化的黏結。 此外當位於半導體特性間之間隙減少時，此等間隙便變 得增加而更加難以適切地加以填充，當表面膜在厚度上増 加時’該對媵的膜沒有完全地充滿該間隙，導致一"孔"的 形式’若有材料沉積的表面敏感度係位於間隙内時此係為 特別的案例’在低的臭氧濃度下所沉積的膜展示了裝置特 性之一致覆蓋而在間隙變得被充填而導致一孔的形成。 這些未被充填的間隙或"孔"可捕捉可將積體電路裝置降 級之污染物’且非為有效的介電，該孔的出現因而減少該 農置的裝置可信賴性，然而使用為人所知的高臭氧濃度所 沉積的TEOS/臭氧膜以展示較好的間隙填充性質且較低臭 氧膜具有較好的原型（in situ)流動特性，{廓克（Kwok)及 其他的人於電化學學會期刊141(8): 2172_2177(1994年） 中所提及者}。 表面敏感度係被觀察到用於幾種形式的基材，包括二氧 化石夕被形成為熱氧化物或沉積經過^⑽臭氧或TE〇s氧電漿 製程（PECVD)兩者之_ ’該二氧化矽（Si〇2)可為磷摻入矽 酸鹽（PSG)，凝轉塗覆破螭（s〇g),硼磷玻璃（BSG)，或是 PSG及;SG的組合’此外表面敏感度可為被沉積於矽氮化物 (SisN4)上介電層之—問題。 所以該半導體T紫/么/, 、有興趣於降低表面敏感度的效應及 保證具備rfj品質介雷奸& 电材枓之良好間隙充填，然而為了表面 ►
第7頁 五、發明說明（4) 敏感度及不好的間隙充填之日期的問題已經被適切的加以 說明。 I 表面敏感度 - 幾種嘗試已被用於去處理半導體.表面，美達（Maeda)及 其他的人在美國專利案號5,484,749中敘述了 —製程，因 此半導體裝置係破曝光於熱及高頻電漿之下以便在沉積— TEOS臭氧膜之前處理一Si〇2層之表面，然而此製程需要額 外的昂貴電漿處理設備'。; 由美達（^136(^)及其他的、人在美國專利案號5,〇51，38〇中.' 所提及之另一嘗4係為不連續>地^冗積USG膜，一第一層US1G i 係使用一低臭氧濃度加以沉積，全接著一後續的USG膜係 使用一低臭氧濃度加以沉積，然而使用低臭氧濃度之USG 膜具有少所要之膜品質，像是一高水含量及吸收，高姓刻 率’以及在高溫退火間之收縮其誘導了應力及孔或縫隙的 形成，{廓克（Kwok)及其他的人於電化學學會期刊14ι (8): 2172-2177(1994年）中所提及者}，更有甚者’克服一低臭 氧USG膜的表面敏感度所需的厚度至多可達1〇〇〇埃，因而 得以低品質氧化物填充該間隙以及避免以高品質，高臭氧 氧化物填充該間隙，當間隙增加至〇. 2 5微米時，在一第一 層之一低臭氧DSG膜後，僅50 0埃會對於一有效高臭氧USG Y 材料之一第二層有效以填充該間隙》 另一種係去改良該USG膜的表面，美達（Maeda)及其他的 人在美國專利案號5, 38 7, 546中教授了受沉積半導體膜於 加熱間置於紫外線輻射之下的曝光，該紫外線輻射係藉由
第8頁 445527 ： 五、發明說明（5) 能產生具有185毫微米（nm)及254毫微米之電磁輻射及某些 較長波長之輻射的一個汞燈所產生，然而因為此製程係在 已被沉積於USG膜層上加以進行，所以其不會處理表面敏 感度的問題，所以對於降低表面敏感度的改善方式存有一 個需求。 II 間隙充填 改善充填間隙之嘗試包括使用氮氣（N2)電漿去選擇地處 理被沉積於導線上之介電材料以減少在這些位置之USG膜 的沉積率’健（Jang)及其他的人在美國專利案號 5,536,681中所提及者，藉由減少於導線上之沉積率，相‘ 對地更多介電材料可被沉積於間隙之間而導致孔形成的減 少，然而此製程需要至少3個額外的步驟及額外的設備， 昂貴且需要額外的處理時間及因而沒有效率。 陳（Chen)於美國專利案號5,489,553中所提及者 熱氧化層於氟化氫（HF)之下，氟化氫係為一種強酸可7^一 所有的表面二氧化矽，曝光裸矽用於後續TE〇s臭氣二|除 矽膜之沉積，位於表面上之矽氧氟部份的形成導拉☆化 一致的沉積氧化物；然而該氟原子導入該獏可 文良的 離子的釋放，在氟離子與渔氣結合以形成 物 生信賴度的問題’更有甚者，氟原子的出現自己：：：產 面敏感度（見廓克（Kw〇k)及其他的人於電化學 ^成表 i41:2172中所提及者藉由參考完全地加以結合於會/刊 因此對於可在不導^ 你个等入有害物種進入該介電膜 以執行之改良間隙充填製程存有一需求。 肯况下加
-A A ^ 52-2 五、發明說明（6) 發明概要 於前面所述之基礎下，該發明之一目的係在於提供一方 法用於降低以不同的膜例如像是介電膜加以覆蓋的半導體 晶圓表面之表面敏感度。 另一目的係在不反向影響介電膜之沉積速率及導電性的 情況下降低表面的敏感度。 又另一目的在於提供裝置用於執行消除或降低表面敏感 度之前處理的裝置。 一更進一步的目的係在於提供用於針對淺溝隔絕的改良 充填及適當隔絕的方法。 又另一目的係在於提供含有介電層之半導體晶片，其於 該基材的前處理以降低表面敏感度之後加以沉積β 另一目的係在於提供用在導致少許孔的改良狹窄間隙。 **玄發明包括用於前處理半導體表面以降低膜的表面敏感 度之裝置與方法。 空紫外 像是例 此發 電膜等 此發 外線下 此發 以允許 ’此發明之一方面係為用於曝光熱氧化物基材在真 線及紫外線波長中之電磁輻射下以降低隨後沉積膜 介電膜之表面敏感度之方法的開發。
明夕 S <另—方面係為用於在保持薄膜沉積像是例如介 &要的速率時降低表面敏感度。 日月 之 、之又另一方面係為用於曝光半導體晶圓在真空紫 以減少表面敏感度之裝置的開發。 明之 Ά 以八乃—方面係為用於前處理半導體裝置内的間隙 介電材料充填改良間隙導致該間隙的完全充填之
第10頁 5 7^5527 44 5 52 7_______ 五、發明說明（7) 裝置的開發。 本發明之此等及其他的特性與優點從該發明的詳細敘述 結合圖形與申請專利範圍將變為更加明顯。 圖示說明 圖1係用於曝光半導體晶圓於一介電障蔽放電裝置處所 導出之電磁輻射下的該發明之一具體實例之一描述； 圖2係用於曝光半導體晶圓於一開放發射器裝置處所導 出之電磁輻射下的該發明之一具體實例之一描述： 圖3係該發明之一具體實例之一描述，包括一工具用於 處理半導體晶圓’其包括用於處理曝光晶圓至電磁輻射之 —構造； 圖4a於一矽基材上加以沉積一層USG之表面之一掃描電 子顯微照相； 圖4b於一熱氧化物基材上加以沉積一層未經摻雜矽酸鹽 玻璃之表面之一掃描電子顯微照相； 圖4c於一熱氧化物基材上加以沉積一層USG之表面之一 掃描電子顯微照相，其在沉積USG前根據此發明以真空紫 外線輻射加以處理1分鐘； 圖4d於一熱氧化物基材上加以沉積一層USG之表面之一 掃描電子顯微照相，其在沉積U S G前根據此發明以真空紫 外線輻射加以處理5分鐘； 圖5a係具有淺溝隔絕特性之一晶圓之一圖形，且圖5b係 類似於圖5a以電磁輻射前處理該晶圓後藉由一TEOS臭二氧 化矽介電顯示了完整的間隙充填；
第11頁
44 5 52 7>rS 五、發明說明（8)
圖6係一半導體晶体之一電子顯微照相顯示了在沉積USG A根據此發明以真空紫外線輕射前處理一熱氧化物基材後 的USG之間隙充填性質。 該圖形於發明之詳細說明中將更為深入地加以說明。 發明之詳細說明 I · 最小化基材表面敏感度之方法 本發明包括方法及裝置用於在半導體層最好為介電層沉 積之前以最好為真空紫外線及紫外線波長電磁輻射前處理 半導體基材，此前處理實質上降低該沉積製程的表面敏感 度以致於熱氧化表面可具有介電材料層在高速率之下沉積 於其上且具備表面平順度幾乎等於在裸晶圓上所沉積之介 電材料的表面平順度，更有甚者，該USG膜之品質係為 高’提供了較佳的介電性質以及允許有效的電子隔絕·且該 充填間隙係在〇. 2 5毫微米之範圍内。 此發明係基於該表面敏感度乃由基材表面的性質所決 定，該表面性質至少部份地係為原子及分子類別以及=在 基材上如何加以鍵結在一起所決定，該基材材料，其被準 備的方法以及在介電沉積之前被曝光的室内條件係為影響 表面性質及後續受沉積膜品質的要素β ν β 乂有幾個理論可說明表面敏感度’—理論係為表面敏感度 係關於該基材的弄溼行為，一純的矽表面係為恐水的’ (即是其排斥水），在升高的環境下藉由曝光—矽表面所製 成的熱氧化物係為親水性，（即是水弄濕該表面），此理論 因而陳述了該表面敏感度係關於基材的親水性。
第12頁 五、發明說明（9) 一第二個理論係關於基材表面及受沉積類別間之靜電互 動，{廓克（Kwok)及其他的人所著之電化科學期刊ι41(8): 2 1 72-2 1 77 ( 1 994年）藉由參照完全地被結合於此，即令在 晶圓上具備高臭氧濃度沉積USG顯示了氟原子取代氫出現 時之表面敏感度’該TE0S及臭氧的沉積經由一中間產物的 形成’在氣相之下為負電性，因為氟為相當地負電性，所 以此氣相中間產物會被表面上的氟原子所排斥，此舉導致 了低沉積率及不均的沉積，根據此理論，不像氟原子，氮 原子係非為相當的負電性，所以在基材上無氟之中間產物 的沉積係為更快速且更為均勻。 ‘ 一第二種理論係關係到在該表面上不想要的矽鍵結型維 的出現’例如該熱氧化物被期待要在表面上具有石夕—氧_ 矽，矽-氩與矽_氫氧鍵以及一些碳化氫及其他的有機污毕 物’根據此理論這些型態鍵結的出現會降低所產生膜的^ 質性，因此造成其會具有一個粗錄表面，根據此理論這歧 型態鍵結在遠表面上之污染物結合至二氧化石夕膜中的石夕或 氧原子時會形成。 ' 3 一苐四種理論係關係到在該基材表面上出現有機污染 物，有機污染物的典型來源為清淨室的空氣及自光刻制 程所存在的光阻，所發現的該有機部份包括矽氮化物' = 胺，矽，有機磷化合物，ce-C28脂肪族或芳香族碳氫化 物，鄰苯二甲酸酯’醇（例如異丙基醇），N-甲基四1吼略 酮’木焦油醇和胺’卡曼林德（Camenzind)及其他的人於 巴拉茲（Balazs)新聞，第20 號：1-3(1997 年 ν η」，W及卡
44 5 7 五、發明說明（10) 曼林德（Cam enzind)及其他的人於微觀（MICRO)之第7 1-76 頁（1995年10月）中提及者完全地被結合於此當作參考。 攻些理論僅針對說明的目的加以包括，且對其操作性本 ^，並=依照任何特別之此等理論，更有甚者’其他的理 :議二说明該表面敏感度，不論對應於表面敏感性之分子 冰^ f機構為何’本發明使用了最好位於紫外線或真空紫 远犯圍内的電越輻射以在沉積最好是一介電層之前沉積 該層' 根據-此神. 不邦要、二埋細，表面改善需要打斷不想要的鍵結及/或， 氧^ T表面鍵結或表箇所的形成，此等鍵結包括矽-氩
Si"中力矽碳，矽—氮及其他，某些見結相關的鍵結能量於 外線的y?: ’此等能量位於可見光，紫外線及真空紫 相交， 内\且因此此等波長之電磁輻射將與此等鍵結 氣化物此可藉由曝光此表面於UV或？1^輻射之下改善熱 乳化物表面的鍵結狀態。
I
11,
第14頁
4 4 U D Ζ ί 44 5 521 ' 五、發明說明（π) 表1 受選定鍵結的鍵結能量 鍵結 能量(電子伏特eV) 波長(毫微米） 氫-氫(Η-Η) 4.52 274 破-碳(C-C) 3.60 344 碎-碎(Si-Si) 1.83 678 氮-氮(N-N) 1.67 745 氧-氧(〇-〇) 1.44 861 碳-氫(C-H) 4.28 289 矽-lt(Si-H) 3.05 406 氮-氫(N-H) 4.05 306 氧-氩(0-H) 4.80 259 碳-矽(C-Si) 3.01 413 碳-氮(C-N) 3.02 410 碳-氧(C-0) 3.64 340 矽-氧(Si-0) 3.82 324 碳=碳雙鍵 (C=C) 6.34 195 碳e碳三键 (C = C) 9.22 134 Ι1ΙΙΗ1ΙΒΙ
第15頁
五、發明說明（12) 資料係從L.寶琳（Paul ing)所著之分子及晶体的化學 結構之性質，，第三版於1 960年在紐約乙薩加（Ithaca)^及 乃爾（C〇rneU)大學印刷所’以及亞特金（Atkins)所康" 物理化學"第三版於1 9 8 8年在牛津（〇xf〇rd)大學印刷之 取得者’藉由參考完全地加以組合於此。 所 左=自表1可見某些鍵結可吸收電磁輻射且因此而解體’ 隨著這些不想要的鍵結的解體，該污染部份可自表面加’、 移除該鍵結具有足夠的能量以破壞該鍵結，因此可办# 自該表面移除該部份。 令許 1 I.電磁輻射射出裝置之型式 ‘ 激元輻射裝置之汞瘵氣燈’氫氣燈，雷射及介電陵 t放，燈係為對取得此發明之υν &νυν輻射有用的一些 以f = i在障蔽放電技術上的進步，㉟在已經、可 UV及m燈，秋而因可使 二f度早色軲射的 …阳u J便用任何的uv及νυν輻射之故，該發 ,·二方面係不限於任何特別的輻射源^ 激元裝置具有使用發射器部份的特 他條件下之 仕止㊉咖度及其 原子亚不會在它們之間形成鍵結，例如貴金屬 軋体可以形成二聚體，當- ， 量當作离+ 二一3^體破壤時，該鍵結的能 …輕射被釋放，&照激元氣体為何，所發 射‘射的攻長可位於紫外 表1中肼取 ,_ 1冰4具工％外線的範圍之内。 種型式的/置不可的以鍵謂及彻範圍中的能量，有幾 或VDV輻射#攄在兮斤而之波長祀圍内之電磁輻射，UV 根據在該技藝中已知的方法可使用不同的氣体
第16頁 445527
第17頁 44 5 52 7 ] 五、發明說明（14) 表2 用於選定的電磁輻射發射器之發射波長
第18頁 發射器部份 波長(毫微米） 氦(He2) 60-100 氖(Ne2) 80-90 氬(Ar2) 107-165 氪(Kr2) 140-160 氙(Xe2) 160-190 氮(N2) 337-415 氣化乳(KjF) 240-255 私氬(Hg/Ar) 235 氘 150-250 氟化氙(XeF) 340-360, 400-550 氣化氙(XeCl) 300-320 碘化氣(Xel) 240-260 氣化氬(ArF) Ϊ 80-200 氣化氬(ArCI) 165-190 氣化氬/氣化氪 165-丨90, 200-240 (ArF/KrCl) 氣化氪(KrCl) 200-240 汞(Hg) 185, 254, 320-370, 390-420 硒(Se) 196, 204,206 ΛΑ5521 ^________ 五、發明說明d5) 資料係從艾力亞森（El iasson)及其他的人之美國專利案第 4,983,881號及克哲史瓦茲（](〇以13(^3七2)之美國專利案第 5，432,398號中取得藉由參考完全地加以組合於此。 此等範圍的波長涵蓋了等於在基材表面上想要的鍵結能 量之波長，雖然以上波長係那些展示了最大的功率，有一 個頻寬的波長係藉由以上各發射器部分所產生，該頻寬約 從1到1 7毫微米變化，{紐曼及其他的人，奥斯特.J.物理 學.48:543-556(1995)藉由參考完全地加以組合於此}， 所以此等發射器可被用於曝光一半導體基材的表面至電磁, 輻射之一頻譜，因而增資了會分解的化學鍵的數目與型 式。 介電障蔽或靜放電燈 介電障蔽放電裝置亦已為人所知如靜放電裝置由二導電 板所組成’各以一介電層加以覆蓋且彼此藉由一發射器含 氣間隙加以分鴣，如此發射器氣体之一例係於表2中加以 顯不’ a亥介電障蔽減少了經過間隙之傳導，且因此位於該 板間所產生的電流需要高壓，當該電壓足夠克服介電材料 的阻力時’所弓丨起的電流穿過氣体實質上係較無介電層含 為高’且因而更多的電力係被運送至該氣体，當介電 〜
發生時’小的概電漿會橫越間隙形成’該電流激勵了 =壤 而所射出產造戍的光子係位於想要的VUV及UV範圍内，氣体 出現在該氣体中的那種原子類別而定，於激元製程中，後 微電漿運送能驁至誘發二聚體形成的氣体，當此等二讀 h解時’ °玄激元被發射，當位於該曝光室内發射時，Λ趙 此等
第19頁 445527 五、發明說明（16) 光子係被導至晶圓的表面且與該比表面上的分子互動，而 減少了後續所沉積的U S G膜之表面敏感度 。 有用的燈之一副集合包括電氣障蔽激元燈’激元燈係於 先前技藝中為人所知，且藉由郭佐史瓦茲（Kogelschatz) 之美國專利號碼5,432,3 98，郭佐史瓦茲（1(〇层6丨3(311312)之 美國專利號碼5,386,170，艾力亞森（£1丨355〇11)及其他的 人之美國專利號碼4，837,484，艾力亞森（£11355〇11)及其 ► 他的人之美國專利號碼4,945,290，艾力森（Eliasson)等 人之美國專利號碼4, 9 3 8,8 8 1 ’蓋勒特（Gellert)及其他的, 人之美國專利號碼5, 006，758 ’克哲史瓦兹（Kogelschatz) 之美國專利號碼5，198,717，克哲史瓦茲（](〇£615(：1131:2)之 美國專利號碼5,2 1 4,344 ’以及史瓦茲（K〇gelschatz)之美 國專利號碼5，3 8 6，1 7 0中加以例示’各前述藉由參考完全 地被結合參照於此。 任 置包 介電 者之 產生 氧化 網目 發 光室 其到 何適 含由 質係 一室 的UV 鋰， 線之 射器 内之 達基 當的燈對於練習本發明之方法 —石英介電質所包圍之一中央 為一含有發射器氣体像是氤或 ’圍繞含有發射器氣体之另_ 或V U V波長將氣体封閉在管中 —氟化鎂或二氟化妈但不限於 一外部電極包圍外部介電層。 氣体的激勵導致電磁輕射的$ 管’因為位於該室之内的空氣 材表面’該曝光室係被排空1 係為有用，這些裝 電極，包圍該石英 其他由表2所例示 介電屏障透明於所 適當的材料包括 石英’共通地具有 生，其離開位於曝 會吸收光子以防止 謂空氣以不吸收由
445527 ____ 發明說明（17) ^射器裝置所產生的輻射波長之一氣体加以取代，對於一 =激几裝置，適當的氣体包括氮，氬，氦，氙及氨，對於 /、他的發射器裝置，於是不吸收氣体可被選擇以允許光子 至'基材表面的通道。 圖1描述了針對前處理熱氧化基材之該發明之裝置1〇〇， 曝光至104谷納了可由—加熱裝置（未顯示）加以加熱之 失頭108 ’該夾頭108會以三次元中的任何一個方向加以 移動’該輕射被均勻的分佈於該表面上係很重要的，如位 於該表面前處理中的變異可導致後續的受沉積USG膜厚度 上的變異’一半導體晶圓112被握持於該夾頭之上，一燈 U 6係以任何構造被配置於室1 〇 4之内，其係適於提供該晶 圓對於輪射均勻的曝光’於此圖中’該燈116係被顯示於 該室之上，包括藉由參考被結合於此者但不限於在美國專 利號碼5, 432, 398，5, 214, 344及5, 198, 717中所揭露完全 地。 該功率及曝光時間係被選定以最小化該USG膜沉積的表 面敏感度°該激元燈的功率輸出係在從約0.005瓦/平方公 分至約1 〇〇瓦/平方公分的範圍内。且最好是約ο. 1瓦/平方 公分至約5瓦/平方公分，且更佳為約1瓦/平方公分。曝光 時間f與發電機的功率輸出反向變化，然而此等曝光導線 可以依照先前存在的表面狀態加以改變，對於較清潔的表 面需要較少的功率及較短的曝光期間。 如所顯示的該燈包含二或多數發射器裝置1 2 0，其如此 地加以配置以便在晶圓表面之上提供輻射曝光，反射元件
第21頁 445527 五、發明說明（18) 1 24將受發射的輻射1 2 6反射回室1 0 4以增加晶圓對於輻射 的曝光，一入口埠128允許了氣体132之導引進入曝光室 104，該氣体132係為不吸收燈120所產生的激元輻射之波 的長任何適當的氣体或氣体混合物，氣体被拉進出該室 1 0 4經過一排氣埠1 3 6，該室1 0 4係可替代而實質地被排出 以移除空氣，且因而減少了輻射1 2 6的吸收。 一些燈係適合此發明，表3顯示了一些燈的特徵。
第22頁 Αύ5Έ2ΐ_ 五、發明說明（19) 表3 UV及VUV燈的特徵 型式 功率範圍 (瓦） 功率密度 (瓦/平方 公分） 於λ處之 最大輕射 功率(瓦） λ(毫微 米） 於λ處最 大光輝功 率(瓦） λ(毫微 米） 低鱗果 6-150 0.2-0.3 6-45 253.7 200-550 253.7 低碟呆 1500- 10-15 90-500 253.7 - 2000- 253.7 型式 2000 6000 ABB 中磷汞 75-60,000 40-300 1.5-3500 254 700-5000 254 融合型式 6,000 240 270 201-250 28,000 201-250 Η 500 251-300 50,000 251-300 335 301-350 35,000 301-350 氣化氙 '10,000 50 330 308 11,700 308 氣化氪 10,000 50 330 222 11,700 222 氙 10,000 50 240 172 8500 172
第23頁 AASB.21- 五、發明說明（20) 資料係從布郎（Braun)及其他的人所取得，光化學的技 術，約翰懷利及桑（John Wiley&Sons) ’紐約，（1991)， 歐得林及其他的人（Oldring et al.)，（eds.) UV及EB之 化學及技術，覆層，墨水及塗料的形成，第一冊，STA技術 (1 9 91)，赫雷斯諾堡萊，產品型錄，赫雷斯諾堡萊 (Heraeus Noblelight) GmbH ，漢奥（Hanau)，德國，藉由 參考各參照完全地被結合進入於此。 B.開放發射器製程
此發明之一替代裝置乃用於曝光晶圓於VUV或uv輻射之 下牽涉到發射器氣体直接進入該室且在不需圍繞一在額外 容器内的來源下像是石英於室内產生電磁輻射，此型式的 製程於此係以11開放發射器”製程為術語，其與以上所敘述 之一標準的介電放電裝置不同，其中發射器氣体不被圍繞 於一分開容器内，反而是預被處理的晶圓直接地被曝光於 該室内的發射器氣体之下，當發射器氣体進入該室且通過 相對於其旁邊各側具有替代極性之一列電極時，一電氣放 電通過進入電極，電場可於該電極間被設立，該電場激勵 該氣体，成形，於其他的類別間’具備高鍵結能量之二聚 體’遠被激勵氣体分子可發射光子至表面之上，或可穿入 於裝置特性上之間隙，光子可於此處加以發射，以此方法 可保證某些UV或νυν輻射到達間隙内部以在基材上產生所 要的調質效應’此具體實例亦允許了發射氣体的使用，其 產生較習知激元燈内可以便利地穿過石英或其他窗戶為較 短的波長’如此氣体包括He，-ΝΕ及Ar，此外其他型式的輻
第24頁 44552 7 五、發明說明¢21) 射，像是X -射線及電磁轄射係為有用。 圖2描述了 一裝置200用於以電磁輻射處理半導體裝置， 一室2 04容納了 一夹頭20 8，其可被加熱及在三維空間中移 動，一半導體晶圓2 1 2係被容納於夾頭2 0 8内，其係被定位 開放發射器裝置2 1 6之下，電極2 2 0係沿著該室2 0 4的‘一側 排列’發射器氣体2 2 4被供應進入穿過一埠2 2 8以及流過電 極220 ’在電極220中之交替電流激勵了發射器氣体224， 以及該受激勵氣体進入室204，晶圓212係被曝光於光子 232，前處理於此發生，用於導入其他氣体之偏位流動可 選擇地係經由一輸入埠2 3 6，此等其他氣体可被用為發射‘ 器，可產生與第一發射器氣体不同波長的輻射，這些氣体 替代地可被用於在室内2 0 4内後續的調質，該室2 〇 4係用— 泵經由一排氣埠2 4 0加以撤空（未顯示）。 a哀動力及曝光Β^·次數係被選擇以最小化^ g G膜沉積之表 面敏感度，該發射器的動力輸出係位於約〇〇〇5瓦/平方公 分至約1 0 0瓦/平方公分的範圍内，最好該動力輸出〇 · 1瓦/ 平方公分至約5瓦/平方公分的範圍内，約1瓦/平方公分更 好’曝光次數可相反變化於發電機的動力輸出，然而此等 曝光導線可依照該表面前存在的狀態加以變化，針對較清 潔的表面而言需要較少的動力及較短的曝光期間。 圖3描述了被使用於·該發明介電膜沉積及前處理之一工 具3 0 0 ’欲被處理的晶圓係被負載於負載站3 〇 4之上，一機 械手臂3 0 8傳送晶圓至一冷卻站3 1 2，該前處理站3 1 6含有 電磁輯射發射器裝置，前處理_站3丨6可類似於圖1及2中所
44 5 s 5 7 c 五、發明說明（22) 顯不的單獨系統，在前處理後，該機械手臂3 0 8傳送該晶 圊至含有多個沉積站之一叢集工具316。 ΐί. _轉晶圓預處理 如上述者曝光熱氧化物基材於電磁輻射之下會導致表面 敏感度的減少’為了執行如此的曝光，晶圓最好被導入含 有V U V及/或U V光源的設備，根據至少一個理論，該輻射激 勵了碎氧化物基材表面上之分子鍵，且該不想要的鍵結係 被破壞，使污染部份得以離開該表面。 該典型的製程包括三個階段，一第一調質步驟牵涉到曝, 光該晶圓於不同的溫度及氣体環境之下，此始初調質步驟 的時間約係從0到1 0分鐘的範圍之内，最好從0秒到3 0秒， 且約為1 0秒更佳，該溫度係從約攝氏2 5度到約7 0 0度，最 好約從攝氏1 0 0度至約3 0 0度，且約為2 0 0度為最佳，該室 壓係位於約1 0-5托里切利（Tor r )至約1 5 Ο Ο T〇rr的範圍内用 於密閉及開放發射器系統兩者1最好約1 Torr至約1 00 Torr. 且對於密閉系統在約1 0 Torr為更佳，對於開放發 射器系統，較加壓力係位於約300 Torr至約900 Torr，且 在約7 6 0 T 〇 r r 更佳，該氣体係被射入反應室，且在射出 之前可被加熱，冷卻及/或被混合，且亦可包括被蒸發的 化合物。 可被使用的氣体包括惰性氣体及反應氣体，惰性氣体的 例子包括He ’Ar，Ne ’Kr及Xe，反應氣体包括氨（nh3)， 氟氣碳化物’氣及氣化氫，氟以及誘導物像是六氟化矽 (SF6) ’此外溴（Br2)，氧及其誘_導物像是臭氧，氫及可分解
第26頁 44ζ 52 7 V:、 五、發明說明C23) 成氣，氟，溴，氧及硫之氣体亦可使用，可被射出的化合 物例包括氟化氫，氣化氫，硫酸，亞硫駿氯或過氧化氩’ ，等材料可單獨地被射出，或與一載子混合具備像是氮， 氣或氧加上任何列於其上的惰性氣体 該惰性氣体之目的係在於產生激元輻射，該反應氣体及 非反應氣体的誘導物在曝光於電磁輻射時分解而形成反應 物種’與晶圓表面反應以產生具有低表面敏感度之一平 面’於該化合物之案例中，其蒸氣係被射入反應區域以在 電磁輻射之下分解，因此形成反應部份。 ， 該第二階段或處理期間牽涉到曝光於電磁能量之下，最 好是以VUV或UV光的型式，該曝光期間係約在1〇秒到30分 鐘的範圍内，最好為約20秒到約5 0秒，約30秒更好，此步 驟可在4目同或不同的溫度，壓力及環境氣体條件之下重覆 幾次，該被使用的輻射通常係在約1〇〇毫微米（nm)至約45〇 毫微来’最好從123 nm至約225 nm，而約丨47 nm至172 nm 為更佳，亦可以使用更短波長的輻射，其包括χ_射線及產 生具有低於1 〇〇 nm波長之電子源。 任何合理的動力密度可加以使用而不對電子裝置造成過 度的破壞，最有用的動力密度係位於約〇. 〇〇 5百/承古八公 至約100瓦/平方公分的範圍内，最好為約〇1瓦/平方^分 至約5瓦/平方公分，約1瓦/平方公分更好。 後調質步驟可被用於維持所要的表面條件於—段高達且 包括約2週的延伸時間，後調質製程可使用不同的&溫^度， 室壓及氣体環境的不同組合來-加以執行，任何以上的氣体
445527 五、發明說明（24) 及氣体混合物可被使用，最好包括氧，氮及/或氨，一氣 体環境允許離子類附加至晶圓的表面，將其改良中立於處 理間加以移除之污染物吸收，例如加熱至高達攝氏4 ¢) 〇度 用於TEOS臭氧沉積會從該表面加以釋放，曝光該置於下具 借低表面敏感度之表面。 III. 介電材料的沉積
USG膜之沉積係藉由該技藝中之標準方法所完成，共通 使用的沉積方法為化學蒸氣沉積法（CVD )及運輸聚合法 (TP)，典型之一矽氮化物（Si3N4)的覆蓋層可在沉積一TEOS k 臭氧膜之前選擇性地被施加於熱氧化物層之部分上，使用 此等製程像是TEOS及臭氧等先驅一起反應以形成可以接著 聚合形成USG膜之反應的中間分子，該TEOS的流動率係在 範圍約0. 0 5克/分鐘到1. 5克/分鐘之間，且最好是約〇 . 1 5 克/分鐘到0，4克/分鐘之間。該臭氧濃度以体積論應大約 在百分之0到百分之1 8的範圍内*較佳為於約5%至1 2%之範 圍内。該沉積溫度可位於攝氏約1 〇 〇度到6 〇 〇度的範圍内， 最好約為攝氏4 0 0度，在此等條件下在前處理熱氧化物上 USG的沉積率係幾乎等於在裸矽上USG的沉積率，所以該臭 氧的濃度可在不補償該USG膜的沉積率之下增加超過体積 的百分之6。 此發明的物理-化學製程在膜製造上具有想要的效應， 首先因污染物從熱氧化物表面處被移除，該USG膜的沉積 率相較於在未處理的單獨氧化物上的沉積為增加，在未處 理氧化物上的沉積率係可觀地_低於裸砂上者，使用標準的
第28頁 445527 五、發明說明（25) TEOS及臭氧濃度時至低為每分鐘500埃的速率並非不共 通，輻射前處理相較於裸矽上之速率乃係增加了在熱氧化 物基材上TEOS沉積率，在輻射前處理之後，該TEOS沉積率 通常係約大於每分鐘200 0埃，且可達到約每分鐘5 〇〇〇埃。 在沉積後，該膜可藉由在氮氣環境下加熱數分鐘最好是 3 0分鐘至約攝氏9 0 0度來加以退火，此退火步驟係為人所 知可增加USG層的密度，降低膜的水成份，且因此對該膜 賜予了更多想要的介電及機構性質。 更有甚者，該表面的前處理結果導致更均勻分佈的 USG，該受沉積USG膜之最後表面粗度係位於低於約1 〇埃的 範圍内，且最好是位於離平面性約均方根偏差2埃及8埃 間。 此外一臭氧膜可被沉積，其中該臭氧濃度係位於從体積 約百分之0. 5到1 8的範圍内，最好係位於從体積約百分之5 到12的範圍内，在臭氧濃度的這些範圍下之USG沉積導致 具有更為想要的表面品質之膜，更有甚者，該受增加的沉 積率增加了間隙充填的效率，所以致能了鼻有高裝置密度 及良好電氣絕緣之半導體裝置的生產。 對於該改良間隙充填之一可能理由係在於無前處理則在 間隙側壁上不均勻分佈的USG會對於反應中間物的穿透進 入該間隙產生障蔽，因此減少了在間隙内更進一步的沉 積，藉由在間隙侧壁表面上產生一更為均勻分佈的U S G將 會有較少形成障蔽的機會，且因此，當中間產物繼續流入 該間隙内時，對於中間產物的^散進入該間隙内會有較少
第29頁 44 δ 52 7
的妨礙，該最後的TEOS臭氧獏的沉積將持續至間隙完全地 被充填為止。 充填間隙的先前方法係集中於位在間隙内一類流動膜的 沉積之上，此等先前方法已發現在圍繞攝氏5 〇 〇度的較高 溫度下會產生高臭氧USG的一致膜，然而當——致層充填 一間隙時，在間隙中間之區域可為一,，弱密封"的形成處 所，或該一致膜之兩側收斂處之劣質區域，此型態的孔會 退化裝置的效能且可導致污染物的補捉而減少裝置的信賴 性’更有甚者，高溫沉積會導致粒子沉積及增加化學物品 不預 致能在 充填該 質係在 程可得 積，在 退化及 化如藉 此舉 論，且 其他的 分0 地吾人已發現以電磁輻射前處理該熱氧化物表面 低&下之一類流動骐的沉積’實際上其較一 ^隙更加地好，該想要的高臭氣膜之間隙充填^ 氏4 0 0度的溫度下使用此發明的UV/VUV前處理製 藝的優點係為具備類流動： 增加裝置的可靠性具有k少的裝置效能 Λ is ^ , nn ^ 更有甚者粒子沉積係加以最小 由攝氏4 0 0度之化學物品的消耗者。 Ϊ為針對本：明之改良間隙充填說明之一種可能理 :人不依於在或任何其他的粒子理論 ： 理論可說明此觀察且所有的皆被視為本發 隨後的實施例展示了 貫施例 以電t輻射前處理半導體之—基材
第30頁 44 5 52 7 _____ 五、發明說明（27) 於沉積速率，表面粗度及後續受沉積的TEOS臭氧膜之間隙 充填性質上之效應。 實施例1 VUV前處理在旧^沉積膜上的效應 為了決定VUV前處理在USG沉積膜上的效應，實驗係在矽 及熱氧化物晶圓上加以處理，控制晶圓具有一USG膜被沉 積於裸碎之上，其他的晶圓係為具有未處理的熱氧化物， 以及使用如圖1中所描述之一氙激元燈所曝光於172毫微米 之VUV輻射下的其他晶圓，該功率密度為i 5瓦/平方公分， 溫度為室溫，從晶圓至該燈的距離為4公分‘ 或5分鐘，而室壓為0. 2毫巴。 喂尤叶門為1 在曝光後，USG膜使用—熱化學沉積（cvd) 積，在沒有前處理之下，沉葙盎製程加以儿 程中臭氧的濃度，在非a # 骐丨貝係依存於沉積製 杠干六乳m纟非吊低的臭氧濃度（ 0. 1 )下，該USG膜的沉積速率係非常的低約在=二之 ◦ · 25的臭氧激度下’沉積的速率增加得極快刀之 。.5的臭氧濃度下該速率進—步的增加在、之 最大速率發生在約百分之Η的臭氧濃度下， 的臭氧濃度增加實際上會降低沉積速率，更有甚者/ 種較高的臭氧濃度之下，對於去命’甚者，在一 係逐漸地小於在裸矽上的速率。处…軋化物的沉積速率 然而以VUV輻射前處理增加了在熱氧化物 膜之沉積率，表4顯示了研究的紗 才上的USG溥 裸矽基材或熱氧化基材上有i虚σ人比較了在 ^VUV刖處理下T£〇S臭氧膜 AAES2J—___ 五、發明說明（28) 的沉積速率，該TEOS流動率為0.4克/分鐘，臭氧濃度為 120克/立方公尺，沉積溫度為攝氏4〇〇度且沉積時間為5分 鐘。 表4 VUV輻射對熱氧化物上二氧化矽沉積的效應 基質 處理 生長率(埃/分鐘） 在二氧化矽/珍 (%)上之成長率 . 矽 無 946 100 熱氧化物 786 --- 83 熱氧化物 172毫微米，1分鐘 913 97 熱氧化物 172毫微米，5分鐘 935 --〜 — 99 —-- 表4顯示了熱氧化物較裸石夕在T E 0 S臭氧薄膜沉積的速率 的降低為百分之1 7 ’然而至短為1分鐘的v jj v前處理在本質 上氧化物較未處理熱氧化物基材增加了 T E 〇 S臭氧膜的成 率，在前處理1分鐘之後’對於矽所觀察到的沉積率係為& 百分之9 7，額外的前處理更進一步地増加了沉積速率T，' 處理5分鐘導致在熱氧化物上較碎有百分之99的成長率' 所以吾人之結論為V U V前處在理實質上會增加在熱氧彳匕 材上TEOS臭氧膜的沉積速率。_ ^
第32頁 。52 7’巧， 五、發明說明（29) 實施例2 VUV前處理在USG膜的處理上的效應 為了決定前處理基材在TEOS臭氧膜上的效應，吾人在裸 石夕基材上或熱氧化物基材上以V U V賴射加以前處理或無之 下進行實驗，圖4a-d顯示了在沉積後VUV處理在一TEOS臭 氧膜的表面平順度上的效應。 如圖1中所顯示者使用一氙激元燈來完成曝光，該功率 密度為1 5瓦/平方公分，溫度為室溫，從晶圓至該燈的距 離為4公分，曝光時間為1或5分鐘，而室壓為0.2毫巴。 圖4 a顯示了如圖1中所沉積之一 TE OS臭氧膜之一掃描電 子顯微照相，該TEOS流動率為0. 4克/分鐘，臭氧濃度為 1 20克/立方公尺，沉積溫度為攝氏4 00度且沉積時間為5分 鐘，該表面顯得平順而具有最小的表面粗度，對照上，在 相同的條件下之一TEOS臭氧膜，除了該基材係為熱氧化物 外（圖4 b )，顯示了 一粒狀外觀及較對裸矽基材（圖4 a)所觀 察到為大的表面粗度。 一另外之同樣的熱氧化物基材以1分鐘之真空中的VU V加 以前處理（圖4C )，導致該TE 0S臭氧膜的表面粗度本質上係 較沉積於未處理的熱氧化物上降低，此較平順的表面提供 了減少步進馬達光輻射之反射的優點，且因此導致該光阻 層較大尺寸的定義，更有甚者在蝕刻間，該表面所減少的 斑點降低了黏著變成薄片化的可能性。 更有甚者，增加VUV處理（圖4d)的期間更減少了 TEOS臭 氧膜的表面粗度，實際上5分|處理後的基材的表面顯現
O:\56\56027.PTD 第33頁 44552"? 五、發明說明（30) ' 為幾乎等於沉積於裸矽（圖4a)上之TEOS臭氧所有者。 因此吾人νυν前處理實質上降低了基於矽酸鹽之TE〇s臭 氧的表面粗度。 實施例3 VUV前處理在TEOS臭氧間隙充填上的效應 為了決定是否由TEOS臭氧膜所充填的間隙在前處理 後為令人滿思，吾人研究了具備〇. 2 5毫微米間隙之淺溝隔 絕（ST I)模式化晶圓，熱氡化物的一薄層係在矽晶圓之上 產生，且s亥溝頂係以石夕氣化物層加以覆蓋，該晶圓接著係 以如圖1中之VUV加以前處理，且接著使用化學蒸發沉積法 施加T E 0 S臭氧氧化物沉積’該臭氧濃度為1 2 〇克/立方公 尺’ TEOS流動率為〇. 18克/分鐘，標準公升/分鐘，沉積溫 度為攝氏400度，膜生長速率為5〇〇埃/分鐘且沉積時間為 1 0分鐘’該膜接著在氮氣環境之下在攝氏9 〇 〇度退火3 〇分 鐘，該晶圓接著龜裂且使用一 6比1的受緩衝氧化蝕刻 (B ◦ E )法處理8秒鐘用於掃描電子顯微照片之準備。
圖5a-b描述了一半導體晶圓裝置500之不同層，圖5a描 述了具備模式化溝的矽基材5 0 4，以及均勻地沉積在整個 晶圓表面上之一層熱氧化物5 0 8，包括該溝的底部及側 璧’矽氮化物5 1 2的蓋子覆蓋該溝上部，圖5 b描述了已以 電磁輻射加以前處理以及後續地具有一層高TEOS臭氡膜 5 1 6沉積於該晶圓整個表面上之一類似晶圓D 圖6係針對圖5如上述者加以處理之一 st I晶圓之一掃描 電子顯微照相’如係至為明顯者，該間隙係完全地以具備
第34頁 1 44 5 52 7' 五、發明說明（31) 不可見的缺陷之TEOS臭氧加以充填，更有甚者，該膜之表 面顯現具備不可見的表面粗度平順。 該VUV輪射前處理增加了 USG膜的沉積率，允許較其他可 得者為快的膜生長，在該膜於間隙中生長得更快速時，對 於該膜會有較小的傾向於型上去形成"麵包條M形，以及延 伸於上間隙之頂部之間，其將防止反作用的干預對間隙内 部的存取。 以上說明的實施例及說明僅係意圖為舉例說明者*且非 意味著係為對於該發明範疇的限制，更進一步對該發明輯 圍的了解可藉由參考附圖及申請專利範圍加以發現。
第35頁

Claims (1)

  1. 445527 .·- 1日絛正/更正/補充 _案號87120336 年4月么7曰 修正__ 六、申請專利範圍 1. —種製備半導體晶圓之表面以降低表面敏感度之方 法，其包括： 提供一半導體基材，其中該基材之表面具有一層介電材 料於其上；以及 使該晶圓表面曝露於足夠電磁輻射之下，以降低該 半導體表面之表面敏感度。 2. 如申請專利範圍第1項之方法，其中該介電材料係選 自包括熱氧化物，由電漿強化化學蒸氣沉積法所沉積之二 氧化矽，由高密度電漿強化化學蒸氣沉積法所沉積之二氧 化矽，磷矽酸鹽玻璃，硼磷玻璃，旋轉塗覆玻璃及氮化 石夕。 3. —種製備半導體晶圓之表面以降低表面敏感度之方 法，其包括： 提供一半導體基材，其中該基材之表面具有污染物於其 上；以及 使該晶圊表面曝露於足夠電磁輻射之下，以自該半導體 表面移除汙染物。 4. 如申請專利範圍第3項之方法，其中該污染物包含過 量1120，含碳分子，Si-OH鍵，Si-F鍵及Si-0-Si鍵中之至 少一種。 5. 如申請專利範圍第1或3項之方法，其中該電磁輻射係 在真空紫外線波長之範圍内。 6. 如申請專利範圍第1或3項之方法，其中該電磁輻射包 括在約真空紫外線至約紫外線波長範圍内之波長。
    O:\56\56027.ptc 第1頁 2001.04. 25. 037 f &年f月^曰 案號 87120336 修正__ 六、申請專利範圍 7. 如申請專利範圍第6項之方法，其中該波長位於約60 毫微米與約5 5 0毫微米之間。 8. 如申請專利範圍第6項之方法，其中該電磁輻射之強 度係在約0 . 0 0 5瓦/平方公分至約1 0 0瓦/平方公分之範圍 内。 9. 如申請專利範圍第6項之方法，其中該電磁輻射係從 一種激元裝置所導出。 10. 如申請專利範圍第9項之方法，其中該電磁輻射係從 一種介電障蔽_放電裝置所導出。 11. 如申請專利範圍第9項之方法，其令該激元裝置係使 用稀有氣体。 12. —種製備半導體晶圓以降低表面敏感度之方法，其 包括： 提供一半導體基材，其中該基材之表面具有污染物於其 上； 置放該晶圓且夾持於一室内； 抽空該室；以及 使該晶圓曝露於激元燈、介電障蔽放電裝置及開放激元 裝置之一所導出之電磁輻射下，歷經足夠時間，以實質自 該表面移除污染物。 13. —種製備半導體晶圓之方法，其包括： 提供一半導體基材，其中該基材之表面具有污染物於其 上； 置放該晶圓於一室内； '
    2001.04. 25. 038 445527: Λ _案號87120336_作年4月日 修正_L_ 六、申請專利範圍 抽空該室； 導入能夠發射真空紫外線波長與紫外線波長中至少一種 之電磁輻射進入該室中之部份； 使該部份曝露於一足夠電場，以從該部份產生至少真空 紫外線輻射及紫外線輻射之一；以及 使該晶圓曝露於至少真空紫外線輻射及紫外線輻射之 一，歷經足夠時間，以實質地自該半導體基材之表面移除 污染物. 1 4.如申請專利範圍第1 3項之方法，其中該部份係選自 包括氣，氖，氣，K r F，K r C 1，汞，场，X e F，X e C 1，氬/ 氟，采/氬，重氫，氣，氬，氣，氧及氣。 15. —種製備半導體晶圓表面之裝置，其包括： 一室； 一受加熱夾頭於該室中以握持半導體晶圓，其中該夾頭 係可三次元移動； 一來源用於在該室内提供至少真空紫外線輻射及紫外線 輻射之一於該夾頭之上； 一入口埠用於導引氣体進入該室； 一排氣埠用於抽空該室；以及 一泵以減少該室内之壓力。 16. 如申請專利範圍第15項之裝置，其更包含一反射器 用於導引該輻射至該晶圓。 17. 如申請專利範圍第15項之裝置，其包含： 一室； *
    Q:\56\56027.ptc 第 3 頁 2001.04. 25. 039 _案號8Ή20336_年4月二了曰 修正_、 六、申請專利範圍 一受加熱夾頭於該室中以握持半導體晶圓； 一來源用於在該室内提供真空紫外線輻射於該夾頭上。 18. 如申請專利範圍第17項之裝置，其更包含一來源用 於在該室内提供紫外線輻射於該夾頭上。 19. 如申請專利範圍第17項之裝置，其中該真空紫外線 輻射之來源係從介電障蔽放電所導出。 20. 如申請專利範圍第17項之裝置，其中該真空紫外線 輻射之來源為一種激元裝置》 21. —種半導體晶圓，其中該半導體晶圓之表面包含一 層介電材料，且其中該半導體晶圓之表面已藉由使該晶圓 表面曝露於足夠降低表面敏感度之真空紫外線輻射及紫外 線輻射至少其一之下而製成》 22. 如申請專利範圍第21項之半導體晶圓，其中該介電 材料係選自包括熱氧化物，由電漿強化化學蒸氣沉積法所 沉積之二氧化矽，由高密度電漿強化化學蒸氣沉積法所沉 積之二氧化矽，磷矽酸鹽玻璃，硼磷玻璃，旋轉塗覆玻璃 及氛化梦。 23. —種半導體晶圓，其中該半導體晶圓之表面已藉由 使該表面曝露於足夠從該表面移除污染物以降低表面敏感 度之真空紫外線輻射及紫外線輻射至少其一之下而製成》 24. —種在半導體晶圓之表面上製造未摻雜矽酸鹽玻璃 層之方法，其包括： 提供一半導體晶圓，其中該晶圓之表面包含一層介電材 料；
    O:\56\56027.ptc 第4頁 2001.04. 25. 040 六 445527 案號87120336 年彳月日 修正 請 使 線 外 紫 空 真 之 度 感 敏 面 表 低 降 以 足 於 露 曝 面 表 ffi圓 g晶 l該 上 面 及表 以該 ;於 下璃 之玻 一鹽 其酸 少矽 至之 射雜 輻摻 線未 外層 紫一 及積 射沉 係 料 材 電 介 該 中 其 法 方 之 項 4 2 第 圍 範 利 專 請 申 如 之 積 沉 所 法 積 沉 氣 蒸 學 化 化 強 漿 由 物 化 氧 熱 括 包 自 選 二化 之氣 積及 沉璃 所玻 法覆 積塗 沉轉 氣旋 蒸’ 學璃 化玻 化磷 強蝴 漿， 電璃 度玻 密鹽 高酸 由梦 ，磷 矽， 化矽 氧化 二氧 矽 璃 玻 鹽 酸 雜 摻 未 造 製 上 面 表 之 圓 晶 體 導 半 在 >1?· 種一 其 於 物 染 污 有 具 面 表 之 圓 晶 該 中 其 圓 晶 體 導 * · 半 法一 方供 之提 層 上 空 真 之 物 染 污 除 移 面 表 該 從 以 足 於 露 曝 面 表 之 園 晶 該 使 及。 以上 •,面 下表 之該 一於 其璃 少玻 至鹽 射酸 輻矽 線之 外雜 紫摻 及未 射層 輻一 線積 外沉 紫 專 請 中 如 Mr fcc 摻， 未中 該\ 酸 矽 2 t 第浐 卩係 圍 範葙 'JI玻 鹽 中 其 法 方 之 項一 任 中 項 6 2 或 乙 四 酸 矽 原 用 之 程 製 積 沉 氣 蒸 學 化。 及成 合製 聚氧 送臭 輸及 酯 法 方 之 項 7 2 第8,第 li 圍約圍 範與範 利]0利 專 專 請夂請 如t如 .分. 8百9 2 - 2 積 間 之 法 方 之 項 體 之 氧 對 氧 臭 中 其 體 之 氧 對 氧 臭 中 其 在 係 比 分 百 積 圍 範 利 專 請 申 如 ο 3 體 之 氧 對 氧 臭 中 其 法 方 〇之 間項 之27 8%第 至 5 ο 約 .間 之 % 5 與 % 1A 約 在 係 比 分 百 積 ^1
    O:\56\56027.ptc 第5頁 2001.04. 25. 041 ^dS5!l '87120336 和年4月>了曰 修正 酯 乙 四 酸 矽 原 中 其 法 方 之 項 7 2 第 圍 範 利 專 請 圍4B-範申 利如 專 請1· 中 3 ' 六 ο 約 從 係 率. 流2 ./ 3 之 ο 克 範 利 專 請 申 如 乙 四 酸 矽 〇 原 鐘中 分其 / ， 1.方 約之 至項 鐘27 分第 圍 ο 約 為 率. 流3 / 3 之 8 / 克 法 方 >°c 之ο 項ο J 6 。7約 2 、 鐘第與 分圍ρ 範 利 專 請 中 如 氣 蒸 學 化 熱 該 中 其 ο ο WI* 約 在 係 程 製 積 沉 行 進 下 度 溫 之 間 7 2 第 圍 範 利 專 請 中 如 4 3 溫 之 V ο & 4 約 在 係 程 製 積 沉 氣 蒸 學 化 熱 該 中 其 ， 〇 法行 方進 之下 項度 .璃 5玻 3 ί 鹽 中 如 層 種 包.供 6提 3才 0 含 >1L?1 / 請 降 專 為 介 流材 範—導 酸 矽 雜 摻 未 該 中 其 法 方 之 項 6 2 第 圍 括 包 其 法 方 之 度 感 敏 面 表 圓 晶 體 材 基 體 導 半 之 料 及 以 菊 摻 未 許 允 以 下 射 輻 磁 夠 足。 於積 露沉 曝續 面後 表之 圓層 晶璃 該玻 使鹽 酸 括.包 7 ώα 3 選 法 方 之 項 6 3 第 圍 範 牙 專 請 申 如 係 料 材 -yL 介 該 中 其 物 化 梦’ 化矽 氧化。 二氧矽 電璃 度玻 密鹽 高酸 氧由碎 熱，磷 所 法 積 沉 氣 蒸 學 化 化 強 漿 由 之 積 二化 之II 積及 沉璃 所玻 法覆 積塗 沉轉 氣旋 蒸’ 學璃 化玻 化磷 強硼 聚’ 8 έ 9 3ΪΡ3 鹽 法 方 之 項 6 3 第 圍 範 利 專 請 申 如 璃, 玻ο 3 4 鹽 之32第 '圍 平J 與MS 專ο πΗ^ 凑請τ 具申 ί如 為 層 為 氧 臭 方 均 料 基 第 圍 範 利 專 請 申 如 之d之 之 項.項 根」氧 方H方 偏 化 差 層 酸』酸 埃^ ^ ^ 雜：J雜 摻f摻 ^ ^ ^ 該Λ該 k不卜 中 中 係 其f其 差 偏 性 面 平 與 中 其
    O:\56\56027.ptc 第6頁 2001.04. 25. 042 445527 __案號 87120336 六、申請專利範圍 之均方根係在約2與約8埃之間。 41. 一種製造積體電路之方法，其包括： 提供半導體裝置結構於半導體基材上； 提供導線覆蓋該半導體裝置結構，其中係在該導線之間 形成間隙； 提供一介電層於該基材之表面上，其中該間隙在 導線間保持； ' ' =電，賴射處理該介電層，以滅少該熱氧化 面敏 42.如申請專利範圍第41項之方法酸鹽玻璃層充 選自包括熱氧化物，由電漿強化化 、' --» ^ 1立令Λ恭狀从儿，，匕學蒸氣沉積法所沉積之 氧化矽’磷矽酸鹽玻璃.，硼磷破难蒸轧沉積法所沉積之二 ^ 0 嘴’旋轉塗覆玻璃及氮化 法，其中未摻雜矽酸鹽 係在每分鐘約500埃與 43.如申請專利範圍第26項之方 玻璃膜在熱氧化物上之沉積速率， 每分鐘5000埃之間。 4 4，如申請專利範圍第2 6項之方法 #丄丄 玻璃膜在熱氧化物上之沉積速率，，其中未摻雜矽酸鹽 每分鐘2 0 0 0埃之間。 係在每分鐘約1 000埃與 45. 如申請專利範圍第26項之方生 ^ ^ ^ 玻璃膜在熱氧化物上之沉積速率為，其中未摻雜矽酸鹽 46. —種後調理經前處理介電層 分鐘約1500埃。 提供前處理介電層；以及. 方法’其包括：
    O:\56\56027,ptc
    2001,04.25.043 445527 , _案號87120336_年4月37日 修正_ 六、申請專利範圍 使用保護該前處理介電層不被污染之部份，使該前處理 介電層曝露。 ~ 4 7 .如申請專利範圍第4 6項之方法，其中該部份係選自 包括氨，氣，HC1，F2 ’ SF6，氟氣碳，Br2，Oj：，H2，HF，Η 2S04，C 1 S03 及Η2〇2。
    O:\56\56027.ptc 第8頁 2001.04.25.044
TW087120336A 1997-12-08 1998-12-08 Surface modification of semiconductors using electromagnetic radiation TW445527B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/986,916 US6015759A (en) 1997-12-08 1997-12-08 Surface modification of semiconductors using electromagnetic radiation

Publications (1)

Publication Number Publication Date
TW445527B true TW445527B (en) 2001-07-11

Family

ID=25532874

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120336A TW445527B (en) 1997-12-08 1998-12-08 Surface modification of semiconductors using electromagnetic radiation

Country Status (7)

Country Link
US (1) US6015759A (zh)
EP (1) EP1038307B1 (zh)
JP (1) JP2002502108A (zh)
KR (1) KR100672066B1 (zh)
AU (1) AU1600399A (zh)
TW (1) TW445527B (zh)
WO (1) WO1999030353A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
US7025831B1 (en) 1995-12-21 2006-04-11 Fsi International, Inc. Apparatus for surface conditioning
US5954884A (en) 1997-03-17 1999-09-21 Fsi International Inc. UV/halogen metals removal process
US6165273A (en) 1997-10-21 2000-12-26 Fsi International Inc. Equipment for UV wafer heating and photochemistry
US6465374B1 (en) 1997-10-21 2002-10-15 Fsi International, Inc. Method of surface preparation
JPH11279773A (ja) * 1998-03-27 1999-10-12 Tomoo Ueno 成膜方法
US6221168B1 (en) 1998-06-16 2001-04-24 Fsi International, Inc. HF/IPA based process for removing undesired oxides form a substrate
US6759306B1 (en) 1998-07-10 2004-07-06 Micron Technology, Inc. Methods of forming silicon dioxide layers and methods of forming trench isolation regions
US6451714B2 (en) * 1998-08-26 2002-09-17 Micron Technology, Inc. System and method for selectively increasing surface temperature of an object
JP2000294530A (ja) * 1999-04-06 2000-10-20 Nec Corp 半導体基板の洗浄方法及びその洗浄装置
US6272768B1 (en) * 1999-11-12 2001-08-14 Michael J. Danese Apparatus for treating an object using ultra-violet light
US6319809B1 (en) 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
DE10164950B4 (de) * 2001-09-07 2010-01-28 Qimonda Ag Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE10145648B4 (de) * 2001-09-15 2006-08-24 Arccure Technologies Gmbh Bestrahlungsvorrichtung mit veränderlichem Spektrum
FR2840189B1 (fr) * 2002-05-30 2005-03-11 Jean Pierre Gemon Ecarteur hydraulique
US20040108059A1 (en) * 2002-09-20 2004-06-10 Thomas Johnston System and method for removal of materials from an article
JP2004128195A (ja) * 2002-10-02 2004-04-22 Oki Electric Ind Co Ltd 保護膜の製造方法
US6730458B1 (en) 2003-03-03 2004-05-04 Samsung Electronics Co., Ltd. Method for forming fine patterns through effective glass transition temperature reduction
JP4407252B2 (ja) * 2003-11-20 2010-02-03 ウシオ電機株式会社 処理装置
JP3972126B2 (ja) * 2004-05-28 2007-09-05 独立行政法人産業技術総合研究所 紫外線発生源、紫外線照射処理装置及び半導体製造装置
JP4971665B2 (ja) * 2006-03-31 2012-07-11 公立大学法人名古屋市立大学 皮膚疾患治療用光線治療器
US7622310B2 (en) * 2006-04-27 2009-11-24 Metrosol, Inc. Contamination monitoring and control techniques for use with an optical metrology instrument
US7342235B1 (en) 2006-04-27 2008-03-11 Metrosol, Inc. Contamination monitoring and control techniques for use with an optical metrology instrument
US7663747B2 (en) * 2006-04-27 2010-02-16 Metrosol, Inc. Contamination monitoring and control techniques for use with an optical metrology instrument
EP2041774A2 (en) * 2006-07-03 2009-04-01 Applied Materials, Inc. Cluster tool for advanced front-end processing
JP5052071B2 (ja) * 2006-08-25 2012-10-17 株式会社明電舎 酸化膜形成方法とその装置
US20080179286A1 (en) * 2007-01-29 2008-07-31 Igor Murokh Dielectric plasma chamber apparatus and method with exterior electrodes
US20080302400A1 (en) * 2007-06-05 2008-12-11 Thomas Johnston System and Method for Removal of Materials from an Article
US7858532B2 (en) * 2007-08-06 2010-12-28 United Microelectronics Corp. Dielectric layer structure and manufacturing method thereof
WO2009080615A2 (en) * 2007-12-21 2009-07-02 Solvay Fluor Gmbh Process for the production of microelectromechanical systems
US8022377B2 (en) * 2008-04-22 2011-09-20 Applied Materials, Inc. Method and apparatus for excimer curing
WO2009146744A1 (de) * 2008-06-05 2009-12-10 Osram Gesellschaft mit beschränkter Haftung Verfahren zur behandlung von oberflächen, strahler für dieses verfahren sowie bestrahlungssystem mit diesem strahler
CN102203962A (zh) * 2008-10-29 2011-09-28 株式会社爱发科 太阳能电池的制造方法、蚀刻装置和cvd装置
CN102005372A (zh) * 2009-08-31 2011-04-06 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN102024681B (zh) * 2009-09-11 2012-03-07 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
US8603292B2 (en) * 2009-10-28 2013-12-10 Lam Research Corporation Quartz window for a degas chamber
US8584612B2 (en) * 2009-12-17 2013-11-19 Lam Research Corporation UV lamp assembly of degas chamber having rotary shutters
US8492736B2 (en) 2010-06-09 2013-07-23 Lam Research Corporation Ozone plenum as UV shutter or tunable UV filter for cleaning semiconductor substrates
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
US8399359B2 (en) 2011-06-01 2013-03-19 United Microelectronics Corp. Manufacturing method for dual damascene structure
US8735295B2 (en) 2012-06-19 2014-05-27 United Microelectronics Corp. Method of manufacturing dual damascene structure
US8647991B1 (en) 2012-07-30 2014-02-11 United Microelectronics Corp. Method for forming dual damascene opening
DE102012213787A1 (de) * 2012-08-03 2014-02-06 Robert Bosch Gmbh Oberflächenstrukturierung für zellbiologische und/oder medizinische Anwendungen
US8921226B2 (en) 2013-01-14 2014-12-30 United Microelectronics Corp. Method of forming semiconductor structure having contact plug
US8962490B1 (en) 2013-10-08 2015-02-24 United Microelectronics Corp. Method for fabricating semiconductor device
US20160330846A1 (en) * 2014-01-20 2016-11-10 Ushio Denki Kabushiki Kaisha Desmear treatment device
WO2017073396A1 (ja) * 2015-10-28 2017-05-04 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
DE102016002011A1 (de) 2016-02-20 2017-08-24 Universität Kassel Verfahren zur Haftverbesserung von Silikon auf einer thermoplastischen Oberfläche
CN112578244A (zh) * 2020-12-08 2021-03-30 广西电网有限责任公司电力科学研究院 一种利用紫外光评估gis设备内部缺陷放电的方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2925667A1 (de) * 1979-05-22 1980-12-04 Bbc Brown Boveri & Cie Vorrichtung zur erzeugung von ozon
CH649518A5 (de) * 1979-08-02 1985-05-31 Bbc Brown Boveri & Cie Verfahren und schaltungsanordnung zur durchfuehrung von gasentladungsreaktionen.
CH642606A5 (de) * 1980-01-14 1984-04-30 Bbc Brown Boveri & Cie Ozonisator.
EP0054994B1 (de) * 1980-12-23 1984-02-01 BBC Aktiengesellschaft Brown, Boveri & Cie. Anordnung zur Erzeugung von Ozon durch elektrische Entladung
DE3576056D1 (de) * 1984-07-11 1990-03-22 Hitachi Ltd Verfahren zum herstellen einer integrierten halbleiterschaltung unter verwendung eines organischen filmes.
US5173638A (en) * 1986-07-22 1992-12-22 Bbc Brown, Boveri Ag High-power radiator
CH670171A5 (zh) * 1986-07-22 1989-05-12 Bbc Brown Boveri & Cie
CH675178A5 (zh) * 1987-10-23 1990-08-31 Bbc Brown Boveri & Cie
JPH01134932A (ja) * 1987-11-19 1989-05-26 Oki Electric Ind Co Ltd 基板清浄化方法及び基板清浄化装置
CH675504A5 (zh) * 1988-01-15 1990-09-28 Asea Brown Boveri
US5225355A (en) * 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
JPH0228322A (ja) * 1988-04-28 1990-01-30 Mitsubishi Electric Corp 半導体基板の前処理方法
CH676168A5 (zh) * 1988-10-10 1990-12-14 Asea Brown Boveri
CH677292A5 (zh) * 1989-02-27 1991-04-30 Asea Brown Boveri
US5118989A (en) * 1989-12-11 1992-06-02 Fusion Systems Corporation Surface discharge radiation source
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
CH680099A5 (zh) * 1990-05-22 1992-06-15 Asea Brown Boveri
DE69113332T2 (de) * 1990-06-22 1996-03-14 Toshiba Kawasaki Kk Vakuum-Ultraviolettlichtquelle.
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
EP0489184B1 (de) * 1990-12-03 1996-02-28 Heraeus Noblelight GmbH Hochleistungsstrahler
DE4140497C2 (de) * 1991-12-09 1996-05-02 Heraeus Noblelight Gmbh Hochleistungsstrahler
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US5387546A (en) * 1992-06-22 1995-02-07 Canon Sales Co., Inc. Method for manufacturing a semiconductor device
DE4222130C2 (de) * 1992-07-06 1995-12-14 Heraeus Noblelight Gmbh Hochleistungsstrahler
TW260806B (zh) * 1993-11-26 1995-10-21 Ushio Electric Inc
US5489553A (en) * 1995-05-25 1996-02-06 Industrial Technology Research Institute HF vapor surface treatment for the 03 teos gap filling deposition
US5536681A (en) * 1995-06-23 1996-07-16 Taiwan Semiconductor Manufacturing Company PE-OX/ozone-TEOS gap filling capability by selective N2 treatment on PE-OX

Also Published As

Publication number Publication date
US6015759A (en) 2000-01-18
JP2002502108A (ja) 2002-01-22
EP1038307A4 (en) 2005-01-05
WO1999030353A9 (en) 1999-09-16
KR100672066B1 (ko) 2007-01-22
EP1038307B1 (en) 2013-09-11
KR20010032904A (ko) 2001-04-25
WO1999030353A1 (en) 1999-06-17
AU1600399A (en) 1999-06-28
EP1038307A1 (en) 2000-09-27

Similar Documents

Publication Publication Date Title
TW445527B (en) Surface modification of semiconductors using electromagnetic radiation
KR102576563B1 (ko) 고품질 갭 충전 솔루션들을 위한 순환식 유동성 증착 및 고-밀도 플라즈마 처리 프로세스들
US7381662B1 (en) Methods for improving the cracking resistance of low-k dielectric materials
US7094713B1 (en) Methods for improving the cracking resistance of low-k dielectric materials
KR100637093B1 (ko) Ｕｖ 노출에 의한 조밀성 및 다공성 오르가노실리케이트물질의 기계적 증강 방법
JP5466365B2 (ja) 基板上にＳｉＣＯＨ誘電体を形成する方法
JP4913782B2 (ja) Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
TWI241354B (en) Method for enhancing deposition rate of chemical vapor deposition films
KR100859115B1 (ko) 산화막 형성방법 및 장치
US20070299239A1 (en) Curing Dielectric Films Under A Reducing Atmosphere
US7357977B2 (en) Ultralow dielectric constant layer with controlled biaxial stress
JP2013515355A (ja) 流動性ｃｖｄ処理から形成された誘電体材料上で実行される湿式酸化処理
TW200413559A (en) Non-thermal process for forming porous low dielectric constant films
JP5711176B2 (ja) 組成物
Toyoda et al. Preparation of SiO2 film by photo-induced chemical vapor deposition using a deuterium lamp and its annealing effect
CN104471687A (zh) 降低多孔低k膜的介电常数的方法
JP7556891B2 (ja) 高エネルギー低線量プラズマを用いた窒化ケイ素ベースの誘電体膜の後処理の方法
TWI839527B (zh) 微波輻射後處理介電膜的方法
TWI851635B (zh) 在溝槽上面形成低ｋ可流動介電膜的方法
JPH06342786A (ja) 絶縁膜の形成方法および減圧ｃｖｄ装置
JP2856307B2 (ja) 薄膜形成方法
JPH03229871A (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent