DE10164950B4 - Verfahren zur Herstellung einer integrierten Halbleiterschaltung - Google Patents

Verfahren zur Herstellung einer integrierten Halbleiterschaltung Download PDF

Info

Publication number
DE10164950B4
DE10164950B4 DE10164950A DE10164950A DE10164950B4 DE 10164950 B4 DE10164950 B4 DE 10164950B4 DE 10164950 A DE10164950 A DE 10164950A DE 10164950 A DE10164950 A DE 10164950A DE 10164950 B4 DE10164950 B4 DE 10164950B4
Authority
DE
Germany
Prior art keywords
insulating material
contact hole
word lines
layer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10164950A
Other languages
English (en)
Inventor
Markus Dr. Kirchhof
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Application granted granted Critical
Publication of DE10164950B4 publication Critical patent/DE10164950B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Herstellung einer integrierten Halbleiterschaltung, das die folgende Reihenfolge von Schritten aufweist:
a) Bereitstellen eines Halbleitersubstrats (1) und Ausbilden einer Gate-Schichtenfolge auf dem Halbleitersubstrat (1),
b) Ausbilden einer Vertiefung (3) in der Gate-Schichtenfolge, wodurch auf beiden Seiten der Vertiefung (3) Wortleitungen (5) gebildet werden,
c) Abscheiden eines ersten isolierenden Materials (14) mit einer Schichtdicke, die so groß ist, daß die Vertiefung (3) gefüllt wird und die Wortleitungen (5) bedeckt werden,
d) teilweises Entfernen des ersten isolierenden Materials (14) durch Ätzen eines Kontaktlochs (8), das zwischen benachbarten Wortleitungen (5) zum Halbleitersubstrat (1) führt, in das erste isolierende Material (14),
e) Erzeugen einer Schicht (6) zum Verschließen von Lunkern, indem auf die Oberfläche des verbleibenden ersten isolierenden Materials (14) ein zweites isolierendes Material (16) aufgewachsen wird, wobei das zweite isolierende Material (16) auf Seitenwände (7) des Kontaktlochs (8), die aus dem ersten isolierenden Material (14) bestehen,...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung, das die folgende Reihenfolge von Schritten aufweist:
    • a) Bereitstellen eines Halbleitersubstrats und Ausbilden einer Gate-Schichtenfolge auf dem Halbleitersubstrat,
    • b) Ausbilden einer Vertiefung in der Gate-Schichtenfolge, wodurch auf beiden Seiten der Vertiefung Wortleitungen gebildet werden,
    • c) Abscheiden eines ersten isolierenden Materials mit einer Schichtdicke, die so groß ist, daß die Vertiefung gefüllt wird und die Wortleitungen bedeckt werden,
    • d) teilweises Entfernen des ersten isolierenden Materials und
    • e) Aufbringen eines leitfähigen Materials.
  • Ein solches Verfahren wird in der Halbleiterfertigung eingesetzt, wenn aus Gate-Schichtenstapeln strukturierte Wortleitungen mit einem isolierenden Material bedeckt und dadurch gegeneinander und nach oben hin elektrisch isoliert werden. In diesem Fall wird eine Vertiefung, nämlich eine Grabenöffnung oder ein Zwischenraum zwischen benachbarten Wortleitungen, mit einem elektrisch isolierenden Material gefüllt. Das Auffüllen der Vertiefungen geschieht in der Weise, daß ein Material, beispielsweise mit Bor und/oder Phosphor dotiertes Siliziumoxid, ganzflächig abgeschieden wird.
  • Das abgeschiedene isolierende Material ist nicht überall erwünscht und muß daher teilweise wieder entfernt werden. Bei der Bedeckung von Wortleitungen, d. h. Gate-Strukturen ist die ganzflächige Bedeckung des Halbleitersubstrats mit dem isolierenden Material zwar durchaus erwünscht, da die Gate-Strukturen auch nach oben hin isoliert werden sollen. Jedoch müssen in die abgeschiedene isolierende Schicht Kontaktlöcher zum Kontaktieren des Halbleitersubstrats geätzt werden, so daß hier das isolierende Material teilweise wieder entfernt wird.
  • Der Ätzvorgang, durch den das isolierende Material teilweise entfernt wird, stößt stets in das Innere des ersten isolierenden Materials vor. Dabei können Hohlräume, die sich im Innern des isolierenden Materials befinden, zu Problemen führen, wenn ein elektrisch leitfähiges Material, das auf das teilweise geätzte isolierende Material abgeschieden wird, in diese Hohlräume eindringt und im fertigen Halbleiterprodukt Kurzschlüsse verursacht.
  • Hohlräume entstehen vor allem beim Füllen von schmalen, aber tiefen Gräben. Überschreitet dass Aspektverhältnis einer Vertiefung, d. h. das Verhältnis von Tiefe zu Breite der Vertiefung, einen gewissen Wert, so entstehen bei dem Auffüllen der Vertiefung Hohlräume, sogenannte Lunker, die durch nachträglich aufgebrachte leitfähige Materialien, insbesondere Metalle gefüllt werden und häufig Kurzschlüsse verursachen. Zwar wird durch eine Temperung, die üblicherweise bei Temperaturen zwischen 700 und 900°C vorgenommen wird, unterstützt durch eine Beimengung von Dotierstoffen wie Bor und Phosphor zu dem isolierenden Material, eine Verflüssigung des Füllmaterials (in der Regel ein Silikatglas) erreicht, wodurch das Füllmaterial in die Lunker nachfließt. Jedoch werden dadurch nicht alle Lunker zuverlässig beseitigt, so daß die Gefahr von Kurzschlüssen weiterhin besteht.
  • Die derzeitigen Bemühungen, durch Lunker verursachte Kurzschlösse zu beheben, gehen dahin, den Abscheidungsprozeß zum Füllen der Vertiefungen und/oder die thermische Nachbehandlung des Füllmaterials weiterzuentwickeln, um Lunker entweder nicht entstehen zu lassen oder zumindest nachträglich wieder zu entfernen.
  • Derartige thermische Behandlungen (anneals) können Lunker insbesondere in Vertiefungen mit großem Aspektverhältnis nicht vollständig beseitigen. Die Grenze von lunkerfrei auffüllbaren Gräben liegt bei shallow-trench-Isolationen bei einem Aspektverhältnis von 3:1, bei einem Pre-metal-Dielektrikum, das auf Gate-Strukturen abgeschieden wird und dabei auch die Zwischenräume zwischen benachbarten Gate-Strukturen füllen muß, bei 5:1 und bei einem Dielektrikum einer Metallisierungsebene bei 2:1. Bei tieferen Gräben ist ein lunkerfreies Auffüllen mit herkömmlichen Techniken nicht gewährleistet.
  • Aus der US 6 100 205 A und der US 6 136 687 A ist bekannt, durch ganzflächige Rückätzung freigelegte Lunker von der Oberseite her zu verschließen.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren bereitzustellen, mit dem die Ausbildung von Kurzschlüssen infolge lunkerhaltiger Füllungen zwischen Wortleitungen vermieden wird.
  • Diese Aufgabe wird bei dem eingangs genannten Verfahren dadurch gelöst, daß vor dem Aufbringen des leitfähigen Materials eine Schicht zum Verschließen von Lunkern erzeugt wird, indem auf die Oberfläche des verbleibenden ersten isolierenden Materials ein zweites elektrisch isolierendes Material aufgewachsen wird.
  • Erfindungsgemäß wird auf das erste elektrisch isolierende Material, mit dem die Vertiefung gefüllt ist, ein zweites elektrisch isolierendes Material aufgewachsen. Durch diesen Prozeßschritt wird das zweite elektrisch isolierende Material zum einem auf die Oberfläche des ersten isolierenden Materials aufgewachsen. Zum anderen wird jedoch, sofern die Oberfläche des ersten isolierenden Materials Lunker aufweist, die sich bis zu dieser Oberfläche erstrecken, das zweite elektrisch isolierende Material auch in die Lunker hinein gewachsen, wobei die Lunker zumindest oberflächlich verschlossen werden. Die aus dem zweiten isolierenden Material gebildete Deckschicht bedeckt somit nicht nur die Oberfläche des ersten isolierenden Materials (des Füllmaterials), sondern verschließt auch in das Grabeninnere führende Hohlräume, indem diese von ihrer Wandung aus nach innen zuwachsen. Durch diese „Versiegelung” der Oberfläche des ersten isolierenden Materials wird verhindert, daß bei einer nachfolgenden Abscheidung eines leitfähigen Materials Lunker gefüllt werden und Kurzschlüsse entstehen können.
  • Erfindungsgemäß wird – abweichend von den herkömmlichen Bemühungen, Lunker in jedem Fall zu vermeiden oder zu beseitigen – die Anwesenheit etwaiger Lunker als gegeben oder zumindest als wahrscheinlich in Kauf genommen. An die Stelle der herkömmlichen Optimierung des Abscheidevorgangs und/oder der thermischen Nachbehandlung tritt erfindungsgemäß die durch das Aufwachsen einer zweiten isolierenden Schicht erreichte Versiegelung der Oberfläche des verbleibenden ersten isolierenden Materials. Diese Abscheidung einer zusätzlichen, die Lunker verschließenden isolierenden Schicht kann auch zusätzlich zu den herkömmlichen Techniken als Vorsichtsmaßnahme eingesetzt werden. Bei dem erfindungsgemäßen Verfahren wird ausgenutzt, daß Lunker nicht schon an sich schädlich sind, sondern nur dann, wenn sie mit einem elektrischen Leiter, beispielsweise mit einem Metall gefüllt werden, was bei herkömmlichen Verfahren regelmäßig geschieht. Die Erfindung verhindert im Gegensatz zu herkömmlichen Verfahren jedoch nicht die Ausbildung bzw. Präsenz von Lunkern vor dem Abscheiden eines Metalls, sondern lediglich das Eindringen in vorhandene Lunker. Dadurch jedoch können tiefere Gräben als herkömmlich für die Fertigung integrierter Halbleiterschaltungen verwendet werden, ohne daß die Gefahr von Kurzschlüssen entsteht.
  • Die Schicht des zweiten elektrisch isolierenden Materials braucht nur so dünn aufgetragen zu werden, daß etwaige Lunker an der Oberfläche des ersten isolierenden Materials von ihrer Wandung her nach innen zuwachsen. Daher reicht eine geringe Schichtdicke des zweiten isolierenden Materials aus, um die Füllung der Vertiefung an ihrer Oberfläche zu versiegeln. Eine Schichtdicke der zweiten isolierenden Schicht in der Größe des halben Durchmessers der Lunker – sicherheitshalber mit einer zwei bis viermal größeren Schichtdicke – ist ausreichend, um die Lunker zuverlässig zu verschließen. Bei dieser geringen Schichtdicke beeinträchtigt die Schicht des zweiten isolierenden Materials nicht die Planarität der Halbleiterstruktur und braucht daher auch nicht teilweise wieder entfernt zu werden.
  • Sofern im Innern des abgeschiedenen ersten isolierenden Materials Lunker ausgebildet sind, die bei dem teilweisen Entfernen des ersten isolierenden Materials in Schritt d) geöffnet werden, ist vorgesehen, daß diese Lunker durch das Aufwachsen des zweiten isolierenden Materials verschlossen werden. Dadurch können die Lunker nicht mehr mit dem leitfähigen Material gefüllt werden und sind somit unschädlich.
  • Die Erfindung sieht vor, daß die Vertiefung in eine Gate-Schichtenfolge auf dem Halbleitersubstrat geätzt wird, wobei auf beiden Seiten der Vertiefung Wortleitungen gebildet werden, und daß in Schritt c) das erste isolierende Material mit einer so großen Schichtdicke abgeschieden wird, daß auch die Wortleitungen bedeckt werden. Wortleitungen zum Anschließen der Gate-Elektroden von MOSFET-Transistoren (metal Oxide semiconductor field effect transistor) bestehen typischerweise aus einer unteren Polysiliziumschicht, einer mittleren metallischen Schicht aus beispielsweise Wolfram und einer oberen Hartmaskenschicht aus beispielsweise einem Nitrid. Nach dem Abscheiden dieser Schichtenfolge wird der Schichtenstapel strukturiert, wobei gleichzeitig die Wortleitungen und dazwischen Zwischenräume, d. h. Vertiefungen gebildet werden. Anschließend wird diese Struktur mit Siliziumnitrid und BDSG (boron phosphorous silicate glass) bedeckt, worauf dann ein Oxid abgeschieden wird, in das die unterste Metallisierungsebene eingebracht wird. In Schritt c) wird somit ein Zwischenraum zwischen benachbarten Wortleitungen mit dem ersten isolierenden Material aufgefüllt. Das Auffüllen eines solchen Zwischenraums direkt auf dem Halbleitersubstrat bzw. auf dessen Gateoxidschicht dient außer der gegenseitigen Isolation benachbarter Wortleitungen dazu, topographiebedingte Höhenunterschiede auf dem Halbleitersubstrat auszugleichen, bevor die erste Metallisierungsebene hergestellt wird.
  • Vorzugsweise ist vorgesehen, daß in Schritt d) ein Kontaktloch in das erste isolierende Material geätzt wird, das zwischen benachbarten Wortleitungen zum Halbleitersubstrat führt, und daß das zweite isolierende Material auf Seitenwände des Kontaktlochs, die aus dem ersten isolierenden Material bestehen, aufgewachsen wird.
  • Die Kontaktlochätzung ist erforderlich, um die dotierten Gebiete im Halbleitersubstrat durch die die Wortleitungen bedeckende Schicht aus dem ersten isolierenden Material hindurch zu kontaktieren. Die Ätzung von Kontaktlöchern stellt ein besonders großes Problem dar, weil bei dieser Ätzung, die in die Tiefe des Füllmaterials geht, mit Regelmäßigkeit Lunker geöffnet werden. Insbesondere bei lateral eng benachbarten Wortleitungen verbinden Lunker häufig benachbarte Kontaktlöcher miteinander. Durch Lunker, die von Kontaktlöchern (vias) ausgehen und mit einem Metall gefüllt werden, können daher Kurzschlüsse verursacht werden. Das erfindungsgemäße Verfahren jedoch ermöglicht innerhalb der Kontaktlochöffnungen ein oberflächliches Verschließen freigeätzter Lunker gerade in den schwer zugänglichen Seitenwänden von Kontaktlochöffnungen.
  • Das zweite isolierende Material kann nach dem Aufwachsen durch eine anisotrope Ätzung wieder vom Boden des Kontaktlochs entfernt werden, etwa dann, wenn auch die Gate-Oxidschicht geätzt wird, um das Halbleitersubstrat zu kontaktieren. Die Kontaktlochätzung legt in der Regel unterhalb der ersten isolierenden Materials befindliche Materialien frei, auf denen ein Wachstum des zweiten isolierenden Materials stattfinden kann. In diesem Falle muß der Boden der Kontaktlochöffnung wieder von dem zweiten isolierenden Material befreit werden, um das Halbleitersubstrat zu kontaktieren. Dazu wird ein anisotroper Ätzprozeß eingesetzt, der aufgrund seiner Anisotropie die Seitenwände des Kontaktlochs nicht angreift, so daß dort verschlossene Lunker weiterhin verschlossen bleiben.
  • Eine demgegenüber bevorzugte Weiterbildung der Erfindung sieht jedoch vor, daß zwischen den Schritten b) und c) eine Barriereschicht aus einem Material, das ein Aufwachsen eines zweiten isolierenden Materials hemmt, auf die Wortleitungen und in die Vertiefung zwischen den Wortleitungen abgeschieden wird, daß in Schritt d) das erste isolierende Material im Bereich des Kontaktlochs selektiv zur Barriereschicht geätzt wird und daß am Boden des Kontaktlochs die Barriereschicht nach dem Aufwachsen des zweiten isolierenden Materials entfernt wird. Es ist vorteilhaft, zunächst die Kontaktlochätzung auf oder in der Barriereschicht zu beenden, weil bei dem selektiven Aufwachsen des zweiten isolierenden Materials in Schritt d) die Nitridschicht eine Bedeckung des Kontaktlochbodens verhindert. Sind die Seitenwände des Kontaktlochs mit dem zweiten isolierenden Material bedeckt, so braucht am Kontaktlochboden nur noch die Nitridschicht geätzt zu werden, ohne daß zuvor abgeschiedenes erstes isolierendes Material am Boden entfernt werden müßte.
  • Schließlich ist vorgesehen, daß in Schritt e) das Kontaktloch mit einem Metall gefüllt wird, wobei das zweite isolierende Material auf den Seitenwänden des Kontaktlochs ein Eindringen des Metalls in Lunker im ersten isolierenden Material verhindert. Metallische Kontaktlochfüllungen aus beispielsweise Wolfram können benachbarte Kontaktlöcher in demselben Zwischenraum zwischen Wortleitungen deshalb nicht mehr kurzschließen.
  • Als erstes isolierendes Material wird vorzugsweise mit Bor und/oder Phosphor dotiertes Silikatglas abgeschieden. Die Dotierungen fördern ein Verfließen des Glases bei niedrigeren Temperaturen als ohne Dotierung und erleichtern dadurch das Austreiben von Lunkern bei einer thermischen Ausheilung.
  • Vorzugsweise wird das zweite isolierende Material durch einen selektiven Aufwachsprozeß aufgewachsen. Insbesondere kann Siliziumoxid als zweites isolierendes Material aufgewachsen werden. Eine besonders bevorzugte Ausführungsart Verfahrens sieht vor, daß das Siliziumoxid mit Hilfe eines SELOX-Prozesses, der ein Wachstum auf oxidhaltigen Oberflächen fördert und ein Wachstum auf nitridhaltigen, oxidnitridhaltigen oder metallischen Oberflächen hemmt, auf das erste isolierende Material aufgewachsen wird. Der SELOX-Prozeß ist als solcher bekannt und wird herkömmlich nur zum Einbringen ganzer Füllungen in Vertiefungen eingesetzt. Er gewährleistet ein schnelles Wachstum auf Oxiden (insbesondere Siliziumoxid oder, sofern Bor- und/oder Phosphordotierungen eingebracht sind, auf BSG, PSG oder BPSG) und eine hohe Selektivität gegenüber anderen Materialien. Bei der obigen Ausführungsart wird der SELOX-Prozeß dazu eingesetzt, lediglich die Oberfläche einer Füllung mit einer Schicht aus einem anderen Material zu bedecken und dadurch zu versiegeln. Durch die Abscheidung von Siliziumoxid mit Hilfe des SELOX-Prozesses mit einer nur sehr geringen Schichtdicke bleibt die Topographie der Oberfläche der Halbleiterstruktur erhalten. Bei der Herstellung von shallow-trench-Isolationen führt das erfindungsgemäße Verfahren somit zu einem selektiven Wachstum des zweiten isolierenden Materials auf dem ersten, wodurch Bereiche der Halbleiterstruktur außerhalb der Grabenfüllung nicht mit dem zweiten isolierenden Material bedeckt werden. Bei der Bedeckung der Wortleitungen hingegen führt das erfindungsgemäße Verfahren dazu, daß lediglich die Seitenwände, nicht aber mit einer Barriereschicht bedeckte Kontaktlochböden mit dem zweiten isolierenden Material bedeckt werden. Bei einem SELOX-Prozeß, mit dem Siliziumoxid abgeschieden wird, erfolgt diese Abscheidung insbesondere selektiv zu Nitridschichten, etwa Siliziumnitrid oder Titannitrid.
  • Schließlich ist vorgesehen, daß das zweite isolierende Material durch eine Temperung thermisch verdichtet wird. Das mit nur geringer Schichtdicke abgeschiedene zweite elektrisch isolierende Material kann dadurch die bedeckten Flächen noch wirksamer vor einem Eindringen in bedeckte Lunkeröffnungen schützen.
  • Die Erfindung wird nachstehend anhand der Figuren beschrieben. Die
  • 1A bis 1F zeigen ein erfindungsgemäßes Verfahren zur Versiegelung eines Kontaktlochs zwischen Wortleitungen.
  • Die Erfindung eignet sich, um ein Dielektrikum, welches direkt auf und zwischen Gate-Schichtenstapel abgeschieden wird, zu fertigen und zu versiegeln. Insbesondere können Innenwandungen von Kontaktlöchern, die in ein Dielektrikum geätzt sind, mit Hilfe des erfindungsgemäßen Verfahrens versiegelt werden.
  • Gemäß 1A werden auf einem Dielektrikum einer Metallisierungsebene 12 eines Halbleitersubstrats 1 eine Polysiliziumschicht 17, eine Metallschicht 18 aus beispielsweise Wolframsilizid und eine Schicht aus Siliziumnitrid abgeschieden, wobei letztere als Hartmaskenschicht 19 zur Strukturierung von Wortleitungen 5 dient. Diese Schichtenfolge entspricht einer typischen Gate-Schichtstruktur. Die Schichten 17, 18, 19 werden dann strukturiert, so daß die in 1B dargestellte Struktur entsteht.
  • 1B zeigt auf der Gateoxidschicht 2 des Halbleitersubstrats 1 zwei benachbarte Wortleitungen 5, die aus den Schichten 17, 18 und 19 bestehen. Zwischen benachbarten Wortleitungen 5 besteht eine Vertiefung 3, die bis über die Höhe der Wortleitungen 5 hinaus mit einem ersten isolierenden Material 14 gefüllt wird, wie in 1C dargestellt. Zuvor wurde eine dünne Barriereschicht 11 etwa aus Siliziumnitrid abgeschieden und auf diese dann das Material 14, welches typischerweise BPSG ist, aufgebracht. Das Material 14 dient zum Auffüllen der Vertiefungen 3 zwischen den Gate-Schichtenstapeln der Wortleitungen 5. Aufgrund des großen Aspektverhältnisses der Vertiefungen 3 werden häufig Hohlräume 9 bzw. Lunker ausgebildet, die sich, wie in 1E dargestellt, in der Mitte des Querschnitts der Vertiefungen 3 parallel zu den Wortleitungen 5 über große Distanzen erstrecken können. Um die Lunker soweit wie möglich zu beseitigen, wird die Struktur nach der Abscheidung der BPSG-Schicht einer thermischen Behandlung unterzogen.
  • Werden entsprechend 1C in das abgeschiedene erste isolierende Material 14 Kontaktlöcher 8 geätzt, die die kanalförmig verlaufenden Hohlräume 9 bereichsweise offenlegen, so können insbesondere dann, wenn sich zwischen zwei Wortleitungen 5 mehrere Kontaktlöcher 8 in gewissem Abstand zueinander befinden, diese kurzgeschlossen werden, wenn eine metallische Füllung aus einem leitfähigen Material 15 in die Kontaktlöcher 8 abgeschieden wird, das von dort aus in die parallel zu den Wortleitungen 5 verlaufenden Kanäle der Hohlräume 9 eindringt.
  • Eine Draufsicht von oben auf die in 1D dargestellte Halbleiterstruktur entlang der Schnittebene A-A ist in 1E dargestellt. Zwischen den in 1E vertikal verlaufenden Wortleitungen 5, die sich unterhalb der Schnittebene befinden und daher gestrichelt umrandet sind, befinden sich zwei Kontaktlöcher 8, die in die Oberfläche der Halbleiterstruktur geätzt wurden und sich bis zum Boden der Vertiefungen 3, d. h. bis zur Unterseite des ersten elektrisch isolierenden Materials 14 erstrecken. Mit Hilfe dieser Kontaktlöcher kann das Halbleitersubstrat 1 kontaktiert werden. Aufgrund der Ausbildung von Hohlräumen 9 bzw. Lunkern, die sich über große Distanzen parallel zu den Wortleitungen 5 im Innern der Vertiefung 3 erstrecken können, sind die Seitenwände 7 der Kontaktlöcher 8 teilweise durchbrochen. Werden die Kontaktlöcher 8 mit einem elektrisch leitfähigen Material 15 gefüllt, so kann dieses durch die Hohlräume 9 hindurch bis zum nächstgelegenen Kontaktloch 8 kriechen und dadurch in der integrierten Halbleiterschaltung Kurzschlüsse verursachen. Um dies zu verhindern, wird erfindungsgemäß, wie in 1E anhand des unteren Kontaktlochs 8 dargestellt, das erste elektrisch isolierende Material 14 durch einen selektiven Wachstumsprozeß mit einem zweiten isolierenden Material 16 bedeckt. Das zweite isolierende Material 16 bedeckt zum einen die in 1D dargestellte Oberfläche der Halbleiterstruktur außerhalb der Kontaktlochöffnungen 8, zum anderen die Seitenwände 7 im Innern der Kontaktlöcher, wie anhand des unteren Kontaktlochs 8 dargestellt. Dabei werden auch in die Seitenwände 7 mündende Hohlräume 9 oberflächlich verschlossen, da das zweite isolierende Material 16 auch auf der Innenwandung der Hohlräume 9 aufgewachsen wird und diese zumindest in der Nähe der Seitenwände 7 verschließt. Dadurch werden die Hohlräume 9 versiegelt und können nicht mehr mit einem elektrisch leitfähigen Material gefüllt werden.
  • Die in 1E dargestellte Halbleiterstruktur ist entlang der Schnittlinie B-B zusätzlich in 1F dargestellt. In dieser Perspektive verlaufen die Wortleitungen 5 vor und hinter der Zeichenebene von links nach rechts. Zwischen ihnen befindet sich der dargestellte Schnitt durch die Vertiefung 3, in die hinein das erste Material 14 abgeschieden wurde. In das erste isolierende Material 14 wurden nachträglich zwei Kontaktlöcher 8 geätzt. Die Kontaktlöcher 8 erstrecken sich bis zur nächsttieferen Schicht.
  • Auf die Oberflächen der Halbleiterstruktur, die durch das erste isolierende Material 14 ausgebildet wird, wird erfindungsgemäß das zweite isolierende Material 16 abgeschieden, so daß die Oberseite der Deckschicht 14 wie auch die Seitenwände 7 der Kontaktlöcher 8 mit dem zweiten leitfähigen Material 16 bedeckt und versiegelt sind. Insbesondere werden die zwischen benachbarten Kontaktlöchern 8 ausgebildeten Lunker oberflächlich von der Seitenwand 7 des jeweiligen Kontaktlochs 8 her verschlossen.
  • 1F zeigt zwei unterschiedliche alternative Ausführungsarten hinsichtlich der Ätzung des Kontaktlochs 8. In der linken Hälfte der 1F ist eine Barriereschicht 11, etwa eine Nitridschicht dargestellt, die bei der Kontaktlochätzung mitgeätzt, d. h. entfernt wurde. Das darunterliegende Dielektrikum der Metallisierungsebene 12 bildet nun den Kontaktlochboden. Falls der Wachstumsprozeß des zweiten isolierenden Materials 16 nicht selektiv zu dem Material am Boden des Kontaktlochs 8 ist, so wird dort das zweite elektrisch isolierende Material 16 ebenfalls abgeschieden. Es muß daher anschließend durch eine anisotrope Ätzung, die durch den Pfeil 22 angedeutet ist und beispielsweise mit Hilfe eines RIE-Verfahrens (reactive ion etching) durchgeführt wird, nach träglich entfernt werden, um anschließend die metallische Kontaktlochfüllung, beispielsweise Wolfram einbringen zu können. Die Kontaktlochfüllung füllt die Kontaktlochöffnung bis zur gestrichelt dargestellten Linie.
  • In einer anderen, vorteilhafteren Ausführungsart, die in 1F rechts dargestellt ist, wird bei der Kontaktlochätzung die Barriereschicht 11 zunächst noch nicht entfernt. Bei der anschließenden selektiven Abscheidung des zweiten isolierenden Materials 16 wird auch am Boden des Kontaktlochs 8 die Selektivität dieses Abscheideprozesses ausgenutzt, wodurch lediglich an den Seitenwänden 7, nicht aber am Boden des Kontaktlochs 8 die Schicht des zweiten isolierenden Materials 16 ausgebildet wird. Bei dieser Ausführungsart entsteht am Boden des Kontaktlochs 8 keine zusätzliche Schicht des Materials 16, die wieder entfernt werden müßte.
  • Das selektive Aufwachsen des zweiten isolierenden Materials 16 geschieht vorzugsweise mit Hilfe eines SELOX-Prozesses, eines selektiven Siliziumoxid-Abscheidungsprozesses, mit dem Siliziumoxid auf siliziumoxidhaltigen Untergrundschichten selektiv zu beispielsweise Siliziumnitrid, Titannitrid oder Metallen abgeschieden werden kann. Der SELOX-Prozeß eignet sich insbesondere zur Abscheidung auf BPSG, d. h. dotiertem Siliziumoxid. Auf Nitridschichten hingegen wird das zweite isolierende Material 16, d. h. Siliziumoxid praktisch nicht abgeschieden.
  • Der SELOX-Prozeß ist als solcher bekannt und wird in einer SACVD-Kammer (sub-atmospheric chemical vapour deposition) bei 20 bis 760 Torr durchgeführt. Bei Temperaturen zwischen 400 und 600°C wird ein Gasgemisch von Ozon und TEOS (Tetraäthylenorthosilikat) mit einem Mischungsverhältnis von mindestens 5:1 abgeschieden. Der Abscheidungsprozeß ist isotrop und führt zu einer konformen Abscheidung. Erfindungsgemäß wird der SELOX-Prozeß zur lediglich äußeren Bedeckung einer bereits eingebrachten Grabenfüllung verwendet. Das erzeugte SELOX-Oxid kann durch eine anschließende thermische Behandlung verdichtet werden.
  • Zum Aufbringen des ersten isolierenden Materials 14 – in der Regel BPSG – eignet sich besonders ein HDP-CVD-Abscheidungsprozeß (high density plasma-CVD), der bei Atmosphärendrücken zwischen 1 und 10 mTorr und einer Plasmadichte von ca 1011 Elektronen/cm3 durchgeführt wird.
  • Ferner können derzeit übliche Abscheideverfahren wie APCVD (atmospheric pressure), SACVD (sub-atmospheric pressure), PECVD (plasma enhanced CVD) verwendet werden, wobei aufgrund des erfindungsgemäßen Versiegelns abgeschiedener und rückgeätzter Schichten auch solche Abscheideverfahren zur Abscheidung des ersten elektrisch isolierenden Materials, die tendenziell eher zur Ausbildung von Lunkern führen, vielseitiger eingesetzt werden können, da durch die erfindungsgemäße Versiegelung aufpolierter Lunker Kurzschlüsse ausgeschlossen werden.
    • 1
    Halbleitersubstrat
    3
    Vertiefung
    5
    Wortleitung
    6
    Schicht zum Verschließen von Lunkern
    7
    Seitenwand
    8
    Kontaktloch
    9
    Hohlraum
    11
    Barriereschicht
    12
    Dielektrikum einer Metallisierungsebene
    14
    erstes isolierendes Material
    15
    leitfähiges Material
    16
    zweites isolierendes Material
    17
    Polysiliziumschicht
    18
    Metallschicht
    19
    Hartmaskenschicht
    22
    anisotrope Ätzung

Claims (11)

  1. Verfahren zur Herstellung einer integrierten Halbleiterschaltung, das die folgende Reihenfolge von Schritten aufweist: a) Bereitstellen eines Halbleitersubstrats (1) und Ausbilden einer Gate-Schichtenfolge auf dem Halbleitersubstrat (1), b) Ausbilden einer Vertiefung (3) in der Gate-Schichtenfolge, wodurch auf beiden Seiten der Vertiefung (3) Wortleitungen (5) gebildet werden, c) Abscheiden eines ersten isolierenden Materials (14) mit einer Schichtdicke, die so groß ist, daß die Vertiefung (3) gefüllt wird und die Wortleitungen (5) bedeckt werden, d) teilweises Entfernen des ersten isolierenden Materials (14) durch Ätzen eines Kontaktlochs (8), das zwischen benachbarten Wortleitungen (5) zum Halbleitersubstrat (1) führt, in das erste isolierende Material (14), e) Erzeugen einer Schicht (6) zum Verschließen von Lunkern, indem auf die Oberfläche des verbleibenden ersten isolierenden Materials (14) ein zweites isolierendes Material (16) aufgewachsen wird, wobei das zweite isolierende Material (16) auf Seitenwände (7) des Kontaktlochs (8), die aus dem ersten isolierenden Material (14) bestehen, aufgewachsen wird, und f) Aufbringen eines leitfähigen Materials (15).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das zweite isolierende Material (16) nach dem Aufwachsen durch eine anisotrope Ätzung (22) vom Boden des Kontaktlochs (8) entfernt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zwischen den Schritten b) und c) eine Barriereschicht (11) aus einem Material, das ein Aufwachsen eines zweiten isolierenden Materials (16) hemmt, auf die Wortleitungen (5) und in die Vertiefung (3) zwischen den Wortleitungen (5) abgeschieden wird, daß in Schritt d) das erste isolierende Material (14) im Bereich des Kontaktlochs (8) selektiv zur Barriereschicht (11) geätzt wird und daß am Boden des Kontaktlochs (8) die Barriereschicht (11) nach dem Aufwachsen des zweiten isolierenden Materials (16) entfernt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Kontaktloch (8) in Schritt f) mit einem Metall gefüllt wird, wobei das zweite isolierende Material (16) auf den Seitenwänden (7) des Kontaktlochs (8) ein Eindringen des Metalls (15) in Hohlräume (9) des ersten isolierenden Materials (14) verhindert.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass Hohlräume (9), die im Innern des abgeschiedenen ersten isolierenden Materials (14) ausgebildet sind und in Schritt d) geöffnet werden, durch das Aufwachsen des zweiten isolierenden Materials (16) verschlossen werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass als erstes isolierendes Material (14) mit Bor und/oder Phosphor dotiertes Silikatglas abgeschieden wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das zweite isolierende Material (16) durch einen selektiven Aufwachsprozeß aufgewachsen wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass als zweites isolierendes Material (16) Siliziumoxid aufgewachsen wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass Siliziumoxid (16) mit Hilfe eines SELOX-Prozesses, der ein Wachstum auf oxidhaltigen Oberflächen fördert und ein Wachstum auf nitridhaltigen, oxinitridhaltigen oder metallischen Oberflächen hemmt, auf das erste isolierende Material (14) aufgewachsen wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das zweite isolierende Material (16) durch eine Temperung thermisch verdichtet wird.
  11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass das zweite isolierende Material (16) durch den selektiven Aufwachsprozeß selektiv zur Barriereschicht (11) auf das erste isolierende Material (14) aufgewachsen wird.
DE10164950A 2001-09-07 2001-09-07 Verfahren zur Herstellung einer integrierten Halbleiterschaltung Expired - Fee Related DE10164950B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10143997A DE10143997B4 (de) 2001-09-07 2001-09-07 Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem Isolationsgraben

Publications (1)

Publication Number Publication Date
DE10164950B4 true DE10164950B4 (de) 2010-01-28

Family

ID=7698122

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10164950A Expired - Fee Related DE10164950B4 (de) 2001-09-07 2001-09-07 Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE10143997A Expired - Fee Related DE10143997B4 (de) 2001-09-07 2001-09-07 Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem Isolationsgraben

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10143997A Expired - Fee Related DE10143997B4 (de) 2001-09-07 2001-09-07 Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem Isolationsgraben

Country Status (2)

Country Link
US (1) US7078313B2 (de)
DE (2) DE10164950B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959384B1 (en) * 1999-12-14 2005-10-25 Intertrust Technologies Corporation Systems and methods for authenticating and protecting the integrity of data streams and other data
JP2005142481A (ja) * 2003-11-10 2005-06-02 Nec Electronics Corp 半導体装置の製造方法
DE102004042459B3 (de) * 2004-08-31 2006-02-09 Infineon Technologies Ag Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis
KR100697292B1 (ko) * 2005-10-04 2007-03-20 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7416986B2 (en) * 2006-09-05 2008-08-26 International Business Machines Corporation Test structure and method for detecting via contact shorting in shallow trench isolation regions
US7648921B2 (en) * 2006-09-22 2010-01-19 Macronix International Co., Ltd. Method of forming dielectric layer
US20100059808A1 (en) * 2008-09-10 2010-03-11 Wei Zheng Nonvolatile memories with charge trapping dielectric modified at the edges
DE102010029525B4 (de) * 2010-05-31 2014-12-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
KR101950349B1 (ko) * 2012-12-26 2019-02-20 에스케이하이닉스 주식회사 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100205A (en) * 1997-04-02 2000-08-08 United Microelectronics Corp. Intermetal dielectric layer formation with low dielectric constant using high density plasma chemical vapor deposition process
US6136687A (en) * 1997-11-26 2000-10-24 Integrated Device Technology, Inc. Method of forming air gaps for reducing interconnect capacitance

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240875A (en) * 1992-08-12 1993-08-31 North American Philips Corporation Selective oxidation of silicon trench sidewall
US5960300A (en) * 1994-12-20 1999-09-28 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device
US6057209A (en) * 1997-07-10 2000-05-02 Advanced Micro Devices, Inc. Semiconductor device having a nitrogen bearing isolation region
US6118167A (en) * 1997-11-13 2000-09-12 National Semiconductor Corporation Polysilicon coated nitride-lined shallow trench
US6015759A (en) * 1997-12-08 2000-01-18 Quester Technology, Inc. Surface modification of semiconductors using electromagnetic radiation
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100205A (en) * 1997-04-02 2000-08-08 United Microelectronics Corp. Intermetal dielectric layer formation with low dielectric constant using high density plasma chemical vapor deposition process
US6136687A (en) * 1997-11-26 2000-10-24 Integrated Device Technology, Inc. Method of forming air gaps for reducing interconnect capacitance

Also Published As

Publication number Publication date
DE10143997A1 (de) 2003-03-27
US7078313B2 (en) 2006-07-18
US20030054630A1 (en) 2003-03-20
DE10143997B4 (de) 2006-12-14

Similar Documents

Publication Publication Date Title
DE102019106763B4 (de) Verfahren zum ausbilden einer integrierten schaltungsstruktur und integrierte schaltungsstruktur
DE102017110441B3 (de) Verfahren zur Herstellung eines Kontaktsteckers mit niedrigem Widerstand
DE102015114904B4 (de) Halbleitervorrichtungsstrukturen und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE102017118475B4 (de) Selbstjustierte abstandshalter und verfahren zu deren herstellung
DE102015113250B4 (de) Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE102018115901A1 (de) Dielektrischer Abstandshalter zur Vermeidung von Kurzschlüssen
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102018121483A1 (de) Oberflächenbehandlung für Ätzabstimmung
DE19935946A1 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE3834241A1 (de) Halbleitereinrichtung
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE10164950B4 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE102019220519A1 (de) Vertikales halbleiterbauelement und verfahren zum herstellen des vertikalen halbleiterbauelementes
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
EP1419525A2 (de) Leiterbahnanordnung und verfahren zum herstellen einer leiterbahnanordnung
DE10120053A1 (de) Stressreduziertes Schichtsystem
EP1706901A1 (de) Integrierte schaltung mit lateraler dielektrischer isolation aktiver bereiche über elektrisch kontaktiertem vergrabenem material und herstellungsverfahren
DE102007052167B4 (de) Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
DE102009043329B4 (de) Verspannungstechnologie in einer Kontaktebene von Halbleiterbauelementen mittels verspannter leitender Schichten und einem Isolierabstandshalter bei einem Halbleiterbauelement
WO2003046977A2 (de) Isolationsgraben für eine integrierte schaltung und verfahren zu dessen herstellung
DE102012201025B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit lokalen Kontakten
DE102021100840B4 (de) Finfet-vorrichtung und verfahren
DE102006029682B4 (de) Halbleiterstruktur und Verfahren zur Herstellung der Struktur

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 10143997

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
AC Divided out of

Ref document number: 10143997

Country of ref document: DE

Kind code of ref document: P

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

AC Divided out of

Ref document number: 10143997

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee