DE102019220519A1 - Vertikales halbleiterbauelement und verfahren zum herstellen des vertikalen halbleiterbauelementes - Google Patents

Vertikales halbleiterbauelement und verfahren zum herstellen des vertikalen halbleiterbauelementes Download PDF

Info

Publication number
DE102019220519A1
DE102019220519A1 DE102019220519.4A DE102019220519A DE102019220519A1 DE 102019220519 A1 DE102019220519 A1 DE 102019220519A1 DE 102019220519 A DE102019220519 A DE 102019220519A DE 102019220519 A1 DE102019220519 A1 DE 102019220519A1
Authority
DE
Germany
Prior art keywords
layer
source
conductive layer
vertical
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019220519.4A
Other languages
English (en)
Inventor
In-Su Park
Jong-Gi KIM
Hai-Won Kim
Hoe-Min Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of DE102019220519A1 publication Critical patent/DE102019220519A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Ein vertikales Halbleiterbauelement umfasst: eine untere Struktur; eine Mehrschichtstapelstruktur mit einer über der unteren Struktur gebildeten Source-Schicht und über der Source-Schicht gebildeten Gate-Elektroden; eine vertikale Struktur, die die Mehrschichtstapelstruktur durchdringt und eine von der Source-Schicht isolierte Kanalschicht umfasst; eine vertikale Source-Leitung, die von der vertikalen Struktur beabstandet ist, um die Mehrschichtstapelstruktur zu durchdringen, und die Source-Schicht kontaktiert; und einen horizontalen Source-Kanalkontakt, der zum Koppeln der Source-Schicht und der Kanalschicht geeignet ist und eine erste leitende Schicht und eine zweite leitende Schicht umfasst, die unterschiedliche Dotierstoffe umfassen.

Description

  • HINTERGRUND
  • Technisches Gebiet
  • Verschiedene Ausführungsformen der vorliegenden Erfindung betreffen ein Halbleiterbauelement und insbesondere ein vertikales Halbleiterbauelement und ein Verfahren zum Herstellen des vertikalen Halbleiterbauelements.
  • Stand der Technik
  • Bei der Herstellung von elektronischen Vorrichtungen, wie beispielsweise Halbleiterbauelementen, ist ein Spaltfüllprozess für eine dreidimensionale Struktur oder eine Struktur mit hohem Aspektverhältnis erforderlich. Der Spaltfüllprozess einer Struktur mit hohem Aspektverhältnis kann beispielsweise bei der Herstellung vertikaler Halbleiterbauelemente durchgeführt werden.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform kann ein vertikales Halbleiterbauelement umfassen: eine untere Struktur; eine Mehrschichtstapelstruktur mit einer über der unteren Struktur gebildeten Source-Schicht und über der Source-Schicht gebildeten Gate-Elektroden; eine vertikale Struktur, die die Mehrschichtstapelstruktur durchdringt und eine von der Source-Schicht isolierte Kanalschicht umfasst; eine vertikale Source-Leitung, die von der vertikalen Struktur beabstandet ist, um die Mehrschichtstapelstruktur zu durchdringen, und die Source-Schicht kontaktiert; und einen horizontalen Source-Kanalkontakt, der die Source-Schicht und eine Kanalschicht koppelt und eine erste leitende Schicht und eine zweite leitende Schicht umfasst, die verschiedene Dotierstoffe umfassen.
  • Gemäß einer Ausführungsform kann ein Verfahren zum Herstellen eines vertikalen Halbleiterbauelements umfassen: Bilden eines ersten Mehrschichtstapels, in dem eine Source-Opferschicht über einer unteren Source-Schicht angeordnet ist, wobei die untere Source-Schicht über einer unteren Struktur angeordnet ist; Bilden eines zweiten Mehrschichtstapels, in dem dielektrische Schichten und Opferschichten abwechselnd über dem ersten Mehrschichtstapel gestapelt sind; Bilden einer vertikalen Struktur, die den zweiten Mehrschichtstapel und den ersten Mehrschichtstapel durchdringt und eine von der unteren Source-Schicht isolierte Kanalschicht umfasst; Bilden einer vertikalen Kontaktausnehmung, die den zweiten Mehrschichtstapel und den ersten Mehrschichtstapel durchdringt und die Source-Opferschicht freilegt; Bilden einer horizontalen Kontaktausnehmung, die sich von der vertikalen Kontaktausnehmung erstreckt, durch Entfernen der Source-Opferschicht; Freilegen einer Seite der Kanalschicht der vertikalen Struktur durch Ausweiten bzw. Ausdehnen der horizontalen Kontaktausnehmung; und Bilden eines Source-Kanalkontakts, der die horizontale Kontaktausnehmung ausfüllt und eine erste dotierte Schicht in Kontakt mit der Kanalschicht und eine zweite dotierte Schicht umfasst, die mit einem Dotierstoff dotiert ist, der sich von einem Dotierstoff der ersten dotierten Schicht unterscheidet.
  • Figurenliste
    • 1 zeigt eine Querschnittsansicht, die ein vertikales Halbleiterbauelement gemäß einer Ausführungsform darstellt.
    • 2A bis 21 zeigen Querschnittsansichten, die ein Verfahren zum Herstellen eines vertikalen Halbleiterbauelements gemäß einer Ausführungsform darstellen.
    • 3A bis 3J zeigen Querschnittsansichten, die ein Verfahren zum Bilden einer Spaltfüll-Zielstruktur M10 darstellen.
    • 4A bis 4D zeigen Querschnittsansichten, die ein Verfahren zum Herstellen eines vertikalen Halbleiterbauelements gemäß einem Beispiel darstellen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Verschiedene Ausführungsformen werden nachstehend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die Beispiele sind jedoch in verschiedenen Formen ausgeführt und sollten nicht als auf die hier dargelegten Ausführungsformen beschränkt ausgelegt werden. Vielmehr werden diese Ausführungsformen bereitgestellt, damit diese Offenbarung gründlich und vollständig ist. In der gesamten Offenbarung beziehen sich gleiche Bezugszeichen auf gleiche Teile in den verschiedenen Figuren und Ausführungsformen.
  • Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu und in einigen Fällen können die Proportionen übertrieben dargestellt sein, um Merkmale der Ausführungsformen klar zu veranschaulichen. Wenn eine erste Schicht als „auf“ einer zweiten Schicht oder „auf“ einem Substrat bezeichnet wird, bezieht sich dies nicht nur auf einen Fall, in dem die erste Schicht direkt auf der zweiten Schicht oder dem Substrat gebildet wird, sondern auch auf einen Fall, in dem eine dritte Schicht zwischen der ersten Schicht und der zweiten Schicht oder dem Substrat vorhanden ist.
  • In den folgenden Ausführungsformen kann eine Struktur mit hohem Aspektverhältnis eine dreidimensionale Struktur umfassen. Die Struktur mit hohem Aspektverhältnis kann eine vertikale Struktur, eine horizontale Struktur oder eine Kombination davon umfassen. Die Struktur mit hohem Aspektverhältnis kann sich auf ein Kontaktloch, einen Graben, eine Ausnehmung bzw. Aussparung oder eine Öffnung beziehen. Die Struktur mit hohem Aspektverhältnis kann ein Verhältnis von Höhe zu Breite von mindestens 5: 1 oder mehr aufweisen.
  • Die folgenden Ausführungsformen, die nachstehend beschrieben werden sollen, können zum Füllen der Spalte bzw. Lücken der horizontalen Struktur mit hohem Aspektverhältnis eines vertikalen Halbleiterbauelements, wie beispielsweise eines vertikalen NAND, verwendet werden.
  • Ausführungsformen können auf ein Spaltfüllverfahren gerichtet sein, das es ermöglicht, eine Struktur mit hohem Aspektverhältnis ohne Hohlräume bzw. Lücken zu füllen.
  • Ausführungsformen können auf ein vertikales Halbleiterbauelement, das die Zuverlässigkeit verbessern kann, und auf ein Verfahren zum Herstellen des vertikalen Halbleiterbauelements gerichtet sein.
  • 1 zeigt eine Querschnittsansicht, die ein vertikales Halbleiterbauelement gemäß einer Ausführungsform darstellt.
  • Bezugnehmend auf 1 kann das vertikale Halbleiterbauelement 100 eine untere Struktur 101 und eine über der unteren Struktur 101 gebildete Mehrschichtstapelstruktur bzw. mehrschichtige Stapelstruktur 100M umfassen. Die Mehrschichtstapelstruktur 100M kann einen über der unteren Struktur 101 gebildeten unteren Stapel 102M und einen über dem unteren Stapel 102M gebildeten oberen Stapel 105M umfassen. Die Mehrschichtstapelstruktur 100M kann ferner eine dielektrische Zwischenschicht 114 umfassen, die über dem oberen Stapel 105M gebildet ist.
  • Der untere Stapel 102M kann die Source-Schichten 102S und 102S und einen Source-Kanalkontakt 121P umfassen. Die Source-Schichten 102S und 102S können eine untere Source-Schicht 102S und eine obere Source-Schicht 102S umfassen. Der Source-Kanalkontakt 121P kann zwischen der unteren Source-Schicht 102S und der oberen Source-Schicht 102S gebildet werden. Die untere Source-Schicht 102S und die obere Source-Schicht 102S können aus demselben Material bestehen. Sie können ein Halbleitermaterial wie Polysilicium umfassen. Der Source-Kanalkontakt 121P kann ein Halbleitermaterial wie Polysilicium umfassen. Der Source-Kanalkontakt 121P kann die horizontale Kontaktausnehmung 119 füllen. Der Source-Kanalkontakt 121P kann als horizontaler Source-Kanalkontakt 121P bezeichnet werden.
  • Der Source-Kanalkontakt 121P kann eine erste leitende Schicht 122 und eine zweite leitende Schicht 123 umfassen. Die erste leitende Schicht 122 und die zweite leitende Schicht 123 können unterschiedliche Nassätzraten aufweisen. Die erste leitende Schicht 122 und die zweite leitende Schicht 123 können unterschiedliche Dotierstoffe umfassen. Die erste leitende Schicht 122 und die zweite leitende Schicht 123 können durch verschiedene Dotierstoffe einen Unterschied in der Nassätzrate aufweisen. Die erste leitende Schicht 122 kann einen ersten Dotierstoff umfassen und die zweite leitende Schicht 123 kann einen zweiten Dotierstoff umfassen. Der erste Dotierstoff kann Phosphor umfassen und der zweite Dotierstoff kann Kohlenstoff umfassen. Die erste leitende Schicht 122 kann mit Phosphor dotiertes Polysilicium umfassen. Die zweite leitende Schicht 123 kann mit Kohlenstoff dotiertes Polysilicium umfassen.
  • Der obere Stapel 105M kann einen alternierenden Stapel umfassen, in dem die dielektrischen Schichten 103 und die Gate-Elektroden 127 abwechselnd gestapelt sind. Die dielektrischen Schichten 103 können Siliziumoxid umfassen und die Gate-Elektroden 127 können ein Material auf Metallbasis umfassen. Die Gate-Elektroden 127 können einen Stapel aus Wolfram oder Titannitrid und Wolfram umfassen. Eine Stufenstruktur 113 kann an einem Ende der Gate-Elektroden 127 gebildet sein. Die Stufenstruktur 113 kann eine Vielzahl von Stufen umfassen, und jede Stufe kann ein Paar umfassen, das eine Gate-Elektrode 127 und eine dielektrische Schicht 103 aufweist.
  • Es kann eine vertikale Struktur 112, die die Mehrschichtstapelstruktur 100M durchdringt, gebildet werden. Die Bodenfläche der vertikalen Struktur 112 kann sich derart erstrecken, um die untere Source-Schicht 102S zu kontaktieren bzw. zu berühren. Die vertikale Struktur 112 kann eine Sperrschicht bzw. Blockierschicht 107, eine Ladungsspeicherschicht 108, eine dielektrische Tunnelschicht 109 und eine Kanalschicht 110 umfassen. Die Sperrschicht 107 kann in direktem Kontakt mit den Gate-Elektroden 127 stehen. Die vertikale Struktur 112 kann ferner eine dielektrische Kernschicht 111 umfassen, die über der Kanalschicht 110 gebildet ist.
  • In dem unteren Abschnitt der vertikalen Struktur 112 kann die Kanalschicht 110 in direktem Kontakt mit dem Source-Kanalkontakt 121P stehen. Zu diesem Zweck können die Sperrschicht 107, die Ladungsspeicherschicht 108 und die dielektrische Tunnelschicht 109 selektiv von dem unteren Abschnitt der vertikalen Struktur 112 entfernt werden.
  • Eine Source-Leitung 130 kann derart gebildet sein, dass sie von der vertikalen Struktur 112 beabstandet ist und die Mehrschichtstapelstruktur 100M durchdringt. Ein Dichtungsabstandshalter (dichtender Spacer) 128 kann zwischen der Source-Leitung 130 und den Gate-Elektroden 127 gebildet sein. Die Source-Leitung 130 kann in direktem Kontakt mit der unteren Source-Schicht 102S stehen. Der Source-Kanalkontakt 121P und die obere Source-Schicht 102S' haben möglicherweise keinen Kontakt mit der Source-Leitung 130. Die Source-Leitung 130 kann einen Stapel aus Wolfram oder Polysilicium und Wolfram umfassen. Die Source-Leitung 130 kann die vertikale Kontaktausnehmung 115 füllen. Die Source-Leitung 130 kann als vertikale Source-Leitung bezeichnet werden. Die vertikale Kontaktausnehmung 115 und die horizontale Kontaktausnehmung 119 können miteinander gekoppelt sein. Der Dichtungsabstandshalter 128 kann an der Seitenwand der vertikalen Kontaktausnehmung 115 gebildet sein.
  • Ein Barriereoxid 125 kann an einem Ende des Source-Kanalkontakts 121P gebildet sein. Das Barrieroxid 125 kann zwischen dem Source-Kanalkontakt 121P und einem Dichtungsabstandshalter 128 gebildet sein. Das Barrieroxid 125 kann ein Oxid sein, das den Source-Kanalkontakt 121P oxidiert. Das Barrieroxid 125 kann Siliziumoxid umfassen.
  • Ein Ende des Source-Kanalkontakts 121P kann einen konkaven Abschnitt und einen konvexen Abschnitt umfassen. Der konvexe Teil des Source-Kanalkontakts 121P kann eine Spitze bzw. Erhebung (Peak) 121V aufweisen. Die Spitze 121V kann durch die Differenz der Nassätzrate zwischen der ersten leitenden Schicht 122 und der zweiten leitenden Schicht 123 erhalten werden. Die Spitze 121V kann durch die zweite leitende Schicht 123 bereitgestellt werden. In einer Ausführungsform umfasst die zweite leitende Schicht 123 ein Material mit einer langsameren Nassätzrate als die erste leitende Schicht 122.
  • Obwohl die Spitze 121V gebildet wird, kann die Oberfläche des Barrieroxids 125 gleichmäßig sein. Das heißt, die Oberflächenrauheit des Barriereoxids 125 gegenüber der Source-Leitung 130 kann planar sein.
  • 2A bis 21 zeigen Querschnittsansichten, die ein Verfahren zum Herstellen eines vertikalen Halbleiterbauelements gemäß einer Ausführungsform darstellen.
  • Bezugnehmend auf 2A kann eine Spaltfüll-Zielstruktur M10 über der unteren Struktur 101 gebildet sein. Die Spaltfüll-Zielstruktur M10 kann einen ersten Mehrschichtstapel 102 und einen zweiten Mehrschichtstapel 105 über dem ersten Mehrschichtstapel 102 umfassen. Die Spaltfüll-Zielstruktur M10 kann eine Source-Kontaktöffnung 120 umfassen, die den zweiten Mehrschichtstapel 105 und den ersten Mehrschichtstapel 102 durchdringt. Die Source-Kontaktöffnung 120 kann eine vertikale Kontaktausnehmung 115 und eine horizontale Kontaktausnehmung 119 umfassen. Die horizontale Kontaktausnehmung 119 kann sich von der vertikalen Kontaktausnehmung 115 erstrecken. Die vertikale Kontaktausnehmung 115 kann sich in einer Richtung senkrecht zur unteren Struktur 101 erstrecken, und die horizontale Kontaktausnehmung 119 kann sich in einer Richtung horizontal in Bezug auf die untere Struktur 101 erstrecken. Die Spaltfüll-Zielstruktur M10 kann ferner die vertikale Struktur 112 umfassen, die den zweiten Mehrschichtstapel 105 und den ersten Mehrschichtstapel 102 durchdringt.
  • Nachfolgend wird ein Verfahren zum Bilden der Spaltfüll-Zielstruktur M10 unter Bezugnahme auf die 3A bis 3J beschrieben.
  • Bezugnehmend auf 3A kann der erste Mehrschichtstapel 102 über der unteren Struktur 101 gebildet sein. Der erste Mehrschichtstapel 102 kann eine Stapelstruktur sein, die die untere Source-Schicht 102S, die obere Source-Schicht 102S, die Auskleidungsschichten (Liner-Schichten) 102L und eine Source-Opferschicht 102D umfasst. Gemäß einer Ausführungsform kann der erste Mehrschichtstapel 102 eine Source-Opferschicht 102D, die zwischen der unteren Source-Schicht 102S und der oberen Source-Schicht 102S' gebildet ist, und Auskleidungsschichten 102L, die zwischen der Source-Opferschicht 102D und der unteren/oberen Source-Schicht 102S und 102S' gebildet sind, aufweisen. Die untere Source-Schicht 102S, die obere Source-Schicht 102S' und die Source-Opferschicht 102D können aus demselben Material bestehen, und die Auskleidungsschichten 102L können aus einem Material gebildet sein, das sich von denen der unteren Source-Schicht 102S, der oberen Source-Schicht und der Source-Opferschicht 102S' unterscheidet. Die untere und obere Source-Schicht 102S und 102S können eine Ätzselektivität für die Auskleidungsschichten 102L aufweisen. Die untere Source-Schicht 102S, die obere Source-Schicht 102S und die Source-Opferschicht 102D können ein Halbleitermaterial umfassen und die Auskleidungsschichten 102L können ein dielektrisches Material umfassen. Die untere Source-Schicht 102S, die obere Source-Schicht 102S und die Source-Opferschicht 102D können Polysilicium umfassen, und die Auskleidungsschichten 102L können Siliciumoxid umfassen. Die Auskleidungsschichten 102L können dünner sein als die untere Source-Schicht 102S, die obere Source-Schicht 102S und die Source-Opferschicht 102D. Beispielsweise können die untere Source-Schicht 102S und die obere Source-Schicht 102S eine Dicke von ungefähr 150 nm aufweisen, und die Auskleidungsschichten 102L können eine Dicke von ungefähr 8 nm aufweisen. Die Source-Opferschicht 102D kann die gleiche Dicke oder eine geringere Dicke als die untere Source-Schicht 102S und die obere Source-Schicht 102S' aufweisen.
  • Anschließend kann ein zweiter Mehrschichtstapel 105 über dem ersten Mehrschichtstapel 102 gebildet werden. Der zweite Mehrschichtstapel 105 kann dicker sein als der erste Mehrschichtstapel 102. Der zweite Mehrschichtstapel 105 kann eine dielektrische Schicht 103 und eine Opferschicht 104 umfassen. Der zweite Mehrschichtstapel 105 kann einen alternierenden Stapel der dielektrischen Schicht 103 und der Opferschicht 104 umfassen. Die dielektrische Schicht 103 und die Opferschicht 104 können abwechselnd mehrmals gestapelt werden. Die dielektrische Schicht 103 und die Opferschicht 104 können aus unterschiedlichen Materialien bestehen. Die dielektrische Schicht 103 kann eine Ätzselektivität für die Opferschicht 104 aufweisen. Die dielektrische Schicht 103 kann Siliziumoxid umfassen und die Opferschicht 104 kann Siliziumnitrid umfassen. Die dielektrische Schicht 103 und die Opferschicht 104 können die gleiche Dicke aufweisen. Die dielektrische Schicht 103 und die Opferschicht 104 können dicker sein als die Auskleidungsschichten 102L, und die dielektrische Schicht 103 und die Opferschicht 104 können dünner sein als die untere Source-Schicht 102S und die obere Source-Schicht 102S.
  • Die dielektrische Schicht 103 und die Opferschicht 104 können unter Verwendung von chemischer Gasphasenabscheidung (Chemical Vapor Deposition - CVD) oder Atomlagenabscheidung (ALD) gebildet werden. Die an der Oberseite gebildete Opferschicht 104 kann durch die nachfolgenden Prozesse angegriffen und beschädigt werden. Demzufolge kann die oberste Opferschicht 104 dicker als die andere Opferschicht 104 unter der obersten Opferschicht 104 gebildet sein. Die oberste Opferschicht 104 kann als Ätzbarriere verwendet werden.
  • Bezugnehmend auf 3B kann eine vertikale Öffnung 106 gebildet sein. Die vertikale Öffnung 106 kann durch Ätzen des zweiten Mehrschichtstapels 105 und des ersten Mehrschichtstapels 102 gebildet werden.
  • Die vertikale Öffnung 106 kann senkrecht zur Oberfläche der unteren Struktur 101 gebildet sein. Die vertikale Öffnung 106 kann derart gebildet sein, dass sie den ersten Mehrschichtstapel 102 und den zweiten Mehrschichtstapel 105 durchdringt. Obwohl nicht dargestellt, können aus der Perspektive einer Draufsicht eine Vielzahl von vertikalen Öffnungen 106 gebildet sein und eine Lochanordnungsstruktur aufweisen. Wenn die vertikale Öffnung 106 gebildet wird, ist die Oberfläche der unteren Struktur 101 möglicherweise nicht freigelegt. Beispielsweise kann ein Teil der unteren Source-Schicht 102S unter dem Boden der vertikalen Öffnung 106 bleiben. Gemäß einer anderen Ausführungsform kann die vertikale Öffnung 106 als „vertikale Aussparung/Ausnehmung, vertikales Loch bzw. vertikale Öffnung oder Kanalloch bzw. Kanalöffnung“ bezeichnet werden.
  • Bezugnehmend auf 3C kann eine vertikale Struktur 112 in der vertikalen Öffnung 106 gebildet sein. Die vertikale Struktur 112 kann die vertikale Öffnung 106 füllen. Die vertikale Struktur 112 kann als „Säulenstruktur“ bezeichnet werden.
  • Die vertikale Struktur 112 kann eine Sperrschicht 107, eine Ladungsspeicherschicht 108, eine dielektrische Tunnelschicht 109 und eine Kanalschicht 110 umfassen. Die vertikale Struktur 112 kann eine ONOP-Struktur umfassen. Die ONOP-Struktur kann einen Stapel von Oxid-, Nitrid-, Oxid- und Polysiliciumschichten umfassen. Die Sperrschicht 107 und die dielektrische Tunnelschicht 109 können ein Oxid umfassen, und die Ladungsspeicherschicht 108 kann ein Nitrid umfassen, und die Kanalschicht 110 kann eine Polysiliciumschicht umfassen. Gemäß einer Ausführungsform kann die Sperrschicht 107 ein Material mit hohem k (High-k-Material) umfassen, und das Material mit hohem k kann Aluminiumoxid oder Hafniumoxid umfassen.
  • Die Kanalschicht 110 kann eine zylindrische Form mit einem Innenraum aufweisen. Die dielektrische Tunnelschicht 109 kann an der Außenwand der Kanalschicht 110 gebildet sein, und die Ladungsspeicherschicht 108 kann an der Außenwand der dielektrischen Tunnelschicht 109 gebildet sein. Die Sperrschicht 107 kann an der Außenwand der Ladungsspeicherschicht 108 gebildet sein.
  • Die vertikale Struktur 112 kann ferner eine dielektrische Kernschicht 111 umfassen. Der Innenraum der Kanalschicht 110 kann vollständig mit der dielektrischen Kernschicht 111 gefüllt sein. Die dielektrische Kernschicht 111 kann Siliziumoxid oder Siliziumnitrid umfassen.
  • Bezugnehmend auf 3D kann eine Stufenstruktur 113 mit einer Vielzahl von Stufen gebildet werden. Die Stufenstruktur 113 kann durch wiederholtes Durchführen eines Ätzprozesses zum Ätzen der zweiten Mehrschichtstapel 105 unter Verwendung einer Maske und eines Slimming-Prozesses einer Vielzahl von Masken gebildet werden. Die Stufenstruktur 113 kann in einem Kontaktbereich gebildet sein und die Stufenstruktur 113 kann an einem Ende des zweiten Mehrschichtstapels 105 gebildet sein.
  • Anschließend kann die oberste Opferschicht 104 des zweiten Mehrschichtstapels 105 entfernt werden. Dann kann eine dielektrische Zwischenschicht 114 über dem Profil einschließlich der Stufenstruktur 113 gebildet werden. Anschließend kann die dielektrische Zwischenschicht 114 durch einen chemischmechanischen Planarisierungs- (CMP) Prozess planarisiert werden, und die Oberseite der vertikalen Struktur 112 kann freigelegt werden.
  • Obwohl nicht dargestellt, kann nach dem Bilden der dielektrischen Zwischenschicht 114 ein Schlitz gebildet werden. Der Schlitz kann im Kontaktbereich gebildet sein. Der Schlitz kann als Träger des Kontaktbereichs dienen.
  • Bezugnehmend auf 3E kann eine anfängliche vertikale Kontaktausnehmung 115 gebildet sein. Die anfängliche vertikale Kontaktausnehmung 115 kann zwischen der vertikalen Struktur 112 und der Stufenstruktur 113 gebildet sein. Die anfängliche vertikale Kontaktausnehmung 115 kann durch Ätzen des zweiten Mehrschichtstapels 105 gebildet werden, und die anfängliche vertikale Kontaktausnehmung 115 kann sich nach unten zu einem Teil des ersten Mehrschichtstapels 102 erstrecken. Die Bodenfläche der anfänglichen vertikalen Kontaktausnehmung 115 kann die obere Source-Schicht 102S' und die oberste Auskleidungsschicht 102L durchdringen. Der Ätzprozess zum Bilden der anfänglichen vertikalen Kontaktausnehmung 115 kann oberhalb der Source-Opferschicht 102D anhalten. Die obere Fläche der Source-Opferschicht 102D kann teilweise vertieft sein, während die anfängliche vertikale Kontaktausnehmung 115 gebildet wird. Die anfängliche vertikale Kontaktausnehmung 115 kann als Schlitz oder Graben bezeichnet werden. Aus der Perspektive einer Draufsicht kann die anfängliche vertikale Kontaktausnehmung 115 die Form einer Linie aufweisen, die sich in eine Richtung erstreckt.
  • Die anfängliche vertikale Kontaktausnehmung 115 kann ein hohes Aspektverhältnis senkrecht zur Oberfläche der unteren Struktur 11 aufweisen.
  • Bezugnehmend auf 3F kann eine Opferdichtungsschicht bzw. Opferversiegelungsschicht 116 über der anfänglichen vertikalen Kontaktausnehmung 115 gebildet sein. Die Opferdichtungsschicht 116 kann eine erste Dichtungsschicht 116A, eine zweite Dichtungsschicht 116B und eine dritte Dichtungsschicht 116C umfassen. Die erste Dichtungsschicht 116A und die dritte Dichtungsschicht 116C können aus demselben Material bestehen, und die zweite Dichtungsschicht 116B kann aus einem Material bestehen, das sich von den Materialien der ersten und dritten Dichtungsschicht 116A und 116C unterscheidet. Die zweite Dichtungsschicht 116B kann eine Ätzselektivität zu der ersten und dritten Dichtungsschicht 116A und 116C aufweisen. Die erste Dichtungsschicht 116A und die dritte Dichtungsschicht 1165C können ein Oxid umfassen, und die zweite Dichtungsschicht 116B kann ein Nitrid umfassen. Somit kann die Opferdichtungsschicht 116 eine NON-Struktur umfassen. Die NON-Struktur kann sich auf einen Stapel eines Nitrids, eines Oxids und eines Nitrids beziehen. Die Boden- und Seitenwände der anfänglichen vertikalen Kontaktausnehmung 115 können mit der Opferdichtungsschicht 116 bedeckt sein.
  • Bezugnehmend auf 3G kann ein Trenn- bzw. Schneidprozess 117 der Opferdichtungsschicht 116 durchgeführt werden. Der Trennprozess 117 der Opferdichtungsschicht 116 kann einen Ätzprozess umfassen, und die Oberfläche der Source-Opferschicht 102D kann durch den Trennprozess 117 freigelegt werden. Nachdem der Schneidvorgang 117 durchgeführt worden ist, kann die Opferdichtungsschicht 116 als Opferabstandshalter 116S an beiden Seitenwänden der anfänglichen vertikalen Kontaktausnehmung 115 verbleiben. Der Trennprozess 117 der Opferdichtungsschicht 116 kann einen Rückätzprozess umfassen.
  • Bezugnehmend auf 3H kann die Source-Opferschicht 102D selektiv durch die anfängliche vertikale Kontaktausnehmung 115 entfernt werden. Infolgedessen kann eine anfängliche horizontale Kontaktausnehmung 118 gebildet werden. Die anfängliche vertikale Kontaktausnehmung 115 und die anfängliche horizontale Kontaktausnehmung 118 können miteinander gekoppelt sein. Die anfänglichen horizontalen Kontaktausnehmungen 118 können zwischen den Auskleidungsschichten 102L gebildet werden, indem die Source-Opferschicht 102D durch einen Eintauchvorgang entfernt wird. Die anfängliche horizontale Kontaktausnehmung 118 kann parallel zur Oberfläche der unteren Struktur 101 sein. Wenn die Source-Opferschicht 102D entfernt wird, können die Auskleidungsschichten 102L mit Ätzselektivität nicht entfernt bleiben. Die anfängliche horizontale Kontaktausnehmung 118 kann in dem ersten Mehrschichtstapel 102 gebildet sein. Wenn die Source-Opferschicht 102D entfernt wird, werden die untere Source-Schicht 102S und die obere Source-Schicht 102S möglicherweise nicht entfernt. Ein Nassätzprozess kann angewendet werden, um die Source-Opferschicht 102D zu entfernen. Da die Source-Opferschicht 102D eine Polysiliciumschicht umfasst, kann der Nassätzprozess unter Verwendung einer Chemikalie durchgeführt werden, die die Polysiliciumschicht ätzen kann.
  • Ein Abschnitt der anfänglichen horizontalen Kontaktausnehmung 118 kann die Seitenwände des unteren Abschnitts der vertikalen Struktur 112 freilegen. Die Außenwand der vertikalen Struktur 112 kann die Sperrschicht 107 sein, und die Sperrschicht 107 der vertikalen Struktur 112 kann durch die anfängliche horizontale Kontaktausnehmung 118 freigelegt sein. Da die Sperrschicht 107 ein Oxid umfasst, kann die Sperrschicht 107 der vertikalen Struktur 112 mit einer Ätzselektivität möglicherweise nicht geätzt werden, während die Source-Opferschicht 102D entfernt wird. Aus der Perspektive einer Draufsicht kann die anfängliche horizontale Kontaktausnehmung 118 eine Form aufweisen, die die Seitenwände des unteren Abschnitts der vertikalen Struktur 112 umgibt.
  • Bezugnehmend auf 31 können die Auskleidungsschichten 102L entfernt werden. Somit kann die Höhe der anfänglichen horizontalen Kontaktausnehmung 118 erhöht werden. Die höhenverbreiterte anfängliche horizontale Kontaktausnehmung kann mit einem Bezugszeichen 119 gebildet sein. Nachfolgend kann die höhenverbreiterte anfängliche horizontale Kontaktausnehmung als horizontale Kontaktausnehmung 119 bezeichnet werden.
  • Während die Auskleidungsschichten 102L entfernt werden, kann die Sperrschicht 107 der vertikalen Struktur 112 entfernt werden. Infolgedessen kann die Ladungsspeicherschicht 108 der vertikalen Struktur 112 freigelegt werden. Ein Nassätzverfahren kann angewendet werden, um die Auskleidungsschichten 102L zu entfernen. Der Nassätzprozess kann unter Verwendung einer Chemikalie durchgeführt werden, die in der Lage ist, ein Siliciumoxid selektiv zu entfernen.
  • Bezugnehmend auf 3J kann die Ladungsspeicherschicht 108 der vertikalen Struktur 112 durch die anfängliche vertikale Kontaktausnehmung 115 und die horizontale Kontaktausnehmung 119 entfernt werden. Wenn die Ladungsspeicherschicht 108 entfernt wird, kann die dritte Dichtungsschicht 116C des Opferabstandshalters 116S entfernt werden. Die Ladungsspeicherschicht 108 und die dritte Dichtungsschicht 116C können durch einen Nassätzprozess entfernt werden. Da die Ladungsspeicherschicht 108 und die dritte Dichtungsschicht 116C ein Nitrid umfassen, kann der Nassätzprozess eine Chemikalie verwenden, die das Nitrid ätzen kann.
  • Die Länge der horizontalen Richtung der horizontalen Kontaktausnehmung 119 in horizontaler Richtung kann durch Entfernen der Ladungsspeicherschicht 108 erhöht werden. Die Breite der horizontalen Richtung der anfänglichen vertikalen Kontaktausnehmung 115 kann durch Entfernen der dritten Dichtungsschicht 116C vergrößert werden. Nachfolgend kann die verbreiterte anfängliche vertikale Kontaktausnehmung 115 als vertikale Kontaktausnehmung 115 bezeichnet werden.
  • Die dielektrische Tunnelschicht 109 der vertikalen Struktur 112 kann dann durch die vertikale Kontaktausnehmung 115 und die horizontale Kontaktausnehmung 119 entfernt werden. Während die dielektrische Tunnelschicht 109 entfernt wird, kann die zweite Dichtungsschicht 116B des Opferabstandshalters 116S entfernt werden. Die dielektrische Tunnelschicht 109 und die zweite Dichtungsschicht 116B können durch einen Nassätzprozess entfernt werden. Da die dielektrische Tunnelschicht 109 und die zweite Dichtungsschicht 116B ein Oxid umfassen, kann der Nassätzprozess eine Chemikalie verwenden, die das Oxid ätzen kann.
  • Die Länge der horizontalen Richtung der horizontalen Kontaktausnehmung 119 in horizontaler Richtung kann durch Entfernen der dielektrischen Tunnelschicht 109 erhöht werden. Die Breite der horizontalen Richtung der vertikalen Kontaktausnehmung 115 kann durch Entfernen der zweiten Dichtungsschicht 116B vergrößert werden.
  • 2A zeigt ein Ergebnis, nachdem die dielektrische Tunnelschicht 109 entfernt worden ist. Die erste Dichtungsschicht 116A kann an den Seitenwänden der vertikalen Kontaktausnehmung 115 verbleiben. Die horizontale Kontaktausnehmung 119 kann sich von der vertikalen Kontaktausnehmung 115 erstrecken.
  • Die anfängliche vertikale Kontaktausnehmung 115 und die anfängliche horizontale Kontaktausnehmung 118 können jeweils durch eine Reihe von Prozessen wie oben beschrieben verbreitert werden.
  • Wie oben beschrieben, können die Source-Kontaktöffnungen 120, die den ersten Mehrschichtstapel 102 und den zweiten Mehrschichtstapel 105 durchdringen, durch die Reihe der in den 3A bis 3J gezeigten Prozesse gebildet werden. Die Source-Kontaktöffnungen 120 können die vertikale Kontaktausnehmung 115 und die horizontale Kontaktausnehmung 119 umfassen. Die horizontale Kontaktausnehmung 119 kann sich von der vertikalen Kontaktausnehmung 115 erstrecken. Die vertikale Kontaktausnehmung 115 kann sich in einer Richtung senkrecht zur unteren Struktur 101 erstrecken, und die horizontale Kontaktausnehmung 119 kann sich in horizontaler Richtung in Bezug auf die untere Struktur 101 erstrecken. Die horizontale Kontaktausnehmung 119 kann ein hohes Aspektverhältnis aufweisen, das parallel zur Oberfläche der unteren Struktur 101 verläuft. Die vertikale Kontaktausnehmung 115 kann ein hohes Aspektverhältnis senkrecht zur unteren Struktur 101 aufweisen.
  • Unter Bezugnahme auf 2B kann eine leitende Schicht 121 über der Spaltfüll-Zielstruktur M10 einschließlich der Source-Kontaktöffnungen 120 gebildet sein. Die leitende Schicht 121 kann eine erste leitende Schicht 122 und eine zweite leitende Schicht 123 umfassen, die nacheinander gestapelt sind. Die erste leitende Schicht 122 kann einen ersten Dotierstoff umfassen und die zweite leitende Schicht 123 kann einen zweiten Dotierstoff umfassen. Der erste Dotierstoff und der zweite Dotierstoff können unterschiedliche Materialien sein. Beispielsweise kann die erste leitende Schicht 122 Phosphor (P) umfassen und die zweite leitende Schicht 123 kann Kohlenstoff umfassen. Die erste leitende Schicht 122 und die zweite leitende Schicht 123 können in situ abgeschieden werden. Die erste leitende Schicht 122 kann phosphordotiertes Polysilicium (SiP) umfassen und die zweite leitende Schicht 123 kann ein kohlenstoffdotiertes Polysilicium (SiC) umfassen.
  • Die Nassätzrate von kohlenstoffdotiertem Polysilicium (SiC) kann niedriger sein als die Nassätzrate des phosphordotierten Polysiliciums (SiP). Beispielsweise kann die Nassätzrate des kohlenstoffdotierten Polysiliciums (SiC) 1/5 langsamer sein als die Nassätzrate des phosphordotierten Polysiliciums (SiP). Der Unterschied in der Nassätzrate kann das Ätzprofil der leitenden Schicht 121 verbessern. Wenn beispielsweise die leitende Schicht 121 nur aus dem mit Phosphor dotierten Polysilicium (SiP) gebildet wird, kann nach dem Ätzen der leitenden Schicht 121 ein seitliches Schneiden einer V-Form auftreten. Wenn andererseits die leitende Schicht 121 aus zwei Schichten des kohlenstoffdotierten Polysiliciums (SiC) und des phosphordotierten Polysiliciums (SiP) gebildet wird, kann das seitliche Schneiden nach dem Ätzen der leitenden Schicht 121 verhindert werden. Wenn die leitende Schicht 121 aus zwei Schichten des kohlenstoffdotierten Polysiliciums (SiC) und des phosphordotierten Polysiliciums (SiP) gebildet wird, kann auch nach dem Ätzen der leitenden Schicht 121 eine hervorstehende Form gebildet werden. Die hervorstehende Form kann eine geringere Oxidation von der Source verhindern.
  • Unter Bezugnahme auf 2C kann die leitende Schicht 121 selektiv entfernt werden. Der selektive Entfernungsprozess der leitenden Schicht 121 kann einen Vertiefungsprozess umfassen, und der Vertiefungsprozess kann ein Nassätzen umfassen. Der Source-Kanalkontakt 121P kann in der horizontalen Kontaktausnehmung 119 durch Nassätzen der leitenden Schicht 121 gebildet werden. Der Source-Kanalkontakt 121P kann einen Stapel einer ersten leitenden Schicht 122 und einer zweiten leitenden Schicht 123 umfassen. Die geätzte Oberfläche des Source-Kanalkontakts 121P kann eine Ausnehmung bzw. Aussparung und eine Spitze 121V ohne seitliches Schneiden umfassen. Die Spitze 121V kann von der zweiten leitenden Schicht 123 bereitgestellt werden, und die Ausnehmung kann von der ersten leitenden Schicht 122 bereitgestellt werden. Wenn ein Nassätzen an der leitenden Schicht 121 durchgeführt wird, kann die Ätzrate der zweiten leitenden Schicht 123 langsamer sein als die der ersten leitenden Schicht 122. Daher kann die Spitze 121V gebildet werden.
  • Unter Bezugnahme auf 2D kann der Source-Kanalkontakt 121P einem Oxidationsprozess 124 ausgesetzt werden. Der Oxidationsprozess 124 kann eine Trockenoxidation oder eine Nassoxidation umfassen. Die geätzten Oberflächen der Source-Kanalkontakte 121P können durch den Oxidationsprozess 124 oxidiert werden. Somit kann am Ende des Source-Kanalkontakts 121P ein Barrieroxid 125 gebildet werden. Das Barrieroxid 125 kann Siliziumoxid umfassen.
  • Das Barrieroxid 125 kann mit einer stabilen Dicke gebildet werden. Hierbei kann sich die stabile Dicke auf eine kontinuierliche Dicke beziehen. Beispielsweise kann die stabile Dicke des Barrieroxids 125 eine Dicke sein, die den Source-Kanalkontakt 121P vor einem Angriff während eines nachfolgenden Prozesses schützen kann.
  • Wenn der Source-Kanalkontakt 121P nur aus phosphordotiertem Polysilicium (SiP) gebildet wird, kann das Barrieroxid 125 in einer diskontinuierlichen Dicke gebildet werden. Mit anderen Worten kann, obwohl das Barrieroxid 125 gebildet wird, die geätzte Oberfläche des Source-Kanalkontakts 121P teilweise freigelegt werden.
  • Unter Bezugnahme auf 2E kann die Opferschicht 104 des zweiten Mehrschichtstapels 105 selektiv entfernt werden. Dementsprechend können die horizontalen Gate-Ausnehmungen 126 zwischen den dielektrischen Schichten 103 gebildet sein. Da die Opferschicht 104 ein Nitrid umfasst, kann die Opferschicht 104 durch eine Chemikalie entfernt werden, die Phosphorsäure (H3PO4) umfasst. Wenn die Opferschicht 104 entfernt wird, kann gleichzeitig auch die verbleibende erste Dichtungsschicht 116A entfernt werden.
  • Während des Entfernens der Opferschicht 104 kann der Source-Kanalkontakt 121P durch das Barrieroxid 125 vollständig geschützt sein. Das Barrieroxid 125 kann als Schutzschicht dienen, um den Source-Kanalkontakt 121P vor einem Angriff zu schützen.
  • Wenn das Barrieroxid 125 in einer diskontinuierlichen Dicke gebildet wird, kann die Chemikalie den Source-Kanalkontakt 121P beschädigen. Wenn der Source-Kanalkontakt 121P beschädigt ist, kann es ein Problem geben, dass die Kanalschicht 110 der vertikalen Struktur 112 unterbrochen werden kann.
  • Bezugnehmend auf 2F können die Gate-Elektroden 127 die horizontalen Gate-Ausnehmungen 126 füllen. Die Gate-Elektroden 127 können gebildet werden, indem ein leitendes Material abgeschieden wird, um die horizontalen Gate-Ausnehmungen 126 zu füllen, und dann ein Rückätzprozess durchgeführt wird. Die Gate-Elektroden 127 können ein Material mit niedrigem Widerstand umfassen. Die Gate-Elektroden 127 können ein Material auf Metallbasis sein. Die Gate-Elektroden 127 können ein Metall, ein Metallsilizid, ein Metallnitrid oder eine Kombination davon umfassen. Beispielsweise kann das Metall Nickel, Kobalt, Platin, Titan, Tantal oder Wolfram umfassen. Das Metallsilizid kann Nickelsilizid, Kobaltsilizid, Platinsilizid, Titansilizid, Tantalsilizid oder Wolframsilizid umfassen. Die Gate-Elektroden 127 können einen Stapel aus Titannitrid und Wolfram umfassen.
  • Bezugnehmend auf 2G kann eine Dichtungsschicht 128' gebildet werden. Ein Ende einer Seite der Gate-Elektroden 127 kann abgedichtet sein. Die Dichtungsschicht 128' kann das Barrieroxid 125 bedecken. Die Dichtungsschicht 128' kann Siliziumoxid oder Siliziumnitrid umfassen.
  • Bezugnehmend auf 2H kann die Dichtungsschicht 128' selektiv entfernt werden, so dass die Oberfläche der unteren Source-Schicht 102S freigelegt wird (Bezugszeichen 129'). Somit kann ein Dichtungsabstandshalter 128 an den Seitenwänden der vertikalen Kontaktausnehmung 115 gebildet sein. Der untere Abschnitt des Dichtungsabstandshalters 128 kann die Seitenwände des Barrieroxids 125 vollständig bedecken.
  • Bezugnehmend auf 21 kann eine Source-Leitung 130 gebildet werden. Die Source-Leitung 130 kann die vertikale Kontaktausnehmung 115 füllen. Die Source-Leitung 130 kann ein Stapel aus Polysilicium und Wolfram sein. Gemäß einer Ausführungsform kann die Source-Leitung 130 aus Wolfram gebildet sein.
  • Wie oben beschrieben, können der untere Stapel 102M und der obere Stapel 105M über der unteren Struktur 101 gebildet sein. Der untere Stapel 102M kann die Source-Schichten 102S und die Source-Kanalkontakte 121P umfassen. Der obere Stapel 105M kann durch abwechselndes Stapeln der dielektrischen Schichten 103 und der Gate-Elektroden 127 gebildet werden. Die vertikale Struktur 112 kann den oberen Stapel 105M und den unteren Stapel 102M durchdringen. Der untere Abschnitt der Kanalschicht 110 der vertikalen Struktur 112 kann den Source-Kanalkontakt 121P direkt kontaktieren. Die Kanalschicht 110, die untere Source-Schicht 102S und die Source-Leitung 130 können über den Source-Kanalkontakt 121P elektrisch miteinander gekoppelt sein.
  • Gemäß der obigen Beschreibung kann es in einer Ausführungsform möglich sein, einen Schwachpunkt, der weniger Oxidation verursachen kann, zu beseitigen, da der Source-Kanalkontakt 121P unter Verwendung der ersten leitenden Schicht 122 und der zweiten leitenden Schicht 123 mit unterschiedlichen Nassätzraten gebildet wird. Somit kann das Barrieroxid 125 mit einer stabilen Dicke gebildet werden und kann den Source-Kanalkontakt 121P vor einem Angriff durch den nachfolgenden Prozess schützen.
  • Obwohl der Source-Kanalkontakt 121P nicht an seiner Naht bzw. seinem Rand, sondern an anderen Punkten angegriffen wird, kann außerdem die Naht des Source-Kanalkontakts 121P, die mit der Kanalschicht 110 gekoppelt ist, verstärkt werden. Daher kann es möglich sein, Defekte zu verhindern, die aufgrund einer diskontinuierlichen Kanalschicht 110 auftreten können.
  • Gemäß den oben beschriebenen Ausführungsformen kann die Kohlenstoffkonzentration der zweiten leitenden Schicht 123 verringert werden, um die Größe und Form der Spitze 121V einzustellen.
  • 4A bis 4D zeigen Ansichten zum Erläutern eines Verfahrens zum Herstellen eines vertikalen Halbleiterbauelements gemäß einem Beispiel. Das Verfahren zum Herstellen eines vertikalen Halbleiterbauelements gemäß dem Beispiel kann den in den 2A bis 21 gezeigten Prozessen bzw. Verfahren ähnlich sein. In dem Beispiel kann jedoch Polysilicium mit dem gleichen Dotierstoff abgeschieden werden, ohne Polysilicium mit einem anderen Dotierstoff aufzubringen, wenn die leitende Schicht 121 abgeschieden wird.
  • Bezugnehmend auf 4A kann eine leitende Schicht 121' über der Spaltfüll-Zielstruktur M10 gebildet sein, die eine vertikale Ausnehmung und eine horizontale Ausnehmung umfasst. Die leitende Schicht 121' kann mit Polysilicium mit dem gleichen Dotierstoff abgeschieden werden. In dem Beispiel kann eine Naht 121S' an der Grenzfläche von Polysilicium während der Abscheidung der leitenden Schicht 121' vorhanden sein. Das Polysilicium mit dem gleichen Dotierstoff kann die gleiche Nassätzrate aufweisen. Die leitende Schicht 121' kann aus phosphordotiertem Polysilicium gebildet werden.
  • Anschließend kann unter Bezugnahme auf 4B die leitende Schicht 121' durch einen Nassätzprozess geätzt werden, um einen Source-Kanalkontakt 121" zu bilden. Gemäß dem Beispiel kann ein Hinterschnitt bzw. eine Hinterschneidung 121S durch die Naht 121S' auf der geätzten Oberfläche des Source-Kanalkontakts 121" gebildet werden. Ein solcher Hinterschnitt 121S kann durch Ätzen der leitenden Schicht 121' mit der gleichen Nassätzrate erzeugt werden.
  • Bezugnehmend auf 4C kann ein Barrieroxid 125' auf der geätzten Oberfläche des Source-Kanalkontakts 121" gebildet werden. Gemäß dem Beispiel kann das Barrieroxid 125' in einer diskontinuierlichen Dicke gebildet werden. Somit kann der Source-Kanalkontakt 121" im nachfolgenden Prozess angegriffen werden, da das Barrieroxid 125' den Hinterschnitt 121S nicht schützt.
  • Bezugnehmend auf 4D können die Opferschichten 103 entfernt werden. Während die Opferschichten 103 entfernt werden, kann der Source-Kanalkontakt 121" durch den Hinterschnitt 121S beschädigt werden. Wenn der Source-Kanalkontakt 121" beschädigt ist, kann die Kanalschicht 110 diskontinuierlich 110P sein.
  • Wie oben beschrieben, kann in dem Beispiel beim Abscheiden der leitenden Schicht 121' eine Grenzfläche zwischen Polysilicium vorhanden sein, und die Ätzrate kann aufgrund des Vorhandenseins der Naht 121S', die auf der Grenzfläche des Polysiliciums gebildet wird, beschleunigt werden, wenn der nachfolgende Nassätzprozess durchgeführt wird. Da der Nassätzprozess schnell durchgeführt wird, kann der Hinterschnitt 121S gebildet werden, bei dem das Ätzprofil an der Position der Naht in das Innere eindringt. Die Hinterschneidungen 121S können eine Instabilität des Oxidationsprozesses zur Bildung des Barrieroxids 125' verursachen.
  • Schließlich kann die Oberflächenenergie des Hinterschnitts 121S erhöht werden, wodurch die oxidierte Dicke dünn wird, und der Source-Kanalkontakt 121" und die Kanalschicht 110 können im nachfolgenden Prozess beschädigt werden.
  • Gemäß den Ausführungsformen können horizontale Ausnehmungen mit einem hohen Aspektverhältnis mit Polysilicium gefüllt sein, das verschiedene Dotierstoffe ohne Hohlräume umfasst.
  • Gemäß den Ausführungsformen kann eine geätzte Oberfläche vor einem Hinterschneiden geschützt werden, da Polysilicium mit einem Unterschied in den Nassätzraten gebildet wird.
  • Gemäß den Ausführungsformen kann die Zuverlässigkeit des vertikalen Halbleiterbauelementes verbessert werden.
  • Während die Ausführungsformen in Bezug auf die spezifischen Ausführungsformen beschrieben worden sind, ist es für den Fachmann offensichtlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, ohne von der Lehre und dem Umfang der Beschreibung abzuweichen, wie sie in den folgenden Ansprüchen definiert sind.

Claims (23)

  1. Vertikales Halbleiterbauelement, aufweisend: eine untere Struktur; eine Mehrschichtstapelstruktur mit einer über der unteren Struktur gebildeten Source-Schicht und über der Source-Schicht gebildeten Gate-Elektroden; eine vertikale Struktur, die die Mehrschichtstapelstruktur durchdringt und eine von der Source-Schicht isolierte Kanalschicht umfasst; eine vertikale Source-Leitung, die von der vertikalen Struktur beabstandet ist, um die Mehrschichtstapelstruktur zu durchdringen und die Source-Schicht zu kontaktieren; und einen horizontalen Source-Kanalkontakt, der die Source-Schicht und eine Kanalschicht koppelt und eine erste leitende Schicht und eine zweite leitende Schicht umfasst, die verschiedene Dotierstoffe umfassen.
  2. Vertikales Halbleiterbauelement nach Anspruch 1, wobei die erste leitende Schicht zwischen der Kanalschicht und der zweiten leitenden Schicht angeordnet ist und die erste leitende Schicht eine die zweite leitende Schicht umgebende Form aufweist.
  3. Vertikales Halbleiterbauelement nach Anspruch 1, wobei die zweite leitende Schicht ein Material mit einer anderen Nassätzrate als die erste leitende Schicht umfasst.
  4. Vertikales Halbleiterbauelement nach Anspruch 1, wobei die erste leitende Schicht Polysilicium umfasst, das einen ersten Dotierstoff enthält, und die zweite leitende Schicht Polysilicium umfasst, das einen zweiten Dotierstoff enthält, wobei der erste Dotierstoff und der zweite Dotierstoff unterschiedliche Materialien sind.
  5. Vertikales Halbleiterbauelement nach Anspruch 1, wobei die zweite leitende Schicht kohlenstoffdotiertes Polysilicium umfasst.
  6. Vertikales Halbleiterbauelement nach Anspruch 5, wobei die erste leitende Schicht phosphordotiertes Polysilicium umfasst.
  7. Vertikales Halbleiterbauelement nach Anspruch 1, wobei die zweite leitende Schicht eine Dicke aufweist, die dünner als eine Dicke der ersten leitenden Schicht ist.
  8. Vertikales Halbleiterbauelement nach Anspruch 1, ferner aufweisend: ein Barriereoxid, das zwischen der vertikalen Source-Leitung und dem horizontalen Source-Kanalkontakt gebildet ist.
  9. Vertikales Halbleiterbauelement nach Anspruch 8, wobei der horizontale Source-Kanalkontakt eine Spitze umfasst, die an einer Kontaktschnittstelle zwischen dem horizontalen Source-Kanalkontakt und dem Barrieroxid gebildet ist.
  10. Vertikales Halbleiterbauelement nach Anspruch 8, wobei das Barrieroxid ein Oxid des horizontalen Source-Kanalkontakts umfasst.
  11. Vertikales Halbleiterbauelement nach Anspruch 8, ferner aufweisend einen Dichtungsabstandshalter, der zwischen dem Barrieroxid und der vertikalen Source-Leitung gebildet ist.
  12. Verfahren zum Herstellen eines vertikalen Halbleiterbauelements, aufweisend: Bilden eines ersten Mehrschichtstapels, in dem eine Source-Opferschicht über einer unteren Source-Schicht angeordnet ist, wobei die untere Source-Schicht über einer unteren Struktur angeordnet ist; Bilden eines zweiten Mehrschichtstapels, in dem dielektrische Schichten und Opferschichten abwechselnd über dem ersten Mehrschichtstapel gestapelt sind; Bilden einer vertikalen Struktur, die den zweiten Mehrschichtstapel und den ersten Mehrschichtstapel durchdringt und eine von der unteren Source-Schicht isolierte Kanalschicht umfasst; Bilden einer vertikalen Kontaktausnehmung, die den zweiten Mehrschichtstapel und den ersten Mehrschichtstapel durchdringt und die Source-Opferschicht freilegt; Bilden einer horizontalen Kontaktausnehmung, die sich von der vertikalen Kontaktausnehmung erstreckt, durch Entfernen der Source-Opferschicht; Freilegen einer Seite der Kanalschicht der vertikalen Struktur durch Ausweiten der horizontalen Kontaktausnehmung; und Bilden eines Source-Kanalkontakts, der die horizontale Kontaktausnehmung ausfüllt und eine erste dotierte Schicht in Kontakt mit der Kanalschicht und eine zweite dotierte Schicht umfasst, die mit einem Dotierstoff dotiert ist, der sich von einem Dotierstoff der ersten dotierten Schicht unterscheidet.
  13. Verfahren nach Anspruch 12, wobei das Bilden des Source-Kanalkontakts umfasst: Bilden der ersten dotierten Schicht in Kontakt mit der Kanalschicht in der horizontalen Kontaktausnehmung; Bilden einer zweiten dotierten Schicht über der ersten dotierten Schicht, um die horizontale Kontaktausnehmung ohne Hohlräume zu füllen; und Bilden des Source-Kanalkontakts in der horizontalen Kontaktausnehmung durch Ätzen der zweiten dotierten Schicht und der ersten dotierten Schicht.
  14. Verfahren nach Anspruch 13, wobei beim Bilden des Source-Kanalkontakts: das Ätzen der zweiten dotierten Schicht und der ersten dotierten Schicht ein Nassätzen umfasst.
  15. Verfahren nach Anspruch 13, wobei beim Bilden des Source-Kanalkontakts: die zweite dotierte Schicht eine langsamere Ätzrate als die erste dotierte Schicht während des Nassätzens aufweist.
  16. Verfahren nach Anspruch 13, wobei beim Bilden des Source-Kanalkontakts: eine geätzte Oberfläche des Source-Kanalkontakts nach dem Nassätzen eine Spitze durch die zweite leitende Schicht aufweist.
  17. Verfahren nach Anspruch 12, wobei die zweite leitende Schicht ein Material mit einer anderen Nassätzrate als die erste leitende Schicht umfasst.
  18. Verfahren nach Anspruch 12, wobei die erste leitende Schicht Polysilicium umfasst, das einen ersten Dotierstoff enthält, und die zweite leitende Schicht Polysilicium umfasst, das einen zweiten Dotierstoff enthält, wobei der erste Dotierstoff und der zweite Dotierstoff unterschiedliche Materialien sind.
  19. Verfahren nach Anspruch 12, wobei die zweite leitende Schicht kohlenstoffdotiertes Polysilicium umfasst.
  20. Verfahren nach Anspruch 19, wobei die erste leitende Schicht phosphordotiertes Polysilicium umfasst.
  21. Verfahren nach Anspruch 12, wobei die zweite leitende Schicht eine Dicke aufweist, die dünner als eine Dicke der ersten leitenden Schicht ist.
  22. Verfahren nach Anspruch 12, ferner aufweisend nach dem Bilden des Source-Kanalkontakts: Bilden eines Barrieroxids durch Oxidieren einer freiliegenden Oberfläche des Source-Kanalkontakts; Bilden eines Dichtungsabstandshalters über dem Barrieroxid; Bilden von Gate-Ausnehmungen durch Entfernen von Opferschichten des zweiten Mehrschichtstapels; und Füllen der Gate-Ausnehmungen mit Gate-Elektroden.
  23. Verfahren nach Anspruch 12, wobei das Bilden des ersten Mehrschichtstapels umfasst: Bilden der unteren Source-Schicht über der unteren Struktur; Bilden der Source-Opferschicht über der unteren Source-Schicht; und Bilden einer oberen Source-Schicht über der Source-Opferschicht.
DE102019220519.4A 2019-04-11 2019-12-23 Vertikales halbleiterbauelement und verfahren zum herstellen des vertikalen halbleiterbauelementes Pending DE102019220519A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190042570A KR102671289B1 (ko) 2019-04-11 2019-04-11 수직형 반도체 장치 및 그 제조 방법
KR10-2019-0042570 2019-04-11

Publications (1)

Publication Number Publication Date
DE102019220519A1 true DE102019220519A1 (de) 2020-10-15

Family

ID=72613087

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019220519.4A Pending DE102019220519A1 (de) 2019-04-11 2019-12-23 Vertikales halbleiterbauelement und verfahren zum herstellen des vertikalen halbleiterbauelementes

Country Status (5)

Country Link
US (3) US11244956B2 (de)
KR (1) KR102671289B1 (de)
CN (1) CN111816662B (de)
DE (1) DE102019220519A1 (de)
SG (1) SG10201911724QA (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034696A (ja) * 2019-08-29 2021-03-01 キオクシア株式会社 半導体記憶装置
US11348939B2 (en) * 2019-12-20 2022-05-31 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
US11257834B2 (en) * 2020-01-15 2022-02-22 Micron Technology, Inc. Microelectronic devices including corrosion containment features, and related electronic systems and methods
KR20220078343A (ko) 2020-12-03 2022-06-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
US11950416B2 (en) * 2021-02-01 2024-04-02 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
KR20220135825A (ko) * 2021-03-31 2022-10-07 에스케이하이닉스 주식회사 반도체 장치 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101698193B1 (ko) * 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR20160020210A (ko) * 2014-08-13 2016-02-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9508730B2 (en) * 2015-03-11 2016-11-29 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR102332359B1 (ko) 2015-05-19 2021-11-29 삼성전자주식회사 수직형 메모리 장치
KR102543998B1 (ko) * 2015-12-03 2023-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102549452B1 (ko) * 2016-03-31 2023-06-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102630947B1 (ko) 2016-04-20 2024-01-31 에스케이하이닉스 주식회사 메모리 장치의 제조 방법
KR102606822B1 (ko) * 2016-06-30 2023-11-29 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9985098B2 (en) * 2016-11-03 2018-05-29 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
KR20180135526A (ko) * 2017-06-12 2018-12-21 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US10438964B2 (en) * 2017-06-26 2019-10-08 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
KR101826217B1 (ko) * 2017-07-25 2018-03-23 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
JP2019041054A (ja) * 2017-08-28 2019-03-14 東芝メモリ株式会社 半導体装置
KR102629202B1 (ko) 2018-04-23 2024-01-26 삼성전자주식회사 3차원 반도체 메모리 장치

Also Published As

Publication number Publication date
CN111816662B (zh) 2024-04-05
US20230403855A1 (en) 2023-12-14
KR20200120112A (ko) 2020-10-21
KR102671289B1 (ko) 2024-06-03
CN111816662A (zh) 2020-10-23
US11751395B2 (en) 2023-09-05
US11244956B2 (en) 2022-02-08
SG10201911724QA (en) 2020-11-27
US20200328226A1 (en) 2020-10-15
US20220123020A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
DE102019220519A1 (de) Vertikales halbleiterbauelement und verfahren zum herstellen des vertikalen halbleiterbauelementes
DE102015114904B4 (de) Halbleitervorrichtungsstrukturen und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE112017000914B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Wrap-Around-Kontakt
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102019106763A1 (de) Vergrabene stromschiene und ausbildungsverfahren
DE102015113250B4 (de) Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
DE102020126242A1 (de) Halbleitervorrichtungen
DE112016000050B4 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE102019127213A1 (de) Gate-Widerstandsreduktion durch leitfähige Schicht mit niedriger Resistivität
DE102020101253A1 (de) Grabenkondensatorprofil zur verringerung einer substratwölbung
DE102020119491A1 (de) Halbleitervorrichtungen
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE4342817B4 (de) Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement
DE4113999C2 (de) Halbleitereinrichtung und Herstellungsverfahren für eine Halbleitereinrichtung
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10043904B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
EP1869711A2 (de) Herstellung von vdmos-transistoren mit optimierter gatekontaktierung
DE102015114405A1 (de) Halbleitervorrichtung mit sich durch eine zwischenschicht erstreckenden kontaktstrukturen und herstellungsverfahren
DE102017120886B4 (de) Integrierter Chip umfassend Gatestrukturen mit Seitenwandspacer und Herstellungsverfahren
DE10164741A1 (de) Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators
DE19734837A1 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids