DE10043904B4 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents
Halbleitervorrichtung und Verfahren zu ihrer Herstellung Download PDFInfo
- Publication number
- DE10043904B4 DE10043904B4 DE10043904A DE10043904A DE10043904B4 DE 10043904 B4 DE10043904 B4 DE 10043904B4 DE 10043904 A DE10043904 A DE 10043904A DE 10043904 A DE10043904 A DE 10043904A DE 10043904 B4 DE10043904 B4 DE 10043904B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- diffusion layer
- gate polysilicon
- gate
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 66
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 166
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 9
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims 1
- 238000000206 photolithography Methods 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Halbleitervorrichtung
mit:
einem Halbleitersubstrat,
einer Epitaxieschicht, die auf dem Halbleitersubstrat gebildet ist,
einer Basisdiffusionsschicht, die auf der Epitaxieschicht gebildet ist,
einem Graben, der in der Basisdiffusionsschicht und der Epitaxieschicht gebildet ist,
einem dielektrischen Gateoxidfilm, der auf der Oberfläche des Grabens gebildet ist,
einer Gatepolysiliziumschicht, die in dem Graben in einem Zustand gebildet ist, dass der untere Teil der Gatepolysiliziumschicht mit dem dielektrischen Gateoxidfilm kontaktiert und der obere Teil der Gatepolysiliziumschicht über die obere Fläche der Basisdiffusionsschicht vorsteht, wobei die Gatepolysiliziumschicht eine erste Silizidschicht aufweist, die auf einem Teil der oberen Fläche der Gatepolysiliziumschicht ausgeformt ist, und
einer Sourcediffusionsschicht, die in einem Teil des oberen Teils der Basisdiffusionsschicht gebildet ist und an einen Teil des dielektrischen Gateoxidfilms direkt angrenzt, der die Gatepolysiliziumschicht umschließt.
einem Halbleitersubstrat,
einer Epitaxieschicht, die auf dem Halbleitersubstrat gebildet ist,
einer Basisdiffusionsschicht, die auf der Epitaxieschicht gebildet ist,
einem Graben, der in der Basisdiffusionsschicht und der Epitaxieschicht gebildet ist,
einem dielektrischen Gateoxidfilm, der auf der Oberfläche des Grabens gebildet ist,
einer Gatepolysiliziumschicht, die in dem Graben in einem Zustand gebildet ist, dass der untere Teil der Gatepolysiliziumschicht mit dem dielektrischen Gateoxidfilm kontaktiert und der obere Teil der Gatepolysiliziumschicht über die obere Fläche der Basisdiffusionsschicht vorsteht, wobei die Gatepolysiliziumschicht eine erste Silizidschicht aufweist, die auf einem Teil der oberen Fläche der Gatepolysiliziumschicht ausgeformt ist, und
einer Sourcediffusionsschicht, die in einem Teil des oberen Teils der Basisdiffusionsschicht gebildet ist und an einen Teil des dielektrischen Gateoxidfilms direkt angrenzt, der die Gatepolysiliziumschicht umschließt.
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung wie einen Feldeffekttransistor (FET) vom Vertikaltyp und auf ein Herstellungsverfahren dafür.
- Wichtige Faktoren in einer Halbleitervorrichtung wie einem FET vom Vertikaltyp sind geringer Ron (geringer Widerstand beim Einschalten der Halbleitervorrichtung), geringe Kapazität und geringer Gatewiderstand. Um diese Faktoren zu erfüllen, hat im Allgemeinen der FET vom Vertikaltyp eine Zellstruktur vom Grabentyp. Entsprechend dem Fortschritt bei der Fotolithographie wurde die Zellgröße des FET vom Vertikaltyp klein ausgelegt und folglich wurde geringer Ron und geringe Kapazität realisiert. Und der geringe Gatewiderstand wurde dadurch realisiert, dass der Anteil von Störstoffen, die in Gatepolysilizium dotiert wurden, erhöht wurde und die Abscheidung von Gatefingern verbessert wurde und die Anzahl von Gatefingern erhöht wurde.
-
1 ist eine Schnittdarstellung einer konventionellen Halbleitervorrichtung wie einem FET vom Vertikaltyp. Wie in1 dargestellt ist, liefert die konventionelle Halbleitervorrichtung ein Halbleitersubstrat101 , eine epitaktische Schicht102 , die auf dem Halbleitersubstrat101 gebildet ist, eine Basisdiffusionsschicht103 , die auf der epitaktischen Schicht102 gebildet ist, einen Graben104 , der in der Basisdiffusionsschicht103 und der epitaktischen Schicht102 gebildet ist, einen dielektrischen Gateoxidfilm105 , der auf der Oberfläche des Grabens104 gebildet ist, eine Gatepolysiliziumschicht106 , die in dem Graben104 auf der Oberfläche des dielektrischen Gateoxidfilms105 gebildet ist, eine Sourcediffusionsschicht107 , die in einem Teil des oberen Teils der Basisdiffusionsschicht103 gebildet ist, und einen Teil des dielektrischen Gateoxidfilms102 umgibt, der die Gatepolysiliziumschicht106 einschließt, eine dielektrische Zwischenschicht108 , die auf einem Teil der Sourcediffusionsschicht107 und oberhalb der Gatepolysiliziumschicht106 gebildet ist, und einen Source-elektroden-Metallfilm109 , der auf der dielektrischen Zwischenschicht108 und einem Teil der Sourcediffusionsschicht107 und der Basisdiffusionsschicht103 gebildet ist. - Bei der konventionellen Halbleitervorrichtung wird jedoch der Graben
104 dadurch gebildet, dass die obere Fläche der Basisdiffusionsschicht103 als Bezugsfläche entschieden wird. Der dielektrische Gateoxidfilm105 ist auf der Oberfläche des Grabens104 gebildet, und anschließend wird die Gatepolysiliziumschicht106 in den Graben104 eingefüllt. Zu dem Zeitpunkt, wenn ein Plasmaätzen (Rückätzen) an der oberen Fläche der Gatepolysiliziumschicht106 durchgeführt wird, ist die obere Fläche der Gatepolysiliziumschicht106 unterhalb der unteren Oberfläche der Basisdiffusionsschicht103 positioniert. Deshalb muss die Sourcediffusionsschicht107 mit einer Dicke von etwa 0,4 bis 0,6 μm gebildet werden, und die Basisdiffusionsschicht103 wird mit der Dicke von etwa 1,0 bis 1,5 μm gebildet. Die Tiefe des Grabens104 , der eine optimale Tiefe hat, wird zu etwa 1,2 bis 1,7 μm, was durch die Tiefe der Basisdiffusionsschicht103 verursacht wird. Es gibt somit dahingehend ein Problem, dass es schwierig ist, parasitäre Kapazitäten gering zu gestalten. Und der geringe Ron durch das Schrumpfen von Zellen, wurde nicht ausreichend erzielt durch nur den Einsatz von Lithographietechnik wegen der geringen Schrumpfungsrate. Es gibt ferner einige Beschränkungen zum Erzielen des ausreichend geringen Gatewiderstandes durch Einsatz einer Substanz von Polysilizium. -
DE 195 44 327 C2 offenbart, dass bei einer Halbleitervorrichtung die Gatepolysiliziumschicht einer Festwertspeicherzelle herausragen kann. - Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Herstellungsverfahren dafür zu schaffen, durch die eine geringe Kapazität und ein geringer Ron erzielt werden und dabei auch der Gatewiderstand reduziert werden kann.
- Diese Aufgabe wird erfindungsgemäß durch die Gegenstände der Ansprüche 1 oder 4 gelöst.
- Vorteilhafte Merkmale ergeben sich aus den Unteransprüchen.
- Ausführungsformen der vorliegenden Erfindung werden unter Berücksichtigung der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlich, in denen:
-
1 eine Schnittdarstellung einer bekannten Halbleitervorrichtung wie eines FET vom Vertikaltyp ist, -
2 eine Schnittdarstellung eines ersten Ausführungsbeispiels einer Halbleitervorrichtung gemäß der Erfindung ist, -
3 eine Schnittdarstellung ist, die einen ersten Herstellungsprozess für das erste Ausführungsbeispiel der Halbleitervorrichtung gemäß der Erfindung zeigt, -
4 eine Schnittdarstellung ist, die einen zweiten Herstellungsprozess für das erste Ausführungsbeispiel der Halbleitervorrichtung gemäß der Erfindung ist, -
5 eine Schnittdarstellung ist, die einen dritten Herstellungsprozess für das erste Ausführungsbeispiel der Halbleitervorrichtung gemäß der Erfindung zeigt, -
6 eine Schnittdarstellung eines zweiten Ausführungsbeispiels der Halbleitervorrichtung gemäß der Erfindung ist, -
7 eine Schnittdarstellung ist, die einen ersten Herstellungsprozess für das zweite Ausführungsbeispiel der Halbleitervorrichtung gemäß der Erfindung zeigt, -
8 eine Schnittdarstellung ist, die einen zweiten Herstellungsprozess für das zweite Ausführungsbeispiel der Halbleitervorrichtung der Erfindung zeigt, und -
9 eine Schnittdarstellung ist, die einen dritten Herstellungsprozess für das zweite Ausführungsbeispiel der Halbleitervorrichtung der Erfindung zeigt. - Nunmehr Bezug nehmend auf die Zeichnungen werden Ausführungsbeispiele der vorliegenden Erfindung im Detail erläutert.
2 ist eine Schnittdarstellung eines ersten Ausführungsbeispiels einer Halbleitervorrichtung der Erfindung. - Wie
2 zeigt, umfasst das erste Ausführungsbeispiel der Halbleitervorrichtung der Erfindung ein N-Typ-Halbleitersubstrat1 , eine Epitaxieschicht2 vom N-Typ, die auf dem N-Typ-Halbleitersubstrat1 gebildet ist, eine P-Typ-Basisdiffusionsschicht3 , die auf der N-Typ-Epitaxieschicht2 gebildet ist, einen Graben, der in dieser P-Typ-Basisdiffusionsschicht3 und der N-Typ-Epitaxieschicht2 gebildet ist, einen dielektrischen Gateoxidfilm5 , der auf der Oberfläche des Grabens4 gebildet ist, eine Gatepolysiliziumschicht6 , deren oberer Teil über die P-Typ-Basisdiffusionsschicht3 vorsteht und deren unterer Teil im dem Graben4 mit der Oberfläche des dielektrischen Gateoxidfilms5 kontaktiert, eine N-Typ-Sourcediffusionsschicht7 , die in einem Teil des oberen Teils der P-Typ-Basisdiffusionsschicht3 gebildet ist und einen Teil des dielektrischen Gateoxidfilms5 umgibt, der die Gatepolysiliziumschicht6 einschließt, einen Seitenwandoxidfilm8 , der auf der N-Typ einem Zustand gebildet ist, dass der obere Teil der Gatepolysiliziumschicht6 durch den Seitenwandoxidfilm8 umgeben ist, eine Polyzidschicht (polycide)9 , die auf der oberen Fläche der Gatepolysiliziumschicht6 gebildet ist, und eine Silizidschicht10 , die auf einem Teil der N-Typ-Sourcediffusionsschicht7 und der P-Typ-Basisdiffusionsschicht3 gebildet ist. Hier wird die Silizidschicht10 durch einen selbstausrichtenden Silizidprozess durch den Seitenwandoxidfilm8 gebildet. - Das erste Ausführungsbeispiel der Halbleitervorrichtung gemäß der Erfindung umfasst ferner eine dielektrische Zwischenschicht
11 , die auf der Polyzidschicht9 und dem Seitenwandoxidfilm8 und einem Teil der Silizidschicht10 gebildet ist, und einen Source-elektroden-Metallfilm12 , der auf der dielektrischen Schicht11 und einem Teil der Silizidschicht10 gebildet ist. - Als nächstes wird unter Bezugnahme auf die
2 bis5 das Herstellungsverfahren für das erste Ausführungsbeispiel der Halbleitervorrichtung der Erfindung im Detail erläutert. In den2 bis5 sind die Herstellungsprozesse für die Erläuterung in vier unterteilt.3 ist eine Schnittdarstellung, die einen ersten Herstellungsprozess für das erste Ausführungsbeispiel der Halbleitervorrichtung der Erfindung zeigt.4 . ist eine Schnittdarstellung, die einen zweiten Herstellungsprozess für das erste Ausführungsbeispiel der Halbleitervorrichtung der Erfindung zeigt.5 ist eine Schnittdarstellung, die einen dritten Herstellungsprozess für das erste Ausführungsbeispiel der Halbleitervorrichtung der Erfindung zeigt. Und2 zeigt einen vierten Herstellungsprozess für das erste Ausführungsbeispiel der Halbleitervorrichtung der Erfindung. - Zunächst wird, wie in
3 dargestellt ist, die Epitaxieschicht2 von N-Typ, die mit Phosphor (P) auf 0,3 bis 0,4 Ω·cm dotiert ist, mit der Dicke von etwa 6 μm auf dem N-Typ-Halbleitersubstrat1 gebildet, das mit Arsen (As) auf 1/1000 bis 6/1000 Ω·cm dotiert ist. - Eine Maskierungssubstanz
13 mit einer Dicke von etwa 400 bis 600 nm wird auf der N-Typ-Epitaxieschicht2 durch ein thermisches Oxidationsverfahren und Niederdruckdampfabscheidungsverfahren (LPCVD) gebildet, und Strukturierung wird durch eine Photolithographietechnik durchgeführt. Ein Plasmaätzen wird an der Maskierungssubstanz13 und der N-Typ-Epitaxieschicht2 durchgeführt, und der Graben4 mit 0,6 bis 0,8 μm Tiefe wird gebildet. - Als nächstes wird der dielektrische Gateoxidfilm
5 mit einer Dicke von 30 bis 70 nm auf der Oberfläche des Grabens4 durch das thermische Oxidationsverfahren gebildet. Die Gatepolysiliziumschicht6 mit einer Dicke von 500 bis 1000 nm wird durch das LPCVD-Verfahren in den Graben4 in einem Zustand gefüllt, dass die Gatepolysiliziumschicht6 mit der Oberfläche des dielektrischen Gateoxidfilms5 kontaktiert. Und die Gatepolysiliziumschicht6 wird durch das Plasmaätzen zurückgeätzt. - Als nächstes, wie in
4 . dargestellt wird die P-Typ-Basisdiffusionsschicht3 mit einer Verbindungstiefe von 0,5 bis 0,6 μm dadurch gebildet, dass die Maskierungssubstanz13 und ein Teil des dielektrischen Gateoxidfilms entfernt werden durch beispielsweise Nass ätzen, und Borionen werden in die obere Oberfläche der N-Typ-Epitaxieschicht2 injiziert. Und die N-Typ-Sourcediffusionsschicht7 mit einer Verbindungstiefe von 0,1 bis 0,2 μm wird dadurch gebildet, dass As-Ionen in die durch die Photolithographietechnik ausgewählte Oberfläche der P-Typ-Basisdiffusionsschicht3 injiziert werden. - Als nächstes, wie in
5 dargestellt, wird ein Oxidfilm auf die P-Typ-Basisdiffusionsschicht3 und die N-Typ-Sourcediffusionsschicht7 durch ein chemisches Dampfabscheidungsverfahren (CVD) gelegt, und Plasmaätzen (Rückätzen) wird auf der gesamten oberen Fläche angewandt, und der Seitenwandoxidfilm8 wird gebildet. Und Titan (Ti) wird auf die gesamte obere Fläche gespritzt (spattered), und die Polyzidschicht9 und die Silizidschicht10 werden durch Tempern gebildet, und verbleibendes Ti auf dem Seitenwandoxidfilm8 wird durch Nassätzen entfernt. - Wie in
2 dargestellt ist, wird die dielektrische Schicht11 durch das CVD-Verfahren gebildet, und Strukturierung wird durch die Photolithographietechnik angewandt, und ein Sourcekontaktfenster wird gebildet. Als nächstes wird Titannitrid (TiN)/Ti durch Spritzen als Sperrmetall aufgebracht, und nach dem Tempern wird der Sourceelektroden-Metallfilm12 durch Spritzen von Aluminium-Silizium-Kupfer (AlSiCu) gebildet. - Das erste Ausführungsbeispiel des Herstellungsverfahrens der Halbleitervorrichtung übernimmt einen Prozess, der als selbstausrichtender Silizidprozess bezeichnet wird und der eine Silizidschicht durch Selbstausrichtung ausbildet, so dass die Halbleitervorrichtung in einfacher Weise durch den kostengünstigen Prozess hergestellt werden kann ohne Anstieg der Anzahl der Anwendung der Photolithographietechnik und selbst ohne die Hochtechnologieverwendung der Lithographietechnik. Bei dem ersten Ausführungsbeispiel der vorliegenden Erfindung wird die Halbleitervorrichtung vom N-Typ erläutert, das erste Ausführungsbeispiel kann jedoch auch bei einer Halbleitervorrichtung vom P-Typ verwendet werden.
- Bei dem ersten Ausführungsbeispiel der Erfindung steht der obere Teil der Gatepolysiliziumschicht
6 über die obere Fläche der P-Typ-Basisdiffusionsschicht3 vor. Deshalb kann die N-Typ-Sourcediffusionsschicht7 mit einer sehr dünnen Übergangsschicht von 0,1 bis 0,2 μm Dicke hergestellt werden. Folglich kann die P-Typ-Basisdiffusionsschicht3 mit dem Konzentrationsprofil in Vertikalrichtung mit der sehr dünnen Übergangsschicht von 0,5 bis 0,6 μm hergestellt werden. Und die Tiefe des Grabens4 mit optimaler Tiefe kann auf 0,6 bis 0,8 μm sehr flach ausgebildet werden, basierend auf der Tiefe der P-Typ-Basisdiffusionsschicht3 . Die parasitäre Kapazität des vertikalen FET vom Grabentyp wird hauptsächlich durch die Breite und Tiefe des Grabens4 bestimmt, und deshalb kann die parasitäre Kapazität dadurch deutlich reduziert werden, dass die Tiefe des Grabens4 flach gestaltet wird. - Und die Polyzidschicht
5 , die auf der Gatepolysiliziumschicht6 ausgebildet ist, hat einen Widerstandswert von etwa 1/10 des allgemeinen Gatepolysiliziumwiderstands, der ausreichend P-diffundiert ist. Deshalb kann der Gatewiderstand des vertikalen FET vom Grabentyp deutlich reduziert werden. Durch Ausbilden der Silizidschicht10 auf der P-Typ-Basisdiffusionsschicht3 kann der Abstand zwischen der Gatepolysiliziumschicht6 und einem Sourcekontakt, der an dem innenseitigen Endpunkt der Silizidschicht10 liegt, mit der Breite des Seitenwandoxidfilms8 durch Nichteinsatz der Photolithographietechnik ausgebildet werden. Deshalb kann die Zellengröße klein ausgelegt werden. Durch verkleinern der Zellengröße kann die Zellendichte pro Einheitsfläche vergrößert werden, und der Kanalwiderstand kann auch reduziert werden. Bei dem ersten Ausführungsbeispiel der Erfindung ist es nicht erforderlich, die Anzahl der Male zu erhöhen, bei denen die Photolithographietechnik als Hochtechnologie eingesetzt wird. Deshalb kann die Halbleitervorrichtung der Erfindung mit geringen Kosten hergestellt werden. - Mit Bezug auf die Zeichnungen wird als nächstes ein zweites Ausführungsbeispiel der Halbleitervorrichtung der Erfindung erläutert.
6 ist eine Schnittdarstellung des zweiten Ausführungsbeispiels der Halbleitervorrichtung der Erfindung. - Wie in
6 dargestellt ist, umfasst das zweite Ausführungsbeispiel der Halbleitervorrichtung der Erfindung ein N-Typ-Halbleitersubstrat1 , eine N-Typ-Epitaxieschicht2 , die auf dem N-Typ-Halbleitersubstrat1 gebildet ist, eine P-Typ-Basisdiffusionsschicht3 , die auf der N-Typ-Epitaxieschicht2 gebildet ist, einen ersten Graben4 , der in dieser P-Typ-Basisdiffusionsschicht3 und der N-Typ-Epitaxieschicht2 gebildet ist, einen dielektrischen Gateoxidfilm5 , der auf der Oberfläche des ersten Grabens4 ausgebildet ist, eine Gatepolysiliziumschicht6 , deren oberer Teil über die P-Typ-Basisdiffusionsschicht vorsteht und deren unterer Teil im ersten Graben4 ist und die Oberfläche des dielektrischen Gateoxidfilms5 kontaktiert, eine N-Typ-Sourcediffusionsschicht7 , die in einem Teil des oberen Teils der P-Typ-Basisdiffusionsschicht3 ausgebildet ist und einen Teil des dielektrischen Gateoxidfilms5 umgibt, der die Gatepolysiliziumschicht6 umschließt, einen zweiten Graben14 , der in der Gatepolysiliziumschicht6 gebildet ist, und eine Wolframsilizidschicht (WSi)15 , die in dem zweiten Graben14 gebildet ist. - Das zweite Ausführungsbeispiel der Halbleitervorrichtung der Erfindung umfasst ferner eine dielektrische Zwischenschicht
11 , die auf einem Teil der N-Typ-Sourcediffusionsschicht7 und dem oberen Teil der Gatepolysiliziumschicht6 und der WSi-Schicht15 gebildet ist, und einen Sourceelektroden-Metallfilm12 , der auf der dielektrischen Zwischenschicht11 und einem Teil der N-Typ-Sourcediffusionsschicht7 und der P-Typ-Basisdiffusionsschicht3 gebildet ist. - Unter Bezugnahme auf die
6 bis9 wird als nächstes das Herstellungsverfahren für das zweite Ausführungsbeispiel der Halbleitervorrichtung der Erfindung im Detail erläutert. In den6 bis9 sind zur Erläuterung die Herstellungsprozesse in vier unterteilt.7 ist eine Schnittdarstellung, die einen ersten Herstellungsprozess für das zweite Ausführungsbeispiel der Halbleitervorrichtung der Erfindung zeigt.8 ist eine Schnittdarstellung, die einen zweiten Herstellungsprozess für das zweite Ausführungsbeispiel der Halbleitervorrichtung der Erfindung zeigt.9 ist eine Schnittdarstellung, die einen dritten Herstellungsprozess für das zweite Ausführungsbeispiel der Halbleitervorrichtung der Erfindung zeigt. Und6 zeigt einen vierten Herstellungsprozess für das zweite Ausführungsbeispiel der Halbleitervorrichtung der Erfindung. - Zunächst wird, wie in
7 dargestellt ist, die N-Typ-Epitaxieschicht2 , die mit P auf 0,3 bis 0,4 Ω·cm dotiert ist, mit einer Dicke von etwa 6 μm auf dem N-Typ-Halbleiter substrat1 gebildet, das mit As dotiert ist und 1/1000 bis 6/1000 Ω·cm aufweist. Eine Maskierungssubstanz13 mit etwa 400 bis 600 nm Dicke wird auf der N-Typ-Epitaxieschicht2 durch ein thermisches Oxidationsverfahren und ein LPCVD-Verfahren gebildet, und Strukturieren wird durch Anwendung einer Photolithographietechnik durchgeführt. Ein Plasmaätzen wird an der Maskierungssubstanz13 und der N-Typ-Epitaxieschicht2 durchgeführt, und der erste Graben4 mit 0,6 bis 0,8 μm Tiefe wird gebildet. - Als nächstes wird der dielektrische Gateoxidfilm
5 mit 300 bis 700 Å Dicke auf der Oberfläche des ersten Grabens4 durch ein thermisches Oxidationsverfahren gebildet. Die Gatepolysiliziumschicht6 mit 500 bis 1000 nm Dicke wird in den ersten Graben4 in einem Zustand gefüllt, dass die Gatepolysiliziumschicht6 mit der Oberfläche des dielektrischen Gateoxidfilms5 kontaktiert, und zwar durch das LPCVD-Verfahren. Und die Gatepolysiliziumschicht6 wird durch das Plasmaätzen zurückgeätzt. - Als nächstes, wie in
8 dargestellt ist, wird die P-Typ-Basisdiffusionsschicht3 mit 0,5 bis 0,6 μm Verbindungstiefe dadurch gebildet, dass die Maskierungssubstanz13 und ein Teil des dielektrischen Gateoxidfilms15 durch beispielsweise Nassätzen entfernt werden, und Borionen werden in die obere Fläche der N-Typ-Epitaxieschicht2 injiziert. Und die N-Typ-Sourcediffusionsschicht7 mit 0,1 bis 0,2 μm Verbindungstiefe wird dadurch gebildet, dass As-Ionen in die durch die Photolithographietechnik ausgewählte Oberfläche der P-Typ-Basisdiffusionsschicht3 injiziert werden. - Als nächstes, wie in
9 dargestellt ist, wird der zweite Graben14 in der Gatepolysiliziumschicht6 unter Einsatz der Photolithographietechnik gebildet. Und die WSi-Schicht15 wird in dem zweiten Graben14 der Gatepolysiliziumschicht6 dadurch gebildet, dass WSi in den zweiten Graben14 durch das LPCVD-Verfahren eingebracht wird, und das Plasmaätzen (Rückätzen) wird auf der gesamten oberen Fläche angewendet. - Wie in
6 dargestellt ist, wird die dielektrische Zwischenschicht11 durch das CVD-Verfahren gebildet, und Strukturierung durch die Photolithographietechnik wird angewendet, und ein Sourcekontaktfenster wird gebildet. Als nächstes wird TiN/Ti durch Spritzen als Barrieremetall gebildet, und nach dem Tempern wird der Sourceelektroden-Metallfilm12 durch Spritzen von AlSiCu gebildet. - Bei dem zweiten Ausführungsbeispiel der Erfindung wurde die Halbleitervorrichtung von N-Typ erläutert, das zweite Ausführungsbeispiel kann jedoch auch für eine Halbleitervorrichtung vom P-Typ verwendet werden. Das zweite Ausführungsbeispiel der Erfindung umfasst die WSi-Schicht
15 , die in die Gatepolysiliziumschicht6 eingebettet ist, so dass der Gatewiderstand weiter reduziert werden kann. - Wie oben dargestellt wurde kann gemäß der Erfindung eine Halbleitervorrichtung und ein Herstellungsverfahren dafür angegeben werden, bei denen geringe Kapazität und ein geringer Ron realisiert sind und auch der Gatewiderstand reduziert ist.
Claims (6)
- Halbleitervorrichtung mit: einem Halbleitersubstrat, einer Epitaxieschicht, die auf dem Halbleitersubstrat gebildet ist, einer Basisdiffusionsschicht, die auf der Epitaxieschicht gebildet ist, einem Graben, der in der Basisdiffusionsschicht und der Epitaxieschicht gebildet ist, einem dielektrischen Gateoxidfilm, der auf der Oberfläche des Grabens gebildet ist, einer Gatepolysiliziumschicht, die in dem Graben in einem Zustand gebildet ist, dass der untere Teil der Gatepolysiliziumschicht mit dem dielektrischen Gateoxidfilm kontaktiert und der obere Teil der Gatepolysiliziumschicht über die obere Fläche der Basisdiffusionsschicht vorsteht, wobei die Gatepolysiliziumschicht eine erste Silizidschicht aufweist, die auf einem Teil der oberen Fläche der Gatepolysiliziumschicht ausgeformt ist, und einer Sourcediffusionsschicht, die in einem Teil des oberen Teils der Basisdiffusionsschicht gebildet ist und an einen Teil des dielektrischen Gateoxidfilms direkt angrenzt, der die Gatepolysiliziumschicht umschließt.
- Halbleitervorrichtung nach Anspruch 1, ferner mit: einem Seitenwandoxidfilm, der auf einem Teil der Sourcediffusionsschicht gebildet ist und neben dem oberen Teil der Gatepolysiliziumschicht ausgeformt ist, einer zweiten Silizidschicht, die auf einem Teil der Sourcediffusionsschicht und der Basisdiffusionsschicht gebildet ist, einer dielektrischen Zwischenschicht, die auf der ersten Silizidschicht, dem Seitenwandoxidfilm und einem Teil der zweiten Silizidschicht gebildet ist, und einem Sourceelektroden-Metallfilm, der auf der dielektrischen Zwischenschichteinem Sourceelektroden-Metallfilm, der auf der dielektrischen Zwischenschicht und einem Teil der zweiten Silizidschicht gebildet ist.
- Halbleitervorrichtung nach Anspruch 1, ferner mit: einem zweiten Graben, der in dem oberen Teil der Gatepolysiliziumschicht gebildet ist, einer Wolframsilizid-(WSi)-Schicht, die in dem zweiten Graben gebildet ist, einer dielektrischen Zwischenschicht, die auf der oberen Fläche der WSi-Schicht, den oberen und Seitenflächen des oberen Teils der Gatepolysiliziumschicht gebildet ist und auf einem Teil der Sourcediffusionsschicht, und einem Sourceelektroden-Metallfilm, der auf der dielektrischen Zwischenschicht und einem Teil der Sourcediffusionsschicht und der Basisdiffusionsschicht gebildet ist.
- Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten: Vorbereiten eines Halbleitersubstrats, Ausbilden einer Epitaxieschicht auf dem Halbleitersubstrat, Ausbilden einer Maskierungssubstanz auf der Epitaxieschicht, Ausbilden eines Grabens in der Maskierungssubstanz und der Epitaxieschicht, Ausbilden eines dielektrischen Gateoxidfilms auf der Oberfläche des Grabens, Ausbilden einer Gatepolysiliziumschicht in dem Graben in einem Zustand, dass die Gatepolysiliziumschicht mit dem dielektrischen Gateoxidfilm kontaktiert, Entfernen der Maskierungssubstanz, Ausbilden einer Basisdiffusionsschicht in der Epitaxieschicht, Ausbilden einer Sourcediffusionsschicht in einem Teil des oberen Teils der Basisdiffusionsschicht dergestalt, dass die Sourcediffusionsschicht an einen Teil des dielektrischen Gateoxidfilms direkt angrenzt, der die Gatepolysiliziumschicht umschließt, und Ausbilden einer ersten Silizidschicht, die auf einem Teil der oberen Fläche der Gatepolysiliziumschicht ausgeformt ist.
- Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 4 mit den Schritten: Ausbilden eines Seitenwandoxidfilms auf einem Teil der Sourcediffusionsschicht in einem Zustand, dass der Seitenteil des oberen Teils der Polysiliziumschicht durch den Seitenwandoxidfilm umgeben ist, Ausbilden der ersten Silizidschicht auf der oberen Fläche der Gatepolysiliziumschicht, und einer zweiten Silizidschicht auf einem Teil der Sourcediffusionsschicht und der Basisdiffusionsschicht, Ausbilden einer dielektrischen Zwischenschicht auf der ersten Silizidschicht, dem Seitenwandoxidfilm und einem Teil der zweiten Silizidschicht und Ausbilden eines Sourceelektroden-Metallfilms auf der dielektrischen Zwischenschicht und einem Teil der Silizidschicht.
- Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 4 mit den Schritten: Ausbilden eines zweiten Grabens in dem oberen Teil der Gatepolysiliziumschicht, Ausbilden einer WSi-Schicht in dem zweiten Graben, Ausbilden einer dielektrischen Zwischenschicht auf der oberen Fläche der WSi-Schicht der oberen und den Seitenflächen des oberen Teils der Gatepolysiliziumschicht und auf einem Teil der Sourcediffusionsschicht und Ausbilden eines Sourceelektroden-Metallfilms auf der dielektrischen Zwischenschicht und einem Teil der Sourcediffusionsschicht und der Basisdiffusionsschicht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25401099A JP3337012B2 (ja) | 1999-09-08 | 1999-09-08 | 半導体装置およびその製造方法 |
JP11-254010 | 1999-09-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10043904A1 DE10043904A1 (de) | 2001-05-03 |
DE10043904B4 true DE10043904B4 (de) | 2008-09-18 |
Family
ID=17259015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10043904A Expired - Fee Related DE10043904B4 (de) | 1999-09-08 | 2000-09-06 | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3337012B2 (de) |
DE (1) | DE10043904B4 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4932088B2 (ja) * | 2001-02-19 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
JP2006114834A (ja) * | 2004-10-18 | 2006-04-27 | Toshiba Corp | 半導体装置 |
JP5065589B2 (ja) * | 2005-11-29 | 2012-11-07 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US8384150B2 (en) | 2005-11-29 | 2013-02-26 | Rohm Co., Ltd. | Vertical double diffused MOS transistor with a trench gate structure |
JP5222466B2 (ja) | 2006-08-09 | 2013-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2009135354A (ja) * | 2007-12-03 | 2009-06-18 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2014225692A (ja) * | 2008-12-25 | 2014-12-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
CN102034708B (zh) * | 2009-09-27 | 2012-07-04 | 无锡华润上华半导体有限公司 | 沟槽型dmos晶体管的制作方法 |
JP5738094B2 (ja) * | 2010-09-14 | 2015-06-17 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19544327C2 (de) * | 1995-11-28 | 2001-03-29 | Siemens Ag | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung |
-
1999
- 1999-09-08 JP JP25401099A patent/JP3337012B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-06 DE DE10043904A patent/DE10043904B4/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19544327C2 (de) * | 1995-11-28 | 2001-03-29 | Siemens Ag | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung |
Also Published As
Publication number | Publication date |
---|---|
JP3337012B2 (ja) | 2002-10-21 |
JP2001077362A (ja) | 2001-03-23 |
DE10043904A1 (de) | 2001-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69931747T2 (de) | Herstellung eines leistungshalbleiterbauelementes | |
DE102005025951B4 (de) | Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung | |
DE102011088584B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3785317T2 (de) | Matrix hoher Packungsdichte aus dynamischen VMOS RAM. | |
DE3202608A1 (de) | Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode | |
DE19615692C2 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung | |
DE10128718A1 (de) | Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor | |
DE10043904B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
EP0764982B1 (de) | Verfahren zur Herstellung einer integrierten CMOS-Schaltung | |
DE3931127C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE10109564A1 (de) | Grabenkondensator und Verfahren zu seiner Herstellung | |
DE19907070A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE3927176C2 (de) | ||
DE10314595B4 (de) | Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat | |
DE4113999A1 (de) | Integrierte halbleitereinrichtung und herstellungsverfahren fuer diese | |
DE10008683B4 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE19626787B4 (de) | Herstellungsverfahren einer Halbleitervorrichtung | |
DD280851A1 (de) | Verfahren zur herstellung von graben-speicherzellen | |
DE102005038939B4 (de) | Halbleiterspeicherbauelement mit oberseitig selbstjustiert angeordneten Wortleitungen und Verfahren zur Herstellung von Halbleiterspeicherbauelementen | |
DE10157179C1 (de) | Verfahren zur Herstellung einer Speicherzelle eines Speicherzellenfeldes in einem Halbleiterspeicher | |
DE4426364A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE10253164B3 (de) | Speicherzellenfeld | |
DE19957303B4 (de) | MOS-Transistor und Verfahren zu dessen Herstellung | |
EP0981833B1 (de) | Integrierte cmos-schaltungsanordnung und verfahren zu deren herstellung | |
DE19651109B4 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |