CN111816662A - 垂直半导体装置及制造垂直半导体装置的方法 - Google Patents

垂直半导体装置及制造垂直半导体装置的方法 Download PDF

Info

Publication number
CN111816662A
CN111816662A CN201911179080.0A CN201911179080A CN111816662A CN 111816662 A CN111816662 A CN 111816662A CN 201911179080 A CN201911179080 A CN 201911179080A CN 111816662 A CN111816662 A CN 111816662A
Authority
CN
China
Prior art keywords
layer
source
conductive layer
vertical
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911179080.0A
Other languages
English (en)
Other versions
CN111816662B (zh
Inventor
朴寅洙
金种基
金海元
郑会民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111816662A publication Critical patent/CN111816662A/zh
Application granted granted Critical
Publication of CN111816662B publication Critical patent/CN111816662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Abstract

垂直半导体装置及制造垂直半导体装置的方法。一种垂直半导体装置包括：下结构；多层堆叠结构，其包括形成在所述下结构上方的源极层和形成在所述源极层上方的栅极；垂直结构，该垂直结构贯穿所述多层堆叠结构并且包括与所述源极层绝缘的沟道层；垂直源极线，该垂直源极线与所述垂直结构间隔开，以贯穿所述多层堆叠结构并与所述源极层接触；以及水平源极沟道接触件，其适于联接所述源极层和所述沟道层，并且包括第一导电层和第二导电层，该第一导电层和该第二导电层包含不同的掺杂剂。

Description

垂直半导体装置及制造垂直半导体装置的方法
技术领域
各种实施方式总体上涉及半导体装置，更具体地，涉及一种垂直半导体装置及用于制造该垂直半导体装置的方法。
背景技术
在诸如半导体装置之类的电子装置的制造中，对于三维结构或高纵深比(highaspect ratio)结构，需要间隙填充工艺。高纵深比结构的间隙填充工艺可以例如在垂直半导体装置的制造中执行。
发明内容
根据一个实施方式，一种垂直半导体装置可以包括：下结构；多层堆叠结构，该多层堆叠结构包括形成于下结构上方的源极层和形成于源极层上方的栅极；垂直结构，该垂直结构贯穿多层堆叠结构并且包括与源极层绝缘的沟道层；垂直源极线，该垂直源极线与垂直结构间隔开，以贯穿多层堆叠结构并与源极层接触；以及水平源极沟道接触件，该水平源极沟道接触件联接源极层和沟道层，并且包括第一导电层和第二导电层，该第一导电层和该第二导电层包括不同的掺杂剂。
根据一个实施方式，一种用于制造垂直半导体装置的方法可以包括：形成第一多层堆叠物，在该第一多层堆叠物中，源极牺牲层位于下源极层上方，所述下源极层位于下结构上方；在所述第一多层堆叠物上方形成电介质层和牺牲层交替地堆叠的第二多层堆叠物；形成垂直结构，该垂直结构贯穿所述第二多层堆叠物和所述第一多层堆叠物，并且包括与所述下源极层绝缘的沟道层；形成垂直接触凹陷，该垂直接触凹陷贯穿所述第二多层堆叠物和所述第一多层堆叠物并暴露所述源极牺牲层；通过去除所述源极牺牲层来形成从所述垂直接触凹陷延伸的水平接触凹陷；通过延伸所述水平接触凹陷来使所述垂直结构的所述沟道层的侧部暴露；以及形成源极沟道接触件，该源极沟道接触件填充所述水平接触凹陷，并且包括与所述沟道层接触的第一掺杂层和掺杂有与所述第一掺杂层的掺杂剂不同的掺杂剂的第二掺杂层。
附图说明
图1是例示了根据一个实施方式的垂直半导体装置的截面图。
图2A至图2I是例示了根据一个实施方式的用于制造垂直半导体装置的方法的截面图。
图3A至图3J是例示了用于形成间隙填充目标结构M10的方法的截面图。
图4A至图4D是例示了根据一个示例的用于制造垂直半导体装置的方法的截面图。
具体实施方式
下面将参照附图描述各种实施方式。然而，示例以不同的形式来实施，并且不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底和完整的。在整个公开内容中，贯穿各个附图和实施方式，相似的附图标记指代相似的部件。
附图不一定按比例绘制，并且在一些情况下，可能已经夸大了比例，以便清楚地例示实施方式的特征。当第一层被称为在第二层“上”或在基板“上”时，不仅指第一层直接形成在第二层或基板上的情况，而且还指在第一层与第二层或基板之间存在第三层的情况。
在以下实施方式中，高纵深比结构可以包括三维结构。高纵深比结构可以包括垂直结构、水平结构或其组合。高纵深比结构可以指接触孔、沟槽、凹陷或开口。高纵深比结构可以具有至少5∶1或更大的高宽比。
下面要描述的以下实施方式可以用于间隙填充诸如垂直NAND之类的垂直半导体装置的水平高纵深比结构。
实施方式可以涉及使高纵深比结构被间隙填充而没有空隙的间隙填充方法。
实施方式可以涉及能够提高可靠性的垂直半导体装置及该垂直半导体装置的制造方法。
图1是例示了根据一个实施方式的垂直半导体装置的截面图。
参照图1，垂直半导体装置100可以包括下结构101和形成于下结构101上方的多层堆叠结构100M。多层堆叠结构100M可以包括形成于下结构101上方的下堆叠物102M和形成于下堆叠物102M上方的上堆叠物105M。多层堆叠结构100M可以进一步包括形成于上堆叠物105M上方的层间电介质层114。
下堆叠物102M可以包括源极层102S和102S'以及源极沟道接触件121P。源极层102S和102S'可以包括下源极层102S和上源极层102S'。源极沟道接触件121P可以形成在下源极层102S和上源极层102S'之间。下源极层102S和上源极层102S'可以具有相同的材料。它们可以包括诸如多晶硅之类的半导体材料。源极沟道接触件121P可以包括诸如多晶硅之类的半导体材料。源极沟道接触件121P可以填充水平接触凹陷119。源极沟道接触件121P可以被称为水平源极沟道接触件121P。
源极沟道接触件121P可以包括第一导电层122和第二导电层123。第一导电层122和第二导电层123可以具有不同的湿蚀刻速率。第一导电层122和第二导电层123可以包含不同的掺杂剂。第一导电层122和第二导电层123可以由于不同的掺杂剂而具有湿蚀刻速率差异。第一导电层122可以包含第一掺杂剂，并且第二导电层123可以包含第二掺杂剂。第一掺杂剂可以包含磷，并且第二掺杂剂可以包含碳。第一导电层122可以包含掺杂磷的多晶硅。第二导电层123可以包含掺杂碳多晶硅。
上堆叠物105M可以包括其中电介质层103和栅极127交替堆叠的交替堆叠物。电介质层103可以包含氧化硅，并且栅极127可以包含金属基材料。栅极127可以包括钨或者氮化钛和钨的堆叠物。阶梯结构113可以形成在栅极127的一端。阶梯结构113可以包括多个台阶，并且每个台阶可以包括由栅极127和电介质层103组成的对。
可以形成贯穿多层堆叠结构100M的垂直结构112。垂直结构112的底表面可以延伸以与下源极层102S接触。垂直结构112可以包括阻挡层107、电荷储存层108、隧道电介质层109和沟道层110。阻挡层107可以与栅极127直接接触。垂直结构112可以进一步包括形成于沟道层110上方的芯电介质层111。
在垂直结构112的下部中，沟道层110可以与源极沟道接触件121P直接接触。为此，可以从垂直结构112的下部选择性地去除阻挡层107、电荷储存层108和隧道电介质层109。
源极线130可以形成为与垂直结构112间隔开并且贯穿多层堆叠结构100M。密封间隔件128可以形成在源极线130和栅极127之间。源极线130可以与下源极层102S直接接触。源极沟道接触件121P和上源极层102S'不可能与源极线130接触。源极线130可以包括钨或者多晶硅和钨的堆叠物。源极线130可以填充垂直接触凹陷115。源极线130可以被称为垂直源极线。垂直接触凹陷115和水平接触凹陷119可以彼此联接。密封间隔件128可以形成在垂直接触凹陷115的侧壁上。
阻挡氧化物125可以形成在源极沟道接触件121P的一端。阻挡氧化物125可以形成在源极沟道接触件121P和密封间隔件128之间。阻挡氧化物125可以是使源极沟道接触件121P氧化的氧化物。阻挡氧化物125可以包含氧化硅。
源极沟道接触件121P的一端可以包括凹部和凸部。源极沟道接触件121P的凸部可以具有峰部121V。峰部121V可以通过第一导电层122与第二导电层123之间的湿蚀刻速率差异来获得。峰部121V可以由第二导电层123提供。在实施方式中，第二导电层123包括湿蚀刻速率比第一导电层122的湿蚀刻速率慢的材料。
即使形成有峰部121V，阻挡氧化物125的表面也可以是均匀的。也就是说，阻挡氧化物125的与源极线130相对的表面粗糙度可以是平坦的。
图2A至图2I是例示了根据一个实施方式的用于制造垂直半导体装置的方法的截面图。
参照图2A，可以在下结构101上方形成间隙填充目标结构M10。间隙填充目标结构M10可以包括第一多层堆叠物102和位于第一多层堆叠物102上方的第二多层堆叠物105。间隙填充目标结构M10可以包括贯穿第二多层堆叠物105和第一多层堆叠物102的源极接触开口120。源极接触开口120可以包括垂直接触凹陷115和水平接触凹陷119。水平接触凹陷119可以从垂直接触凹陷115延伸。垂直接触凹陷115可以在与下结构101垂直的方向上延伸，并且水平接触凹陷119可以在相对于下结构101水平的方向上延伸。间隙填充目标结构M10可以进一步包括贯穿第二多层堆叠物105和第一多层堆叠物102的垂直结构112。
在下文中，将参照图3A至图3J描述用于形成间隙填充目标结构M10的方法。
参照图3A，可以在下结构10上方形成第一多层堆叠物102。第一多层堆叠物102可以是包括下源极层102S、上源极层102S'、衬层(liner layer)102L和源极牺牲层102D的堆叠结构。根据实施方式，第一多层堆叠物102可以具有形成在下源极层102S与上源极层102S'之间的源极牺牲层102D以及形成在源极牺牲层102D与下源极层102S/上源极层102S'之间的衬层102L。下源极层102S、上源极层102S'和源极牺牲层102D可以由相同的材料制成，并且衬层102L可以由与下源极层102S、上源极层102S'和源极牺牲层102D的材料不同的材料形成。下源极层102S和上源极层102S'可以对衬层102L具有蚀刻选择性。下源极层102S、上源极层102S'和源极牺牲层102D可以包括半导体材料，并且衬层102L可以包括电介质材料。下源极层102S、上源极层102S'和源极牺牲层102D可以包括多晶硅，并且衬层102L可以包括氧化硅。衬层102L可以比下源极层102S、上源极层102S'和源极牺牲层102D薄。例如，下源极层102S和上源极层102S'可以具有大约150nm的厚度，并且衬层102L可以具有大约8nm的厚度。源极牺牲层102D可以具有与下源极层102S和上源极层102S'相同的厚度或者可以具有比下源极层102S和上源极层102S'更薄的厚度。
随后，可以在第一多层堆叠物102上方形成第二多层堆叠物105。第二多层堆叠物105可以比第一多层堆叠物102厚。第二多层堆叠物105可以包括电介质层103和牺牲层104。第二多层堆叠物105可以包括电介质层103和牺牲层104的交替堆叠物。电介质层103和牺牲层104可以交替地交替堆叠数次。电介质层103和牺牲层104可以具有不同的材料。电介质层103可以对牺牲层104具有蚀刻选择性。电介质层103可以包括氧化硅，并且牺牲层104可以包括氮化硅。电介质层103和牺牲层104可以具有相同的厚度。电介质层103和牺牲层104可以比衬层102L厚，并且电介质层103和牺牲层104可以比下源极层102S和上源极层102S'薄。
电介质层103和牺牲层104可以通过使用化学气相沉积(CVD)或原子层沉积(ALD)形成。形成于顶部的牺牲层104可能被后续工艺侵蚀和损坏。因此，最上端的牺牲层104可以形成为比最上端的牺牲层104下方的其它牺牲层104厚。最上端的牺牲层104可以用作蚀刻阻挡层。
参照图3B，可以形成垂直开口106。可以通过对第二多层堆叠物105和第一多层堆叠物102进行蚀刻来形成垂直开口106。
垂直开口106可以垂直于下结构101的表面而形成。垂直开口106可以成形为贯穿第一多层堆叠物102和第二多层堆叠物105。尽管未示出，但是从平面图的角度看，可以形成多个垂直开口106并且多个垂直开口106可以具有孔阵列结构。当形成垂直开口106时，可以不暴露下结构101的表面。例如，下源极层102S的一部分可以保留在垂直开口106的底部下方。根据另一实施方式，垂直开口106可以被称为“垂直凹陷、垂直孔或沟道孔”。
参照图3C，可以在垂直开口106中形成垂直结构112。垂直结构112可以填充垂直开口106。垂直结构112可以被称为“柱结构”。
垂直结构112可以包括阻挡层107、电荷储存层108、隧道电介质层109和沟道层110。垂直结构112可以包括ONOP结构。ONOP结构可以包括氧化物、氮化物、氧化物和多晶硅层的堆叠物。阻挡层107和隧道电介质层109可以包括氧化物，并且电荷储存层108可以包括氮化物，并且沟道层110可以包括多晶硅层。根据实施方式，阻挡层107可以包括高k材料，并且高k材料可以包括氧化铝或氧化铪。
沟道层110可以具有包括内部空间的圆筒形状。隧道电介质层109可以形成在沟道层110的外壁上，并且电荷储存层108可以形成在隧道电介质层109的外壁上。阻挡层107可以形成在电荷储存层108的外壁上。
垂直结构112可以进一步包括芯电介质层111。沟道层110的内部空间可以被芯电介质层111完全填充。芯电介质层111可以包括氧化硅或氮化硅。
参照图3D，可以形成包括多个台阶的阶梯结构113。可以通过重复地执行通过使用掩模对第二多层堆叠物105进行蚀刻的蚀刻工艺以及多个掩模的减薄工艺来形成阶梯结构113。阶梯结构113可以形成在接触区中，并且阶梯结构113可以形成在第二多层堆叠物105的一端。
随后，可以去除第二多层堆叠物105的最上端的牺牲层104。然后，可以在包括阶梯结构113的轮廓上方形成层间电介质层114。随后，可以通过化学机械平坦化(CMP)工艺使层间电介质层114平坦化，并且使垂直结构112的顶表面暴露。
尽管未示出，但是在形成层间电介质层114之后，可以形成狭缝。狭缝可以形成于接触区中。狭缝可以用作接触区的支撑件。
参照图3E，可以形成初始垂直接触凹陷115。初始垂直接触凹陷115可以形成在垂直结构112和阶梯结构113之间。可以通过蚀刻第二多层堆叠物105来形成初始垂直接触凹陷115，并且初始垂直接触凹陷115可以向下延伸至第一多层堆叠物102的一部分。初始垂直接触凹陷115的底表面可以贯穿上源极层102S'和最上端的衬层102L。用于形成初始垂直接触凹陷115的蚀刻工艺可以在源极牺牲层102D上方停止。源极牺牲层102D的上表面可以在形成初始垂直接触凹陷115时部分地凹陷。初始垂直接触凹陷115可以被称为狭缝或沟槽。从顶视图的角度看，初始垂直接触凹陷115可以具有在一个方向上延伸的线的形状。
初始垂直接触凹陷115可以具有垂直于下结构11的表面的高纵深比。
参照图3F，可以在初始垂直接触凹陷115上方形成牺牲密封层116。牺牲密封层116可以包括第一密封层116A、第二密封层116B和第三密封层116C。第一密封层116A和第三密封层116C可以具有相同材料，第二密封层116B可以具有与第一密封层116A和第三密封层116C的材料不同的材料。第二密封层116B可以对第一密封层116A和第三密封层116C具有蚀刻选择性。第一密封层116A和第三密封层116C可以包括氧化物，并且第二密封层116B可以包括氮化物。因此，牺牲密封层116可以包括NON结构。NON结构可以指氮化物、氧化物和氮化物的堆叠物。初始垂直接触凹陷115的底壁和侧壁可以被牺牲密封层116覆盖。
参照图3G，可以执行牺牲密封层116的切割工序117。牺牲密封层116的切割工序117可以包括蚀刻工序，并且源极牺牲层102D的表面可以通过切割工序117而暴露。在执行切割工序117之后，牺牲密封层116可以作为牺牲间隔体116S而保留在初始垂直接触凹陷115的两个侧壁上。牺牲密封层116的切割工序117可以包括回蚀工序。
参照图3H，可以通过初始垂直接触凹陷115选择性地去除源极牺牲层102D。由此，可以形成初始水平接触凹陷118。初始垂直接触凹陷115和初始水平接触凹陷118可以彼此联接。可以通过经由浸出工序(dip-out process)去除源极牺牲层102D来在衬层102L之间形成初始水平接触凹陷118。初始水平接触凹陷118可以平行于下结构101的表面。当去除源极牺牲层102D时，具有蚀刻选择性的衬层102L可以保留而不被去除。初始水平接触凹陷118可以形成在第一多层堆叠物102中。当去除源极牺牲层102D时，下源极层102S和上源极层102S'不会被去除。可以应用湿蚀刻工艺来去除源极牺牲层102D。由于源极牺牲层102D包括多晶硅层，因此可以通过使用能够蚀刻多晶硅层的化学物质来执行湿蚀刻工艺。
初始水平接触凹陷118的一部分可以使垂直结构112的下部的侧壁暴露。垂直结构112的外壁可以是阻挡层107，并且垂直结构112的阻挡层107可以通过初始水平接触凹陷118暴露。由于阻挡层107包含氧化物，因此在去除源极牺牲层102D的同时，垂直结构112的具有蚀刻选择性的阻挡层107不会被蚀刻。从顶视图的角度看，初始水平接触凹陷118可以具有围绕垂直结构112下部的侧壁的形状。
参照图3I，可以去除衬层102L。因此，可以增加初始水平接触凹陷118的高度。可以形成高度扩大的初始水平接触凹陷，用附图标记119表示。以下，高度增大的初始水平接触凹陷可以被称为水平接触凹陷119。
在去除衬层102L的同时，可以去除垂直结构112的阻挡层107。由此，可以暴露垂直结构112的电荷储存层108。可以应用湿蚀刻工艺来去除衬层102L。可以通过使用能够选择性地去除氧化硅的化学物质来执行湿蚀刻工艺。
参照图3J，可以通过初始垂直接触凹陷115和水平接触凹陷119去除垂直结构112的电荷储存层108。当去除电荷储存层108时，可以去除牺牲间隔体116S的第三密封层116C。可以通过湿蚀刻工艺来去除电荷储存层108和第三密封层116C。由于电荷储存层108和第三密封层116C包括氮化物，因此湿蚀刻工艺可以使用能够蚀刻氮化物的化学物质。
可以通过去除电荷储存层108来增加水平接触凹陷119的水平方向长度。可以通过去除第三密封层116C来增加初始垂直接触凹陷115的水平方向宽度。在下文中，加宽的初始垂直接触凹陷115可以被称为垂直接触凹陷115。
然后可以通过垂直接触凹陷115和水平接触凹陷119来去除垂直结构112的隧道电介质层109。在去除隧道电介质层109的同时，可以去除牺牲间隔体116S的第二密封层116B。可以通过湿蚀刻工艺来去除隧道电介质层109和第二密封层116B。由于隧道电介质层109和第二密封层116B包括氧化物，因此湿蚀刻工艺可以使用能够蚀刻氧化物的化学物质。
可以通过去除隧道电介质层109来增加水平接触凹陷119的水平方向长度。可以通过去除第二密封层116B来增加垂直接触凹陷115的水平方向宽度。
图2A示出了去除隧道电介质层109之后的结果。第一密封层116A可以保留在垂直接触凹陷115的侧壁上。水平接触凹陷119可以从垂直接触凹陷115延伸。
初始垂直接触凹陷115和初始水平接触凹陷118可以通过如上所述的一系列工序分别加宽。
如上所述，可以通过图3A至图3J所示的一系列工序来形成贯穿第一多层堆叠物102和第二多层堆叠物105的源极接触开口120。源极接触开口120可以包括垂直接触凹陷115和水平接触凹陷119。水平接触凹陷119可以从垂直接触凹陷115延伸。垂直接触凹陷115可以在与下结构101垂直的方向上延伸，并且水平接触凹陷119可以在相对于下结构101的水平方向上延伸。水平接触凹陷119可以具有与下结构101的表面平行的高纵深比。垂直接触凹陷115可具有与下结构101垂直的高纵深比。
参照图2B，可以在包括源极接触开口120的间隙填充目标结构M10上方形成导电层121。导电层121可以包括依次堆叠的第一导电层122和第二导电层123。第一导电层122可以包括第一掺杂剂，并且第二导电层123可以包括第二掺杂剂。第一掺杂剂和第二掺杂剂可以是不同的材料。例如，第一导电层122可以包括磷(P)，并且第二导电层123可以包括碳。第一导电层122和第二导电层123可以原位沉积。第一导电层122可以包括掺杂磷的多晶硅(SiP)，并且第二导电层123可以包括掺杂碳的多晶硅(SiC)。
掺杂碳的多晶硅(SiC)的湿蚀刻速率可以低于掺杂磷的多晶硅(SiP)的湿蚀刻速率。例如，掺杂碳的多晶硅(SiC)的湿蚀刻速率可以比掺杂磷的多晶硅(SiP)的湿蚀刻速率慢1/5。湿蚀刻速率的差异可以改进导电层121的蚀刻轮廓。例如，当导电层121仅由掺杂磷的多晶硅(SiP)形成时，在导电层121的蚀刻之后可发生V形的侧向切割。然而，当导电层121由掺杂碳的多晶硅(SiC)和掺杂磷的多晶硅(SiP)的两层形成时，可以防止在导电层121蚀刻之后的侧向切割。另外，当导电层121由掺杂碳的多晶硅(SiC)和掺杂磷的多晶硅(SiP)的两层形成时，可以在蚀刻导电层121之后形成突出形状。该突出形状可以防止源头的少量氧化。
参照图2C，可以选择性地去除导电层121。导电层121的选择性去除工序可以包括凹陷工序，并且凹陷工序可以包括湿蚀刻。源极沟道接触件121P可以通过导电层121的湿蚀刻形成在水平接触凹陷119中。源极沟道接触件121P可以包括第一导电层122和第二导电层123的堆叠物。源极沟道接触件121P的蚀刻表面可以包括凹陷和峰部121V，而没有侧向切割。峰部121V可以由第二导电层123提供，并且凹陷可以由第一导电层122提供。当对导电层121执行湿蚀刻时，第二导电层123的蚀刻速率可以比第二导电层123的蚀刻速率慢。因此，可以形成峰部121V。
参照图2D，可以将源极沟道接触件121P暴露于氧化工序124。氧化工序124可以包括干氧化或湿氧化。源极沟道接触件121P的蚀刻表面可以通过氧化工序124被氧化。因此，可以在源极沟道接触件121P的端部处形成阻挡氧化物125。阻挡氧化物125可以包括氧化硅。
阻挡氧化物125可以形成有稳定的厚度。在本文中，稳定的厚度可以指连续厚度。例如，阻挡氧化物125的稳定的厚度可以是可以保护源极沟道接触件121P在后续工艺期间不被损害的厚度。
此外，当源极沟道接触件121P仅由掺杂磷的多晶硅(SiP)形成时，阻挡氧化物125可以形成不连续厚度。换句话说，即使形成了阻挡氧化物125，源极沟道接触件121P的蚀刻表面也会被部分暴露。
参照图2E，可以选择性地去除第二多层堆叠物105的牺牲层104。因此，可以形成位于电介质层103之间的水平栅极凹陷126。由于牺牲层104包括氮化物，因此可以通过含有磷酸(H3PO4)的化学物质来去除牺牲层104。当去除牺牲层104时，也可以同时去除其余的第一密封层116A。
在去除牺牲层104期间，源极沟道接触件121P可以被阻挡氧化物125充分保护。阻挡氧化物125可以用作保护层以保护源极沟道接触件121P不受侵害。
此外，当阻挡氧化物125以不连续厚度形成时，化学物质会损坏源极沟道接触件121P。当源极沟道接触件121P被损坏时，会存在垂直结构112的沟道层110可能被破坏的问题。
参照图2F，栅极127可以填充水平栅极凹陷126。可以通过沉积导电材料来填充水平栅极凹陷126，然后执行回蚀工艺来形成栅极127。栅极127可以包括低电阻材料。栅极127可以是金属基材料。栅极127可以包括金属、金属硅化物、金属氮化物或其组合。例如，金属可以包括镍、钴、铂、钛、钽或钨。金属硅化物可以包括硅化镍、硅化钴、硅化铂、硅化钛、硅化钽或硅化钨。栅极127可以包括氮化钛和钨的堆叠物。
参照图2G，可以形成密封层128'。栅极127的一侧的一端可以被密封。密封层128'可以覆盖阻挡氧化物125。密封层128'可以包括氧化硅或氮化硅。
参照图2H，可以选择性地去除密封层128'，使得下源极层102S的表面(附图标记129')被暴露。因此，可以在垂直接触凹陷115的侧壁上形成密封间隔体128。密封间隔体128的底部可以完全覆盖阻挡氧化物125的侧壁。
参照图2I，可以形成源极线130。源极线130可以填充垂直接触凹陷115。源极线130可以是多晶硅和钨的堆叠物。根据实施方式，源极线130可以由钨形成。
如上所述，可以在下结构101上方形成下堆叠物102M和上堆叠物105M。下堆叠物102M可以包括源极层102S和源极沟道接触件121P。上堆叠物105M可以通过交替地堆叠电介质层103和栅极127来形成。垂直结构112可以贯穿上堆叠物105M和下堆叠物102M。垂直结构112的沟道层110的下部可以与源极沟道接触件121P直接接触。沟道层110、下源极层102S和源极线130可以通过源极沟道接触件121P彼此电联接。
根据以上描述，在实施方式中，由于源极沟道接触件121P通过使用具有不同湿蚀刻速率的第一导电层122和第二导电层123形成，因此可以去除可能引起较少氧化的薄弱点。因此，阻挡氧化物125可以形成有稳定厚度，并且可以保护源极沟道接触件121P免受后续工艺的侵害。
另外，即使源极沟道接触件121P不是在其接缝处而是在其它点处受到侵害，也可以增强联接至沟道层110的源极沟道接触件121P的接缝。因此，可以防止由于沟道层110不连续而发生的缺陷。
根据上述实施方式，可以减小第二导电层123的碳浓度，以调节峰部121V的尺寸和形状。
图4A至图4D是用于说明根据一个示例的制造垂直半导体装置的方法的图。根据示例的制造垂直半导体装置的方法可以与图2A至图2I所示的工序类似。然而，在该示例中，当沉积导电层121时，可以沉积具有相同掺杂剂的多晶硅，而不应用具有不同掺杂剂的多晶硅。
参照图4A，可以在包括垂直凹陷和水平凹陷的间隙填充目标结构M10上方形成导电层121'。可以用具有相同掺杂剂的多晶硅来沉积导电层121'。在该示例中，在沉积导电层121'期间，可以在多晶硅的界面上存在接缝121S'。具有相同掺杂剂的多晶硅可以具有相同的湿蚀刻速率。导电层121'可以由掺杂磷的多晶硅形成。
随后，参照图4B，可以通过湿蚀刻工艺蚀刻导电层121'以形成源极沟道接触件121”。根据该示例，可以在源极沟道接触件121”的蚀刻表面上通过接缝121S'形成底切121S。这种底切121S可以通过对具有相同湿蚀刻速率的导电层121'进行蚀刻来生成。
参照图4C，可以在源极沟道接触件121”的蚀刻表面上形成阻挡氧化物125'。根据示例，阻挡氧化物125'可以以不连续厚度形成。因此，由于阻挡氧化物125'没有保护底切121S，因此在后续工艺中可能损害源极沟道接触件121”。
参照图4D，可以去除牺牲层103。在去除牺牲层103的同时，源极沟道接触件121”可能被底切121S损坏。当源极沟道接触件121”被损坏时，沟道层110可以成为不连续的110P。
如上所述，在该示例中，在沉积导电层121'的工序中，在多晶硅之间可存在界面，并且当执行后续湿蚀刻工艺时，由于形成在多晶硅的界面上的接缝121S'的存在，蚀刻速率可以被加速。随着湿蚀刻工艺被快速执行，可以形成其中接缝位置处的蚀刻轮廓贯穿到内部的底切121S。底切121S在用于形成阻挡氧化物125'的氧化工艺中会引起不稳定。
毕竟，底切121S的表面能可以增加，使被氧化的厚度变薄，并且在后续工艺中可能损坏源极沟道接触件121”和沟道层110。
根据实施方式，高纵深比的水平凹陷可以用包含不同掺杂剂的多晶硅来填充而没有空隙。
根据实施方式，由于多晶硅形成为具有不同湿蚀刻速率，因此可以防止蚀刻表面被底切。
根据实施方式，可以提高垂直半导体装置的可靠性。
尽管已经参照具体实施方式描述了实施方式，但是对于本领域技术人员将显而易见的是，在不脱离说明书的如所附权利要求限定的精神和范围的情况下，可以进行各种变型和修改。
相关申请的交叉引用
本申请要求于2019年4月11日提交的韩国专利申请No.10-2019-0042570的优先权，该韩国专利申请的全部内容通过引用合并于本文中。

Claims (23)

1.一种垂直半导体装置，该垂直半导体装置包括：
下结构；
多层堆叠结构，该多层堆叠结构包括形成在所述下结构上方的源极层和形成在所述源极层上方的栅极；
垂直结构，该垂直结构贯穿所述多层堆叠结构并且包括与所述源极层绝缘的沟道层；
垂直源极线，该垂直源极线与所述垂直结构间隔开，以贯穿所述多层堆叠结构并与所述源极层接触；以及
水平源极沟道接触件，该水平源极沟道接触件联接所述源极层和所述沟道层，并且包括第一导电层和第二导电层，该第一导电层和该第二导电层包含不同的掺杂剂。
2.根据权利要求1所述的垂直半导体装置，其中，所述第一导电层位于所述沟道层与所述第二导电层之间，并且所述第一导电层具有围绕所述第二导电层的形状。
3.根据权利要求1所述的垂直半导体装置，其中，所述第二导电层包含湿蚀刻速率与所述第一导电层的湿蚀刻速率不同的材料。
4.根据权利要求1所述的垂直半导体装置，其中，所述第一导电层包括含有第一掺杂剂的多晶硅，并且所述第二导电层包括含有第二掺杂剂的多晶硅，其中，所述第一掺杂剂和所述第二掺杂剂是不同的材料。
5.根据权利要求1所述的垂直半导体装置，其中，所述第二导电层包括掺杂碳的多晶硅。
6.根据权利要求5所述的垂直半导体装置，其中，所述第一导电层包括掺杂磷的多晶硅。
7.根据权利要求1所述的垂直半导体装置，其中，所述第二导电层的厚度比所述第一导电层的厚度薄。
8.根据权利要求1所述的垂直半导体装置，该垂直半导体装置还包括：
阻挡氧化物，该阻挡氧化物形成在所述垂直源极线与所述水平源极沟道接触件之间。
9.根据权利要求8所述的垂直半导体装置，其中，所述水平源极沟道接触件包括形成在所述水平源极沟道接触件与所述阻挡氧化物之间的接触界面上的峰部。
10.根据权利要求8所述的垂直半导体装置，其中，所述阻挡氧化物包括所述水平源极沟道接触件的氧化物。
11.根据权利要求8所述的垂直半导体装置，该垂直半导体装置还包括：密封间隔体，该密封间隔体形成在所述阻挡氧化物与所述垂直源极线之间。
12.一种用于制造垂直半导体装置的方法，该方法包括以下步骤：
形成第一多层堆叠物，在该第一多层堆叠物中，源极牺牲层位于下源极层上方，所述下源极层位于下结构上方；
在所述第一多层堆叠物上方形成电介质层和牺牲层交替地堆叠的第二多层堆叠物；
形成垂直结构，该垂直结构贯穿所述第二多层堆叠物和所述第一多层堆叠物，并且包括与所述下源极层绝缘的沟道层；
形成垂直接触凹陷，该垂直接触凹陷贯穿所述第二多层堆叠物和所述第一多层堆叠物并暴露所述源极牺牲层；
通过去除所述源极牺牲层来形成从所述垂直接触凹陷延伸的水平接触凹陷；
通过延伸所述水平接触凹陷来使所述垂直结构的所述沟道层的侧部暴露；以及
形成源极沟道接触件，该源极沟道接触件填充所述水平接触凹陷，并且包括与所述沟道层接触的第一掺杂层和掺杂有与所述第一掺杂层的掺杂剂不同的掺杂剂的第二掺杂层。
13.根据权利要求12所述的方法，其中，形成所述源极沟道接触件的步骤包括以下步骤：
在所述水平接触凹陷中形成与所述沟道层接触的所述第一掺杂层；
在所述第一掺杂层上方形成第二掺杂层以填充所述水平接触凹陷而没有空隙；以及
通过蚀刻所述第二掺杂层和所述第一掺杂层来在所述水平接触凹陷中形成所述源极沟道接触件。
14.根据权利要求13所述的方法，其中，在形成所述源极沟道接触件的步骤中：
对所述第二掺杂层和所述第一掺杂层的蚀刻包括湿蚀刻。
15.根据权利要求13所述的方法，其中，在形成所述源极沟道接触件的步骤中：
所述第二掺杂层在湿蚀刻期间具有比所述第一掺杂层更慢的蚀刻速率。
16.根据权利要求13所述的方法，其中，在形成所述源极沟道接触件的步骤中：
在湿蚀刻之后，所述源极沟道接触件的蚀刻表面由于所述第二导电层而具有峰部。
17.根据权利要求12所述的方法，其中，所述第二导电层包括湿蚀刻速率与所述第一导电层的湿蚀刻速率不同的材料。
18.根据权利要求12所述的方法，其中，所述第一导电层包括含有第一掺杂剂的多晶硅，并且所述第二导电层包括含有第二掺杂剂的多晶硅，其中，所述第一掺杂剂和所述第二掺杂剂是不同的材料。
19.根据权利要求12所述的方法，其中，所述第二导电层包括掺杂碳的多晶硅。
20.根据权利要求19所述的方法，其中，所述第一导电层包括掺杂磷的多晶硅。
21.根据权利要求12所述的方法，其中，所述第二导电层的厚度比所述第一导电层的厚度薄。
22.根据权利要求12所述的方法，该方法还包括在形成所述源极沟道接触件之后：
通过使所述源极沟道接触件的暴露表面氧化来形成阻挡氧化物；
在所述阻挡氧化物上方形成密封间隔体；
通过去除所述第二多层堆叠物的牺牲层来形成栅极凹陷；以及
用栅极来填充所述栅极凹陷。
23.根据权利要求12所述的方法，其中，形成所述第一多层堆叠物的步骤包括：
在所述下结构上方形成所述下源极层；
在所述下源极层上方形成所述源极牺牲层；以及
在所述源极牺牲层上方形成上源极层。
CN201911179080.0A 2019-04-11 2019-11-27 垂直半导体装置及制造垂直半导体装置的方法 Active CN111816662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190042570A KR20200120112A (ko) 2019-04-11 2019-04-11 수직형 반도체 장치 및 그 제조 방법
KR10-2019-0042570 2019-04-11

Publications (2)

Publication Number Publication Date
CN111816662A true CN111816662A (zh) 2020-10-23
CN111816662B CN111816662B (zh) 2024-04-05

Family

ID=72613087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911179080.0A Active CN111816662B (zh) 2019-04-11 2019-11-27 垂直半导体装置及制造垂直半导体装置的方法

Country Status (5)

Country Link
US (3) US11244956B2 (zh)
KR (1) KR20200120112A (zh)
CN (1) CN111816662B (zh)
DE (1) DE102019220519A1 (zh)
SG (1) SG10201911724QA (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034696A (ja) * 2019-08-29 2021-03-01 キオクシア株式会社 半導体記憶装置
US11348939B2 (en) * 2019-12-20 2022-05-31 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
US11257834B2 (en) * 2020-01-15 2022-02-22 Micron Technology, Inc. Microelectronic devices including corrosion containment features, and related electronic systems and methods
KR20220078343A (ko) 2020-12-03 2022-06-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
US11950416B2 (en) 2021-02-01 2024-04-02 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
KR20220135825A (ko) * 2021-03-31 2022-10-07 에스케이하이닉스 주식회사 반도체 장치 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224752B1 (en) * 2014-08-13 2015-12-29 SK Hynix Inc. Double-source semiconductor device
US20160268263A1 (en) * 2015-03-11 2016-09-15 SK Hynix Inc. Semiconductor device and manufacturing method thereof
CN106856197A (zh) * 2015-12-03 2017-06-16 爱思开海力士有限公司 半导体器件及其制造方法
CN107293544A (zh) * 2016-03-31 2017-10-24 爱思开海力士有限公司 半导体器件及其制造方法
US20180006052A1 (en) * 2016-06-30 2018-01-04 SK Hynix Inc. Manufacturing method of semiconductor device
US20180374866A1 (en) * 2017-06-26 2018-12-27 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
CN109449160A (zh) * 2017-08-28 2019-03-08 东芝存储器株式会社 半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102332359B1 (ko) 2015-05-19 2021-11-29 삼성전자주식회사 수직형 메모리 장치
KR102630947B1 (ko) 2016-04-20 2024-01-31 에스케이하이닉스 주식회사 메모리 장치의 제조 방법
US10008570B2 (en) 2016-11-03 2018-06-26 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
KR102629202B1 (ko) * 2018-04-23 2024-01-26 삼성전자주식회사 3차원 반도체 메모리 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224752B1 (en) * 2014-08-13 2015-12-29 SK Hynix Inc. Double-source semiconductor device
CN105374825A (zh) * 2014-08-13 2016-03-02 爱思开海力士有限公司 半导体器件及其制造方法
US20160268263A1 (en) * 2015-03-11 2016-09-15 SK Hynix Inc. Semiconductor device and manufacturing method thereof
CN106856197A (zh) * 2015-12-03 2017-06-16 爱思开海力士有限公司 半导体器件及其制造方法
CN107293544A (zh) * 2016-03-31 2017-10-24 爱思开海力士有限公司 半导体器件及其制造方法
US20180006052A1 (en) * 2016-06-30 2018-01-04 SK Hynix Inc. Manufacturing method of semiconductor device
US20180374866A1 (en) * 2017-06-26 2018-12-27 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
CN109449160A (zh) * 2017-08-28 2019-03-08 东芝存储器株式会社 半导体装置

Also Published As

Publication number Publication date
US11751395B2 (en) 2023-09-05
DE102019220519A1 (de) 2020-10-15
US20200328226A1 (en) 2020-10-15
SG10201911724QA (en) 2020-11-27
CN111816662B (zh) 2024-04-05
US11244956B2 (en) 2022-02-08
US20220123020A1 (en) 2022-04-21
US20230403855A1 (en) 2023-12-14
KR20200120112A (ko) 2020-10-21

Similar Documents

Publication Publication Date Title
CN111816662B (zh) 垂直半导体装置及制造垂直半导体装置的方法
US10748919B2 (en) Multi-tier three-dimensional memory devices containing annular dielectric spacers within memory openings and methods of making the same
US10381376B1 (en) Three-dimensional flat NAND memory device including concave word lines and method of making the same
US9305937B1 (en) Bottom recess process for an outer blocking dielectric layer inside a memory opening
US9478558B2 (en) Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer
US9437543B2 (en) Composite contact via structure containing an upper portion which fills a cavity within a lower portion
US8637913B2 (en) Nonvolatile memory device and method for fabricating the same
US11217602B2 (en) Memory device and method for fabricating the memory device
KR20210022093A (ko) 3차원 메모리 장치 및 그 제조 방법
TW202213650A (zh) 半導體元件
CN112885836A (zh) 垂直半导体装置及其制造方法
JP4646595B2 (ja) 半導体記憶装置
CN110718501A (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
KR20180101834A (ko) 반도체장치 및 그 제조 방법
US20220320134A1 (en) Method for fabricating a semiconductor device
CN112310105B (zh) 半导体器件的制作方法及半导体器件
TWI689078B (zh) 記憶體元件及其形成方法
CN113871393A (zh) 三维存储器的制作方法
TW202315077A (zh) 三維記憶體元件的形成方法
TW202228249A (zh) 記憶裝置及其製造方法
KR20230029190A (ko) 게이트 구조물 및 이를 포함하는 반도체 장치
CN115346982A (zh) 动态随机存取存储器及其制造方法
CN111403411A (zh) 三维存储器及其形成方法
CN112614852A (zh) 3d nand存储器及其制造方法及存储器沟道结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant