JP2002270596A - 半導体装置の製造装置 - Google Patents

半導体装置の製造装置

Info

Publication number
JP2002270596A
JP2002270596A JP2001068962A JP2001068962A JP2002270596A JP 2002270596 A JP2002270596 A JP 2002270596A JP 2001068962 A JP2001068962 A JP 2001068962A JP 2001068962 A JP2001068962 A JP 2001068962A JP 2002270596 A JP2002270596 A JP 2002270596A
Authority
JP
Japan
Prior art keywords
wafer
atmosphere
common container
ray
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001068962A
Other languages
English (en)
Inventor
Yoshihisa Harada
佳尚 原田
Kohei Sugihara
康平 杉原
Toshiyuki Matsunaga
利之 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001068962A priority Critical patent/JP2002270596A/ja
Publication of JP2002270596A publication Critical patent/JP2002270596A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 大気と絶縁された雰囲気でクラスタリングさ
れた製造装置を用いた製造工程中における半導体基板
と、その上に形成された膜の界面、膜中、表面及び膜厚
の特性管理に関する。 【解決手段】 クラスタリングされた半導体製造装置の
構成において、大気と遮断された減圧もしくは、乾燥し
た高純度窒素ガスにより満たされた筐体1は、ウエハ搬
送用アームロボット2を含む。サンプル導入用のイント
ロ室3、ゲート前洗浄室4、ランプ加熱式または電気加
熱式のゲート酸化炉5、化学気相蒸着法等によるゲート
堆積炉6、物理分析室7、化学気相蒸着等によるゲート
電極堆積室8と接続され、上記物理分析室7はスペクト
ル解析装置9と繋がっている。ウエハ表面が大気暴露な
どにより酸化されず、一連の処理の途中でウエハ表面状
態を物理評価モニタリングでき、特異な製造工程の管理
が可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
装置及びその製造方法に関わり、特に大気とは絶縁され
た雰囲気でクラスタリングされた製造装置を用いた製造
工程中における半導体基板とその上に形成された膜の界
面および膜中および表面及び膜厚の特性管理に関するも
のである。
【0002】
【従来の技術】近年、微細化する半導体デバイスには、
異種の元素・化合物・材料が多層に積み重なり複雑な構
造を示しており、多数の界面から成り立っている。特
に、MOSデバイスの重要な構成要素であるゲート絶縁膜
については、その薄膜化が加速しており良好な特性を有
する絶縁膜の実現が切望されている。その膜厚の管理、
その界面のラフネス評価、膜中の組成評価等がトランジ
スタの電気特性に大きく影響することが近年報告されて
おり、これら物性値を評価し管理する手法が切望されて
いる。ゲート前洗浄とゲート絶縁膜形成と電極形成の一
連の工程を大気に暴露することなく、大気に起因する汚
染物質の付着等を防止しようとするクラスタリング製造
装置については報告されている(Schuegrafら、IEEE/In
ternationalReliability and Physics Symposium
1997、p7〜11)。このクラスタリングされた製造
装置を用いた製造プロセスによって欠陥密度の低いゲー
ト絶縁膜が得られることが検証されており、特に、膜厚
が4nm以下にまで薄膜化されたゲート絶縁膜の形成工程
では、クラスタリングされた製造装置を使用することが
望ましい。
【0003】さらに、以下図面を参照しながら、上記し
た従来のクラスタリングされた製造装置の一例について
説明する。
【0004】従来、クラスタリングされた製造装置は特
開2000−236021号に記載されたものが知られ
ている。図2は従来のクラスタリングされた製造装置の
概略図を示すものである。図2において、10はロード
ロックチャンバーモジュールである。移動モジュール1
1は、ロードロックチャンバーモジュール10と、ドラ
イ洗浄モジュール12と、蒸着モジュール13、14、
15と接続されており、真空或いは不活性ガス雰囲気に
維持されたガスによりこれらすべてのモジュール10、
11、12、13、14、15は、満たされている。以
上のように構成されたクラスタリングされた製造装置に
ついて、以下その動作について説明する。
【0005】装置外にある半導体基板は、ロードロック
チャンバーモジュール10に設置され、真空引き後、真
空雰囲気を維持されるか、または、不活性ガスにより充
満される。その後、ロボットアーム16により裏面から
真空引きにより固定され、移動モジュール11を通し、
ドライ洗浄モジュール12に搬送される。前述したドラ
イ洗浄段階をドライ洗浄モジュール12のチャンバーで
行った後、前述した移動モジュール11のチャンバーに
連結された蒸着モジュール13のチャンバーに半導体基
板を移動させ、所望の膜種を蒸着する。順次、蒸着モジ
ュール13から、次の蒸着モジュール14へ、さらに次
の蒸着モジュール15へ移動され、所望の膜種を蒸着す
る。このとき、移動モジュール11を介して半導体基板
が移動され、この移動モジュール11は真空或いは不活
性ガス雰囲気に維持されるので、半導体基板は、大気に
よる汚染源に露出されずに、また大気中の酸化雰囲気な
どの酸化条件に露出されずに済む。すなわち、このよう
に、ドライ洗浄段階から真空または管理された不活性ガ
ス中で移動しながら、順次膜形成をすることにより、ド
ライ洗浄された半導体基板が、再汚染されることが防止
される。
【0006】蒸着モジュール13、14、15は、通常
の枚葉式化学気相蒸着システムやスパッタリングシステ
ムなどであり、複数個を設置することにより大気に暴露
することなく多種類の膜を形成することができる。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ような構成においては、MOSデバイス中のゲート絶縁膜
の特性管理は、従来、MOSキャパシタあるいはトランジ
スタ等の素子を形成しこれらの素子の電気特性を解析す
ることにより行われている。ゲート絶縁膜の形成工程で
トラブルが発生した場合には、MOSキャパシタを形成し
た後にその電気特性を評価することにより、そのトラブ
ルの存在を発見し、その後、トラブル解決を行う手順と
なる。このため、トラブルが発見されるまでの期間不良
デバイスを多量に生産することになり生産効率の低下を
招いているという問題点を有していた。
【0008】また、上記のような構成において、シリコ
ン基板と酸化膜との界面のラフネスを評価する時に、高
分解能の断面TEM観察手法では、酸化膜上にポリシリコ
ン等を堆積した後、観察用に数十ナノメートルの薄膜に
研磨ミリングをする必要があるので、数十時間の観察用
サンプル作成の時間が必要であり、スループットの低下
という問題点を有していた。また、酸化膜の希フッ酸ケ
ミカルエッチングの工程によりシリコン表面を露出さ
せ、AFM(原子間力顕微鏡)でラフネスを評価する手法
では、破壊検査であり完全に界面が保存されているか確
認できず、不正確な界面ラフネス測定であるという問題
点を有していた。
【0009】また、上記のような構成において、酸化膜
の膜厚を評価する時には、一度チャンバーから取り出
し、大気中で搬送して、エリプソメトリー分光により形
成後の酸化膜厚を測定し、膜厚管理を行っており、大気
に暴露することにより表面にカーボンや水分が吸着し正
確な膜厚を測定できないという問題を有していた。ま
た、高分解能の断面TEM観察手法により、膜厚を測定す
る場合は、所要時間が数十時間もかかるとスループット
が悪いという問題を有していた。
【0010】また、上記のような構成において、酸化膜
の膜厚を評価する時には、一度チャンバーから取り出
し、大気中で搬送して、SIMS測定やXPS測定により形成
後の組成を測定し、組成管理を行っており、大気に暴露
することにより表面にカーボンや水分が吸着し組成を測
定できないという問題を有していた。
【0011】本発明は、クラスタリング装置において大
気と断絶された環境において、逐次、膜厚、組成、密
度、界面ラフネス等を測定し管理するシステムを有する
製造する半導体製造装置を提供することを第1の目的と
する。
【0012】本発明は、大気と断絶された環境のクラス
タリング半導体製造装置内において、短時間に、非破壊
で、正確に、原子レベルで、結晶基板との界面ラフネス
を測定する高スループット製造手法を提供することを第
2の目的とする。
【0013】本発明は、大気と断絶された環境のクラス
タリング半導体製造装置内において、短時間に、非破壊
で、正確に、膜厚を測定する手法を提供することを第3
の目的とする。
【0014】本発明は、非破壊測定でかつ、高精度に、
プロセスフィードバックを可能にする組成測定方法を提
供することを第4の目的とする。
【0015】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体製造手法は、複数の処理室と、この
複数の処理室を含む空間を大気から遮断した雰囲気に維
持するように取り囲む共通容器と、上記共通容器内でウ
エハを搬送するための搬送手段と、上記共通容器内のい
ずれかの部位に、ウエハを設置した状態で、ウエハ表面
を物理分析評価するための手段を備えた構成のクラスタ
リングされた装置である。
【0016】
【発明の実施の形態】以下本発明の実施の形態につい
て、図1と図3を参照しながら説明する。
【0017】(第1の実施形態)図1は本発明の第1の
実施の形態についてクラスタリングされた半導体製造装
置の構成の模式図を示すものである。図1において、大
気と遮断された減圧もしくは、乾燥した高純度窒素ガス
により満たされた筐体1は、ウエハ搬送用アームロボッ
ト2を含み、サンプル導入用のイントロ室3、ゲート前
洗浄室4、ランプ加熱式の高速酸化または、電気加熱式
の縦型か横型のゲート酸化炉5、化学気相蒸着かスパッ
タリング法によるゲート堆積炉6、物理分析室7、化学
気相蒸着かスパッタリング法によるゲート電極堆積室8
と接続され、上記物理分析室7はスペクトル解析装置9
と繋がっている。
【0018】以上のように構成された半導体製造装置に
ついて、以下(図1)を用いてその動作を説明する。
【0019】処理用ウエハは、イントロ室に設置され、
クリーンルーム大気は真空引きされ減圧にされる。その
後、減圧のまま、もしくは、乾燥窒素中にてウエハ搬送
用アームロボット2によって、ゲート前洗浄室4に搬送
される。このゲート前洗浄室4において、アンモニアと
過酸化水素水の混合水(通常SC-1洗浄)により洗浄され
その後希フッ酸によりケミカルオキサイド除去後、水洗
時イソプロピルアルコール蒸気により瞬時に乾燥され
る。または、このゲート前洗浄室4において、アンモニ
アと過酸化水素水の混合水(通常SC-1洗浄)により洗浄
され、その後、希フッ酸によりケミカルオキサイド除去
後、紫外光UVと塩素ガスによる金属除去をするドライ洗
浄を行う場合もある。以上のような洗浄後、真空引きさ
れ、ゲート酸化炉5に搬送される。
【0020】このゲート酸化炉5において、ハロゲンラ
ンプ等での高速加熱酸化を酸素ガスや窒素ガスやN2Oガ
スやNOガスやアンモニアガスやO3やその他絶縁膜形成ガ
ス中において行い、絶縁膜を形成する。この後、ゲート
堆積炉6に搬送される。ゲート酸化炉5で処理を行わず
に、ゲート前洗浄後から直接ゲート堆積炉6に搬送され
る場合もある。
【0021】このゲート堆積炉6において、Si3N4やTa2
O5やAl2O3やHfO2やZrO2やLa2O3やPr 2O3や、これらのシ
リケイト酸化膜や、その他の絶縁膜をスパッタリング等
のPVD(物理気相蒸着法)や、メタル有機ガス中でのCVD
(化学気相蒸着法)等で堆積ゲート絶縁膜を堆積する。
場合により、ゲート堆積炉6中やゲート酸化炉5中に再
度搬送して、N2やO2やO3やH2やAr等のガス中においてア
ニール処理を行う場合もある。次に、分析室7に搬送さ
れる。
【0022】例えば、この分析室7において、エリプソ
メトリー分光を測定し、そのデータをスペクトル解析装
置9においてデータ解析して、膜厚を算出する。次に、
電極堆積室8に搬送され、スパッタリング等のPVD(物
理気相蒸着法)や、メタル有機ガス中でのCVD(化学気
相蒸着法)等で堆積ゲート電極膜を堆積する。
【0023】このとき、ゲート前洗浄工程からゲート絶
縁膜形成工程と、このゲート絶縁膜形成工程から物理分
析工程と、これらの複数の工程間において、一度も大気
に暴露することなく、減圧もしくは不活性ガスにより管
理されたクラスター内で分析した場合では、この管理さ
れた不活性ガス、もしくは、減圧中にウエハが存在する
ために表面に不要な吸着カーボン等が付着しない。通
常、半導体製造装置は、湿度と温度を一定に管理された
クリーンルームの大気中に存在する。
【0024】しかしながら、クリーンルームの大気とは
いえ、一旦、大気に出してしまうと吸着子が表面に存在
し、分析結果に大きく影響する。このため、大気の放置
時間や状態により、物理膜厚や組成等が影響を受け、所
望の膜を形成するときの条件パラメータが見かけ上、変
動してしまうこととなる。近年非常に薄い膜で2nm以下
のゲート絶縁膜を成膜、管理するため、真値以外の外要
因を極力避ける必要がある。
【0025】図3は、本発明の実施の形態の効果につい
て、エリプソメトリー分光による膜厚の時間依存性を従
来例と比較した結果を示す。約1.4nmの酸化膜を熱酸化
により成膜後、膜厚測定までの間、クリーンルームの通
常の大気に暴露させた場合と、クラスター中の管理され
た減圧状態に保った場合のエリプソメトリーによる分光
測定によって求められた酸化膜厚の成膜後の時間依存性
を示す。本当は除去すべき外要因による見かけ上の膜厚
増加量は明らかに大気に暴露させた方が10倍以上も大
きい。大気から遮断され管理された雰囲気のクラスター
半導体製造装置において、膜厚分析装置もクラスター化
された管理された雰囲気の中で測定するのが、真値以外
の外要因を極力避けることができ、非常に好ましいこと
が明らかとなった。なお、所望のゲート膜厚を得る事が
できなかった場合は、再度、ゲート前洗浄室4にウエハ
を搬送し、HF等の溶液により再度、形成酸化膜を除去し
て、膜形成パラメータを所望の膜厚になるように調整し
た後、再度、膜形成工程に持っていき、確実に所望の酸
化膜厚を形成することも可能である。
【0026】分析室7において解析が終了の後、ウエハ
は電極堆積室8に搬送され、この電極堆積室8におい
て、ポリシリコンやドープしたポリシリコンや、TiNやW
N等のメタルゲート電極をPVDやCVDの手法により堆積す
る。以上の各工程を経ることによって所望のMOS構造が
形成される。
【0027】以上のように本実施の形態によれば、クラ
スター化されて、不活性なガスにより充満されるか、ま
たは、真空状態である半導体製造装置において、酸化膜
厚測定装置のクラスターを設けることにより、一連のプ
ロセスにおいて膜厚測定を行うことにより成膜条件のフ
ィードバックをかけることが可能なため、所望の膜厚の
膜を確実に形成することができると共に、一度装置外部
に出す工程を除去することでよりスループットをあげる
ことができると共に、吸着による見かけ上の膜厚増加を
低減することができるためより正確な膜厚を測定するこ
とができる。
【0028】(第2の実施形態)以下本発明の第2の実
施の形態について、図4と図5を参照しながら説明す
る。 図4は本発明の第2の実施の形態について半導体
製造装置の分析室7に設置したX線光電子分光装置の略
図を示すものである。図4において、予備真空引き室1
7、真空引きされた筐体18に、X線発生源19と単色X
線発生用の回折結晶20とサンプルホルダー21と半円
球分析器22とサンプル移動用のマニピュレーター23
と帯電中和銃24とスパッタリング用のアルゴン銃25
が接続されている。このX線光電子分光装置の筐体18
はクラスター半導体装置の筐体1(図1)と、予備真空
引き室17を介して接続されており、真空の状態であ
る。
【0029】以上のように構成されたX線光電子分光装
置について、以下(図4)及び(図5)を用いてその動
作を説明する。
【0030】前述の本発明の第1の実施の形態における
半導体MOS構造製造工程については同様のために略記す
る。このゲート堆積炉6において、ゲート絶縁膜堆積の
後、次に分析室7に搬送される。
【0031】分析室7においてX線光電子分光装置が接
続されている場合、予備真空引き室17において事前に
真空引きされた後、筐体18に搬送され、サンプルホル
ダー21に設置される。X線発生源19に高電圧が印加
され電子衝突によりX線が発生する。そのX線は回折結晶
20により回折され、サンプルホルダー21に設置され
たウエハ上に集光される。このX線によるサンプルから
光電子が発生し、その光電子は、半円球分析器22によ
りエネルギー別に分光され各々元素別の光強度が検出さ
れる。
【0032】このとき、クラスター内で成膜後、連続的
に分析した場合では管理されたガスもしくは減圧中にウ
エハが存在するために表面に不要な吸着カーボン等が付
着しない。仮に、クリーンルームの大気とはいえ、一
旦、大気に出してしまうと吸着子が表面に存在し、分析
結果に大きく影響する。このため大気の放置時間や状態
により、管理パラメータが変動してしまうこととなる。
近年非常に薄い膜で2nm以下のゲート絶縁膜を成膜、管
理するため、真値以外の外要因を極力避ける必要があ
る。
【0033】図5は、約1.4nmの酸化膜をクリーンルー
ムの通常の大気に暴露させた場合と、クラスター中の管
理された減圧状態に保った場合のX線光電子分光測定に
よって求められた酸化膜の組成を示す。外要因による見
かけ上の組成ずれ量は明らかに大気に暴露させた方が大
きい。大気から遮断され管理された雰囲気のクラスター
半導体製造装置において、組成分析装置もクラスター化
された管理された雰囲気の中で測定するのが、非常に好
ましいことが明らかとなった。
【0034】以上のように本実施の形態によれば、洗浄
やゲート膜形成や電極形成という一連のプロセス中にお
いて、ガスを真空状態または不活性なガスで満たされた
クラスタリングした装置内でウエハの組成状態を分析し
ながら製造工程を管理する工程を設けることにより、大
気に出すことにより吸着するカーボンの不純物の影響を
受けることがなく、正確に、組成を管理することができ
る。
【0035】(第3の実施形態)通常Si結晶基板と酸化
膜との界面のラフネスを測定する時の例として挙げる
と、高分解能の断面TEM観察手法では、酸化膜上にポリ
シリコン等を堆積した後、観察用に数十ナノメートルの
薄膜に研磨ミリングをする必要があるので、測定まで数
十時間の観察用サンプル作成の時間が要する所要時間の
長さという問題点を有していた。また、酸化膜の希フッ
酸ケミカルエッチングの工程後にAFM(原子間力顕微
鏡)でラフネスを評価する手法では、破壊検査であり完
全に界面が保存されているか確認できず、不正確な測定
であるという問題点を有していた。
【0036】上記クラスター化された半導体製造装置に
おいて、吸着子の外要因を除去でき、かつ、管理された
雰囲気内で非破壊で界面のラフネスを測定することが必
要となる。
【0037】図6は本発明の第3の実施の形態について
界面ラフネス測定の概念図を示すものである。
【0038】XPSにより、Si2pスペクトルより、Si基板
直上のSi1+、Si2+、Si3+の各サブオキサイド組成強度を
求めることができる。シリコンと酸化膜との界面には、
原子オーダーのラフネスが存在し、膜厚方向に酸素の濃
度勾配が存在する。各原子層ごとの酸素濃度勾配に対応
してサブオキサイドの存在確率が変化する。
【0039】その組成式を各層ごとに積算することによ
りサブオキサイドの存在量が予想される。界面ラフネス
に対する各サブオキサイド組成の強度比曲線を図7に示
す。この図7に対して、実測値との誤差を求める。最小
の誤差となるラフネスの値が界面ラフネスを求める。第
3の実施の形態の測定装置については、上述第2の実施
の形態に説明したX線電子分光装置である。この装置を
使用して、シリコン酸化膜界面のサブオキサイド量は、
Si2pスペクトルを分光することにより定量化できる。実
験的に求めたSi2pスペクトルからのサブオキサイドの実
験的量との差を最小二乗法により求めることにより、シ
リコンと酸化膜との間の界面ラフネスを数十分の測定に
より、求めることができる。
【0040】以上のように本実施の形態によれば、洗浄
やゲート膜形成や電極形成という一連のプロセス中にお
いて、ガスを真空状態または不活性なガスで満たされた
クラスタリングした装置内でウエハの組成状態を分析し
ながら製造工程を管理する工程を設けることにより、大
気に出すことにより吸着するカーボンの不純物の影響を
受けることがなく、非破壊に、界面のラフネスを管理す
ることができる。
【0041】(第4の実施形態)図8は本発明の第4の
実施の形態について分析チャンバーに設置されるX線反
射率測定装置の概略図を示すものである。図8におい
て、封入管または回転型X線発生装置26、X線単色化結
晶27、入射側スリット28、29と、サンプルホルダ
ー30と、反射側スリット31、32と、X線検出器3
3が備わっており、X線の光路に対して入射X線がサンプ
ル表面で反射し、その正反射方向がスリット及び、検出
器に一致する配置をしている。X線発生装置26で発生
されたX線は、X線単色化結晶27により単色化され、入
射側スリット28と入射側スリット29により並行化さ
れたX線のみがサンプル表面に入射するようになる。反
射光は、反射側スリット31と、反射側スリット32と
により並行化され散乱X線は除去され、X線検出器33に
入射する。サンプルホルダー30の回転に伴って、反射
側スリット31と、反射側スリット32とX線検出器3
3は、サンプルホルダー回転軸を同心円上に回転するこ
とができる機構を備えている。
【0042】図9は、約2.5nmの酸化膜をクリーンルー
ムの通常の大気に暴露させた場合と、クラスター中の管
理された減圧状態に保った場合のX線反射率測定によっ
て求められた反射率強度を示す。
【0043】外要因による見かけ上の反射強度の減衰は
大気に暴露させた方が明らかに激しく、2θが4度程度
では、一桁も減衰した結果となっている。大気から遮断
され管理された雰囲気のクラスター半導体製造装置にお
いて、組成分析装置もクラスター化された管理された雰
囲気の中で測定するのが非常に好ましいことが明らかと
なった。このような管理された雰囲気での、吸着子のほ
とんど無い極薄酸化膜を測定することによって、観測結
果に外因性のずれを生じさせずに工程管理することが可
能となる。上記の反射率曲線を元に算出した酸化膜厚と
密度について図10に示す。膜厚と密度分析装置もクラ
スター化された管理された雰囲気の中で測定するのが適
値との誤差は明らかに小さく、非常に好ましいことが明
らかとなった。
【0044】以上のように本実施の形態によれば、洗浄
やゲート膜形成や電極形成という一連のプロセス中にお
いて、ガスを真空状態または不活性なガスで満たされた
クラスタリングした装置内でウエハのX線反射率状態を
分析しながら製造工程を管理する工程を設けることによ
り、大気に出すことにより吸着するカーボンの不純物の
影響を受けることがなく、正確に、膜厚と組成を管理す
ることができる。
【0045】(第5の実施形態)本発明の第5の実施の
形態は、X線反射率のスリット幅の角度依存性に関する
ものである。
【0046】X線の反射率は、入射角度の増加に従い減
衰する。薄膜を測定し、膜厚を正確に同定するには、高
角度まで測定することが必要であるが、強度の減衰が激
しいために強度が弱くなりSN比が悪くなり、その結果、
算出される膜厚にバラツキを与える要因となる問題があ
る。
【0047】この問題を解決するために、反射角度に対
して反射側のスリット幅を変動させることによって、強
度を保ちながらSN比を抑える最適幅を求めた。検出限界
が5×10-8程度である。その検出限界に対して1桁以
上の強度がある場合は、反射側のスリット幅は初期のま
まで良い。目安として検出限界(1×10-7)に対して
1桁の強度になるとき(2θ=5.5度程度)、その高角
度側の範囲内で、スリット幅を広げることが最適であ
る。通常基板に他の膜が堆積された場合基板が湾曲しそ
のため、上に凸のサンプルの場合には反射X線が広が
り、上に凹のサンプルの場合には反射X線が狭まる。こ
れらを考慮し最適化した、その結果を図11に示す。図
11において示した最適な反射スリット幅の変化に示す
様に、検出限界強度の約1桁ほど強い強度を示す角度か
らスリット幅を広げ強度を増す。2θに対してステップ
形状にスリット幅を増やすような形状も実施可能であ
る。SN比の改善前と改善後の結果を図12に示す。明ら
かに本発明の改善を行うことにより、膜厚や密度を求め
るに当たり重要な高い角度におけるSN比を改善すること
ができ、精度良く反射率を測定することができる。
【0048】以上のように本実施の形態によれば、X線
入射角度が高い場合、スリット幅を広げる装置を設ける
ことにより、SN比が良く、高い角度まで精度良く反射率
を測定することができ、正確に膜厚や組成を求めること
ができる。
【0049】(第6の実施形態)図13は、本発明の第
6の実施の形態についてX線反射率の可動式スリット概
略図を示すものである。図13において、可動式スリッ
ト34、35、36、37は、可動用スリット溝38、
39に設置され、可動用アクチュエーター40、41、
42、43と接続されている。
【0050】以上のように構成されたX線反射率の可動
式スリットについて、その動作を説明する。
【0051】検出角度が高い角度になると、可動用アク
チュエーターにより並行に走る複数本の溝状の可動式ス
リットを、所望のスリット幅に調整する。所望のスリッ
ト幅に関しては、第6の実施形態に記載している。尚、
可動用スリット溝38、39及び、可動式スリット3
4、35、36、37は、X線進行方向44に対して2
枚の場合を示したが、単数枚及び、複数枚ある場合でも
可能である。尚、可動式ではなく、規定のスリット幅を
持ったスリットを交換式にしてスリット幅を変更する場
合も可能である。尚、本発明の可動式スリットは、X線
入射側と反射側のスリット両方に使用可能である。
【0052】以上のように本実施の形態によれば、可動
式アクチュエーターに接続されたX線スリットを設ける
ことにより、既存の装置では測定を一度中断しスリット
幅を変えなければならなく測定時間のロスが生じていた
が、入射角度に対して連続的にかつ制御しながら、S/N
比の良いX線反射率測定をすることができる。
【0053】
【発明の効果】以上のように本発明は、複数の処理室
と、この複数の処理室を含む空間を大気から遮断した雰
囲気に維持するように取り囲む共通容器と、上記共通容
器内でウエハを搬送するための搬送手段と、上記共通容
器内のいずれかの部位に、ウエハを設置した状態で、ウ
エハ表面を物理分析評価するための手段を備えた構成の
クラスタリングされた装置を設けることにより、成膜条
件のフィードバックをかけることを可能にし所望の膜厚
の膜を確実に形成することができると共に、一度装置外
部に出す工程を除去することでよりスループットをあげ
ることができると共に、吸着による見かけ上の膜厚増加
を低減することができるためより正確な膜厚、密度を測
定することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるクラスタリ
ングされた半導体製造装置の構成の模式図
【図2】従来のクラスタリングされた製造装置の概略図
【図3】本発明の第1の実施の形態におけるエリプソメ
トリー分光による膜厚の時間依存性を従来例と比較した
結果を示す図
【図4】本発明の第2の実施の形態における半導体製造
装置の分析室にX線光電子分光装置を設置した略図
【図5】本発明の第2の実施の形態におけるX線光電子
分光により求めた組成を従来例と比較した結果を示す図
【図6】本発明の第3の実施の形態における界面ラフネ
ス測定の概念図
【図7】本発明の第3の実施の形態における界面ラフネ
スに対する各サブオキサイド組成の強度比曲線図
【図8】本発明の第4の実施の形態におけるX線反射率
測定装置の概略図
【図9】本発明の第4の実施の形態におけるX線反射率
強度を従来例と比較した結果を示す図
【図10】本発明の第4の実施の形態における密度と膜
厚を従来例と比較した結果を示す図
【図11】本発明の第5の実施の形態における反射スリ
ットの入射角度に対する変化曲線図
【図12】本発明の第5の実施の形態におけるノイズ強
度の改善例を示す図
【図13】本発明の第6の実施の形態におけるX線反射
率の可動式スリット概略図
【符号の説明】
1 筐体 2 ウエハ搬送用アームロボット 3 サンプル導入用のイントロ室 4 ゲート前洗浄室 5 ゲート酸化炉 6 ゲート堆積炉 7 物理分析室 8 ゲート電極堆積室 9 スペクトル解析装置 10 ロードロックチャンバーモジュール 11 移動モジュール 12 ドライ洗浄モジュール 13、14、15 蒸着モジュール 16 ロボットアーム 17 予備真空引き室 18 筐体 19 X線発生源 20 回折結晶 21 サンプルホルダー 22 半円球分析器 23 マニピュレーター 24 帯電中和銃 25 アルゴン銃 26 X線発生装置 27 X線単色化結晶 28、29 入射側スリット 30 回転式サンプルホルダー 31、32 反射側スリット 33 X線検出器 34、35、36、37 可動式スリット 38、39 スリット溝 40、41、42、43 可動用アクチュエーター 44 X線進行方向
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松永 利之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4K029 AA06 AA24 BD01 EA01 KA09 4K030 CA04 CA12 JA01 KA28 KA39 4M106 AA01 AA13 AB02 BA04 BA20 CA48 CA51 CA70 DG05 DH03 DH08 DH25 DH34 5F045 AB32 AB33 AC11 AC12 AC15 AF03 CA05 GB11 GB13 HA25

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 複数の処理室を含む空間を、大気から遮
    断した雰囲気に維持するように取り囲む共通容器と、上
    記共通容器内でウエハを搬送するための搬送手段と、上
    記共通容器内のいずれかの部位にウエハを設置した状態
    で、上記ウエハの表面状態をエリプソメトリー法により
    膜厚評価するための手段とを備えてクラスタリングされ
    ていることを特徴とする半導体装置の製造装置。
  2. 【請求項2】 複数の処理室を含む空間を、大気から遮
    断した雰囲気に維持するように取り囲む共通容器と、上
    記共通容器内でウエハを搬送するための搬送手段と、上
    記共通容器内もしくは特定の処理室のいずれかの部位に
    ウエハを設置した状態で、上記ウエハの表面状態をX線
    を使用して膜厚評価するための手段とを備えてクラスタ
    リングされていることを特徴とする半導体装置の製造装
    置。
  3. 【請求項3】 複数の処理室を含む空間を、大気から遮
    断した雰囲気に維持するように取り囲む共通容器と、上
    記共通容器内でウエハを搬送するための搬送手段と、上
    記共通容器内もしくは特定の処理室のいずれかの部位に
    ウエハを設置した状態で、上記ウエハの表面状態をX線
    を使用してX線反射率を評価するための手段とを備えて
    クラスタリングされていることを特徴とする半導体装置
    の製造装置。
  4. 【請求項4】 複数の処理室を含む空間を、大気から遮
    断した雰囲気に維持するように取り囲む共通容器と、上
    記共通容器内でウエハを搬送するための搬送手段と、上
    記共通容器内もしくは特定の処理室のいずれかの部位に
    ウエハを設置した状態で、上記ウエハの上の膜の密度を
    評価するための手段とを備えてクラスタリングされてい
    ることを特徴とする半導体装置の製造装置。
  5. 【請求項5】 複数の処理室を含む空間を、大気から遮
    断した雰囲気に維持するように取り囲む共通容器と、上
    記共通容器内でウエハを搬送するための搬送手段と、上
    記共通容器内もしくは特定の処理室のいずれかの部位に
    ウエハを設置した状態で、上記ウエハの上の膜の密度と
    同時にラフネスを評価するための手段とを備えてクラス
    タリングされていることを特徴とする半導体装置の製造
    装置。
  6. 【請求項6】 複数の処理室を含む空間を、大気から遮
    断した雰囲気に維持するように取り囲む共通容器と、上
    記共通容器内でウエハを搬送するための搬送手段と、上
    記共通容器内もしくは特定の処理室のいずれかの部位に
    ウエハを設置した状態で、上記ウエハの上の膜と基板の
    間のラフネスを評価するための手段とを備えてクラスタ
    リングされていることを特徴とする半導体装置の製造装
    置。
  7. 【請求項7】 複数の処理室を含む空間を、大気から遮
    断した雰囲気に維持するように取り囲む共通容器と、上
    記共通容器内でウエハを搬送するための搬送手段と、上
    記共通容器内もしくは特定の処理室のいずれかの部位に
    ウエハを設置した状態で、上記ウエハの上の膜の組成を
    評価するための手段とを備えてクラスタリングされてい
    ることを特徴とする半導体装置の製造装置。
  8. 【請求項8】 シリコン基板と酸化膜界面のラフネス
    を、シリコンサブオキサイド組成から求めることを特徴
    としたラフネス評価方法。
  9. 【請求項9】 請求項1〜7のうちいずれか1つに記載
    の半導体装置の製造装置において、請求項7記載のラフ
    ネス評価方法を用いた分析室を備えたことを特徴とした
    半導体装置の製造装置。
  10. 【請求項10】 X線反射率測定において、入射X線側の
    スリット幅を測定中に変化させることを特徴とするX線
    強度測定方法。
  11. 【請求項11】 請求項1〜7のうちいずれか1つに記
    載の半導体装置の製造装置において、請求項10記載の
    X線強度測定方法を用いた分析室を備えたことを特徴と
    した半導体装置の製造装置。
  12. 【請求項12】 X線反射率測定において、反射X線側の
    スリット幅を測定中に変化させることを特徴とするX線
    強度測定方法。
  13. 【請求項13】 請求項1〜7のうちいずれか1つに記
    載の半導体装置の製造装置において、請求項10または
    12記載のX線強度測定方法を用いた分析室を備えたこ
    とを特徴とした半導体装置の製造装置。
  14. 【請求項14】 X線反射率測定において、入射X線側の
    スリット幅と反射X線側のスリット幅とを測定中に変化
    させることを特徴とするX線強度測定方法。
  15. 【請求項15】 請求項1〜7のうちいずれか1つに記
    載の半導体装置の製造装置において、請求項10、12
    または14記載のX線強度測定方法を用いた分析室を備
    えたことを特徴とした半導体装置の製造装置。
  16. 【請求項16】 X線反射率測定において、入射X線側の
    スリット幅と反射X線側のスリット幅を変化させる駆動
    部分を兼ね備えたことを特徴とするX線強度測定装置。
JP2001068962A 2001-03-12 2001-03-12 半導体装置の製造装置 Pending JP2002270596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001068962A JP2002270596A (ja) 2001-03-12 2001-03-12 半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001068962A JP2002270596A (ja) 2001-03-12 2001-03-12 半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JP2002270596A true JP2002270596A (ja) 2002-09-20

Family

ID=18927070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001068962A Pending JP2002270596A (ja) 2001-03-12 2001-03-12 半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP2002270596A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909156B2 (en) 2003-03-31 2005-06-21 Abushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
WO2006082717A1 (ja) * 2005-02-01 2006-08-10 Tohoku University 薄膜形成装置
JP2007515078A (ja) * 2003-12-15 2007-06-07 アプライド マテリアルズ インコーポレイテッド 酸窒化シリコン層を形成する方法
EP1929258A2 (en) * 2005-09-27 2008-06-11 ReVera Incorporated A photoelectron spectroscopy apparatus and method of use
JP2009543355A (ja) * 2006-07-03 2009-12-03 アプライド マテリアルズ インコーポレイテッド 進歩型フロントエンド処理のためのクラスターツール
JP2014041712A (ja) * 2012-08-21 2014-03-06 National Institute For Materials Science 有機el素子の製造装置及び方法、cvd薄膜の製造装置及び方法
JP2015040969A (ja) * 2013-08-21 2015-03-02 Hoya株式会社 マスクブランクの製造方法及び転写用マスクの製造方法
WO2021225027A1 (ja) 2020-05-08 2021-11-11 信越半導体株式会社 半導体基板の熱酸化膜形成方法
WO2021240948A1 (ja) 2020-05-26 2021-12-02 信越半導体株式会社 半導体基板の熱酸化膜形成方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909156B2 (en) 2003-03-31 2005-06-21 Abushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JP2007515078A (ja) * 2003-12-15 2007-06-07 アプライド マテリアルズ インコーポレイテッド 酸窒化シリコン層を形成する方法
WO2006082717A1 (ja) * 2005-02-01 2006-08-10 Tohoku University 薄膜形成装置
JP2006216625A (ja) * 2005-02-01 2006-08-17 Tohoku Univ 薄膜形成装置,薄膜及びその形成方法,半導体装置及びその製造方法
EP1929258A4 (en) * 2005-09-27 2014-05-28 Revera Inc PHOTOELECTRONIC SPECTROSCOPY DEVICE AND USE METHOD
EP1929258A2 (en) * 2005-09-27 2008-06-11 ReVera Incorporated A photoelectron spectroscopy apparatus and method of use
JP2009543355A (ja) * 2006-07-03 2009-12-03 アプライド マテリアルズ インコーポレイテッド 進歩型フロントエンド処理のためのクラスターツール
JP2014041712A (ja) * 2012-08-21 2014-03-06 National Institute For Materials Science 有機el素子の製造装置及び方法、cvd薄膜の製造装置及び方法
JP2015040969A (ja) * 2013-08-21 2015-03-02 Hoya株式会社 マスクブランクの製造方法及び転写用マスクの製造方法
WO2021225027A1 (ja) 2020-05-08 2021-11-11 信越半導体株式会社 半導体基板の熱酸化膜形成方法
KR20230008710A (ko) 2020-05-08 2023-01-16 신에쯔 한도타이 가부시키가이샤 반도체기판의 열산화막 형성방법
WO2021240948A1 (ja) 2020-05-26 2021-12-02 信越半導体株式会社 半導体基板の熱酸化膜形成方法
KR20230014689A (ko) 2020-05-26 2023-01-30 신에쯔 한도타이 가부시키가이샤 반도체 기판의 열산화막 형성방법

Similar Documents

Publication Publication Date Title
US7394067B1 (en) Systems and methods for reducing alteration of a specimen during analysis for charged particle based and other measurement systems
Wallace In-situ studies of interfacial bonding of high-k dielectrics for CMOS beyond 22nm
JP4738610B2 (ja) 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法
US20020006677A1 (en) Detection of contaminants on semiconductor wafers
Subrahmanyam et al. Nano-vanadium oxide thin films in mixed phase for microbolometer applications
WO1996025760A1 (fr) Procede et machine de fabrication de semiconducteurs
US11302588B2 (en) Platform and method of operating for integrated end-to-end area-selective deposition process
JP2009543355A (ja) 進歩型フロントエンド処理のためのクラスターツール
KR20050001793A (ko) 단원자층 증착 공정의 실시간 분석 방법
JP7447126B2 (ja) 光学積層体の堆積及び装置内計測
US20060191877A1 (en) Plasma processing method and post-processing method
JP2002270596A (ja) 半導体装置の製造装置
JPH08254415A (ja) 表面モニター方法
WO2022020521A1 (en) Substrate measurement subsystem
CN115699286A (zh) 用来改进制造工艺性能的集成式基板测量系统
US5330855A (en) Planar epitaxial films of SnO2
JP2006216625A (ja) 薄膜形成装置,薄膜及びその形成方法,半導体装置及びその製造方法
US6610181B1 (en) Method of controlling the formation of metal layers
JP2007088401A (ja) 基板処理装置,基板処理方法,プログラム,プログラムを記録した記録媒体
JP3222532B2 (ja) 基板処理装置
TWI765179B (zh) 厚度測量系統與方法
JP2811026B2 (ja) 半導体処理方法及びその装置
US6837936B2 (en) Semiconductor manufacturing device
US6781126B2 (en) Auger-based thin film metrology
Guan et al. Effects of wet chemistry pre-gate clean strategies on the organic contamination of gate oxides for metal-oxide-semiconductor field effect transistor