CN1989620A - Soi基板及其制造方法 - Google Patents

Abstract

该SOI基板具备由半导体单晶构成的支承基板和经由氧化膜在上述支承基板上贴合并由半导体单晶构成的活性层，上述氧化膜只在上述活性层上形成，只选择使用通过等离子体蚀刻法生成的反应性自由基蚀刻上述活性层表面，由此使上述活性层的厚度在10－200nm的范围内形成，并且使上述活性层整体的膜厚差在1.5nm或以下。

Description

SOI基板及其制造方法

技术领域

本发明涉及在使用氢离子注入技术制作的氧化膜上设置活性层的SOI(绝缘体上硅薄膜)基板和制造该基板的方法。

本申请对2004年5月28日申请的日本国特许出愿第2004-159398号主张优先权，其内容引用于本文。

背景技术

以往公开了下述SOI晶片制造方法：首先，在两片硅晶片的至少一片上形成氧化膜，同时从一片硅晶片的上面注入氢离子或稀有气体离子，在该晶片内部形成微小气泡层(包埋层)，接着经由氧化膜，使该片晶片的离子注入面与另一片晶片紧密接触，然后通过热处理、以微小气泡层作为解理面，将一片晶片分离成薄膜状(例如参照专利文献1)。该SOI晶片的制造方法中，除去所得SOI基片解理面的缺陷层的方法可以使用：作为化学机械抛光的CMP法(化学机械抛光法)；在氧气氛中进行热处理，使表面附近氧化的牺牲氧化法；被称为PACE法(等离子体辅助化学蚀刻)的气相蚀刻法。该PACE法是具备夹持SOI晶片并上下配置的一对电极、向该电极间施加高频的高频电源、和在一个电极上与SOI晶片相对设置的可在SOI晶片上自由移动的洞，使等离子体在该洞内局部发生，通过该等离子体蚀刻活性层的方法。使用该PACE法蚀刻活性层时，首先要测定SOI晶片的活性层厚度分布，接着，根据该厚度分布控制洞的行走速度。由此，活性层暴露于等离子体下的时间得到控制，因此可以除去活性层表面的晶体缺陷层，同时使活性层的厚度均匀。

但是，上述以往专利文献1中所示的SOI晶片的制造方法中，在洞中产生的等离子体不仅包含不会使活性层产生损伤的反应性自由基，也包含对活性层产生损伤的反应性离子，该反应性离子也用作蚀刻活性层表面的蚀刻剂，因此存在使活性层产生损伤的问题。

上述以往的CMP法或牺牲氧化法中，由于是同时使整体形成薄膜，因此不可能改善活性层厚度在面内的均匀性，薄膜化量在面内未必均匀，初期面内厚度有偏差，相反可能使面内均匀性变差。

上述以往专利文献1中所示的SOI晶片的制造方法中，晶片形状在周缘部分变薄，因此无法贴合直至周边附近，存在被称为台阶区域的非活性区域(宽1-2mm)。该非活性区域和活性区域的边界线并不一定是平滑的，产生凹凸，特别是非活性区域(台阶区域)上呈岛状孤立或半岛状凸出的微小活性区域成为发生颗粒的原因。

专利文献1：日本特开平11-102848号公报(权利要求1、段落(0016)、段落(0021)、段落(0030))

发明内容

本发明的目的在于提供可除去活性层表面的晶体缺陷层，同时不会对活性层表面产生损伤，可降低活性层整体的膜厚偏差，使活性层的膜厚均匀的SOI基板及其制造方法。

本发明的另一目的在于提供通过使贴合基板的周缘非活性区域和活性区域的边界线圆滑，可以抑制颗粒产生的SOI基板及其制造方法。

本发明的SOI基板是对具备支承基板和活性层的SOI基板进行改良所得，其中所述支承基板由半导体单晶构成，所述活性层由经由氧化膜贴合在支承基板上的半导体单晶构成。

其特征性构成在于：氧化膜只在活性层上形成，只选择性使用通过等离子体蚀刻法生成的反应性自由基，以此蚀刻活性层表面，由此在10-200nm范围内形成活性层的厚度，且活性层整体的膜厚差成为1.5nm或以下。

该SOI基板中，只选择性使用通过等离子体蚀刻法生成的反应性自由基来蚀刻活性层表面，因此不会对活性层表面产生损伤，可降低活性层的膜厚偏差，使活性层的膜厚均匀。

本说明书中，“活性层整体的膜厚偏差”中的“整体”是指除去活性层周缘的倒角部分的部分。

本发明的SOI基板的制造方法包含以下步骤：在由半导体单晶构成的活性层用基板的至少表面上形成氧化膜的步骤；由活性层用基板的表面注入氢离子，在活性层用基板内部形成离子注入区域的步骤；经由氧化膜，将活性层用基板与由半导体单晶构成的支承基板紧密接触，在该状态下通过第一热处理，在活性层用基板的离子注入区域处从支承基板分离，在支承基板的表面形成活性层，制作贴合基板的步骤；测定活性层整体膜厚的步骤；只选择使用通过等离子体蚀刻法生成的反应性自由基，较多蚀刻活性层膜厚厚的部分，且较少蚀刻活性层膜厚薄的部分，至少将活性层蚀刻100nm，使其减薄至规定的厚度的步骤；和通过第二热处理等离子体蚀刻后的贴合基板而提高贴合强度的步骤。

该SOI基板的制造方法中，只选择使用通过等离子体蚀刻法生成的反应性自由基，根据活性层膜厚的偏差来蚀刻活性层表面，因此可以除去活性层表面、即由于第一热处理而产生的离子注入区域中分离面的晶体缺陷层，同时不会对活性层表面产生损伤，可降低活性层的膜厚偏差，使活性层的膜厚均匀。

该SOI基板的制造方法中，还可以包含以下步骤：不管活性层膜厚的测定数据，进一步将贴合基板周缘的非活性区域和活性区域的边界部分等离子体蚀刻掉基于膜厚测定数据得到的等离子体蚀刻前的活性层的厚度大小的量。

此时，通过附加一个将贴合基板周缘的非活性区域和活性区域的边界部分进一步等离子体蚀刻的步骤，无需增加工艺步骤，即可以使上述非活性区域和活性区域的边界线圆滑，由此可以抑制颗粒的产生。

发明效果

根据本发明，只在活性层上形成氧化膜，只选择使用通过等离子体蚀刻法生成的反应性自由基来蚀刻活性层表面，由此以10-200nm的范围形成活性层的厚度，并且使活性层整体膜厚的偏差成为1.5nm或以下，因此不会对活性层表面产生损伤，可以降低活性层膜厚的偏差，使活性层的膜厚均匀。

由至少在表面形成了氧化膜的活性层用基板的表面注入氢离子，在活性层用基板内部形成离子注入区域，经由氧化膜，将活性层用基板与支承基板紧密接触，在该状态下通过第一热处理将活性层用基板在离子注入区域处从支承基板分离，在支承基板的表面形成活性层，制作贴合基板，测定活性层整体的膜厚，进一步只选择使用通过等离子体蚀刻法生成的反应性自由基来蚀刻活性层表面，使活性层减薄至规定的厚度，然后对该贴合基板进行第二热处理。由此，可以除去活性层表面的晶体缺陷层，同时不会对活性层表面产生损伤，可以降低活性层膜厚的偏差，使活性层的膜厚均匀。

进一步如果将下述步骤附加于上述蚀刻工艺中，则无需增加工序，即可以使上述活性区域和非活性区域的边界线圆滑，因此可以抑制颗粒的产生：即，不管活性层膜厚的测定数据，进一步将贴合基板周缘的非活性区域和活性区域的边界部分等离子体蚀刻掉基于膜厚测定数据得到的等离子体蚀刻前的活性层的厚度大小的量。

附图简述

图1是按照步骤顺序表示本发明实施方案的SOI基板的制造方法的图。

图2是表示等离子体蚀刻法的原理的截面构成图。

图3是表示等离子体蚀刻装置的截面构成图。

图4是表示根据膜厚测定数据对SOI基板进行等离子体蚀刻后，进一步对非活性区域和活性区域的边界部分进行等离子体蚀刻的步骤的图。

符号说明

11...SOI基板、12...支承基板、13...活性层、14...活性层用基板、16...离子注入区域、17...厚壁部分、18...贴合基板、21...第一氧化膜、22...第二氧化膜、28...反应性自由基、31...非活性区域和活性区域的边界部分

实施发明的最佳方案

下面，根据附图对实施本发明的最佳方案进行说明。

如图1所示，SOI基板11具备支承基板12和活性层13，该支承基板12由硅单晶晶片构成，该活性层13由经由第一氧化膜21与支承基板12贴合的硅单晶晶片构成。上述第一氧化膜21是具有电绝缘性的硅氧化膜(SiO₂膜)，不仅在活性层13的表面，包括背面和侧面，在活性层13的整个面上形成。支承基板12上不形成上述氧化膜。活性层13的表面只选择性使用通过后述等离子体蚀刻法生成的反应性自由基28(图2)来进行蚀刻。活性层13的厚度形成10-200nm，优选10-70nm范围，且活性层13整体膜厚的差异成为1.5nm或以下，优选1.0nm或以下。这里，将活性层13的厚度限定为10-200nm范围是基于以下原因：如果低于10nm，考虑到凹凸的容许值为活性层13厚度的约1/10，必须是1nm或以下，而现在的等离子体蚀刻无法应对，超过200nm，则相反凹凸容许值过大，无法使活性层13的膜厚均匀。活性层13整体的膜厚差限定为1.5nm以下这是由于：如果超过1.5nm，则在全耗尽型SOI器件结构中，SOI基板11面内的各芯片的器件动作不稳定。

下面，对上述构成的SOI基板11的制造方法进行说明。

首先，不只对由硅单晶晶片构成的活性层用基板14的表面，对包含背面和侧面的整个面进行热氧化，形成由具电绝缘性的硅氧化膜(SiO₂膜)构成的第一氧化膜21(图1(a))。该第一氧化膜21形成100-300nm厚度，优选120-160nm厚度。这里，将第一氧化膜21的厚度限定在100-300nm范围，这是由于：如果低于100nm，则在贴合处理和贴合强化处理中，利用高温时氧化膜的流动性的孔洞消减效果减小，结果容易产生孔洞，而超过300nm，则埋入氧化膜的均匀性比器件要求的变差。上述第一氧化膜(SiO₂膜)也可以不通过热氧化而通过CVD法只在活性层用基板的表面上形成。接着，由上述活性层用基板14的表面以4×10¹⁶/cm²-10×10¹⁶/cm²的剂量和20-200keV的加速能量注入氢离子。由此，在活性层用基板14内部形成离子注入区域16(图1(b))。这里，将氢离子的剂量限定为4×10¹⁶/cm²-10×10¹⁶/cm²范围，其理由在于：如果低于4×10¹⁶/cm²，则无法解理，而超过10×10¹⁶/cm²，则注入氢离子时活性层用基板14表面发生自剥离，容易产生颗粒。将加速能量限定在20-200keV的范围，这是由于：低于20keV，则等离子体蚀刻的蚀刻余量为100nm或以上，活性层过薄，而超过200keV，则必须有特殊的离子注入装置。另一方面，准备与上述活性层用基板14具有相同表面积、含硅单晶晶片的支承基板12(图1(c))。不在该支承基板12上形成上述氧化膜。经由第一氧化膜21，将上述活性层用基板14与支承基板12重合紧密接触(图1(d))。在该状态下，将该基板12、14在氮气氛中、400-800℃、优选450-600℃保持1-30分钟、优选10-30分钟，进行第一热处理。由此，活性层用基板14在离子注入区域16处被分割，该离子注入区域16相当于氢离子注入最大位置，分离为上部厚壁部分17和下部的薄的活性层13(图1(e))。下部活性层13经由第一氧化膜21与支承基板12紧密接触，成为贴合基板18(图1(f))。

接着，通过膜厚测定器测定贴合基板18上活性层13整体膜厚的偏差。该膜厚测定器由以下部分构成：滤光器部分，以卤素灯作为光源，使用0.4-0.9μm区域的窄带滤光器对贴合基板进行照射；传感器部分，通过1024×1024像素的CCD照相机对贴合基板整体进行单批处理；预先制作的反射光谱曲线库；和运算部分，该运算部分具有可以将捕取的各波长的反射光谱与该库进行比较的特征函数。来自卤素灯通过滤光器转轮的各波长的光被聚光镜放大，照射到贴合基板的表面上。通过垂直入射，照射光可以避免偏光以及在贴合基板上成像。为了确实地捕捉直至贴合基板周缘的边缘部分，反射光聚光部分比贴合基板的直径稍大一点。

使用上述膜厚测定器测定活性层13的膜厚，由此可以测定活性层13的膜厚偏差。测定上述活性层13的膜厚时，可以将活性层13整体的膜厚偏差由活性层13的中心至活性层13的周缘均测定。即，以活性层13的半径为R，以不测定膜厚的周缘环部的宽度为t，在活性层13的半径(R-t)的范围内测定膜厚。该环部宽度t为1-3mm，优选1-2mm。

测定活性层13的膜厚之后，通过等离子体蚀刻法，根据上述膜厚数据，较多地蚀刻膜厚厚的部分，较少地蚀刻膜厚薄的部分，将活性层13蚀刻至上述规定的厚度(图1(h))。如图2和图3所示，该等离子体蚀刻法是DCP(干化学平面化)法，即，将SF₆、Ar/H₂、N₂、O₂等蚀刻气体导入到辐射管23中，同时通过微波发生装置24产生频率为2.45GHz的微波，通过波导26，将微波导入到上述辐射管23中，通过微波使上述蚀刻气体等离子化，生成反应性离子27和反应性自由基28。其中，只将反应性自由基28作为蚀刻剂，由喷射喷嘴29喷射，进行活性层13表面的局部蚀刻。

例如，使用SF₆作为蚀刻气体，通过微波将该SF₆进行分解·活化，如下述反应式(1)所示，生成含有SF_X、F^-(氟离子)等的反应性离子27和只含有中性自由基F^*的反应性自由基28。

SF₆→SF_X+F^-+F^*+...    (1)

只将反应性离子27和反应性自由基28中的反应性自由基28向活性层13表面规定部分进行局部喷射，只进行以下反应式(2)所示的化学反应，由此进行蚀刻。

Si+4F^*→SiF₄↑        (2)

为了从反应性自由基28中分离反应性离子27，只将反应性自由基28由喷射喷嘴29喷射，利用反应性离子27相对于反应性自由基28无法长距离存在的特性，使微波产生的等离子体发生区域由喷射喷嘴29的顶端向上游一侧离开一段距离。

由此，可以只喷射反应性自由基28。由此，在以往的以反应性离子28作为主要蚀刻剂使用的等离子体蚀刻法中，反应性离子28会对活性层13表面产生物理性损伤，而只使用反应性自由基28作为蚀刻剂的等离子体蚀刻法是化学性反应的蚀刻，因此不会对活性层13表面产生损伤。

如图4所示，关于贴合基板18周缘的活性区域和非活性区域边界部分31的等离子体蚀刻，并不是反馈膜厚测定器的数据进行的蚀刻，而是独立设定条件，以能蚀刻存在于贴合基板18的周缘向内侧1-3mm范围内的环状区域，根据贴合基板18的形状，在其周缘向内1-2mm范围内的环状区域的岛状和半岛状微小活性区域。具体来说，在基于活性层13的膜厚数据，通过等离子体蚀刻法进行蚀刻之后(图4(b))，对上述贴合基板18周缘的活性区域和非活性区域的边界部分31，等离子体蚀刻基于膜厚测定数据的等离子体蚀刻之前的活性层13的厚度(图4(c))。如图4(c)所示，通过该等离子体蚀刻，岛状或半岛状的第一氧化膜21完全暴露，但是该第一氧化膜21的蚀刻率相对于活性层13的蚀刻率是非常小的，因此上述边界部分31的等离子体蚀刻中，几乎未进行蚀刻。该岛状或半岛状的第一氧化膜21通过浸渍到后述的洗涤液中，与第二氧化膜一起蚀刻除去。

下面，将上述表面平坦化的贴合基板18在氧、氮、氩或它们的混合气体气氛中，在900-1200℃、优选1000-1150℃的温度下保持30-180分钟、优选60-120分钟，进行第二热处理，使活性层13与支承基板12经由第一氧化膜21的贴合更加牢固(图1(j))。这里，将第二热处理的温度限定为900-1200℃的范围，其理由在于：低于900℃，则无法得到充分的贴合强度，超过1200℃，则容易产生滑动。将第二热处理时间限定在30-180分钟的范围，其理由在于：低于30分钟，则无法获得充分的贴合强度，超过180分钟，则已经得到充分的贴合强度，只是徒劳地使生产效率降低。

进一步地通过第二热处理，在包括活性层13表面的贴合基板18的背面和侧面形成第二氧化膜22，将该贴合基板18浸渍在洗涤液中，蚀刻除去上述第二氧化膜22，同时洗涤贴合基板18。上述洗涤液优选使用含有超过0.1重量％且为50重量％或以下、优选0.2重量％-10重量％的有机酸和0.005-0.25重量％、优选0.005-0.10重量％的氢氟酸的洗涤液。有机酸可以举出选自柠檬酸、琥珀酸、乙二胺四乙酸、酒石酸、水杨酸、草酸、乙酸或甲酸的一种或多种有机酸。这里，将有机酸的浓度限定在超过0.1重量％且为50重量％或以下，其理由在于：在0.1重量％或以下，则有机酸过少，游离在洗涤液中的金属杂质无法与有机酸分子形成络合物，第二氧化膜22上的金属杂质再次附着于活性层13表面，而超过50重量％，则第二氧化膜22上的微粒再附着于活性层13表面的量增加。将氢氟酸的浓度限定在0.005-0.25重量％的范围，其理由在于：低于0.005重量％，则对活性层13表面的第二氧化膜22的剥离作用欠缺，超过0.25重量％，则洗涤液成为pH低于2的强酸，洗涤液中的有机酸的解离受到抑制，其络合作用降低，同时微粒的表面电位为正，微粒再次附着于活性层13表面。将进行了第二热处理的贴合基板18浸渍在上述洗涤液中，则第二氧化膜22被氢氟酸(HF)除去，该第二氧化膜22上的微粒和金属杂质、以及第二氧化膜22中所含的金属杂质转移到洗涤液中。洗涤液是含有0.005-0.25重量％的氢氟酸和超过0.1重量％且为50重量％或以下的有机酸的pH4或以下的酸性溶液，因此微粒表面与活性层13表面相同，均带负电。游离在液体中的金属杂质与有机酸的分子形成络合物，形成金属络合盐。该金属络合盐的络合离子为负离子。结果，微粒和金属杂质的表面电位均与活性层13的表面电位相同，均为负，因此防止附着或再附着于活性层13上。将活性层13由洗涤液中取出，得到清洁的SOI基板11(图1(k))。

向活性层用基板14注入氢离子的注入深度(注入最大位置)考虑第一氧化膜21的厚度(50-300nm，优选100-200nm)、因洗涤而蚀刻掉的量(5nm或以下，优选1nm或以下)、第二氧化膜22的厚度(50-300nm，优选100-200nm)以及通过等离子体蚀刻法蚀刻掉的量(100-300nm，优选150-250nm)进行设定。这里，将等离子体蚀刻法蚀刻掉的量设定为100-300nm的范围，其理由在于：如果低于100nm，则剥离损伤在之后的强加热处理下也无法除去，并且无法提高平坦度，而超过300nm，则等离子体蚀刻法蚀刻加工需要时间过长，生产率降低，同时产生较多反应产物。另一方面，通过研削法或抛光法等使厚壁部分17的分离面平滑(图1(g)和图1(i))。由此，厚壁部分17可以再次作为新的活性层用基板14或支承基板12用于SOI基板11的制造中。

上述制造的SOI基板11中，只选择性地使用通过等离子体蚀刻法生成的反应性自由基28，根据活性层13的膜厚对活性层13表面进行蚀刻，因此，可以除去活性层13表面、即因第一热处理而产生的离子注入区域16处的分离面晶体缺陷层，同时不会对活性层13表面产生损伤，可以降低活性层13的膜厚偏差，使活性层13的膜厚均匀。

实施例

下面，与比较例一起详细说明本发明的实施例。

(实施例1)

如图1所示，首先，将硅单晶晶片构成、外径和厚度分别为200mm和0.725mm的活性层用基板14在氧气氛中、在1000℃保持5小时，进行第一热处理，不仅在活性层用基板14的表面，在背面和侧面均形成第一氧化膜21。该第一氧化膜21的厚度约为150nm。接着，通过6×10¹⁶/cm²的剂量和50keV的加速能量，由上述活性层用基板14的表面注入氢离子，在活性层用基板14内部形成离子注入区域16(图1(b))。该离子注入区域16的深度(注入最大位置)包括上述第一氧化膜21设定为约500nm。另一方面，准备与上述活性层用基板14具有相同表面积、硅单晶晶片构成、厚度为0.725mm的支承基板12(图1(c))，经由第一氧化膜21，将上述活性层用基板14与该支承基板12重叠紧密接触(图1(d))。在该状态下，将该基板12、14在氮气氛中、在500℃保持30分钟，进行第一热处理。由此，活性层用基板14在相当于氢离子注入最大位置的离子注入区域16处被分开，分离为上部的厚壁部分17和下部的薄活性层13(图1(e))。下部的活性层13经由第一氧化膜21与支承基板12紧密接触，形成贴合基板18(图1(f))。

接着，通过膜厚测定器测定该贴合基板18的活性层13的整体膜厚。由活性层13的中心至从活性层13周缘靠内侧2mm的范围内测定活性层13整体膜厚。即，活性层13的半径为100mm，不测定膜厚的周边的环状宽度为2mm，因此在活性层13的半径98mm范围内测定膜厚。测定活性层13的膜厚之后，只选择使用通过等离子体蚀刻法生成的反应性自由基28(图2)，对上述膜厚数据中膜厚较厚的部分多蚀刻，对膜厚较薄的部分少蚀刻，将活性层13蚀刻至上述规定的厚度(图1(h))。此时最大蚀刻量为202nm，最小蚀刻量为199nm。对于贴合基板18的周缘的非活性区域和活性区域的边界部分，蚀刻掉基于上述膜厚测定数据的活性层13上与等离子体蚀刻前的活性层13大致相同的厚度。即，蚀刻至蚀刻量为400nm(图4(b)和图4(c))。

进一步将上述膜厚均匀的贴合基板18在氧气氛中、在1100℃下保持120分钟，进行第二热处理，使活性层13和支承基板12经由第一氧化膜21的贴合更牢固(图1(j))，然后将该贴合基板18浸渍在洗涤液中，蚀刻并除去由第二热处理形成的第二氧化膜22，同时洗涤贴合基板18，得到清洁的SOI基板11(图1(k))。以该SOI基板11作为实施例1。上述洗涤液使用含有由0.5重量％柠檬酸形成的有机酸和0.01重量％氢氟酸的洗涤液。洗涤后的活性层13的厚度为50nm。

(比较例1)

使用CMP法代替等离子体蚀刻法，除此之外与实施例1同样地制作SOI基板。以该SOI基板作为比较例1。

(比较试验和评价)

测定实施例1和比较例1的SOI基板活性层的膜厚差，比较例1为5.0nm，较大，而实施例1为1.5nm，较小。

对于实施例1，用光学显微镜观察非活性区域和活性区域的边界部分，结果岛状或半岛状的微小活性区域消减，形成平滑的边界。

产业实用性

根据本发明的SOI基板的制造方法，不会对活性层表面产生损伤，可以降低活性层的膜厚偏差，使活性层的膜厚均匀。

并且，如果在蚀刻工艺中附加下述步骤，则无需增加工序，即可以使非活性区域和活性区域的边界线平滑，因此可以抑制颗粒的发生。所述步骤是：不管活性层膜厚的测定数据，对贴合基板周缘的非活性区域和活性区域的边界部分，进一步等离子体蚀刻基于膜厚测定数据的等离子体蚀刻之前活性层的厚度大小的量。

因此，本发明可以提供活性层表面几乎没有损伤、活性层的膜厚偏差受到抑制、活性层的膜厚均匀的SOI基板。

Claims (9)

1.SOI基板，其特征在于：具备由半导体单晶构成的支承基板和经由氧化膜在上述支承基板上贴合且由半导体单晶构成的活性层，上述氧化膜只在上述活性层上形成，只选择使用通过等离子体蚀刻法生成的反应性自由基来蚀刻上述活性层表面，使上述活性层的厚度在10-200nm的范围形成，并且使上述活性层整体的膜厚差形成为1.5nm或以下。

2.SOI基板的制造方法，该方法包含以下步骤：

在由半导体单晶构成的活性层用基板的至少表面上形成氧化膜的步骤；

由上述活性层用基板的表面注入氢离子，在上述活性层用基板内部形成离子注入区域的步骤；

经由上述氧化膜，将上述活性层用基板与由半导体单晶构成的支承基板紧密接触，在该状态下进行第一热处理，由此将上述活性层用基板在离子注入区域处从上述支承基板分离，在上述支承基板的表面形成活性层，制作贴合基板的步骤；

测定上述活性层整体膜厚的步骤；

只选择使用通过等离子体蚀刻法生成的反应性自由基，对上述活性层表面膜厚厚的部分多蚀刻，且对上述活性层表面膜厚薄的部分少蚀刻，将上述活性层蚀刻至少100nm，减薄至规定厚度的步骤；和

将上述等离子体蚀刻过的贴合基板进行第二热处理，提高贴合强度的步骤。

3.权利要求2的SOI基板的制造方法，其中，以1-4mm范围内的规定间距测定活性层表面整体的膜厚。

4.权利要求2的SOI基板的制造方法，其中，从上述活性层的中心到上述活性层周缘测定活性层表面整体的膜厚。

5.权利要求2的SOI基板的制造方法，其中等离子体蚀刻后的活性层整体的膜厚差为1.5nm或以下。

6.权利要求2的SOI基板的制造方法，该方法包含以下步骤：对贴合基板周缘的非活性区域和活性区域的边界部分，不依赖活性层膜厚的测定数据，进一步等离子体蚀刻掉依据膜厚测定数据的等离子体蚀刻之前上述活性层的厚度大小的量。

7.权利要求2的SOI基板的制造方法，该方法进一步包含以下步骤：将因第二热处理在活性层表面形成了氧化膜的贴合基板浸渍在洗涤液中，由此除去上述氧化膜，然后除去颗粒和金属的洗涤步骤。

8.权利要求2的SOI基板的制造方法，其中，第一热处理是在氮气氛中在400-800℃保持5-30分钟的热处理，第二热处理是在氧、氮、氩或它们的混合气体气氛中在900-1200℃保持30-120分钟的热处理。

9.权利要求8的SOI基板的制造方法，该方法进一步包含以下步骤：将因第二热处理在活性层表面形成了氧化膜的贴合基板浸渍在洗涤液中，由此除去上述氧化膜，然后除去颗粒和金属的洗涤步骤。

Images