CN105990215A - Soi基片的制作方法和soi基片 - Google Patents
Soi基片的制作方法和soi基片 Download PDFInfo
- Publication number
- CN105990215A CN105990215A CN201510093343.1A CN201510093343A CN105990215A CN 105990215 A CN105990215 A CN 105990215A CN 201510093343 A CN201510093343 A CN 201510093343A CN 105990215 A CN105990215 A CN 105990215A
- Authority
- CN
- China
- Prior art keywords
- soi substrate
- oxide layer
- silicon
- substrate
- technique
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供了一种SOI基片的制作方法和SOI基片，其中，SOI基片的制作方法，包括：在硅衬底的一侧上形成第一氧化层；在所述第一氧化层上形成第二氧化层，以形成所述SOI基片的结构层；采用化学机械平坦化工艺研磨所述硅衬底的另一侧至预定厚度以形成所述SOI基片。通过本发明的技术方案，避免了相关技术中SOI基片制作过程中的顶层硅淀积步骤，降低了SOI基片生成的难度和制作成本。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种SOI基片的制作方法和一种SOI基片。
背景技术
SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和背衬底之间存在一层预埋氧化层，有效降低了顶层硅和背衬底之间的寄生电容，且SOI基片还具备集成密度高、工艺简单、短沟道效应小、功耗小等突出优点，因此SOI基片被广泛应用于深亚微米的集成电路设计、MEMS传感器设计等领域。
但是相关技术中，SOI基片根据设计需求对顶层硅进行不同厚度的加工，这就对顶层硅的加工和厚度检测提出了较高的要求，具体地，由于顶层硅在1um以上厚度的淀积需要较长时间且容易造成硅淀积设备的管道堵塞，因此SOI基片的制作成本极高，价格在几千元甚至上万元，而普通硅衬底的价格仅在几十元至几百元。
因此，如何实现SOI基片的低成本制造成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种新的SOI基片的制作方法和一种SOI基片，通过在硅衬底上依次形成两层氧化硅后，对硅衬底进行研磨至预定厚度的方法制备SOI基片，实现了避免了相关技术中SOI基片制作过程中的顶层硅淀积步骤，降低了SOI基片生成的难度和制作成本。
有鉴于此，本发明提出了一种SOI基片的制作方法，包括：在硅衬底的一侧上形成第一氧化层；在所述第一氧化层上形成第二氧化层，以形成所述SOI基片的结构层；采用化学机械平坦化工艺研磨所述硅衬底的另一侧至预定厚度以形成所述SOI基片。
在该技术方案中，通过在硅衬底上依次形成两层氧化硅后，对硅衬底进行研磨至预定厚度的方法制备SOI基片，避免了相关技术中SOI基片制作过程中的顶层硅淀积步骤，降低了SOI基片生成的难度和制作成本。
具体地，SOI基片作为昂贵的半导体加工材料，其生产成本的高昂主要是在于氧化硅层上生长硅薄膜难度大，对工艺条件要求极高，另外，由于对SOI基片的片内均一性和片间均一性极高，因此，即使生长几十微米的硅薄膜的SOI基片(四寸)，其售价一般在1000元至10000元之间，而普通硅片(四寸)的售价一般不超过100元，这就造成集成电路的成本增加，不适合进行批量生产和工艺研发，但是根据本发明提供的制备方法，在普通的硅衬底上生长第一层氧化硅，对其厚度要求不高，但是处于绝缘作用的考虑对其致密度要求较高，第二次氧化硅的厚度要求较高，通常采用常压化学气相淀积的工艺完成制备，最后采用化学机械平坦化工艺完成背侧硅衬底的研磨，以获取几十微米至几百微米范围内的顶层硅，极大地降低了工艺的复杂度和生产成本。
其中，化学机械平坦化步骤分三次进行，第一次化学机械平坦化采用500纳米的研磨颗粒对硅衬底进行研磨，第二次化学机械平坦化采用200纳米的研磨颗粒对硅衬底进行研磨，第三次化学机械平坦化采用20纳米的研磨颗粒对硅衬底进行研磨，通过这种研磨方法可以有效提高SOI基片的片内均一性，提高片间均一性以及降低粗糙度等。
在上述技术方案中，优选地，形成所述第二氧化层的温度在200摄氏度至500摄氏度之间，气压为760Torr。
在该技术方案中，通过设定第二氧化层的加工温度和加工气压，可以快速获取较厚的第二氧化层，以作为SOI的结构层，进而保证了SOI基片的结构可靠性。
在上述技术方案中，优选地，形成所述第二氧化层的温度为400摄氏度。
在该技术方案中，通过设定第二氧化层的加工温度为400摄氏度，可以有效地保证第二氧化层的致密度和均一性，进一步地保证了SOI基片的结构可靠性。
在上述技术方案中，优选地，形成所述第一氧化层的温度在1000摄氏度至1050摄氏度之间。
在该技术方案中，通过设定第一氧化层的温度在1000摄氏度至1050摄氏度之间，可以通过热氧化工艺形成致密的第一氧化层，以保证第一氧化层的绝缘特性和低漏电特性，有效地提高了SOI基片的功能可靠性。
在上述技术方案中，优选地，形成所述第一氧化层的工艺方法包括热氧化工艺、低压化学气相淀积工艺和常压化学气相淀积工艺中的一种工艺或多种工艺的任意组合。
在该技术方案中，通过不同气相淀积工艺可以制备不同需求的第一氧化层，以降低不同需求的集成电路的制作成本。
在上述技术方案中，优选地，形成所述第二氧化层的工艺方法包括热氧化工艺、低压化学气相淀积工艺、常压化学气相淀积工艺中的一种工艺或多种工艺的任意组合。
在该技术方案中，通过不同气相淀积工艺可以制备不同需求的第二氧化层，进一步降低不同需求的集成电路的制作成本。
根据本发明的第二方面的实施例，提出了一种SOI基片，采用如上述任一项技术方案所述的SOI基片的制作方法制备而成。
通过在硅衬底上依次形成两层氧化硅后，对硅衬底进行研磨至预定厚度的方法制备SOI基片，避免了相关技术中SOI基片制作过程中的顶层硅淀积步骤，降低了SOI基片生成的难度和制作成本。
在上述技术方案中，优选地，所述第一氧化层的厚度为10000埃至20000埃。
在该技术方案中，通过设计加工第一氧化层的厚度为10000埃至20000埃，并且第一氧化层的结构致密，以便于有效实现其绝缘效果，优选地，第一氧化层的厚度为10000埃。
在上述技术方案中，优选地，所述第二氧化层的厚度为1微米至600微米。
在该技术方案中，通过设计加工第二氧化层的厚度为1微米至600微米，为了降低制作成本，可以采用化学气相淀积的方法进行第二氧化层的加工，并且第一氧化层较第二氧化层的结构致密以满足SOI基片的绝缘要求，因此，第二氧化层的主要作用在于对SOI基片的支撑作用，降低了第二氧化层的制作成本。
在上述技术方案中，优选地，所述硅衬底的厚度为1微米至600微米。
在该技术方案中，通过采用化学机械平坦化工艺研磨所述硅片基层无所述氧化层的一侧硅片基层至预定厚度，较刻蚀工艺而言，化学机械平坦化工艺可以控制顶层硅的研磨厚度更为精准，且研磨SOI基片的表面均一性优良。
通过以上技术方案，通过在硅衬底上依次形成两层氧化硅后，对硅衬底进行研磨至预定厚度的方法制备SOI基片，实现了避免了相关技术中SOI基片制作过程中的顶层硅淀积步骤，降低了SOI基片生成的难度和制作成本。
附图说明
图1示出了根据本发明的一个实施例的SOI基片的制作方法的剖面示意图；
图2示出了根据本发明的另一个实施例的SOI基片的制作方法的剖面示意图；
图3示出了根据本发明的再一个实施例的SOI基片的制作方法的剖面示意图；
图4示出了根据本发明的实施例的SOI基片的制作方法的示意流程图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
下面结合图1至图3对根据本发明的实施例的SOI基片的制作过程进行说明。
如图1所示，对硅片12进行清洗处理后，采用热氧化工艺在硅片12上生长第一氧化层14，其中，第一氧化层14包括TEOS(Ethyl Silicate，正硅酸乙酯)层，如图2所示，继续在第一氧化层14上生长第二氧化层16，其中，第二氧化层16采用气相淀积工艺进行制备，以满足第二氧化层的厚度要求和可靠性要求，如图3所示，对硅片12进行减薄，采用化学机械平坦化的方式进行研磨，可以保证制备的SOI基片具备片内均一性优异以及粗糙度低等特点。
其中，化学机械平坦化步骤分三次进行，第一次化学机械平坦化采用500纳米的研磨颗粒对硅衬底进行研磨，第二次化学机械平坦化采用200纳米的研磨颗粒对硅衬底进行研磨，第三次化学机械平坦化采用20纳米的研磨颗粒对硅衬底进行研磨，通过这种研磨方法可以有效提高SOI基片的片内均一性，提高片间均一性以及降低粗糙度等。
图4示出了根据本发明的实施例的SOI基片的制作方法的示意流程图。
如图4所示，根据本发明的一个实施例的SOI基片的制作方法，包括：步骤402，在硅衬底的一侧上形成第一氧化层；步骤404，步骤406，在所述第一氧化层上形成第二氧化层，以形成所述SOI基片的结构层；采用化学机械平坦化工艺研磨所述硅衬底的另一侧至预定厚度以形成所述SOI基片。
在该技术方案中，通过在硅衬底上依次形成两层氧化硅后，对硅衬底进行研磨至预定厚度的方法制备SOI基片，避免了相关技术中SOI基片制作过程中的顶层硅淀积步骤，降低了SOI基片生成的难度和制作成本。
具体地，SOI基片作为昂贵的半导体加工材料，其生产成本的高昂主要是在于氧化硅层上生长硅薄膜难度大，对工艺条件要求极高，另外，由于对SOI基片的片内均一性和片间均一性极高，因此，即使生长几十微米的硅薄膜的SOI基片(四寸)，其售价一般在1000元至10000元之间，而普通硅片(四寸)的售价一般不超过100元，这就造成集成电路的成本增加，不适合进行批量生产和工艺研发，但是根据本发明提供的制备方法，在普通的硅衬底上生长第一层氧化硅，对其厚度要求不高，但是处于绝缘作用的考虑对其致密度要求较高，第二次氧化硅的厚度要求较高，通常采用常压化学气相淀积的工艺完成制备，最后采用化学机械平坦化工艺完成背侧硅衬底的研磨，以获取几十微米至几百微米范围内的顶层硅，极大地降低了工艺的复杂度和生产成本。
其中，化学机械平坦化步骤分三次进行，第一次化学机械平坦化采用500纳米的研磨颗粒对硅衬底进行研磨，第二次化学机械平坦化采用200纳米的研磨颗粒对硅衬底进行研磨，第三次化学机械平坦化采用20纳米的研磨颗粒对硅衬底进行研磨，通过这种研磨方法可以有效提高SOI基片的片内均一性，提高片间均一性以及降低粗糙度等。
在上述技术方案中，优选地，形成所述第二氧化层的温度在200摄氏度至500摄氏度之间，气压为760Torr。
在该技术方案中，通过设定第二氧化层的加工温度和加工气压，可以快速获取较厚的第二氧化层，以作为SOI的结构层，进而保证了SOI基片的结构可靠性。
在上述技术方案中，优选地，形成所述第二氧化层的温度为400摄氏度。
在该技术方案中，通过设定第二氧化层的加工温度为400摄氏度，可以有效地保证第二氧化层的致密度和均一性，进一步地保证了SOI基片的结构可靠性。
在上述技术方案中，优选地，形成所述第一氧化层的温度在1000摄氏度至1050摄氏度之间。
在该技术方案中，通过设定第一氧化层的温度在1000摄氏度至1050摄氏度之间，可以通过热氧化工艺形成致密的第一氧化层，以保证第一氧化层的绝缘特性和低漏电特性，有效地提高了SOI基片的功能可靠性。
在上述技术方案中，优选地，形成所述第一氧化层的工艺方法包括热氧化工艺、低压化学气相淀积工艺和常压化学气相淀积工艺中的一种工艺或多种工艺的任意组合。
在该技术方案中，通过不同气相淀积工艺可以制备不同需求的第一氧化层，以降低不同需求的集成电路的制作成本。
在上述技术方案中，优选地，形成所述第二氧化层的工艺方法包括热氧化工艺、低压化学气相淀积工艺、常压化学气相淀积工艺中的一种工艺或多种工艺的任意组合。
在该技术方案中，通过不同气相淀积工艺可以制备不同需求的第二氧化层，进一步降低不同需求的集成电路的制作成本。
根据本发明的实施例的SOI基片，采用如上述任一项技术方案所述的SOI基片的制作方法制备而成。
通过在硅衬底上依次形成两层氧化硅后，对硅衬底进行研磨至预定厚度的方法制备SOI基片，避免了相关技术中SOI基片制作过程中的顶层硅淀积步骤，降低了SOI基片生成的难度和制作成本。
在上述技术方案中，优选地，所述第一氧化层的厚度为10000埃至20000埃。
在该技术方案中，通过设计加工第一氧化层的厚度为10000埃至20000埃，并且第一氧化层的结构致密，以便于有效实现其绝缘效果，优选地，第一氧化层的厚度为10000埃。
在上述技术方案中，优选地，所述第二氧化层的厚度为1微米至600微米。
在该技术方案中，通过设计加工第二氧化层的厚度为1微米至600微米，为了降低制作成本，可以采用化学气相淀积的方法进行第二氧化层的加工，并且第一氧化层较第二氧化层的结构致密以满足SOI基片的绝缘要求，因此，第二氧化层的主要作用在于对SOI基片的支撑作用，降低了第二氧化层的制作成本。
在上述技术方案中，优选地，所述硅衬底的厚度为1微米至600微米。
在该技术方案中，通过采用化学机械平坦化工艺研磨所述硅片基层无所述氧化层的一侧硅片基层至预定厚度，较刻蚀工艺而言，化学机械平坦化工艺可以控制顶层硅的研磨厚度更为精准，且研磨SOI基片的表面均一性优良。
以上结合附图详细说明了本发明的技术方案，考虑到如何实现SOI基片的低成本制造的技术问题。因此，本发明提出了一种新的SOI基片的制作方法和一种SOI基片，通过在硅衬底上依次形成两层氧化硅后，对硅衬底进行研磨至预定厚度的方法制备SOI基片，实现了避免了相关技术中SOI基片制作过程中的顶层硅淀积步骤，降低了SOI基片生成的难度和制作成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种SOI基片的制作方法，其特征在于，包括：
在硅衬底的一侧上形成第一氧化层；
在所述第一氧化层上形成第二氧化层，以形成所述SOI基片的结构层；
采用化学机械平坦化工艺研磨所述硅衬底的另一侧至预定厚度以形成所述SOI基片。
2.根据权利要求1所述的SOI基片的制作方法，其特征在于，形成所述第二氧化层的温度在200摄氏度至500摄氏度之间，气压为760Torr。
3.根据权利要求2所述的SOI基片的制作方法，其特征在于，形成所述第二氧化层的温度为400摄氏度。
4.根据权利要求1所述的SOI基片的制作方法，其特征在于，形成所述第一氧化层的温度在1000摄氏度至1050摄氏度之间。
5.根据权利要求1至4中任一项所述的SOI基片的制作方法，其特征在于，形成所述第一氧化层的工艺方法包括热氧化工艺、低压化学气相淀积工艺和常压化学气相淀积工艺中的一种工艺或多种工艺的任意组合。
6.根据权利要求1至4中任一项所述的SOI基片的制作方法，其特征在于，形成所述第二氧化层的工艺方法包括热氧化工艺、低压化学气相淀积工艺、常压化学气相淀积工艺中的一种工艺或多种工艺的任意组合。
7.一种SOI基片，其特征在于，采用如权利要求1至9中任一项所述的SOI基片的制作方法制备而成。
8.根据权利要求7所述的SOI基片，其特征在于，所述第一氧化层的厚度为10000埃至20000埃。
9.根据权利要求7所述的SOI基片，其特征在于，所述第二氧化层的厚度为1微米至600微米。
10.根据权利要求7至9中任一项所述的SOI基片，其特征在于，所述硅衬底的厚度为1微米至600微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510093343.1A CN105990215B (zh) | 2015-03-02 | 2015-03-02 | Soi基片的制作方法和soi基片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510093343.1A CN105990215B (zh) | 2015-03-02 | 2015-03-02 | Soi基片的制作方法和soi基片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990215A true CN105990215A (zh) | 2016-10-05 |
| CN105990215B CN105990215B (zh) | 2019-04-26 |
Family
ID=57038557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510093343.1A Active CN105990215B (zh) | 2015-03-02 | 2015-03-02 | Soi基片的制作方法和soi基片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105990215B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316443A (ja) * | 1995-05-24 | 1996-11-29 | Mitsubishi Materials Corp | Ｓｏｉ基板及びその製造方法 |
| US5665631A (en) * | 1995-05-11 | 1997-09-09 | Samsung Electronics Co., Ltd. | SOI substrate manufacturing method |
| CN1989620A (zh) * | 2004-05-28 | 2007-06-27 | 株式会社上睦可 | Soi基板及其制造方法 |
| US20090258474A1 (en) * | 2008-04-10 | 2009-10-15 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOl substrate |
| CN101978467A (zh) * | 2008-03-21 | 2011-02-16 | 信越化学工业株式会社 | Soi晶片的制造方法 |
| CN104272432A (zh) * | 2012-05-08 | 2015-01-07 | 信越化学工业株式会社 | 放热基板及其制造方法 |
-
2015
- 2015-03-02 CN CN201510093343.1A patent/CN105990215B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665631A (en) * | 1995-05-11 | 1997-09-09 | Samsung Electronics Co., Ltd. | SOI substrate manufacturing method |
| JPH08316443A (ja) * | 1995-05-24 | 1996-11-29 | Mitsubishi Materials Corp | Ｓｏｉ基板及びその製造方法 |
| CN1989620A (zh) * | 2004-05-28 | 2007-06-27 | 株式会社上睦可 | Soi基板及其制造方法 |
| CN101978467A (zh) * | 2008-03-21 | 2011-02-16 | 信越化学工业株式会社 | Soi晶片的制造方法 |
| US20090258474A1 (en) * | 2008-04-10 | 2009-10-15 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOl substrate |
| CN104272432A (zh) * | 2012-05-08 | 2015-01-07 | 信越化学工业株式会社 | 放热基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105990215B (zh) | 2019-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW419725B (en) | Method for manufacturing SOI wafer and SOI wafer | |
| TWI332685B (en) | Method of polishing a semiconductor-on-insulator structure | |
| JP5231460B2 (ja) | パターニングされた薄いｓｏｉ | |
| TW424032B (en) | Differential temperature control in a chemical mechanical polishing process for the manufacture of semiconductor integrated circuits and an apparatus used therein | |
| CN106409649B (zh) | 一种多层soi材料及其制备方法 | |
| CN108780776A (zh) | 使半导体表面平整的制造方法 | |
| CN107017197A (zh) | 半导体结构和其制造方法 | |
| TW201246347A (en) | Process for producing silicon wafer | |
| CN109314040A (zh) | 贴合式soi晶圆的制造方法 | |
| US10811306B2 (en) | Preparation method of multilayer monocrystalline silicon film | |
| CN103258778A (zh) | 带有空腔的衬底的制备方法 | |
| CN102386123B (zh) | 制备具有均匀厚度器件层的衬底的方法 | |
| CN105845557A (zh) | 实现多晶硅栅极平坦化的方法 | |
| CN105378894A (zh) | 外延晶片的制造方法 | |
| CN102768981B (zh) | 带有绝缘埋层衬底的制备方法 | |
| CN103241708A (zh) | 带有空腔的衬底的制备方法 | |
| TW202247502A (zh) | 基於虛擬矽穿孔板的解耦合電容器 | |
| JP3897963B2 (ja) | 半導体ウェーハおよびその製造方法 | |
| CN105990215A (zh) | Soi基片的制作方法和soi基片 | |
| JP5989559B2 (ja) | 複合基板 | |
| CN109830484B (zh) | 一种soi结构及其制作工艺 | |
| CN108463431A (zh) | 用于制造多层mems构件的方法和相应的多层mems构件 | |
| CN110098145A (zh) | 单晶硅薄膜及其制作方法 | |
| TW201837989A (zh) | 磊晶晶圓之製造方法與製造設備 | |
| JPH1012547A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220728 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |