JP5011345B2 - レジストパターンのスリミング処理方法 - Google Patents
レジストパターンのスリミング処理方法 Download PDFInfo
- Publication number
- JP5011345B2 JP5011345B2 JP2009119088A JP2009119088A JP5011345B2 JP 5011345 B2 JP5011345 B2 JP 5011345B2 JP 2009119088 A JP2009119088 A JP 2009119088A JP 2009119088 A JP2009119088 A JP 2009119088A JP 5011345 B2 JP5011345 B2 JP 5011345B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- acid
- concentration
- resist
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
Description
(第1の実施の形態)
最初に、図1から図11を参照し、本発明の第1の実施の形態であるレジストパターンのスリミング処理方法、及びそのスリミング処理方法を行うために用いる塗布現像装置について説明する。
(第2の実施の形態)
次に、図12から図14を参照し、本発明の第2の実施の形態に係るレジストパターンのスリミング処理方法及びレジストパターンの形成方法について説明する。
(第2の実施の形態の変形例)
次に、図15から図18を参照し、本発明の第2の実施の形態の変形例に係るレジストパターンのスリミング処理方法及びレジストパターンの形成方法について説明する。
4 搬送アーム
21 キャリアブロック
22 載置部
23 開閉部
24、31、33 受け渡しアーム
25A〜25C、32A、32B 棚モジュール
26A、26B メインアーム
28A、28B 液処理モジュール
29 処理容器
34 インステージ
35 アウトステージ
40 検査ブロック
50 制御部
51 バス
52 CPU
53 ワークメモリ
54 プログラム格納部
55 ホストコンピュータ
101 下地層
102 反射防止膜(BARC)
103 レジスト層
103a 可溶層
103b、113b、123b 不溶層
103c、113c、123c レジストパターン
103d 中間露光領域
103e、113e、123e 新たな可溶層
104a、104b、104c、114a、124a 溶液(酸を含む溶液)
B バッファモジュール
CR1、CR2 キャリア
CD、CDint、CDfnl、CDfnlt、CDfnlb、CDfnlte、CDfnlbe 線幅
COT 塗布モジュール
CPL1〜CPL3 冷却モジュール
DEV 現像装置
IM1〜IM3 検査モジュール
LHP、PAB、PEB 加熱モジュール
S1 処理ブロック
S2 第1のインターフェイスブロック
S3 第2のインターフェイスブロック
S4 露光装置
TRS1〜TRS8 受け渡しステージ
W ウェハ(基板)
Claims (5)
- 基板上に形成したレジストパターンをスリミング処理するレジストパターンのスリミング処理方法において、
前記レジストパターンが形成された基板上に酸を含む溶液を塗布し、次に熱処理し、次に現像処理することによって、前記レジストパターンにスリミング処理を行うスリミング処理工程を含み、
前記レジストパターンのレジスト材料の種類と、前記レジストパターンが形成された基板上に塗布する溶液に含まれる酸の濃度と、前記レジスト材料の種類及び前記酸の濃度に対応する前記レジストパターンの線幅とを格納したデータベースを予め準備しておき、
前記データベースは、前記レジスト材料の種類毎に前記レジストパターンが形成された基板に対して、前記酸の濃度を変えて前記スリミング処理工程を行い、前記スリミング処理工程後の前記レジストパターンの線幅を測定することにより、前記レジスト材料の種類毎に、前記酸の濃度と、スリミング処理工程後の前記レジストパターンの線幅と、の間の関係を求めることにより作成され、
前記スリミング処理工程で用いる前記溶液は、該溶液に含まれる前記酸の濃度が、前記レジスト材料の種類と、前記レジストパターンの線幅の目標値とを検索キーとして前記データベースにより求められた前記酸の濃度に基づくことを特徴とするレジストパターンのスリミング処理方法。 - 前記スリミング処理工程で用いる前記溶液は、互いに異なる濃度の前記酸を含む複数の種類の溶液の中から選択されることを特徴とする請求項1に記載のレジストパターンのスリミング処理方法。
- 前記スリミング処理工程で用いる前記溶液は、高濃度の前記酸を含む溶液に溶剤を混合することによって、前記酸の濃度が調整されることを特徴とする請求項1に記載のレジストパターンのスリミング処理方法。
- 基板上に形成したレジストパターンをスリミング処理するレジストパターンのスリミング処理方法において、
前記レジストパターンが形成された基板上に酸を含む第1の溶液を前記基板の表面から所定の高さまで塗布し、次に前記第1の溶液が塗布された前記基板上に前記第1の溶液に含まれる酸の濃度よりも高い濃度の酸を含む第2の溶液を塗布し、次に熱処理し、次に現像処理することによって、前記レジストパターンにスリミング処理を行うスリミング処理工程を含み、
前記レジストパターンのレジスト材料の種類と、前記レジストパターンが形成された基板上に塗布する溶液に含まれる酸の濃度と、前記レジスト材料の種類及び前記酸の濃度に対応する前記レジストパターンの線幅とを格納したデータベースを予め準備しておき、
前記スリミング処理工程で用いる前記第1の溶液は、該第1の溶液に含まれる前記酸の濃度が、前記レジスト材料の種類と、前記レジストパターンにおける前記基板の表面から前記所定の高さよりも低い部分の線幅の目標値とを検索キーとして前記データベースにより求められた前記酸の濃度に基づき、
前記スリミング処理工程で用いる前記第2の溶液は、該第2の溶液に含まれる前記酸の濃度が、前記レジスト材料の種類と、前記レジストパターンにおける前記基板の表面から前記所定の高さよりも高い部分の線幅の目標値とを検索キーとして前記データベースにより求められた前記酸の濃度に基づくことを特徴とするレジストパターンのスリミング処理方法。 - 前記所定の高さよりも高い部分の線幅が、前記所定の高さよりも低い部分の線幅より小さいことを特徴とする請求項4に記載のレジストパターンのスリミング処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009119088A JP5011345B2 (ja) | 2009-05-15 | 2009-05-15 | レジストパターンのスリミング処理方法 |
US12/662,632 US8455183B2 (en) | 2009-05-15 | 2010-04-27 | Resist pattern slimming treatment method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009119088A JP5011345B2 (ja) | 2009-05-15 | 2009-05-15 | レジストパターンのスリミング処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010267880A JP2010267880A (ja) | 2010-11-25 |
JP5011345B2 true JP5011345B2 (ja) | 2012-08-29 |
Family
ID=43068783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009119088A Active JP5011345B2 (ja) | 2009-05-15 | 2009-05-15 | レジストパターンのスリミング処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8455183B2 (ja) |
JP (1) | JP5011345B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5023128B2 (ja) * | 2009-10-07 | 2012-09-12 | 東京エレクトロン株式会社 | 塗布現像装置及び塗布現像方法 |
KR20120027989A (ko) * | 2010-09-14 | 2012-03-22 | 삼성전자주식회사 | 반도체 소자의 패턴 형성방법 |
US8764999B2 (en) * | 2010-11-23 | 2014-07-01 | Tokyo Electron Limited | Sidewall image transfer pitch doubling and inline critical dimension slimming |
US8529777B2 (en) * | 2011-09-12 | 2013-09-10 | Tdk Corporation | Method of making a mask, method of patterning by using this mask and method of manufacturing a micro-device |
US8647817B2 (en) * | 2012-01-03 | 2014-02-11 | Tokyo Electron Limited | Vapor treatment process for pattern smoothing and inline critical dimension slimming |
US8980111B2 (en) | 2012-05-15 | 2015-03-17 | Tokyo Electron Limited | Sidewall image transfer method for low aspect ratio patterns |
US9086631B2 (en) | 2012-08-27 | 2015-07-21 | Tokyo Electron Limited | EUV resist sensitivity reduction |
KR101860243B1 (ko) * | 2013-11-08 | 2018-05-21 | 도쿄엘렉트론가부시키가이샤 | Euv 리소그래피를 가속화하기 위한 사후처리 방법을 이용한 방법 |
US9618848B2 (en) | 2014-02-24 | 2017-04-11 | Tokyo Electron Limited | Methods and techniques to use with photosensitized chemically amplified resist chemicals and processes |
US9791779B2 (en) * | 2014-10-16 | 2017-10-17 | Tokyo Electron Limited | EUV resist etch durability improvement and pattern collapse mitigation |
US10048594B2 (en) | 2016-02-19 | 2018-08-14 | Tokyo Electron Limited | Photo-sensitized chemically amplified resist (PS-CAR) model calibration |
US10429745B2 (en) | 2016-02-19 | 2019-10-01 | Osaka University | Photo-sensitized chemically amplified resist (PS-CAR) simulation |
US10096528B2 (en) * | 2016-05-13 | 2018-10-09 | Tokyo Electron Limited | Critical dimension control by use of a photo agent |
CN109313394B (zh) | 2016-05-13 | 2021-07-02 | 东京毅力科创株式会社 | 使用光敏化学品或光敏化学放大抗蚀剂的临界尺寸控制 |
WO2021034567A1 (en) | 2019-08-16 | 2021-02-25 | Tokyo Electron Limited | Method and process for stochastic driven defectivity healing |
US11656550B2 (en) * | 2020-09-01 | 2023-05-23 | Tokyo Electron Limited | Controlling semiconductor film thickness |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4329216B2 (ja) * | 2000-03-31 | 2009-09-09 | Jsr株式会社 | レジストパターン縮小化材料及びそれを使用する微細レジストパターンの形成方法 |
JP2002057084A (ja) * | 2000-08-09 | 2002-02-22 | Sony Corp | 半導体装置の製造方法および露光用マスク |
JP2002299202A (ja) * | 2001-03-29 | 2002-10-11 | Sony Corp | 半導体装置の製造方法 |
JP2003124105A (ja) * | 2001-10-18 | 2003-04-25 | Sony Corp | マスクパターンの形成方法及びマスクパターン形成装置 |
JP3476082B2 (ja) * | 2001-11-05 | 2003-12-10 | 東京応化工業株式会社 | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
JP3953822B2 (ja) * | 2002-01-25 | 2007-08-08 | 富士通株式会社 | レジストパターン薄肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 |
JP3707780B2 (ja) * | 2002-06-24 | 2005-10-19 | 東京応化工業株式会社 | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
JP3485183B1 (ja) * | 2002-06-28 | 2004-01-13 | 東京応化工業株式会社 | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
JP2004093652A (ja) * | 2002-08-29 | 2004-03-25 | Seiko Epson Corp | レジストパターンの形成方法および半導体装置の製造方法 |
JP4282500B2 (ja) * | 2004-01-29 | 2009-06-24 | 株式会社東芝 | 構造検査方法及び半導体装置の製造方法 |
JP4428642B2 (ja) * | 2004-04-30 | 2010-03-10 | 東京応化工業株式会社 | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
JP2007094058A (ja) * | 2005-09-29 | 2007-04-12 | Elpida Memory Inc | パターン形成方法 |
-
2009
- 2009-05-15 JP JP2009119088A patent/JP5011345B2/ja active Active
-
2010
- 2010-04-27 US US12/662,632 patent/US8455183B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010267880A (ja) | 2010-11-25 |
US20100291490A1 (en) | 2010-11-18 |
US8455183B2 (en) | 2013-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5011345B2 (ja) | レジストパターンのスリミング処理方法 | |
US7371022B2 (en) | Developer endpoint detection in a track lithography system | |
US8108805B2 (en) | Simplified micro-bridging and roughness analysis | |
US7905668B2 (en) | Coating/developing apparatus and method | |
KR101400654B1 (ko) | 기판 처리 방법, 컴퓨터 판독 가능한 저장 매체, 및 기판 처리 시스템 | |
JP2005217161A (ja) | 構造検査方法、パターン形成方法、プロセス条件決定方法、及び半導体装置の製造方法 | |
JP5610665B2 (ja) | リアルタイムの動的cd制御方法 | |
KR20050063786A (ko) | 회로 내의 구조의 측정을 획득하기 위한 표준 입자 크기측정법의 사용 | |
JP2008071824A (ja) | 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体 | |
TW200830060A (en) | Substrate processing method and substrate processing system | |
KR20120132683A (ko) | 리소그래피 장치, 디바이스 제조 방법 및 연계된 데이터 처리 장치 그리고 컴퓨터 프로그램 제품 | |
JP2010267879A (ja) | レジストパターンのスリミング処理方法 | |
JP2008198820A (ja) | 基板処理方法及び基板処理装置 | |
JP2008130857A (ja) | 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム | |
KR20110037845A (ko) | 도포 현상 장치 및 도포 현상 방법 | |
TWI471906B (zh) | 基板處理方法 | |
JP2002093697A (ja) | 露光条件出し装置と露光条件出し方法および処理装置 | |
TW201005451A (en) | Substrate processing method, computer-readable storage medium and substrate processing system | |
US20120045721A1 (en) | Method for forming a self-aligned double pattern | |
KR20020006454A (ko) | 노광조건결정장치와 노광조건결정방법 및 처리장치 | |
US11314172B2 (en) | Instant tuning method for accelerating resist and etch model calibration | |
JP3599330B2 (ja) | 基板処理方法及び基板処理装置 | |
US6762133B1 (en) | System and method for control of hardmask etch to prevent pattern collapse of ultra-thin resists | |
US20110102755A1 (en) | Method of manufacturing semiconductor devices and exposure apparatus | |
JP2009021443A (ja) | 基板処理装置及び基板処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5011345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |