JP2011082369A - 半導体装置の製造方法及び製造システム - Google Patents

半導体装置の製造方法及び製造システム Download PDF

Info

Publication number
JP2011082369A
JP2011082369A JP2009233986A JP2009233986A JP2011082369A JP 2011082369 A JP2011082369 A JP 2011082369A JP 2009233986 A JP2009233986 A JP 2009233986A JP 2009233986 A JP2009233986 A JP 2009233986A JP 2011082369 A JP2011082369 A JP 2011082369A
Authority
JP
Japan
Prior art keywords
resist film
exposure
unit
semiconductor device
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009233986A
Other languages
English (en)
Inventor
Tomoya Ori
知哉 大理
Shinichi Ito
信一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009233986A priority Critical patent/JP2011082369A/ja
Priority to US12/823,821 priority patent/US20110086313A1/en
Publication of JP2011082369A publication Critical patent/JP2011082369A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】レジストパターンの寸法の変動を抑えた半導体装置の製造方法及び製造システムを提供する。
【解決手段】塗布現像装置１１において、ウェーハ上にレジスト膜を成膜し（ステップＳ１）、ウェーハをデバイス領域用の露光装置１２に搬送し（ステップＳ２）、露光装置１２において、レジスト膜のうちデバイス領域に形成された部分を露光し（ステップＳ３）、レジスト膜を加熱して未反応の酸を拡散長を制御しつつ反応させ（ステップＳ４）、ウェーハを塗布現像装置１１に戻し（ステップＳ５）、塗布現像装置１１において、レジスト膜のうち周縁領域に形成された部分を露光し（ステップＳ６）、レジスト膜を加熱し（ステップＳ７）、レジスト膜を現像する（ステップＳ８）。これにより、レジストパターンを形成する。
【選択図】図１

Description

本発明は、半導体装置の製造方法及び製造システムに関し、特に、基板上にレジストパターンを形成する半導体装置の製造方法及び製造システムに関する。
従来より、半導体装置は、半導体ウェーハ及びその上に設けられた層間絶縁膜等に対して微細加工を施すことにより製造されている。通常、このような微細加工は、フォトリソグラフィ法によって実施される。すなわち、半導体ウェーハ上にレジスト膜を成膜し、このレジスト膜を露光・現像することによりレジストパターンを形成し、このレジストパターンをマスクとして処理を施している。
レジスト膜に対して露光を行う露光装置は、レジスト膜の成膜及び現像等を行う装置と比べて各段に精密な技術が必要とされる。このため、通常、露光装置は、レジスト膜の成膜及び現像等を行う塗布現像装置とは別に設けられている。そして、一般に、塗布現像装置のスループットと露光装置のスループットとは異なるため、レジスト膜の成膜、露光、現像の順にインラインで処理を行う場合には、スループットが最も遅い装置によって半導体装置の生産性が決定されてしまう。そこで、半導体装置の生産性を向上させるためには、塗布現像装置の台数と露光装置の台数との比率を調整し、オフラインで柔軟に運用する必要がある。
しかしながら、この場合には、ウェーハが塗布現像装置と露光装置との間を移動する際の待機時間にばらつきが生じ、それに伴ってレジストパターンの寸法が変動してしまうという問題がある（例えば、特許文献１参照。）。
特開平３−１５４３２４号公報
本発明の目的は、レジストパターンの寸法の変動を抑えた半導体装置の製造方法及び製造システムを提供することである。
本発明の一態様によれば、基板上にレジスト膜を成膜する工程と、前記レジスト膜のうち、前記基板の中央部を含むデバイス領域上に形成された部分を露光する工程と、前記デバイス領域の露光の後、前記レジスト膜における反応領域の拡大を制御する反応制御処理を施す工程と、前記反応制御処理の後、前記レジスト膜のうち、前記デバイス領域の周縁領域上に形成された部分を露光する工程と、前記周縁領域の露光の後、前記レジスト膜を加熱する工程と、前記加熱の後、前記レジスト膜を現像する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明の他の一態様によれば、基板上にレジスト膜を成膜する工程と、前記レジスト膜のうち、前記基板の中央部を含むデバイス領域の周縁領域上に形成された部分を露光する工程と、前記周縁領域の露光の後、前記レジスト膜を加熱する第１の加熱工程と、前記第１の加熱工程の後、前記レジスト膜を現像する第１の現像工程と、前記第１の現像工程の後、前記レジスト膜のうち、前記デバイス領域上に形成された部分を露光する工程と、前記デバイス領域の露光の後、前記レジスト膜を加熱する第２の加熱工程と、前記第２の加熱工程の後、前記レジスト膜を現像する第２の現像工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明の更に他の一態様によれば、基板上にレジスト膜を成膜する工程と、前記レジスト膜のうち、前記基板の中央部を含むデバイス領域の周縁領域上に形成された部分を露光する工程と、前記周縁領域の露光の後、前記レジスト膜を冷却する第１の冷却工程と、前記第１の冷却工程の後、前記レジスト膜のうち、前記デバイス領域上に形成された部分を露光する工程と、前記デバイス領域の露光の後、前記レジスト膜を冷却する第２の冷却工程と、前記第２の冷却工程の後、前記レジスト膜を加熱する工程と、前記加熱の後、前記レジスト膜を現像する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明の更に他の一態様によれば、基板上にレジスト膜を成膜する成膜ユニットと、前記レジスト膜のうち、前記基板の中央部を含むデバイス領域上に形成された部分を露光する第１の露光ユニットと、前記レジスト膜を加熱する第１の加熱ユニットと、前記レジスト膜のうち、前記基板における前記デバイス領域の周縁領域上に形成された部分を露光する第２の露光ユニットと、前記レジスト膜を加熱する第２の加熱ユニットと、前記レジスト膜を現像する現像ユニットと、を備え、前記第１の露光ユニット及び前記第１の加熱ユニットは第１の装置内に設けられており、前記第２の露光ユニット及び前記第２の加熱ユニットは第２の装置内に設けられていることを特徴とする半導体装置の製造システムが提供される。
本発明の更に他の一態様によれば、基板上にレジスト膜を成膜する成膜ユニットと、前記レジスト膜のうち、前記基板の中央部を含むデバイス領域上に形成された部分を露光する第１の露光ユニットと、前記レジスト膜のうち、前記基板における前記デバイス領域の周縁領域上に形成された部分を露光する第２の露光ユニットと、前記レジスト膜を加熱する加熱ユニットと、前記レジスト膜を現像する現像ユニットと、前記レジスト膜を冷却する冷却装置と、を備え、前記冷却装置は、前記第１又は第２の露光ユニットにより前記レジスト膜を露光した後、前記加熱ユニットにより前記レジスト膜を加熱する前に、前記レジスト膜を冷却することを特徴とする半導体装置の製造システムが提供される。
本発明によれば、レジストパターンの寸法の変動を抑えた半導体装置の製造方法及び製造システムを実現することができる。
本発明の第１の実施形態に係る半導体装置の製造システムを例示するブロック図である。 （ａ）乃至（ｃ）は、第１の実施形態において処理対象となるウェーハ及びレジストを例示する斜視図である。 第１の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 比較例に係る半導体装置の製造システムを例示するブロック図である。 比較例に係る半導体装置の製造方法を例示するフローチャート図である。 本発明の第２の実施形態に係る半導体装置の製造システムを例示するブロック図である。 第２の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 本発明の第３の実施形態に係る半導体装置の製造システムを例示するブロック図である。 第３の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 本発明の第４の実施形態に係る半導体装置の製造システムを例示するブロック図である。 本発明の第５の実施形態に係る半導体装置の製造システムを例示するブロック図である。 （ａ）は、第５の実施形態における搬送用収納容器を示す斜視断面図であり、（ｂ）は（ａ）に示す領域Ａの一部拡大断面図である。 本発明の第６の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 本発明の第７の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
本実施形態に係る半導体装置の製造方法は、フォトリソグラフィプロセスに特徴がある。また、本実施形態に係る半導体装置の製造システムは、このフォトリソグラフィプロセスを実施するための装置の集合体である。
図１は、本実施形態に係る半導体装置の製造システムを例示するブロック図である。
図１に示すように、本実施形態に係る半導体装置の製造システム１においては、クリーンルーム１０が設けられており、クリーンルーム１０の内部に、塗布現像装置１１及びデバイス領域用の露光装置１２が設けられている。塗布現像装置１１の内部には、ウェーハ上にレジスト材料を塗布し、焼成することによってレジスト膜を成膜する成膜ユニット１３、レジスト膜におけるウェーハの周縁領域に形成された部分を露光する周縁領域用の露光ユニット１４、レジスト膜を加熱する加熱ユニット１５、及びレジスト膜を現像する現像ユニット１６が設けられている。各ユニットは塗布現像装置１１内に固定的に組み込まれている。そして、オペレーターが処理の順番をプログラムすることにより、ウェーハが所定の順番でユニット間を搬送され、所定の処理が施される。これにより、塗布現像装置１１は１枚のウェーハを連続的に処理することができ、各処理間の時間を正確に管理することができる。例えば、露光ユニット１４及び加熱ユニット１５は、１枚のウェーハを連続的に露光及び加熱することができ、露光ユニット１４による露光処理から加熱ユニット１５による加熱処理までの時間を正確に管理することができる。なお、ウェーハには、半導体装置が形成される予定の領域である「デバイス領域」と、デバイス領域を除く領域、例えば、デバイス領域の周囲の領域である「周縁領域」とが設定されている。また、デバイス領域はウェーハの中央部を含むように設定されている。
一方、露光装置１２においては、レジスト膜におけるウェーハのデバイス領域に形成された部分を露光する露光ユニット１７、及びレジストを加熱する加熱ユニット１８が設けられている。露光ユニット１７及び加熱ユニット１８は露光装置１２内に固定的に組み込まれており、プログラムされた順番で処理を行う。これにより、露光装置１２は、露光ユニット１７により露光されたウェーハを、引き続き、加熱ユニット１８によって加熱することができ、露光処理から加熱処理までの時間を正確に管理することができる。加熱ユニット１５及び加熱ユニット１８は、レジスト膜中に露光によって発生した酸の反応を促進するためのポストエクスポジャーベーク（Post Exposure Bake：ＰＥＢ）を行うものであり、温度が例えば８０〜１９０℃、例えば１００℃の熱処理を行う。
デバイス領域用の露光装置１２の露光ユニット１７は、ウェーハのデバイス領域に対して、半導体装置を形成するためのパターンを露光するものであり、微細なパターンの露光が可能である。これに対して、周縁領域用の露光ユニット１４は、ウェーハの周縁領域に対して、被覆率調整用のダミーパターンを露光する装置であり、露光装置１２の露光ユニット１７と比べると、露光の精度は低くてもよい。なお、被覆率調整用のダミーパターンとは、周縁領域におけるレジストパターンの被覆率を、デバイス領域におけるレジストパターンの被覆率に合わせて調整するためのパターンである。被覆率調整用のダミーパターンを設けることにより、フォトリソグラフィプロセスの後に実施されるエッチング等の処理において、加工変換差の変動を低減することができる。
また、塗布現像装置１１と露光装置１２との間は、搬送用収納容器）１９によってウェーハＷを搬送する。搬送用収納容器１９は、複数枚、例えば２５枚のウェーハＷを収納して一括して搬送する容器である。
次に、上述の如く構成された製造システム１の動作、すなわち、本実施形態に係る半導体装置の製造方法について説明する。
図２（ａ）乃至（ｃ）は、本実施形態において処理対象となるウェーハ及びレジストを例示する斜視図であり、
図３は、本実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
なお、図３において、一点鎖線で囲まれたステップは塗布現像装置で実施される処理を示し、破線で囲まれたステップはデバイス領域用の露光装置で実施される処理を示す。後述する他のフローチャート図においても、同様である。
先ず、図２（ａ）に示すように、基板としてウェーハＷを用意する。ウェーハＷには、半導体装置が形成される予定の領域であるデバイス領域Ｄと、その周囲の領域であって半導体装置が形成されない周縁領域Ｅとが設定されている。ウェーハＷ上には、層間絶縁膜（図示せず）等を形成してもよい。また、クリーンルーム１０内の温度は、室温、例えば２３℃とする。
そして、図２（ｂ）及び図３のステップＳ１に示すように、製造システム１の塗布現像装置１１内に設けられた成膜ユニット１３が、ウェーハＷ上の全面にレジスト材料を塗布し、その後、焼成する。これにより、ウェーハＷ上にレジスト膜Ｒを成膜する。このとき、レジスト材料は、例えばポジ型の化学増幅型ＡｒＦレジスト材料とし、レジスト膜Ｒの膜厚は例えば１００ｎｍ（ナノメートル）とする。なお、ウェーハＷ上に層間絶縁膜が形成されている場合は、レジスト膜Ｒはこの層間絶縁膜上に成膜する。
次に、図３のステップＳ２に示すように、ウェーハＷを所定の枚数ずつ、例えば２５枚ずつ搬送用収納容器１９に収納し、ウェーハＷを塗布現像装置１１から露光装置１２まで搬送する。このとき、露光装置１２の使用状況によっては、ウェーハＷを直ちに露光装置１２に装入することができず、待機時間が発生することがある。
次に、図２（ｃ）及び図３のステップＳ３に示すように、露光装置１２の露光ユニット１７が、レジスト膜Ｒにおけるデバイス領域Ｄに形成された部分を露光する。この露光は、半導体装置を形成するための微細パターンの露光である。これにより、レジスト膜Ｒにおけるデバイス領域Ｄに形成された部分には、微細パターンの潜像が形成される。また、レジスト膜Ｒにおける露光された部分においては、酸が発生する。一方、レジスト膜Ｒにおける周縁領域Ｅに形成された部分は、未露光部として残る。
次に、図３のステップＳ４に示すように、露光装置１２の加熱ユニット１８がレジスト膜Ｒを加熱する。この加熱処理は上述のＰＥＢであり、レジスト膜Ｒ内に残留している未反応の酸を拡散させつつ反応させる条件で行う。この条件は、レジスト材料の種類等によって異なるため、一律には決定できないが、一般的には、レジスト膜Ｒを、例えば８０〜１９０℃、例えば１００℃の温度に加熱する。このとき、ステップＳ３に示す露光処理と、ステップＳ４に示す加熱処理とを、同一の露光装置１２によって行うことにより、露光後直ちに加熱処理を行うことができる。これにより、レジスト膜Ｒの露光部分において発生した酸を直ちに所定の拡散長だけ拡散させつつ消費することができる。この結果、後続の加熱処理（ステップＳ７）までの処理待機時間のばらつきによって生じる酸の拡散のばらつきを抑えることができ、ひいてはレジスト膜Ｒにおける反応領域の寸法変動を制御することができる。すなわち、ステップＳ４に示す加熱処理は、レジスト膜Ｒにおける反応領域の寸法を制御する反応制御処理である。
次に、図３のステップＳ５に示すように、ウェーハＷを例えば２５枚ずつ搬送用収納容器１９に収納し、露光装置１２から塗布現像装置１１に搬送する。なお、塗布現像装置１１の使用状況によっては、ウェーハＷを直ちに塗布現像装置１１に装入することができず、待機時間が発生することがある。
次に、図３のステップＳ６に示すように、塗布現像装置１１の露光ユニット１４が、レジスト膜Ｒにおける周縁領域Ｅに形成された部分を露光する。この露光は、被覆率調整用のダミーパターンを形成するための露光である。このダミーパターンの被覆率は、例えば５０％とする。これにより、ステップＳ３におけるデバイス領域Ｄの露光と同様に、この露光においても、レジスト膜Ｒにおける露光された部分には酸が発生する。
次に、図３のステップＳ７に示すように、加熱ユニット１５がレジスト膜Ｒに対して加熱処理を施す。この加熱は上述のＰＥＢであり、加熱条件は、例えば、上述のステップＳ４における加熱条件と同じとする。これにより、レジスト膜Ｒ内の未反応の酸が拡散しつつ反応する。このとき、ステップＳ６に示す露光処理と、ステップＳ７に示す加熱処理とを、同一の塗布現像装置１１内において行うことにより、露光後直ちに加熱処理を行うことができ、露光処理（ステップＳ６）と加熱処理（ステップＳ７）との間の時間管理が容易になる。これにより、露光部分で発生した酸を拡散を制御しつつ反応させることができる。この段階においては、レジスト膜Ｒ中には、半導体装置形成用の微細パターン及び被覆率調整用のダミーパターンが潜像として形成されている。
次に、図３のステップＳ８に示すように、現像ユニット１６がレジスト膜Ｒを現像する。具体的には、例えば、濃度が２．３８質量％のＴＭＡＨ（Tetramethyl ammonium hydroxide：水酸化テトラメチルアンモニウム）水溶液中で３０秒間現像し、その後純水によりリンスする。これにより、レジスト膜Ｒのうち、露光された部分が除去されて、レジストパターンが形成される。なお、ステップＳ４に示す加熱処理の条件、すなわち、温度及び時間等は、ステップＳ７に示す加熱処理及びステップＳ８に示す現像処理における反応領域の拡大を見込んだ条件としてもよい。
その後、このレジストパターンをマスクとして、各種の処理を施す。例えば、ウェーハＷ上に形成したレジストパターンをマスクとしてイオン注入を行い、ウェーハＷに対して選択的に不純物を注入し、拡散層を形成する。又は、層間絶縁膜上に形成したレジストパターンをマスクとしてエッチングを行い、層間絶縁膜にコンタクトホールを形成する。このとき、ウェーハＷの周縁領域Ｅに被覆率調整用のダミーパターンが形成されていることにより、エッチング等の処理における加工変換差の変動が抑制され、均一な加工が可能となる。このような工程を繰り返すことにより、ウェーハＷの内部及び上方にデバイス構造を形成する。そして、ウェーハＷをダイシングすることにより、半導体装置が製造される。
次に、本実施形態の効果について説明する。
本実施形態においては、ステップＳ３に示す工程において、露光装置１２の露光ユニット１７がウェーハＷのデバイス領域Ｄに対して露光を行った後、ステップＳ４に示す工程において、露光装置１２の加熱ユニット１８が加熱処理（ＰＥＢ）を行い、露光によりレジスト膜Ｒ内に発生した酸を消滅させている。これにより、塗布現像装置１１と露光装置１２との間でウェーハＷを搬送する際に待機時間が発生しても、この待機時間中にレジスト膜Ｒ内で酸が拡散することがなく、レジストパターンの寸法が変動することがない。また、同一の露光装置１２内で、露光後直ちに加熱処理を行うことにより、露光後加熱処理までの時間を管理することができ、この時間内における酸の拡散を制御することができる。
同様に、周縁領域Ｅについても、ステップＳ６に示す工程において、塗布現像装置１１内に設けられた露光ユニット１４がウェーハＷの周縁領域Ｅに対して露光を行った後、ステップＳ７に示す工程において、同じ塗布現像装置１１内に設けられた加熱ユニット１５が、直ちに加熱処理（ＰＥＢ）を行っている。このように、同一の塗布現像装置１１内において露光とＰＥＢを続けて実施することにより、露光によってレジスト膜Ｒ内に発生した酸を直ちに拡散長を制御しながら反応させることができる。これにより、待機時間中の酸の拡散に起因してレジストパターンの寸法が変動することを抑制できる。
また、本実施形態においては、周縁領域Ｅの露光（ステップＳ６）よりもデバイス領域Ｄの露光（ステップＳ３）を先に行っているため、レジスト膜Ｒを成膜（ステップＳ１）してからデバイス領域Ｄを露光（ステップＳ３）するまでの時間が短い。このため、より微細なパターンが形成されるデバイス領域Ｄの露光を、レジスト膜Ｒの変質がより少なく、より良い条件のうちに行うことができる。
更に、本実施形態においては、製造システム１を構成するユニットのうち、微細な処理を行う露光ユニット１７を露光装置１２内に設け、それ以外のユニット、すなわち、成膜ユニット１３、露光ユニット１４、加熱ユニット１５及び現像ユニット１６を設けた塗布現像装置１１から分離させている。これにより、露光装置１２と塗布現像装置１１とをそれぞれ独立して運用することができる。この結果、露光装置１２のスループットと塗布現像装置１１のスループットとの間に差異があっても、これらを効率よく運用することができ、製造システム１全体の生産性を向上させることができる。
次に、第１の実施形態の比較例について説明する。
図４は、本比較例に係る半導体装置の製造システムを例示するブロック図であり、
図５は、本比較例に係る半導体装置の製造方法を例示するフローチャート図である。
なお、図５においては、便宜上、図１に示すステップと同様な内容のステップには、同じ符号を付している。
図４に示すように、本比較例に係る半導体装置の製造システム１０１においては、クリーンルーム１１０が設けられており、クリーンルーム１１０内に塗布現像装置１１１及びデバイス領域用の露光装置１１２が設けられている。また、塗布現像装置１１１内には、成膜ユニット１１３、周縁領域用の露光ユニット１１４、加熱ユニット１１５及び現像ユニット１１６が設けられている。更に、ウェーハＷは塗布現像装置１１１と露光装置１１２との間を、搬送用収納容器１１９に収納されて搬送される。露光装置１１２には露光ユニット１１７のみが設けられており、加熱ユニットは設けられていない。
次に、本比較例に係る半導体装置の製造方法について説明する。
先ず、図５のステップＳ１に示すように、塗布現像装置１１１において、成膜ユニット１１３がウェーハＷ上にレジスト膜Ｒを成膜する。次に、ステップＳ６に示すように、露光ユニット１１４がレジスト膜Ｒのうち周縁領域Ｅに形成された部分に対して、被覆率調整用のダミーパターンの露光を行う。
次に、ステップＳ２に示すように、ウェーハＷを例えば２５枚ずつ搬送用収納容易記１１９に収納し、塗布現像装置１１１から露光装置１１２まで搬送する。但し、露光装置１１２の使用状況によっては、ウェーハＷを直ちに露光装置１１２に装入することができずに、待機時間が発生する場合がある。
次に、ステップＳ３に示すように、露光装置１１２の露光ユニット１１７がレジストＲのうちデバイス領域Ｄに形成された部分に対して、半導体装置形成用の微細パターンを露光する。
次に、ステップＳ５に示すように、ウェーハＷを再び搬送用収納容器１１９に収納し、露光装置１１２から塗布現像装置１１１まで搬送する。但し、塗布現像装置１１１の使用状況によっては、ウェーハＷを直ちに塗布現像装置１１１に装入することはできずに、待機時間が発生する場合がある。
次に、ステップＳ７に示すように、塗布現像装置１１１の加熱ユニット１１５がレジスト膜Ｒを加熱し、ＰＥＢを施す。次に、ステップＳ８に示すように、現像ユニット１１６がレジスト膜Ｒを現像する。これにより、ウェーハＷ上にレジストパターンが形成される。
本比較例においては、塗布現像装置１１１で周縁領域Ｅに対する露光を行い（ステップＳ６）、その後、ウェーハＷを露光装置１１２まで搬送して（ステップＳ２）、デバイス領域Ｄに対する露光を行い（ステップＳ３）、その後、再び、ウェーハＷを塗布現像装置１１１まで搬送して（ステップＳ５）、熱処理（ＰＥＢ）を施している（ステップＳ７）。すなわち、周縁領域Ｅを露光した後に２回、デバイス領域Ｄを露光した後に１回、塗布現像装置１１１と露光装置１１２との間でウェーハＷを搬送した後、ＰＥＢを施している。
しかし、上述の如く、ウェーハＷの搬送時には待機時間が発生する場合があるため、露光してからＰＥＢを施すまでの時間は搬送のバッチ毎にばらつく。また、露光処理は１枚のウェーハ毎に枚葉処理で行われるが、搬送は所定の枚数のウェーハをまとめて搬送用収納容器に収納することによりバッチ単位で行われ、熱処理もバッチ単位で行われるため、同一のバッチ内でも最初に露光されたウェーハと最後に露光されたウェーハとでは、露光からＰＥＢまでの時間が異なり、従って、同一バッチ内においてもウェーハ毎にばらつく。このため、露光により発生した酸の拡散状態がウェーハによって異なり、酸が拡散した先で反応することにより、レジストパターンの寸法を変動させてしまう。すなわち、露光からＰＥＢまでの時間が長いほど、酸の拡散距離が長くなり、レジスト膜Ｒにおける反応する部分が拡大し、現像によって除去される部分が広くなり、現像後のレジストパターンが細くなってしまう。このように、本比較例においては、レジストパターンの寸法がばらついてしまう。
これに対して、上述の第１の実施形態によれば、露光した後、同じ装置内で直ちにＰＥＢを行っているため、露光後ＰＥＢまでの時間が短く、且つ均一である。このため、未反応の酸が拡散する前に加熱処理を施し、この加熱処理によって拡散を制御しつつ反応させることができる。これにより、現像後のレジストパターンにおける寸法精度の変動を抑えることができる。
次に、本発明の第２の実施形態について説明する。
図６は、本実施形態に係る半導体装置の製造システムを例示するブロック図である。
図６に示すように、本実施形態に係る半導体装置の製造システム２においては、前述の第１の実施形態に係る製造システム１（図１参照）と比較して、デバイス領域用の露光装置１２（図１参照）の代わりに、デバイス領域用の露光装置２２が設けられている。露光装置２２においては、露光ユニット１７及び加熱ユニット１８に加えて、現像ユニット２９が設けられている。本実施形態に係る製造システムにおける上記以外の構成は、前述の第１の実施形態と同様である。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図７は、本実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図７に示すように、本実施形態に係る半導体装置の製造方法においては、前述の第１の実施形態に係る半導体装置の製造方法（図２参照）の手順に加えて、ステップＳ４に示す加熱工程とステップＳ５に示す搬送工程との間に、ステップＳ１８に示す現像工程が設けられている。
すなわち、本実施形態においては、図７のステップＳ４に示すように、露光装置２２の加熱ユニット１８がレジスト膜Ｒを加熱した後、ステップＳ１８に示すように、露光装置２２の現像ユニット２９がレジスト膜Ｒを現像する。現像の条件は、例えば、ステップＳ８に示す現像工程の条件と同じとする。これにより、デバイス領域Ｄにおいてレジストパターンが形成される。なお、レジスト膜Ｒのうち、周縁領域Ｅに形成された部分は、ステップＳ３においては露光されないため、ステップＳ１８に示す現像において除去されることはない。
その後、前述の第１の実施形態と同様に、ウェーハＷを塗布現像装置１１まで搬送し（ステップＳ５）、塗布現像装置１１において、周縁領域Ｅの露光（ステップＳ６）、加熱処理（ステップＳ７）、現像（ステップＳ８）を行う。これにより、周縁領域Ｅにおいても、レジストパターンが形成される。本実施形態における上記以外の製造方法は、前述の第１の実施形態と同様である。
本実施形態によれば、露光装置２２が、デバイス領域Ｄについて露光、ＰＥＢ及び現像を行い、その後、塗布現像装置１１が、周縁領域Ｅについて露光、ＰＥＢ及び現像を行っている。これにより、それぞれの領域において、レジストパターンをより安定して形成することができる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
次に、本発明の第３の実施形態について説明する。
図８は、本実施形態に係る半導体装置の製造システムを例示するブロック図である。
図８に示すように、本実施形態に係る半導体装置の製造システム３においては、前述の第１の実施形態に係る製造システム１（図１参照）と比較して、デバイス領域用の露光装置１２（図１参照）の代わりに、デバイス領域用の露光装置３２が設けられている。露光装置３２は露光装置１２と比較して、露光ユニット１７のみが設けられており、加熱ユニット１８（図１参照）が設けられていない点が異なっている。本実施形態に係る製造システムにおける上記以外の構成は、前述の第１の実施形態と同様である。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図９は、本実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図９に示すように、本実施形態に係る半導体装置の製造方法は、前述の第１の実施形態に係る半導体装置の製造方法（図２参照）と比較して、ステップＳ４に示す加熱工程、すなわち、デバイス領域Ｄに対する露光の直後に行うＰＥＢが省略されている点が異なっている。その代わりに、本実施形態においては、クリーンルーム１０が室内の温度を低く保持する。クリーンルーム１０は、室内の温度を例えば１０℃以下とする。これにより、ウェーハＷの搬送・待機工程において、クリーンルーム内の空気を介してレジスト膜Ｒを冷却し、レジスト膜Ｒ内の暗反応を抑制することができる。
すなわち、本実施形態においては、図９のステップＳ１に示すように、成膜ユニット１３がウェーハＷ上にレジスト膜Ｒを成膜する。
次に、ステップＳ３２に示すように、ウェーハＷを塗布現像装置１１からデバイス領域用の露光装置３２まで搬送し、必要に応じて待機させる。このとき、クリーンルーム１０内の気温は１０℃以下とされているため、ウェーハＷ上のレジスト膜Ｒがクリーンルーム１０内の空気に曝されることにより、例えば１０℃以下まで冷却される。
次に、ステップＳ３に示すように、露光装置３２がウェーハＷのデバイス領域Ｄに対して露光を行う。
その後、ＰＥＢを行わずに、ステップＳ３５に示すように、ウェーハＷを露光装置３２から塗布現像装置１１まで搬送し、必要に応じて待機させる。このときも、露光装置３２から搬出されたウェーハＷは、クリーンルーム１０内の空気に曝されるため、レジスト膜Ｒは１０℃以下まで冷却される。これにより、ステップＳ３に示す露光工程においてレジスト膜Ｒの露光部分に発生した酸が、ウェーハの搬送及び待機中にレジスト膜Ｒ内で拡散することを抑制できる。
以後の工程は、前述の第１の実施形態と同様である。すなわち、ステップＳ６に示すように、塗布現像装置１１の露光ユニット１４がデバイス領域Ｄに形成されたレジスト膜Ｒを露光し、ステップＳ７に示すように、加熱ユニット１５がレジスト膜Ｒに対して加熱処理（ＰＥＢ）を施す。これにより、周縁領域Ｅ及びデバイス領域Ｄの双方において、レジスト膜Ｒ内に残留している未反応の酸が反応する。次に、ステップＳ８に示すように、現像ユニット１６がレジスト膜Ｒを現像する。これにより、ウェーハＷ上にレジストパターンが形成される。本実施形態における上記以外の製造方法は、前述の第１の実施形態と同様である。
次に、本実施形態の効果について説明する。
前述の第１及び第２の実施形態においては、ステップＳ３に示すデバイス領域Ｄの露光工程の後、レジスト膜Ｒにおける反応領域の拡大を制御する反応制御処理として、ステップＳ４に示す加熱処理（ＰＥＢ）を実施した。これに対して、本実施形態においては、反応制御処理として、レジスト膜Ｒを冷却している。また、レジスト膜Ｒを冷却する冷却装置として、クリーンルーム１０を利用している。この結果、デバイス領域Ｄに対する露光（ステップＳ３）から酸の反応を完了させる加熱処理（ステップＳ７）までの時間がばらついても、その間、レジスト膜Ｒを低温に保つことにより、酸の拡散を抑制して、レジストパターンの寸法の変動を防止できる。
なお、レジスト膜の冷却条件は、露光によってレジスト膜内に発生した酸の拡散が抑制されるような条件とする。この条件は、レジスト材料の種類及び待機時間の長さ等によって異なるため一律には決定できないが、一般的には、温度を１０℃以下とすれば顕著な効果が得られる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
次に、本発明の第４の実施形態について説明する。
本実施形態は、前述の第３の実施形態と比較して、冷却装置として、ウェーハＷを保管する保管容器を用いる点が異なっている。
図１０は、本実施形態に係る半導体装置の製造システムを例示するブロック図である。
図１０に示すように、本実施形態に係る半導体装置の製造システム４においては、前述の第３の実施形態に係る製造システム３（図８参照）の構成に加えて、塗布現像装置１１と露光装置３２との間に、ウェーハＷを保管する保管容器４１が設けられている。保管容器４１はクリーンルーム１０内の所定の場所に固定的に設けられている。保管容器４１には、ウェーハＷを収納する収納部４２及び収納部４２内を冷却する冷却部４３が設けられている。
保管容器４１の収納部４２内には、塗布現像装置１１と露光装置３２の間の搬送に伴い、待機させる必要があるウェーハＷが、例えば搬送用収納容器１９ごと収納される。また、冷却部４３は、例えば、１０℃以下に冷却したガス、例えば、乾燥空気又は不活性ガスを、収納部４２内に供給する。本実施形態に係る製造システムにおける上記以外の構成は、前述の第１の実施形態と同様である。
次に、本実施形態に係る半導体装置の製造方法について説明する。
本実施形態に係る半導体装置の製造方法を表すフローチャート図は、図９と同じである。
本実施形態においては、クリーンルーム１０内の温度は室温、例えば２３℃とする。そして、図９のステップＳ３２及びＳ３５に示す搬送・冷却工程において、待機状態にあるウェーハＷを、搬送用収納容器１９ごと保管容器４１の収納部４２内に収納する。そして、冷却部４３が収納部４２内に冷却されたガスを供給し、収納部４２内に収納されたウェーハＷをレジスト膜Ｒと共に冷却する。これにより、レジスト膜Ｒ内における酸の拡散が抑制される。なお、ウェーハＷを待機させる必要がない場合には、ウェーハＷが保管容器４１に保管されることがなく、従って冷却されることもないが、この場合は、露光からＰＥＢまでの時間が短いため、問題は生じない。本実施形態における上記以外の製造方法は、前述の第１の実施形態と同様である。本実施形態によっても、前述の第３の実施形態と同様な効果を得ることができる。
次に、本発明の第５の実施形態について説明する。
本実施形態においては、冷却装置として、ウェーハＷを搬送する搬送用収納容器を用いている。
図１１は、本実施形態に係る半導体装置の製造システムを例示するブロック図であり、
図１２（ａ）は、本実施形態における搬送用収納容器を示す斜視断面図であり、（ｂ）は（ａ）に示す領域Ａの一部拡大断面図である。
図１１に示すように、本実施形態に係る半導体装置の製造システム５においては、前述の第３の実施形態に係る製造システム３（図８参照）と比較して、搬送用収納容器１９（図８参照）の代わりに、保冷機能がある搬送用収納容器５９が設けられている点が異なっている。また、製造システム５においては、塗布現像装置１１及び露光装置３２の近傍に、それぞれ、冷却ガス供給装置５２が設けられている。冷却ガス供給装置５２は、搬送用収納容器５９内に冷却されたガス、例えば、乾燥空気又は不活性ガスを供給する装置である。
図１２（ａ）及び（ｂ）に示すように、搬送用収納容器５９においては、箱状の外壁５９ａの内部に箱状の内壁５９ｂが設けられており、内壁５９ｂ内に複数枚のウェーハＷが収納されるようになっている。外壁５９ａと内壁５９ｂとの間には隙間５９ｃが形成されており、この隙間５９ｃの内部は真空に排気されており、真空層となっている。なお、隙間５９ｃ内には真空層の代わりに断熱材が充填されて断熱材層が設けられていてもよく、真空層及び断熱材層の双方が設けられていてもよい。
次に、本実施形態に係る半導体装置の製造方法について説明する。
本実施形態に係る半導体装置の製造方法を示すフローチャート図は、図９と同じである。
本実施形態においては、クリーンルーム１０内の温度は室温、例えば２３℃とする。そして、図９のステップＳ３２及びＳ３５に示す搬送・冷却工程において、所定の枚数のウェーハＷを搬送用収納容器５９内に収納する。このとき、冷却ガス供給装置５２が、例えば１０℃以下に冷却された乾燥空気又は冷却された不活性ガスを搬送用収納容器５９内に封入し、その後、搬送用収納容器５９を密閉する。そして、この状態で、搬送用収納容器５９ごとウェーハＷを搬送し、必要に応じて待機させる。
このとき、搬送用収納容器５９内に封入された冷却ガスによってウェーハＷがレジスト膜Ｒと共に冷却される。また、搬送用収納容器５９においては、隙間５９ｃ内に真空層又は断熱材層が形成されているため、断熱性が高く、長時間にわたってレジスト膜Ｒを低温に保つことができる。本実施形態における上記以外の製造方法は、前述の第１の実施形態と同様である。本実施形態によっても、前述の第３の実施形態と同様な効果を得ることができる。
次に、本発明の第６の実施形態について説明する。
本実施形態に係る半導体装置の製造システムは、前述の第１の実施形態に係る半導体装置の製造システム（図１参照）と同様である。
以下、本実施形態に係る半導体装置の製造方法について説明する。
図１３は、本実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１３に示すように、本実施形態に係る半導体装置の製造方法は、前述の第２の実施形態に係る半導体装置の製造方法（図７参照）と比較して、デバイス領域Ｄに対する露光工程（ステップＳ３）と、周縁領域Ｅに対する露光工程（ステップＳ６）との順序が入れ替わっている。また、これに伴い、ウェーハＷの搬送のタイミングが異なっている。本実施形態においては、反応制御処理として、加熱処理を実施する。
以下、詳細に説明する。
本実施形態においては、クリーンルーム１０が内部の気温を室温、例えば、２３℃とする。
そして、図１３のステップＳ１に示すように、塗布現像装置１１内において、成膜ユニット１３がウェーハＷ上の全面にレジスト膜Ｒを成膜する。
次に、ステップＳ６に示すように、露光ユニット１４が、レジスト膜Ｒにおける周縁領域Ｅに形成された部分を露光する。これにより、周縁領域Ｅに被覆率調整用のダミーパターンの潜像が形成される。
次に、ステップＳ７に示すように、加熱ユニット１５が、レジスト膜Ｒを例えば８０〜１９０℃、例えば１００℃の温度に加熱する。このとき、同一の塗布現像装置１１内において、レジスト膜Ｒを露光ユニット１４が露光した後、直ちに加熱ユニット１５が加熱することにより、レジスト膜Ｒ内の未反応の酸を拡散長を制御しつつ反応させることができる。
次に、ステップＳ８に示すように、現像ユニット１６がレジスト膜Ｒを現像する。これにより、ウェーハＷの周縁領域Ｅ上に、被覆率調整用のダミーパターンが形成される。
次に、ステップＳ２に示すように、搬送用収納容器１９を用いてウェーハＷを塗布現像装置１１から露光装置１２まで搬送する。このとき、露光装置１２の使用状況によっては、待機時間が発生するが、周縁領域Ｅにおいては酸の反応及び現像が完了しているため、レジストパターンの寸法が経時的に変化することはない。
次に、ステップＳ３に示すように、露光装置１２の露光ユニット１７が、レジスト膜Ｒにおけるデバイス領域Ｄに形成された部分を露光する。この露光は、半導体装置を形成するための微細パターンの露光である。これにより、デバイス領域Ｄに微細パターンの潜像が形成される。
次に、ステップＳ４に示すように、露光装置１２の加熱ユニット１８が、レジスト膜Ｒを、例えば８０〜１９０℃、例えば１００℃の温度に加熱する。このとき、同一の露光装置１２において、レジスト膜Ｒを露光ユニット１７が露光した後、直ちに加熱ユニット１８が加熱することにより、レジスト膜Ｒ内の未反応の酸がほとんど拡散しないうちに加熱処理を行うことができる。
次に、ステップＳ５に示すように、搬送用収納容器１９を用いてウェーハＷを露光装置１２から塗布現像装置１１まで搬送する。このとき、塗布現像装置１１の使用状況によっては、待機時間が発生するが、デバイス領域Ｄにおいては酸の反応が完了しているため、反応の進行によって潜像の寸法が変化することはない。
次に、ステップＳ１８に示すように、塗布現像装置１１の現像ユニット１６がレジスト膜Ｒを現像する。これにより、ウェーハＷのデバイス領域Ｄ上に、半導体装置形成用の微細パターンが形成される。以後の製造方法は、前述の第１の実施形態と同様である。本実施形態における上記以外の製造方法は、前述の第１の実施形態と同様である。また、本実施形態の効果は、前述の第２の実施形態と同様である。
次に、本発明の第７の実施形態について説明する。
本実施形態に係る半導体装置の製造システムは、前述の第３の実施形態に係る半導体装置の製造システム（図８参照）と同様である。すなわち、本実施形態においては、反応制御処理として、クリーンルーム１０によりレジスト膜Ｒを冷却する。
以下、本実施形態に係る半導体装置の製造方法について説明する。
図１４は、本実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１４に示すように、本実施形態に係る半導体装置の製造方法は、前述の第３の実施形態に係る半導体装置の製造方法（図９参照）と比較して、デバイス領域Ｄに対する露光工程（ステップＳ３）と、周縁領域Ｅに対する露光工程（ステップＳ６）との順序が入れ替わっている。また、これに伴い、ウェーハＷの搬送のタイミングが異なっている。
以下、詳細に説明する。
本実施形態においては、クリーンルーム１０が室内の温度を例えば１０℃以下とする。
そして、図１４のステップＳ１に示すように、塗布現像装置１１内において、成膜ユニット１３がウェーハＷ上の全面にレジスト膜Ｒを成膜する。
次に、ステップＳ６に示すように、露光ユニット１４が、レジスト膜Ｒにおける周縁領域Ｅに形成された部分を露光する。
次に、ＰＥＢを実施することなく、ステップＳ３２に示すように、搬送用収納容器１９を用いてウェーハＷを塗布現像装置１１からデバイス領域用の露光装置３２まで搬送し、必要に応じて待機させる。このとき、クリーンルーム１０内の気温は１０℃以下とされているため、レジスト膜Ｒが冷却され、搬送中及び待機中における酸の拡散が抑制される。
次に、ステップＳ３に示すように、露光装置３２がウェーハＷのデバイス領域Ｄに対して露光を行う。
その後、ＰＥＢを行わずに、ステップＳ３５に示すように、搬送用収納容器１９を用いてウェーハＷを露光装置３２から塗布現像装置１１まで搬送し、必要に応じて待機させる。このときも、露光装置３２から搬出されたウェーハＷ及びレジスト膜Ｒは、クリーンルーム１０内の空気を介して冷却され、搬送中及び待機中における酸の拡散が抑制される。
次に、ステップＳ７に示すように、加熱ユニット１５がレジスト膜Ｒに対して加熱処理（ＰＥＢ）を施す。これにより、未反応の酸が全て反応する。
次に、ステップＳ８に示すように、現像ユニット１６がレジスト膜Ｒを現像する。これにより、ウェーハＷ上にレジストパターンが形成される。本実施形態における上記以外の製造方法は、前述の第３の実施形態と同様である。
本実施形態においても、前述の第３の実施形態と同様に、冷却することによって酸の拡散を抑制し、レジスト膜Ｒにおける反応領域の拡大を制御することができる。これにより、待機時間の変動によってレジストパターンの寸法が変動することを防止できる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
なお、本実施形態においては、クリーンルーム内の気温を下げることにより、搬送中及び待機中のウェーハを冷却する例を示したが、ウェーハの冷却方法はこれに限定されない。例えば、前述の第４の実施形態と同様に、ウェーハの保管容器を用いて、露光後のレジスト膜を冷却してもよい。また、前述の第５の実施形態と同様に、ウェーハの搬送に用いる搬送用収納容器を利用して、レジスト膜を冷却してもよい。
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。前述の各実施形態は、相互に組み合わせて実施することができる。また、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
例えば、前述の第１、第２及び第６の各実施形態においては、レジスト膜の反応領域の拡大を制御する方法として、露光後直ちにレジスト膜を例えば８０〜１９０℃の温度に加熱して酸の反応を促進することにより、酸の拡散長を制御しつつ反応させる方法を採用した。一方、前述の第３、第４、第５及び第７の各実施形態においては、露光後熱処理を行うまでの期間、レジスト膜を例えば１０℃以下の温度に冷却することにより、酸の拡散を抑制する方法を採用した。しかしながら、上述の温度範囲は、レジスト材料の種類、待機時間の長さ等の条件によって異なるため、これらの温度範囲に限定されるものではない。また、レジスト膜の反応領域の拡大を制御する処理として、加熱処理及び冷却処理以外の処理を行ってもよい。
また、前述の第１、第２及び第６の実施形態においては、デバイス領域を露光した後の熱処理（ＰＥＢ）と周縁領域を露光した後の熱処理（ＰＥＢ）とを同じ温度で行う例を示したが、本発明はこれに限定されず、各熱処理の温度は相互に異なっていてもよい。例えば、周縁領域Ｅに形成されるダミーパターンに要求される寸法精度は、デバイス領域Ｄに形成される半導体装置形成用の微細パターンに要求される寸法精度ほどは高くないため、周縁領域Ｅを露光した後の熱処理においては、未反応の酸の全てを反応させる必要がない場合もある。このような場合には、周縁領域Ｅを露光した後の熱処理の温度を低めに設定してもよい。同様に、各加熱処理（ＰＥＢ）の時間についても、相互に独立して設定することができる。例えば、形成後のレジストパターンが所望の寸法になるように、予め決めておいてもよい。
更に、前述の各実施形態においては、レジスト材料として化学増幅型ＡｒＦレジストを用いる例を示したが、本発明はこれに限定されない。更に、前述の第１、第３、第４、第５及び第７の実施形態については、ネガ型のレジスト材料を用いることも可能である。
１、２、３、４、５ 半導体装置の製造システム、１０ クリーンルーム、１１ 塗布現像装置、１２ 露光装置、１３ 成膜ユニット、１４ 露光ユニット、１５ 加熱ユニット、１６ 現像ユニット、１７ 露光ユニット、１８ 加熱ユニット、１９ 搬送用収納容器、２２ 露光装置、２９ 現像ユニット、３２ 露光装置、４１ 保管容器、４２ 収納部、４３ 冷却部、５２ 冷却ガス供給装置、５９ 搬送用収納容器、５９ａ 外壁、５９ｂ 内壁、５９ｃ 隙間、１０１ 半導体装置の製造システム、１１０ クリーンルーム、１１１ 塗布現像装置、１１２ 露光装置、１１３ 成膜ユニット、１１４ 露光ユニット、１１５ 加熱ユニット、１１６ 現像ユニット、１１７ 露光ユニット、１１９ 搬送用収納容器、Ａ 領域、Ｄ デバイス領域、Ｅ 周縁領域、Ｒ レジスト膜、Ｗ ウェーハ

Claims (16)

  1. 基板上にレジスト膜を成膜する工程と、
    前記レジスト膜のうち、前記基板の中央部を含むデバイス領域上に形成された部分を露光する工程と、
    前記デバイス領域の露光の後、前記レジスト膜における反応領域の拡大を制御する反応制御処理を施す工程と、
    前記反応制御処理の後、前記レジスト膜のうち、前記デバイス領域の周縁領域上に形成された部分を露光する工程と、
    前記周縁領域の露光の後、前記レジスト膜を加熱する工程と、
    前記加熱の後、前記レジスト膜を現像する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記反応制御処理は、前記レジスト膜を加熱する処理であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記デバイス領域の露光及び前記反応制御処理を、同一の装置によって実施することを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記レジスト膜はポジ型であり、
    前記反応制御処理の後、前記周縁領域の露光の前に、前記レジスト膜を現像する工程をさらに備えたことを特徴とする請求項２または３に記載の半導体装置の製造方法。
  5. 前記反応制御処理は、前記デバイス領域の露光によって前記レジスト膜内に発生した酸が反応するような条件で行うことを特徴とする請求項２〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記反応抑制処理は、前記レジスト膜を冷却する処理であることを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記反応制御処理は、前記デバイス領域の露光によって前記レジスト膜内に発生した酸の拡散が抑制されるような条件で行うことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 基板上にレジスト膜を成膜する工程と、
    前記レジスト膜のうち、前記基板の中央部を含むデバイス領域の周縁領域上に形成された部分を露光する工程と、
    前記周縁領域の露光の後、前記レジスト膜を加熱する第１の加熱工程と、
    前記第１の加熱工程の後、前記レジスト膜を現像する第１の現像工程と、
    前記第１の現像工程の後、前記レジスト膜のうち、前記デバイス領域上に形成された部分を露光する工程と、
    前記デバイス領域の露光の後、前記レジスト膜を加熱する第２の加熱工程と、
    前記第２の加熱工程の後、前記レジスト膜を現像する第２の現像工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  9. 基板上にレジスト膜を成膜する工程と、
    前記レジスト膜のうち、前記基板の中央部を含むデバイス領域の周縁領域上に形成された部分を露光する工程と、
    前記周縁領域の露光の後、前記レジスト膜を冷却する第１の冷却工程と、
    前記第１の冷却工程の後、前記レジスト膜のうち、前記デバイス領域上に形成された部分を露光する工程と、
    前記デバイス領域の露光の後、前記レジスト膜を冷却する第２の冷却工程と、
    前記第２の冷却工程の後、前記レジスト膜を加熱する工程と、
    前記加熱の後、前記レジスト膜を現像する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  10. 基板上にレジスト膜を成膜する成膜ユニットと、
    前記レジスト膜のうち、前記基板の中央部を含むデバイス領域上に形成された部分を露光する第１の露光ユニットと、
    前記レジスト膜を加熱する第１の加熱ユニットと、
    前記レジスト膜のうち、前記基板における前記デバイス領域の周縁領域上に形成された部分を露光する第２の露光ユニットと、
    前記レジスト膜を加熱する第２の加熱ユニットと、
    前記レジスト膜を現像する現像ユニットと、
    を備え、
    前記第１の露光ユニット及び前記第１の加熱ユニットは第１の装置内に設けられており、
    前記第２の露光ユニット及び前記第２の加熱ユニットは第２の装置内に設けられていることを特徴とする半導体装置の製造システム。
  11. 前記成膜ユニット及び前記現像ユニットは、前記第２の装置内に設けられていることを特徴とする請求項１０記載の半導体装置の製造システム。
  12. 基板上にレジスト膜を成膜する成膜ユニットと、
    前記レジスト膜のうち、前記基板の中央部を含むデバイス領域上に形成された部分を露光する第１の露光ユニットと、
    前記レジスト膜のうち、前記基板における前記デバイス領域の周縁領域上に形成された部分を露光する第２の露光ユニットと、
    前記レジスト膜を加熱する加熱ユニットと、
    前記レジスト膜を現像する現像ユニットと、
    前記レジスト膜を冷却する冷却装置と、
    を備え、
    前記冷却装置は、前記第１又は第２の露光ユニットにより前記レジスト膜を露光した後、前記加熱ユニットにより前記レジスト膜を加熱する前に、前記レジスト膜を冷却することを特徴とする半導体装置の製造システム。
  13. 前記冷却装置は、前記基板を保管する保管容器であることを特徴とする請求項１２記載の半導体装置の製造システム。
  14. 前記冷却装置は、
    内部に前記基板を収納した状態で運搬される搬送用収納容器と、
    前記搬送用収納容器内に冷却されたガスを供給する冷却ガス供給装置と、
    を有することを特徴とする請求項１２記載の半導体装置の製造システム。
  15. 前記搬送用収納容器は、
    外壁と、
    前記外壁の内部に設けられ、内部に前記基板が収納される内壁と、
    前記外壁と前記内壁との隙間に設けられた断熱材層と、
    を備えたことを特徴とする請求項１４記載の半導体装置の製造システム。
  16. 前記成膜ユニット、前記第２の露光ユニット、前記加熱ユニット及び前記現像ユニットは、同一の装置内に設けられていることを特徴とする請求項１２〜１５のいずれか１つに記載の半導体装置の製造システム。
JP2009233986A 2009-10-08 2009-10-08 半導体装置の製造方法及び製造システム Pending JP2011082369A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009233986A JP2011082369A (ja) 2009-10-08 2009-10-08 半導体装置の製造方法及び製造システム
US12/823,821 US20110086313A1 (en) 2009-10-08 2010-06-25 Method and system of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009233986A JP2011082369A (ja) 2009-10-08 2009-10-08 半導体装置の製造方法及び製造システム

Publications (1)

Publication Number Publication Date
JP2011082369A true JP2011082369A (ja) 2011-04-21

Family

ID=43855114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009233986A Pending JP2011082369A (ja) 2009-10-08 2009-10-08 半導体装置の製造方法及び製造システム

Country Status (2)

Country Link
US (1) US20110086313A1 (ja)
JP (1) JP2011082369A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5758422B2 (ja) 2013-02-19 2015-08-05 株式会社東芝 パターン形成方法
US20200174374A1 (en) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of storing photoresist coated substrates and semiconductor substrate container arrangement
CN111427231A (zh) * 2020-04-09 2020-07-17 深圳市华星光电半导体显示技术有限公司 掩膜板和新型产线

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3696156B2 (ja) * 2000-12-26 2005-09-14 株式会社東芝 塗布膜の加熱装置、レジスト膜の処理方法
JP4127664B2 (ja) * 2003-06-30 2008-07-30 株式会社東芝 現像処理装置の調整方法
JP4282500B2 (ja) * 2004-01-29 2009-06-24 株式会社東芝 構造検査方法及び半導体装置の製造方法
JP4634822B2 (ja) * 2005-02-24 2011-02-16 株式会社東芝 レジストパターン形成方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US20110086313A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
JP4087328B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法
JP4560022B2 (ja) 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
US7377776B2 (en) Semiconductor wafer baking apparatus
JP5148944B2 (ja) 基板処理システム
JP2009230106A (ja) 半導体装置の製造方法及びレジスト塗布・現像処理システム
JP2011082369A (ja) 半導体装置の製造方法及び製造システム
JP4364105B2 (ja) 熱処理装置、及び熱処理方法
JPH07142356A (ja) レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム
JP2829909B2 (ja) レジスト処理方法及びレジスト処理装置
JP2008103384A (ja) レジストパターンの形成方法およびレジスト塗布現像装置
JP2008218866A (ja) パターン形成方法およびパターン形成装置
JP2008300578A (ja) 露光装置およびデバイス製造方法
JP6268113B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP4492875B2 (ja) 基板処理システム及び基板処理方法
US6645703B2 (en) Methods of photo-processing photoresist
JP2005268524A (ja) 基板保持装置およびそれを用いた露光装置
JP2005317686A (ja) レジスト処理方法およびレジスト処理装置
JP2002208548A (ja) レジストパターン形成方法
TW200527494A (en) Exposure processing system, exposure processing method and method for manufacturing a semiconductor device
TWI804574B (zh) 基板處理裝置
JP2005209855A (ja) レジストパターンの形成方法及び半導体装置の製造方法、フォトレジスト塗布現像装置
JP2011066119A (ja) 半導体装置の製造装置および製造方法
JP2005203597A (ja) レジスト現像方法および装置
KR100591666B1 (ko) 포토리소그래피 공정 설비
TW480575B (en) Use of RTA furnace for photoresist baking