JP2530080B2 - 半導体製造装置の評価装置およびその評価方法 - Google Patents
半導体製造装置の評価装置およびその評価方法Info
- Publication number
- JP2530080B2 JP2530080B2 JP4089590A JP8959092A JP2530080B2 JP 2530080 B2 JP2530080 B2 JP 2530080B2 JP 4089590 A JP4089590 A JP 4089590A JP 8959092 A JP8959092 A JP 8959092A JP 2530080 B2 JP2530080 B2 JP 2530080B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resistance
- resistance measurement
- evaluation
- semiconductor manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011156 evaluation Methods 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000005259 measurement Methods 0.000 claims description 103
- 239000010408 film Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 description 11
- 238000013461 design Methods 0.000 description 9
- 238000001459 lithography Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000004075 alteration Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000010972 statistical evaluation Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70681—Metrology strategies
- G03F7/70683—Mark designs
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70591—Testing optical components
- G03F7/706—Aberration measurement
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70653—Metrology techniques
- G03F7/70658—Electrical testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造に用
いられる露光装置の精度を評価する評価装置に係り、と
くに、この露光装置の光学系の評価に用いる評価装置及
びその評価方法に関するものである。
いられる露光装置の精度を評価する評価装置に係り、と
くに、この露光装置の光学系の評価に用いる評価装置及
びその評価方法に関するものである。
【０００２】
【従来の技術】ＩＣやＬＳＩなどの半導体装置を製造す
る工程において、リソグラフィ工程は半導体基板上にさ
まざまな回路パターンを形成したり、イオン注入や拡散
に用いるマスクパターンを形成する重要な工程である。
図２は、いわゆるステッパといわれ、現在最も一般的に
使用されており、レティクルといわれるマスクのパタ−
ンの投影像に対しウェ−ハを繰り返しステップして露光
するリソグラフィ用露光装置の概略断面図である。形成
しようとするパターンを５倍程度に拡大したパターンを
クロムなどによるパターンとして形成したガラスマスク
１１のレティクルを用い、このガラスマスクを通したラ
ンプ１５からの紫外線１２を、集光装置１６で集光し、
収束レンズ１７で収束し、縮小レンズ１３により縮小し
て半導体基板などの基板１４上に像を形成し、基板上に
塗布された感光材、すなわち、フォトレジスト（以下、
レジストという）を露光することによりレジストマスク
パターンを形成する。このリソグラフィ工程によって形
成されたレジストマスクパターンの精度は、製造される
半導体装置のあらゆるパターンの精度を左右するために
露光装置の精度は、厳しく管理される必要がある。
る工程において、リソグラフィ工程は半導体基板上にさ
まざまな回路パターンを形成したり、イオン注入や拡散
に用いるマスクパターンを形成する重要な工程である。
図２は、いわゆるステッパといわれ、現在最も一般的に
使用されており、レティクルといわれるマスクのパタ−
ンの投影像に対しウェ−ハを繰り返しステップして露光
するリソグラフィ用露光装置の概略断面図である。形成
しようとするパターンを５倍程度に拡大したパターンを
クロムなどによるパターンとして形成したガラスマスク
１１のレティクルを用い、このガラスマスクを通したラ
ンプ１５からの紫外線１２を、集光装置１６で集光し、
収束レンズ１７で収束し、縮小レンズ１３により縮小し
て半導体基板などの基板１４上に像を形成し、基板上に
塗布された感光材、すなわち、フォトレジスト（以下、
レジストという）を露光することによりレジストマスク
パターンを形成する。このリソグラフィ工程によって形
成されたレジストマスクパターンの精度は、製造される
半導体装置のあらゆるパターンの精度を左右するために
露光装置の精度は、厳しく管理される必要がある。
【０００３】特に近年の半導体装置は、大容量化や高集
積化が求められていることから、パターンの微細化及び
露光エリア、すなわち、チップサイズの増大化が進んで
きており、露光装置やそのレンズに要求される精度は厳
しいものになってきている。したがって、より微細なパ
ターンを精度良く加工することができ、しかもより広い
露光エリアにおいてその加工精度が均一であることが要
求されているのが現状である。露光装置に対するこのよ
うな要請を満足するために、各構造ラインに導入される
露光装置については、その導入時および定期的にレンズ
精度等の評価が行われている。その方法としては、通
常、多方向を向いた標準較正パターンを露光エリア内の
中央や周辺部などの各所定の位置に配置した評価パター
ンを用い、そのパターンをさまざまな露光時間やフォー
カスで露光して、その寸法を比較することにより行って
いる。現在、その寸法測定には、低速の寸法測定用電子
顕微鏡（低速ＳＥＭ：Scanning Electron Microscopy）
が用いられている。また、実際に製造を行っている製品
の寸法を管理するという面からは、常時露光を行ってい
る製品のある決まったパターンの寸法を、低速ＳＥＭに
よる測定でモニターしておき、寸法の変動を随時フィー
ドバックして露光条件を調整するという方法も行われて
いる。
積化が求められていることから、パターンの微細化及び
露光エリア、すなわち、チップサイズの増大化が進んで
きており、露光装置やそのレンズに要求される精度は厳
しいものになってきている。したがって、より微細なパ
ターンを精度良く加工することができ、しかもより広い
露光エリアにおいてその加工精度が均一であることが要
求されているのが現状である。露光装置に対するこのよ
うな要請を満足するために、各構造ラインに導入される
露光装置については、その導入時および定期的にレンズ
精度等の評価が行われている。その方法としては、通
常、多方向を向いた標準較正パターンを露光エリア内の
中央や周辺部などの各所定の位置に配置した評価パター
ンを用い、そのパターンをさまざまな露光時間やフォー
カスで露光して、その寸法を比較することにより行って
いる。現在、その寸法測定には、低速の寸法測定用電子
顕微鏡（低速ＳＥＭ：Scanning Electron Microscopy）
が用いられている。また、実際に製造を行っている製品
の寸法を管理するという面からは、常時露光を行ってい
る製品のある決まったパターンの寸法を、低速ＳＥＭに
よる測定でモニターしておき、寸法の変動を随時フィー
ドバックして露光条件を調整するという方法も行われて
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、低速Ｓ
ＥＭによる寸法測定は、そもそも１測定にかかる時間が
低速ＳＥＭのフォーカス調整などにより比較的長くなる
ものであり、かつ被測長パターンへの位置合わせも、精
度良く測長を行おうとすると、測定者によるマニュアル
合わせが必要で、完全な自動測定を行うことが困難であ
る。従って、測定点や測定周期の増加には限界がある。
特に、レンズの湾曲や収差などを評価しようとする際に
は、露光エリア内のできるだけ多くの位置での寸法比較
が必要となるが、低速ＳＥＭによる測定では、ラインの
スループットを考慮すると、十分な測定は不可能となっ
ている。さらに、製品に使用されているパターンは、一
般に露光エリア内の各位置でのパターンが異なってお
り、レンズの湾曲や収差などによる加工寸法の変動がモ
ニターし難くなっている。
ＥＭによる寸法測定は、そもそも１測定にかかる時間が
低速ＳＥＭのフォーカス調整などにより比較的長くなる
ものであり、かつ被測長パターンへの位置合わせも、精
度良く測長を行おうとすると、測定者によるマニュアル
合わせが必要で、完全な自動測定を行うことが困難であ
る。従って、測定点や測定周期の増加には限界がある。
特に、レンズの湾曲や収差などを評価しようとする際に
は、露光エリア内のできるだけ多くの位置での寸法比較
が必要となるが、低速ＳＥＭによる測定では、ラインの
スループットを考慮すると、十分な測定は不可能となっ
ている。さらに、製品に使用されているパターンは、一
般に露光エリア内の各位置でのパターンが異なってお
り、レンズの湾曲や収差などによる加工寸法の変動がモ
ニターし難くなっている。
【０００５】また、寸法管理を行っていく上では、レン
ズ評価、すなわち、露光エリア内の評価に限らず、ウェ
ーハ面内やロット間での寸法のグロスデータを取得し、
そのバラツキの変動をモニターしていくことも重要であ
るが、やはり、スループット等の制約から低速ＳＥＭに
よる測定では測定値のバラツキといった統計的な評価に
耐えるだけのグロスデータの取得は不可能である。本発
明は、この様な事情によって成されたものであり、露光
装置の精度評価、特に、そのレンズの精度評価や寸法管
理を行う際の効率と精度が向上し、短時間でグロスデー
タの取得ができ、統計的な評価が行える半導体製造装置
の評価装置を提供することを目的としている。
ズ評価、すなわち、露光エリア内の評価に限らず、ウェ
ーハ面内やロット間での寸法のグロスデータを取得し、
そのバラツキの変動をモニターしていくことも重要であ
るが、やはり、スループット等の制約から低速ＳＥＭに
よる測定では測定値のバラツキといった統計的な評価に
耐えるだけのグロスデータの取得は不可能である。本発
明は、この様な事情によって成されたものであり、露光
装置の精度評価、特に、そのレンズの精度評価や寸法管
理を行う際の効率と精度が向上し、短時間でグロスデー
タの取得ができ、統計的な評価が行える半導体製造装置
の評価装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、同一の抵抗測定パタ−ンブロックを複
数個有するレティクルを装着した露光装置を用いて基板
表面に、そのレティクルのパタ−ンが投影された導電膜
を形成し、各測定パタ−ンの測定された抵抗値を比較す
ることによって露光装置に使われているレンズなどの精
度等を評価することを特徴としている。即ち、本発明の
半導体製造装置の評価装置は、露光装置に装填され、複
数の抵抗測定パタ−ンを含み、互いに同じ形状のパタ−
ンを備えている抵抗測定パタ−ンブロックを複数個有す
るマスクパタ−ンを保持するレティクルと、前記レティ
クルによって露光形成された導電体パターンの抵抗値を
測定する手段とを具備していることを特徴としている。
前記複数個の抵抗測定パタ−ンブロックは、前記レティ
クル内においてすべて同じ方向に向いていることがで
き、また、その一部を、その他の抵抗測定パタ−ンブロ
ックとは異なる方向を向かせることができる。その異な
る方向は、その他の抵抗測定パタ−ンブロックが向いて
いる方向とは、４５度もしくは９０度異ならせることが
できる。前記抵抗測定パターンブロック内の複数個の前
記抵抗測定パタ−ンは、被抵抗測定部分を有し、その被
抵抗測定部分の幅は、その被抵抗測定部分が含まれてい
る前記抵抗測定パタ−ンブロック内において、少なくと
も一部は、残りの被抵抗測定部分の幅とは異なるように
することが可能である。前記抵抗測定パタ−ンブロック
内には、ダミ−パタ−ンを形成することもでき、さら
に、シ−ト抵抗測定パタ−ンを設けることもできる。
めに、本発明は、同一の抵抗測定パタ−ンブロックを複
数個有するレティクルを装着した露光装置を用いて基板
表面に、そのレティクルのパタ−ンが投影された導電膜
を形成し、各測定パタ−ンの測定された抵抗値を比較す
ることによって露光装置に使われているレンズなどの精
度等を評価することを特徴としている。即ち、本発明の
半導体製造装置の評価装置は、露光装置に装填され、複
数の抵抗測定パタ−ンを含み、互いに同じ形状のパタ−
ンを備えている抵抗測定パタ−ンブロックを複数個有す
るマスクパタ−ンを保持するレティクルと、前記レティ
クルによって露光形成された導電体パターンの抵抗値を
測定する手段とを具備していることを特徴としている。
前記複数個の抵抗測定パタ−ンブロックは、前記レティ
クル内においてすべて同じ方向に向いていることがで
き、また、その一部を、その他の抵抗測定パタ−ンブロ
ックとは異なる方向を向かせることができる。その異な
る方向は、その他の抵抗測定パタ−ンブロックが向いて
いる方向とは、４５度もしくは９０度異ならせることが
できる。前記抵抗測定パターンブロック内の複数個の前
記抵抗測定パタ−ンは、被抵抗測定部分を有し、その被
抵抗測定部分の幅は、その被抵抗測定部分が含まれてい
る前記抵抗測定パタ−ンブロック内において、少なくと
も一部は、残りの被抵抗測定部分の幅とは異なるように
することが可能である。前記抵抗測定パタ−ンブロック
内には、ダミ−パタ−ンを形成することもでき、さら
に、シ−ト抵抗測定パタ−ンを設けることもできる。
【０００７】 本発明の半導体製造装置の評価方法は、
複数の抵抗測定パタ−ンを有し、同じパタ−ンを有する
抵抗測定パタ−ンブロックの複数個をマスクパタ−ンと
するレティクルを装填した露光装置を用いて基板上に塗
布されたフォトレジストを露光してフォトレジストマス
クパタ−ンを形成する段階と、前記マスクパタ−ンをマ
スクとして基板上に形成されている導電膜をエッチング
して、複数の抵抗測定パタ−ンを有する複数の抵抗測定
パタ−ンブロックから構成されたパタ−ンを備えた導電
膜を形成する段階と、前記導電膜の複数の抵抗測定パタ
−ンの抵抗を測定して前記各抵抗測定パタ−ンブロック
内の各抵抗測定パターンの抵抗値を求める段階と、前記
各抵抗測定パタ−ンブロック内の各抵抗測定パターンの
抵抗値を比較することによって、前記露光装置の特性を
評価する段階とを備えていることを特徴としている。そ
して、前記導電膜は、多結晶シリコン膜、ポリサイド
膜、アルミニウム膜もしくは金属の薄膜から選ぶことが
可能である。さらに、前記導電膜の抵抗測定パタ−ンの
抵抗測定は、４端子ケルビン法を用いることもできる。
複数の抵抗測定パタ−ンを有し、同じパタ−ンを有する
抵抗測定パタ−ンブロックの複数個をマスクパタ−ンと
するレティクルを装填した露光装置を用いて基板上に塗
布されたフォトレジストを露光してフォトレジストマス
クパタ−ンを形成する段階と、前記マスクパタ−ンをマ
スクとして基板上に形成されている導電膜をエッチング
して、複数の抵抗測定パタ−ンを有する複数の抵抗測定
パタ−ンブロックから構成されたパタ−ンを備えた導電
膜を形成する段階と、前記導電膜の複数の抵抗測定パタ
−ンの抵抗を測定して前記各抵抗測定パタ−ンブロック
内の各抵抗測定パターンの抵抗値を求める段階と、前記
各抵抗測定パタ−ンブロック内の各抵抗測定パターンの
抵抗値を比較することによって、前記露光装置の特性を
評価する段階とを備えていることを特徴としている。そ
して、前記導電膜は、多結晶シリコン膜、ポリサイド
膜、アルミニウム膜もしくは金属の薄膜から選ぶことが
可能である。さらに、前記導電膜の抵抗測定パタ−ンの
抵抗測定は、４端子ケルビン法を用いることもできる。
【０００８】
【作用】同じパタ−ンを有する測定パタ−ンのマスクに
よって形成された基板上の導電膜の各測定パタ−ンの抵
抗値は、露光装置のレンズなどの精度によって変化する
ので、この抵抗値を相互に比較することによって露光装
置用レンズなどを評価することができる。
よって形成された基板上の導電膜の各測定パタ−ンの抵
抗値は、露光装置のレンズなどの精度によって変化する
ので、この抵抗値を相互に比較することによって露光装
置用レンズなどを評価することができる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。まず、図１、図３乃至図５を参照して第１の実施
例を説明する。図１は、評価される露光装置の最大可能
露光エリア３２に投影されたレティクルのマスクパタ−
ンを示す平面図、図３は、レティクルのマスクパタ−ン
を構成する抵抗測定パタ−ンブロックを示す平面図、図
４は、レティクルを用いて形成された基板上の導電膜の
抵抗測定パタ−ンを示す平面図、図５は、レティクルを
用いて形成された基板上の導電膜の部分的な断面図であ
る。図３のレティクルの抵抗測定パタ−ンブロック３１
（以下、サブチップという）は、複数の抵抗測定パタ−
ン２１および１つのシ−ト抵抗測定パタ−ン２２からな
り、この実施例では抵抗測定パタ−ン２１は、１レイヤ
で形成される４端子ケルビン法抵抗測定パターンを用い
ている。導電膜の抵抗の測定方法には、ケルビン法が最
も安定して精度よく計測できるので、実施例では、この
方法を示したが、これに限らず既存の他の方法でも良
い。図１に示すレティクル１１は、この抵抗測定パタ−
ン２１とシ−ト抵抗測定パタ−ン２２を含んだ同一の形
状のサブチップ３１を複数個同一方向に配置したマスク
パタ−ンを有している。
する。まず、図１、図３乃至図５を参照して第１の実施
例を説明する。図１は、評価される露光装置の最大可能
露光エリア３２に投影されたレティクルのマスクパタ−
ンを示す平面図、図３は、レティクルのマスクパタ−ン
を構成する抵抗測定パタ−ンブロックを示す平面図、図
４は、レティクルを用いて形成された基板上の導電膜の
抵抗測定パタ−ンを示す平面図、図５は、レティクルを
用いて形成された基板上の導電膜の部分的な断面図であ
る。図３のレティクルの抵抗測定パタ−ンブロック３１
（以下、サブチップという）は、複数の抵抗測定パタ−
ン２１および１つのシ−ト抵抗測定パタ−ン２２からな
り、この実施例では抵抗測定パタ−ン２１は、１レイヤ
で形成される４端子ケルビン法抵抗測定パターンを用い
ている。導電膜の抵抗の測定方法には、ケルビン法が最
も安定して精度よく計測できるので、実施例では、この
方法を示したが、これに限らず既存の他の方法でも良
い。図１に示すレティクル１１は、この抵抗測定パタ−
ン２１とシ−ト抵抗測定パタ−ン２２を含んだ同一の形
状のサブチップ３１を複数個同一方向に配置したマスク
パタ−ンを有している。
【００１０】つぎに、図５に示すように、このレティク
ル１１とこれを装着したステッパを用いてシリコン半導
体などの基板上に４端子抵抗測定パターン５３を有する
導電膜を形成する方法について説明する。形成された導
電膜５３の４端子抵抗測定パターンの細部は、図４に示
したように、被抵抗測定部分４１と、電流・電圧印加用
配線４２、電圧モニター用配線４３及びプロービングパ
ッド４４とを有しており、端子間に定電流などを流して
被抵抗測定部分４１の抵抗値を測定する。導電膜５３の
各部分の材料には、それぞれ既存のどの様な材料を用い
ても良いが、製造工程の効率を考慮するなら、すべて同
一の導電材料によって形成するのが有利である。この実
施例では、図５に示すように、多結晶シリコンを用いて
いる。基板として用いたシリコン半導体基板５１上に、
１０〜４００ｎｍ厚程度のシリコン酸化膜５２を熱酸化
により形成して半導体基板５１と導電膜５３との絶縁を
図る。このシリコン熱酸化膜５２の上に、４００ｎｍ厚
程度の多結晶シリコン５３を気相成長させ、この中にリ
ンを拡散させる。
ル１１とこれを装着したステッパを用いてシリコン半導
体などの基板上に４端子抵抗測定パターン５３を有する
導電膜を形成する方法について説明する。形成された導
電膜５３の４端子抵抗測定パターンの細部は、図４に示
したように、被抵抗測定部分４１と、電流・電圧印加用
配線４２、電圧モニター用配線４３及びプロービングパ
ッド４４とを有しており、端子間に定電流などを流して
被抵抗測定部分４１の抵抗値を測定する。導電膜５３の
各部分の材料には、それぞれ既存のどの様な材料を用い
ても良いが、製造工程の効率を考慮するなら、すべて同
一の導電材料によって形成するのが有利である。この実
施例では、図５に示すように、多結晶シリコンを用いて
いる。基板として用いたシリコン半導体基板５１上に、
１０〜４００ｎｍ厚程度のシリコン酸化膜５２を熱酸化
により形成して半導体基板５１と導電膜５３との絶縁を
図る。このシリコン熱酸化膜５２の上に、４００ｎｍ厚
程度の多結晶シリコン５３を気相成長させ、この中にリ
ンを拡散させる。
【００１１】ついで、前記レティクル１１およびこのレ
ティクルを装着したステッパを用いたリソグラフィ及び
ＲＩＥなどの異方性エッチングにより多結晶シリコン膜
５３をレティクルのマスクパタ−ンに応じたパターンに
形成する。このパタ−ンは、レティクル１１のマスクパ
タ−ンと同じ様に、複数のサブチップからなり、サプチ
ップ内には、４端子抵抗測定パターンと各サブチップ内
での多結晶シリコンのシート抵抗測定用のパターンが含
まれている。シート抵抗測定パターンも基本的には４端
子抵抗測定パターンであるが、露光による設計値からの
寸法変化が無視できるように被抵抗測定部分のサイズを
十分大きくしている。サブチップ３１群からなるレティ
クルのマスクパタ−ンは、図１に示すように、評価され
る露光装置の最大可能露光エリア３２に内接するように
投影される。この実施例では、投影されるマスクパタ−
ンのサブチップ３１の大きさは５ｍｍ×５ｍｍであり、
現在製造ラインで用いられている直径２１．５ｍｍの露
光エリアを持つ露光装置の場合、露光エリア内には最大
１５ｍｍ×１５ｍｍの正方形エリアをとることができる
ので、９個のサブチップを有するマスクパタ−ンを投影
する。このように投影すると、被評価露光装置内に設置
されたレンズの各部分の湾曲や収差などの特徴を反映し
た４端子抵抗測定パターンの導電膜が形成される。
ティクルを装着したステッパを用いたリソグラフィ及び
ＲＩＥなどの異方性エッチングにより多結晶シリコン膜
５３をレティクルのマスクパタ−ンに応じたパターンに
形成する。このパタ−ンは、レティクル１１のマスクパ
タ−ンと同じ様に、複数のサブチップからなり、サプチ
ップ内には、４端子抵抗測定パターンと各サブチップ内
での多結晶シリコンのシート抵抗測定用のパターンが含
まれている。シート抵抗測定パターンも基本的には４端
子抵抗測定パターンであるが、露光による設計値からの
寸法変化が無視できるように被抵抗測定部分のサイズを
十分大きくしている。サブチップ３１群からなるレティ
クルのマスクパタ−ンは、図１に示すように、評価され
る露光装置の最大可能露光エリア３２に内接するように
投影される。この実施例では、投影されるマスクパタ−
ンのサブチップ３１の大きさは５ｍｍ×５ｍｍであり、
現在製造ラインで用いられている直径２１．５ｍｍの露
光エリアを持つ露光装置の場合、露光エリア内には最大
１５ｍｍ×１５ｍｍの正方形エリアをとることができる
ので、９個のサブチップを有するマスクパタ−ンを投影
する。このように投影すると、被評価露光装置内に設置
されたレンズの各部分の湾曲や収差などの特徴を反映し
た４端子抵抗測定パターンの導電膜が形成される。
【００１２】そして、その寸法差が、中央のサブチップ
３１１内のパターンと周辺部の各サブチップ３１２、３
１３、３１４、３１５内のパターンとの間に現れるよう
にすることができる。レティクルのサブチップは、その
中に２個以上形成されていれば本発明の機能を果たすこ
とができるが、数が多いほど正確に評価することができ
る。リソグラフィを行った露光装置のレンズ評価は、レ
ティクルを利用して形成した導電膜５３の複数の４端子
抵抗測定パターンの抵抗値をケルビン４端子法により電
気的に測定し、各パターンの抵抗値もしくは抵抗値から
単純な計算によって求められる寸法を各サブチップ間で
比較することで行うことができる。図１を参照すれば、
中央のサブチップ３１１内のパターン寸法と、各周辺部
のサブチップ３１２、３１３、３１４、３１５内のパタ
ーン寸法とを各々比較すれば、被評価露光装置内に設置
されたレンズの湾曲や収差などもモニターすることがで
きる。レンズ中央部分が一番湾曲や収差の少ない領域で
あるので、この部分を標準領域にして、他の領域を評価
することもできるが、全領域のデ−タを比較して各領域
を相対的に評価することも可能である。
３１１内のパターンと周辺部の各サブチップ３１２、３
１３、３１４、３１５内のパターンとの間に現れるよう
にすることができる。レティクルのサブチップは、その
中に２個以上形成されていれば本発明の機能を果たすこ
とができるが、数が多いほど正確に評価することができ
る。リソグラフィを行った露光装置のレンズ評価は、レ
ティクルを利用して形成した導電膜５３の複数の４端子
抵抗測定パターンの抵抗値をケルビン４端子法により電
気的に測定し、各パターンの抵抗値もしくは抵抗値から
単純な計算によって求められる寸法を各サブチップ間で
比較することで行うことができる。図１を参照すれば、
中央のサブチップ３１１内のパターン寸法と、各周辺部
のサブチップ３１２、３１３、３１４、３１５内のパタ
ーン寸法とを各々比較すれば、被評価露光装置内に設置
されたレンズの湾曲や収差などもモニターすることがで
きる。レンズ中央部分が一番湾曲や収差の少ない領域で
あるので、この部分を標準領域にして、他の領域を評価
することもできるが、全領域のデ−タを比較して各領域
を相対的に評価することも可能である。
【００１３】実際の抵抗測定および寸法測定は、図４に
示した電流・電圧印加用配線４２を通して被抵抗測定部
分４１に１０ｍＡ程度の定電流（Ｉ）を流し、被抵抗測
定部分４１での電圧降下（Ｖ）を各電圧モニター用配線
４３を通した電位測定により求め、Ｒ＝Ｖ／Ｉとして抵
抗値（Ｒ）を求める。この実施例の場合は、被抵抗測定
部分４１の長さは１００μｍ、幅は０．５μｍである。
このサイズだと測定される抵抗値はｋΩ程度となり、電
気的測定で十分精度良く測定できるものとなっている。
また、多結晶シリコンの膜厚やリン拡散のウェーハ面内
の不均一性により、多結晶シリコンの導電膜自体のシー
ト抵抗値が場所によって異なってくる可能性もあるが、
各サブチップ内に設けた前記シート抵抗測定パターン２
２によって、シート抵抗（ρ）を測定することにより較
正することが可能である。実際、測定される抵抗値
（Ｒ）は、同一サブチップ内の測定により得られるシー
ト抵抗（ρ）と被抵抗測定部分４１の長さ（Ｌ）、幅
（Ｗ）を用いてＲ＝ρ×Ｌ／Ｗと表される。ここで、Ｌ
は、十分長くとっており、設計値（本実施例では１００
μｍ）として問題ないから仕上がり寸法幅（Ｗ）は、Ｗ
＝（ρ／Ｒ）×Ｌで求められる。
示した電流・電圧印加用配線４２を通して被抵抗測定部
分４１に１０ｍＡ程度の定電流（Ｉ）を流し、被抵抗測
定部分４１での電圧降下（Ｖ）を各電圧モニター用配線
４３を通した電位測定により求め、Ｒ＝Ｖ／Ｉとして抵
抗値（Ｒ）を求める。この実施例の場合は、被抵抗測定
部分４１の長さは１００μｍ、幅は０．５μｍである。
このサイズだと測定される抵抗値はｋΩ程度となり、電
気的測定で十分精度良く測定できるものとなっている。
また、多結晶シリコンの膜厚やリン拡散のウェーハ面内
の不均一性により、多結晶シリコンの導電膜自体のシー
ト抵抗値が場所によって異なってくる可能性もあるが、
各サブチップ内に設けた前記シート抵抗測定パターン２
２によって、シート抵抗（ρ）を測定することにより較
正することが可能である。実際、測定される抵抗値
（Ｒ）は、同一サブチップ内の測定により得られるシー
ト抵抗（ρ）と被抵抗測定部分４１の長さ（Ｌ）、幅
（Ｗ）を用いてＲ＝ρ×Ｌ／Ｗと表される。ここで、Ｌ
は、十分長くとっており、設計値（本実施例では１００
μｍ）として問題ないから仕上がり寸法幅（Ｗ）は、Ｗ
＝（ρ／Ｒ）×Ｌで求められる。
【００１４】この半導体製造装置の評価装置を用いた場
合、寸法測定が電気的測定で行うことになるために、オ
ートプローバなどを用いた自動測定が可能となり、低速
ＳＥＭによる波長に比べてはるかに短時間でグロスデー
タを取得することが可能となる。評価パターン自体も１
レイヤで形成できるので、その作成期間を短く保つこと
ができ、評価開始から結果がでるまでの時間増加も従来
の方法に比べて殆どないといえる。また、本実施例では
サブチップの大きさを５ｍｍ×５ｍｍとしたために、露
光エリア内に９サブチップを配置する形となっている
が、サブチップの大きさはさらに小さくすることが可能
であり、サブチップを小さくすれば露光エリアの分割数
を、例えば、１６サブチップや２５サブチップのよう
に、増やすことができる。従ってより細かな範囲でのレ
ンズの均一性評価を行う際には、必要な精度に応じた露
光エリアの細分化を行うことが可能である。なお、被測
定パターンのサイズ、特に、その幅は被評価露光装置を
用いて実際の製造時に露光している製品の寸法に応じて
変えてもかまわない。
合、寸法測定が電気的測定で行うことになるために、オ
ートプローバなどを用いた自動測定が可能となり、低速
ＳＥＭによる波長に比べてはるかに短時間でグロスデー
タを取得することが可能となる。評価パターン自体も１
レイヤで形成できるので、その作成期間を短く保つこと
ができ、評価開始から結果がでるまでの時間増加も従来
の方法に比べて殆どないといえる。また、本実施例では
サブチップの大きさを５ｍｍ×５ｍｍとしたために、露
光エリア内に９サブチップを配置する形となっている
が、サブチップの大きさはさらに小さくすることが可能
であり、サブチップを小さくすれば露光エリアの分割数
を、例えば、１６サブチップや２５サブチップのよう
に、増やすことができる。従ってより細かな範囲でのレ
ンズの均一性評価を行う際には、必要な精度に応じた露
光エリアの細分化を行うことが可能である。なお、被測
定パターンのサイズ、特に、その幅は被評価露光装置を
用いて実際の製造時に露光している製品の寸法に応じて
変えてもかまわない。
【００１５】また、この実施例では評価パターンの形成
にリン拡散を行った多結晶シリコンを用いたが、被抵抗
測定部分の抵抗値が評価に必要なパターンサイズにおい
て電気的測定により精度良く測定される範囲に入るよう
になってさえいれば、評価パターン形成材料としては、
金属、金属珪化物、不純物導入を行ったシリコン等の導
電材料であればどの様な材料でもかまわない。ここで、
導電膜に多結晶シリコンを用いたのは、この半導体製造
装置によって形成される半導体装置内のゲ−トと材料を
同じにするためである。この様に、材料を同じにすれ
ば、製品のゲ−ト形成と同じ条件で導電膜を形成するこ
とができるので、製品の実状に即した評価が可能とな
る。したがって、導電膜材料は、実製品の工程で利用さ
れる導電材料を用いることが、この発明においては有利
である。例えば、ゲ−ト材料としてはその他に多結晶シ
リコン膜の上にタングステンやモリブデン、チタンなど
の高融点金属珪化物（シリサイド）膜を形成したポリサ
イドを利用しても良い。半導体装置の配線と同じ材料で
あるアルミ導電膜を使用することもできる。さらに、実
製品の材料とは無関係に、比較的薄いタングステンやモ
リブデンなどの金属薄膜からなる導電膜を用いることも
できる。この例では、膜厚が薄いので、レジストパター
ンと形成される導電体パターンとの寸法差を更に小さく
することができ、被評価露光装置のレンズ精度そのもの
により近い精度で評価を行える。ことができる利点があ
る。
にリン拡散を行った多結晶シリコンを用いたが、被抵抗
測定部分の抵抗値が評価に必要なパターンサイズにおい
て電気的測定により精度良く測定される範囲に入るよう
になってさえいれば、評価パターン形成材料としては、
金属、金属珪化物、不純物導入を行ったシリコン等の導
電材料であればどの様な材料でもかまわない。ここで、
導電膜に多結晶シリコンを用いたのは、この半導体製造
装置によって形成される半導体装置内のゲ−トと材料を
同じにするためである。この様に、材料を同じにすれ
ば、製品のゲ−ト形成と同じ条件で導電膜を形成するこ
とができるので、製品の実状に即した評価が可能とな
る。したがって、導電膜材料は、実製品の工程で利用さ
れる導電材料を用いることが、この発明においては有利
である。例えば、ゲ−ト材料としてはその他に多結晶シ
リコン膜の上にタングステンやモリブデン、チタンなど
の高融点金属珪化物（シリサイド）膜を形成したポリサ
イドを利用しても良い。半導体装置の配線と同じ材料で
あるアルミ導電膜を使用することもできる。さらに、実
製品の材料とは無関係に、比較的薄いタングステンやモ
リブデンなどの金属薄膜からなる導電膜を用いることも
できる。この例では、膜厚が薄いので、レジストパター
ンと形成される導電体パターンとの寸法差を更に小さく
することができ、被評価露光装置のレンズ精度そのもの
により近い精度で評価を行える。ことができる利点があ
る。
【００１６】ここで、第１の実施例の評価方法について
説明する。（１）まず、複数の抵抗測定パタ−ンからな
る９つのサブチップをマスクパタ−ンとするレティクル
を露光装置（ステッパ）に装填し、この露光装置を用い
て半導体基板上のポリシリコン導電膜の上に塗布された
フォトレジストを露光してフォトレジストマスクパタ−
ンを形成する。（２）前記フォトレジストマスクパタ−
ンをマスクとして、このポリシリコン導電膜をエッチン
グして複数の抵抗測定パタ−ンからなる９つのサブチッ
プから構成された導電パタ−ンを有する導電膜を形成す
る。（３）前記導電膜からなる抵抗測定パタ−ンの抵抗
を測定して前記各サブチップ内の各パターンの抵抗値を
求める。（４）各サブチップ間で対応するパターンの抵
抗値を比較する事によって前記露光装置を評価する。ま
た、シ−ト抵抗を適宜測定してサブチップ内各パターン
の抵抗値を較正する。この（１）〜（４）の手順で露光
装置のレンズは正確に、かつ、迅速に評価される。な
お、導電膜が形成される半導体基板は、評価するための
みに存在するもので、半導体装置に組込まれる集積回路
等は、他の多数の半導体基板に形成される。この導電膜
が形成される半導体基板の上に、露光装置によって複数
回露光を行い、複数個の導電膜を形成する。そして、こ
れら導電膜の特性を比較することによって、前記抵抗値
の比較結果を較正し、この評価をさらに正確にすること
もできる。しかし、実際に半導体装置が形成される半導
体基板の、例えば、マ−ジン部に導電膜を幾つか形成
し、半導体装置の製造に使われる露光装置のレンズなど
を評価することも可能である。
説明する。（１）まず、複数の抵抗測定パタ−ンからな
る９つのサブチップをマスクパタ−ンとするレティクル
を露光装置（ステッパ）に装填し、この露光装置を用い
て半導体基板上のポリシリコン導電膜の上に塗布された
フォトレジストを露光してフォトレジストマスクパタ−
ンを形成する。（２）前記フォトレジストマスクパタ−
ンをマスクとして、このポリシリコン導電膜をエッチン
グして複数の抵抗測定パタ−ンからなる９つのサブチッ
プから構成された導電パタ−ンを有する導電膜を形成す
る。（３）前記導電膜からなる抵抗測定パタ−ンの抵抗
を測定して前記各サブチップ内の各パターンの抵抗値を
求める。（４）各サブチップ間で対応するパターンの抵
抗値を比較する事によって前記露光装置を評価する。ま
た、シ−ト抵抗を適宜測定してサブチップ内各パターン
の抵抗値を較正する。この（１）〜（４）の手順で露光
装置のレンズは正確に、かつ、迅速に評価される。な
お、導電膜が形成される半導体基板は、評価するための
みに存在するもので、半導体装置に組込まれる集積回路
等は、他の多数の半導体基板に形成される。この導電膜
が形成される半導体基板の上に、露光装置によって複数
回露光を行い、複数個の導電膜を形成する。そして、こ
れら導電膜の特性を比較することによって、前記抵抗値
の比較結果を較正し、この評価をさらに正確にすること
もできる。しかし、実際に半導体装置が形成される半導
体基板の、例えば、マ−ジン部に導電膜を幾つか形成
し、半導体装置の製造に使われる露光装置のレンズなど
を評価することも可能である。
【００１７】つぎに、図６および図７を参照して第２の
実施例を説明する。図は、いずれもレティクルのマスク
パタ−ンを示す平面図である。これらの例は、マスクパ
タ−ンのサブチップ３１の一部の配置方向を他のものの
方向と変えることに特徴がある。図６では、９０度変え
たサブチップ３１６を使用しているが、図７のように４
５度変えたサブチップ３１７を使用しても良い。この角
度の場合は、サブチップ３１、３１７のパタ−ンサイズ
をサブチップのエリアより幾分小さくしておく必要があ
る。図７では、サブチップのパタ−ンの方向は、右に傾
いているが、逆に左に４５度傾けることもできる。この
ように、一部の配置方向を変えることにより、レンズ内
の位置による湾曲や収差等の評価のみならず、その方向
依存性をもモニターすることが可能となる。サブチップ
内のパターンについては、第１の実施例のものでも良い
し、後述する第３もしくは第４の実施例等どれであって
も適用することが出来る。
実施例を説明する。図は、いずれもレティクルのマスク
パタ−ンを示す平面図である。これらの例は、マスクパ
タ−ンのサブチップ３１の一部の配置方向を他のものの
方向と変えることに特徴がある。図６では、９０度変え
たサブチップ３１６を使用しているが、図７のように４
５度変えたサブチップ３１７を使用しても良い。この角
度の場合は、サブチップ３１、３１７のパタ−ンサイズ
をサブチップのエリアより幾分小さくしておく必要があ
る。図７では、サブチップのパタ−ンの方向は、右に傾
いているが、逆に左に４５度傾けることもできる。この
ように、一部の配置方向を変えることにより、レンズ内
の位置による湾曲や収差等の評価のみならず、その方向
依存性をもモニターすることが可能となる。サブチップ
内のパターンについては、第１の実施例のものでも良い
し、後述する第３もしくは第４の実施例等どれであって
も適用することが出来る。
【００１８】 つぎに、図８および図９を参照して第３
の実施例を説明する。図８は、レティクルのマスクパタ
−ンを構成するサブチップの平面図である。このマスク
パタ−ンのサブチップ３１内の各４端子抵抗測定パター
ン２１、２１１、２１２、２１３、２１４、２１５の被
抵抗測定部分４１の幅は、互いに異なっている点に特徴
がある。この様にすることで、被評価露光装置の限界解
像寸法や、レンズ特性の寸法依存性をグロスデータで評
価することが可能になる。サブチップの配置方法につい
ては、第１の実施例、第２の実施例のどちらの方法でも
構わない。限界解像度付近においては、解像されたパタ
ーン寸法のバラツキや露光エリア内での寸法バラツキが
大きくなってくる。図９は、測定寸法（仕上り寸法）と
設計寸法の関係を示す特性図である。縦軸は、測定され
た導電膜の被抵抗測定部分４１の幅（μｍ）を表わし、
横軸は、設計寸法、すなわち、レティクルが露光装置に
よって正確に投影されるなら得られるであろうマスクパ
タ−ンの抵抗測定パタ−ン内の被抵抗測定部分の幅（μ
ｍ）の寸法を表している。
の実施例を説明する。図８は、レティクルのマスクパタ
−ンを構成するサブチップの平面図である。このマスク
パタ−ンのサブチップ３１内の各４端子抵抗測定パター
ン２１、２１１、２１２、２１３、２１４、２１５の被
抵抗測定部分４１の幅は、互いに異なっている点に特徴
がある。この様にすることで、被評価露光装置の限界解
像寸法や、レンズ特性の寸法依存性をグロスデータで評
価することが可能になる。サブチップの配置方法につい
ては、第１の実施例、第２の実施例のどちらの方法でも
構わない。限界解像度付近においては、解像されたパタ
ーン寸法のバラツキや露光エリア内での寸法バラツキが
大きくなってくる。図９は、測定寸法（仕上り寸法）と
設計寸法の関係を示す特性図である。縦軸は、測定され
た導電膜の被抵抗測定部分４１の幅（μｍ）を表わし、
横軸は、設計寸法、すなわち、レティクルが露光装置に
よって正確に投影されるなら得られるであろうマスクパ
タ−ンの抵抗測定パタ−ン内の被抵抗測定部分の幅（μ
ｍ）の寸法を表している。
【００１９】図に示すように、測定寸法と設計寸法は、
本来は、直線で表されるように比例関係に無ければなら
ないが、レンズ特性やパタ−ンのサイズなどに左右され
て形成される導電膜の寸法のばらつきが発生する。とく
に、パタ−ン幅による影響は大きく、露光装置にｇ線
（波長４３６ｎｍ）を用いた場合は、曲線Ａに示すよう
に、設計寸法幅が０．８μｍ付近以下から寸法にばらつ
きが生じ、ｉ線（波長３６５ｎｍ）を用いた場合は、曲
線Ｂに示すように、設計寸法幅が０．５μｍ付近以下か
ら寸法にばらつきが発生する。そのために露光時間やフ
ォーカスに対応した露光エリア内各点での寸法のグロス
データによる評価を各設計寸法に対して行うことが寸法
管理にはより重要になってくる。従来の低速ＳＥＭによ
る評価方法では、異なる寸法のパターンに対する露光エ
リア内各点での露光条件に対する寸法ばらつきの評価
は、実質的に不可能であり、本発明によって初めてこれ
が可能になるといえる。
本来は、直線で表されるように比例関係に無ければなら
ないが、レンズ特性やパタ−ンのサイズなどに左右され
て形成される導電膜の寸法のばらつきが発生する。とく
に、パタ−ン幅による影響は大きく、露光装置にｇ線
（波長４３６ｎｍ）を用いた場合は、曲線Ａに示すよう
に、設計寸法幅が０．８μｍ付近以下から寸法にばらつ
きが生じ、ｉ線（波長３６５ｎｍ）を用いた場合は、曲
線Ｂに示すように、設計寸法幅が０．５μｍ付近以下か
ら寸法にばらつきが発生する。そのために露光時間やフ
ォーカスに対応した露光エリア内各点での寸法のグロス
データによる評価を各設計寸法に対して行うことが寸法
管理にはより重要になってくる。従来の低速ＳＥＭによ
る評価方法では、異なる寸法のパターンに対する露光エ
リア内各点での露光条件に対する寸法ばらつきの評価
は、実質的に不可能であり、本発明によって初めてこれ
が可能になるといえる。
【００２０】つぎに、図１０を参照して第４の実施例を
説明する。図は、レティクルのマスクパタ−ンを構成す
るサブチップの平面図である。このサブチップ３１は、
複数の４端子抵抗測定パターン２１群とシ−ト抵抗測定
パタ−ン２２を有している。そして、各パターン間には
様々なラインアンドスペ−スパターン６をダミ−パタ−
ンとして挿入する。ダミ−パタ−ンを挿入することによ
り、露光時のパターン被覆率を変化させたものである。
リソグラフィ工程においては、同一寸法のパターン露光
を同一条件で行っても、使用するマスクのパターン被覆
率に応じて解像されるレジストパターンの寸法が異なっ
てくるローディング効果が経験的に知られている。本実
施例に示したダミーパターンを挿入して被覆率を変化さ
せたレティクルを用意しておき、被評価露光装置を用い
て同一時期に露光を行って、グロスデータの系統的な解
析を行うことにより、短期間でのローディング効果の傾
向分析が可能となる。サブチップの配置方法について
は、第１の実施例もしくは第２の実施例のどちらでもか
まわない。なお、前記第１乃至第４の実施例において
は、適宜各実施例を組み合わせたもの（例えば第３の実
施例と第４の実施例を組合わせる等）を本発明の評価装
置として用いることもできる。
説明する。図は、レティクルのマスクパタ−ンを構成す
るサブチップの平面図である。このサブチップ３１は、
複数の４端子抵抗測定パターン２１群とシ−ト抵抗測定
パタ−ン２２を有している。そして、各パターン間には
様々なラインアンドスペ−スパターン６をダミ−パタ−
ンとして挿入する。ダミ−パタ−ンを挿入することによ
り、露光時のパターン被覆率を変化させたものである。
リソグラフィ工程においては、同一寸法のパターン露光
を同一条件で行っても、使用するマスクのパターン被覆
率に応じて解像されるレジストパターンの寸法が異なっ
てくるローディング効果が経験的に知られている。本実
施例に示したダミーパターンを挿入して被覆率を変化さ
せたレティクルを用意しておき、被評価露光装置を用い
て同一時期に露光を行って、グロスデータの系統的な解
析を行うことにより、短期間でのローディング効果の傾
向分析が可能となる。サブチップの配置方法について
は、第１の実施例もしくは第２の実施例のどちらでもか
まわない。なお、前記第１乃至第４の実施例において
は、適宜各実施例を組み合わせたもの（例えば第３の実
施例と第４の実施例を組合わせる等）を本発明の評価装
置として用いることもできる。
【００２１】
【発明の効果】以上述べたように、本発明による半導体
製造装置の評価装置を用いた電気的測定による評価方法
を用いることにより、露光装置の精度評価、特にそのレ
ンズの精度評価や寸法管理を行う際の精度と効率を、従
来行われてきている低速ＳＥＭによる評価に比べて飛躍
的に向上させることができる。さらに、従来の方法では
スループットの面から実質的に不可能であった短時間で
の露光装置精度に関するグロスデータの取得ならびにそ
れをもとにした統計的評価が可能となる。
製造装置の評価装置を用いた電気的測定による評価方法
を用いることにより、露光装置の精度評価、特にそのレ
ンズの精度評価や寸法管理を行う際の精度と効率を、従
来行われてきている低速ＳＥＭによる評価に比べて飛躍
的に向上させることができる。さらに、従来の方法では
スループットの面から実質的に不可能であった短時間で
の露光装置精度に関するグロスデータの取得ならびにそ
れをもとにした統計的評価が可能となる。
【図１】本発明の第１の実施例に係るレティクルのマス
クパタ−ンが投影された露光装置の露光エリアの平面
図。
クパタ−ンが投影された露光装置の露光エリアの平面
図。
【図２】リソグラフィ用露光装置（ステッパ）の構造概
念図。
念図。
【図３】第１の実施例に係るレティクルのマスクパタ−
ンのサブチップの平面図。
ンのサブチップの平面図。
【図４】第１の実施例に係る導電膜の４端子抵抗測定パ
ターンの概略平面図。
ターンの概略平面図。
【図５】第１の実施例に係る導電膜が形成された半導体
基板の概略断面図。
基板の概略断面図。
【図６】第２の実施例に係るレティクルのマスクパタ−
ンの平面図。
ンの平面図。
【図７】第２の実施例に係るレティクルのマスクパタ−
ンの平面図。
ンの平面図。
【図８】第３の実施例に係るレティクルのサブチップの
平面図。
平面図。
【図９】本発明の導電膜の設計寸法と測定寸法との関係
を示す特性図。
を示す特性図。
【図１０】第４の実施例に係るレティクルのサブチップ
の平面図。
の平面図。
１１ レティクル １２ 紫外線 １３ 縮小レンズ １４ 半導体基板 １５ 紫外線発生用ランプ １６ 集光装置 １７ 収束レンズ ２１ ４端子抵抗測定パターン ２１１ 被抵抗測定部分の幅の異なる４端子抵抗測定
パターン ２１２ 被抵抗測定部分の幅の異なる４端子抵抗測定
パターン ２１３ 被抵抗測定部分の幅の異なる４端子抵抗測定
パターン ２１４ 被抵抗測定部分の幅の異なる４端子抵抗測定
パターン ２１５ 被抵抗測定部分の幅の異なる４端子抵抗測定
パターン ２２ シート抵抗測定パターン ３１ サブチップ ３１１ 露光エリア中央に配置されたサブチップ ３１２ 露光エリア周辺部に配置されたサブチップ ３１３ 露光エリア周辺部に配置されたサブチップ ３１４ 露光エリア周辺部に配置されたサブチップ ３１５ 露光エリア周辺部に配置されたサブチップ ３１６ ９０度方向の異なるサブチップ ３２ 露光装置の最大可能露光エリア ４１ 抵抗測定パタ−ンの被抵抗測定部分 ４２ 抵抗測定パタ−ンの電流・電圧印加用配線 ４３ 抵抗測定パタ−ンの電圧モニター用配線 ４４ 抵抗測定パタ−ンのプロービングパッド ５１ シリコン基板 ５２ シリコン熱酸化膜 ５３ 多結晶シリコンの導電膜 ６ ダミ−ライン＆スペ−スパタ−ン
パターン ２１２ 被抵抗測定部分の幅の異なる４端子抵抗測定
パターン ２１３ 被抵抗測定部分の幅の異なる４端子抵抗測定
パターン ２１４ 被抵抗測定部分の幅の異なる４端子抵抗測定
パターン ２１５ 被抵抗測定部分の幅の異なる４端子抵抗測定
パターン ２２ シート抵抗測定パターン ３１ サブチップ ３１１ 露光エリア中央に配置されたサブチップ ３１２ 露光エリア周辺部に配置されたサブチップ ３１３ 露光エリア周辺部に配置されたサブチップ ３１４ 露光エリア周辺部に配置されたサブチップ ３１５ 露光エリア周辺部に配置されたサブチップ ３１６ ９０度方向の異なるサブチップ ３２ 露光装置の最大可能露光エリア ４１ 抵抗測定パタ−ンの被抵抗測定部分 ４２ 抵抗測定パタ−ンの電流・電圧印加用配線 ４３ 抵抗測定パタ−ンの電圧モニター用配線 ４４ 抵抗測定パタ−ンのプロービングパッド ５１ シリコン基板 ５２ シリコン熱酸化膜 ５３ 多結晶シリコンの導電膜 ６ ダミ−ライン＆スペ−スパタ−ン
フロントページの続き (56)参考文献 特開 昭64−72026（ＪＰ，Ａ) 特開 平３−158735（ＪＰ，Ａ) 特開 昭60−18738（ＪＰ，Ａ) 特開 平２−5404（ＪＰ，Ａ) 実開 昭62−92447（ＪＰ，Ｕ)
Claims (10)
- 【請求項１】 露光装置に装填され、複数の抵抗測定パ
タ−ンを含み、互いに同じ形状のパタ−ンを備えている
抵抗測定パタ−ンブロックを複数個有するマスクパタ−
ンを保持するレティクルと、 前記レティクルによって露光形成された導電体パターン
の抵抗値を測定する手段とを具備していることを特徴と
する半導体製造装置の評価装置。 - 【請求項２】 前記複数個の抵抗測定パタ−ンブロック
は、前記レティクル内においてすべて同じ方向に向いて
いることを特徴とする請求項１に記載の半導体製造装置
の評価装置。 - 【請求項３】 前記複数個の抵抗測定パタ−ンブロック
の一部は、その他の抵抗測定パタ−ンブロックとは異な
る方向に向いていることを特徴とする請求項１に記載の
半導体製造装置の評価装置。 - 【請求項４】 前記複数個の抵抗測定パタ−ンブロック
の一部が向いている方向は、前記その他の抵抗測定パタ
−ンブロックが向いている方向とは、４５度もしくは９
０度異なっていることを特徴とする請求項３に記載の半
導体製造装置の評価装置。 - 【請求項５】 前記抵抗測定パタ−ンは、被抵抗測定部
分を有し、その被抵抗測定部分の幅は、その被抵抗測定
部分が含まれる前記抵抗測定パタ−ンブロック内におい
て、少なくとも一部は、残りの被抵抗測定部分の幅とは
異なっていることを特徴とする請求項１に記載の半導体
製造装置の評価装置。 - 【請求項６】 前記抵抗測定パタ−ンブロック内には、
ダミ−パタ−ンが形成されていることを特徴とする請求
項１に記載の半導体製造装置の評価装置。 - 【請求項７】 前記抵抗測定パタ−ンブロック内には、
シ−ト抵抗測定パタ−ンが設けられていることを特徴と
する請求項１に記載の半導体製造装置の評価装置。 - 【請求項８】 複数の抵抗測定パタ−ンを有し、同じパ
タ−ンを有する抵抗測定パタ−ンブロックの複数個をマ
スクパタ−ンとするレティクルを装填した露光装置を用
いて基板上に塗布されたフォトレジストを露光してフォ
トレジストマスクパタ−ンを形成する段階と、 前記マスクパタ−ンをマスクとして基板上に形成されて
いる導電膜をエッチングして、複数の抵抗測定パタ−ン
を有する複数の抵抗測定パタ−ンブロックから構成され
たパタ−ンを備えた導電膜を形成する段階と、 前記導電膜の複数の抵抗測定パタ−ンの抵抗を測定して
前記各抵抗測定パタ−ンブロック内の抵抗値を求める段
階と、 前記各抵抗測定パタ−ンブロック間で、測定された抵抗
値を比較することによって、前記露光装置の特性を評価
する段階とを備えていることを特徴とする半導体製造装
置の評価方法。 - 【請求項９】 前記導電膜は、多結晶シリコン膜、ポリ
サイド膜、アルミニウム膜もしくは金属の薄膜から選ば
れることを特徴とする請求項８に記載の半導体製造装置
の評価方法。 - 【請求項１０】 前記導電膜の抵抗測定パタ−ンの抵抗
測定は、４端子ケルビン法によると共に前記導電膜は、
多結晶シリコン膜からなることを特徴とする請求項８に
記載の半導体製造装置の評価方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089590A JP2530080B2 (ja) | 1992-03-14 | 1992-03-14 | 半導体製造装置の評価装置およびその評価方法 |
| US08/030,804 US5436097A (en) | 1992-03-14 | 1993-03-12 | Mask for evaluation of aligner and method of evaluating aligner using the same |
| KR1019930003808A KR960001686B1 (ko) | 1992-03-14 | 1993-03-13 | 반도체 제조 장치의 평가 장치 및 그 평가 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089590A JP2530080B2 (ja) | 1992-03-14 | 1992-03-14 | 半導体製造装置の評価装置およびその評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0634587A JPH0634587A (ja) | 1994-02-08 |
| JP2530080B2 true JP2530080B2 (ja) | 1996-09-04 |
Family
ID=13975000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4089590A Expired - Fee Related JP2530080B2 (ja) | 1992-03-14 | 1992-03-14 | 半導体製造装置の評価装置およびその評価方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5436097A (ja) |
| JP (1) | JP2530080B2 (ja) |
| KR (1) | KR960001686B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737207B2 (en) | 2000-04-25 | 2004-05-18 | Nikon Corporation | Method for evaluating lithography system and method for adjusting substrate-processing apparatus |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3249317B2 (ja) * | 1994-12-12 | 2002-01-21 | 富士通株式会社 | パターン作成方法 |
| JP2822969B2 (ja) * | 1996-01-29 | 1998-11-11 | 日本電気株式会社 | 集積回路マスクパターンの検証方法 |
| US5614420A (en) * | 1996-05-16 | 1997-03-25 | Taiwan Semicondoctor Manufacturing Company Ltd. | Method of preventing mask tone error |
| KR100498423B1 (ko) * | 1998-01-16 | 2005-09-08 | 삼성전자주식회사 | 전기저항 측정을 이용한 정렬 정도 측정방법 |
| JP2000133569A (ja) * | 1998-10-26 | 2000-05-12 | Mitsubishi Electric Corp | フォーカスの補正方法および半導体装置の製造方法 |
| JP3348419B2 (ja) | 1999-09-24 | 2002-11-20 | 株式会社東芝 | 収差測定方法、収差測定システム及び収差測定マスク |
| KR100313280B1 (ko) * | 1999-10-25 | 2001-11-07 | 한신혁 | 반도체 장치의 전도배선 마스크 제조방법 |
| JP2001125252A (ja) * | 1999-10-25 | 2001-05-11 | Fujitsu Ltd | 半導体集積回路の露光方法及び露光装置 |
| US6462818B1 (en) | 2000-06-22 | 2002-10-08 | Kla-Tencor Corporation | Overlay alignment mark design |
| US7541201B2 (en) | 2000-08-30 | 2009-06-02 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
| US7068833B1 (en) * | 2000-08-30 | 2006-06-27 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US6486954B1 (en) | 2000-09-01 | 2002-11-26 | Kla-Tencor Technologies Corporation | Overlay alignment measurement mark |
| KR100390908B1 (ko) * | 2001-04-30 | 2003-07-10 | 주식회사 하이닉스반도체 | 선택적 에피택셜 성장 공정 평가용 마스크 |
| JP2003077854A (ja) * | 2001-09-05 | 2003-03-14 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| US7804994B2 (en) * | 2002-02-15 | 2010-09-28 | Kla-Tencor Technologies Corporation | Overlay metrology and control method |
| JP4342783B2 (ja) * | 2002-09-24 | 2009-10-14 | 株式会社ルネサステクノロジ | マスクデータ加工装置 |
| US7075639B2 (en) * | 2003-04-25 | 2006-07-11 | Kla-Tencor Technologies Corporation | Method and mark for metrology of phase errors on phase shift masks |
| US7608468B1 (en) | 2003-07-02 | 2009-10-27 | Kla-Tencor Technologies, Corp. | Apparatus and methods for determining overlay and uses of same |
| US7346878B1 (en) | 2003-07-02 | 2008-03-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing in-chip microtargets for metrology or inspection |
| US6974652B1 (en) * | 2003-11-03 | 2005-12-13 | Advanced Micro Devices, Inc. | Lithographic photomask and method of manufacture to improve photomask test measurement |
| DE102004020187B4 (de) * | 2004-04-22 | 2006-07-13 | Infineon Technologies Ag | Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen |
| US7557921B1 (en) | 2005-01-14 | 2009-07-07 | Kla-Tencor Technologies Corporation | Apparatus and methods for optically monitoring the fidelity of patterns produced by photolitographic tools |
| US7687925B2 (en) | 2005-09-07 | 2010-03-30 | Infineon Technologies Ag | Alignment marks for polarized light lithography and method for use thereof |
| EP2119500B1 (en) * | 2007-03-14 | 2016-11-30 | Nissan Motor Co., Ltd. | Fibrous structure |
| JP5260021B2 (ja) * | 2007-03-30 | 2013-08-14 | 株式会社ジャパンディスプレイ | 評価パターンを配置した液晶表示装置およびその製造方法 |
| JP4968335B2 (ja) * | 2007-06-11 | 2012-07-04 | 株式会社ニコン | 計測部材、センサ、計測方法、露光装置、露光方法、及びデバイス製造方法 |
| US9927718B2 (en) | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
| US10890436B2 (en) * | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
| US9252202B2 (en) * | 2011-08-23 | 2016-02-02 | Wafertech, Llc | Test structure and method for determining overlay accuracy in semiconductor devices using resistance measurement |
| JP5981723B2 (ja) * | 2012-01-26 | 2016-08-31 | ローム株式会社 | 電源装置 |
| JP5758422B2 (ja) | 2013-02-19 | 2015-08-05 | 株式会社東芝 | パターン形成方法 |
| US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4475811A (en) * | 1983-04-28 | 1984-10-09 | The Perkin-Elmer Corporation | Overlay test measurement systems |
| DE3402178A1 (de) * | 1984-01-23 | 1985-07-25 | Werner Dr. Vaduz Tabarelli | Vorrichtung zum projektionskopieren von masken auf ein werkstueck |
| JP2867384B2 (ja) * | 1988-06-23 | 1999-03-08 | 日本電気株式会社 | ホトレジスト層パターン測定方法 |
| JPH0262043A (ja) * | 1988-08-26 | 1990-03-01 | Nec Corp | 寸法測定用パターン |
-
1992
- 1992-03-14 JP JP4089590A patent/JP2530080B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-12 US US08/030,804 patent/US5436097A/en not_active Expired - Lifetime
- 1993-03-13 KR KR1019930003808A patent/KR960001686B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737207B2 (en) | 2000-04-25 | 2004-05-18 | Nikon Corporation | Method for evaluating lithography system and method for adjusting substrate-processing apparatus |
| US6879380B2 (en) | 2000-04-25 | 2005-04-12 | Nikon Corporation | Method for evaluating lithography system, method for adjusting substrate-processing apparatus, lithography system, and exposure apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5436097A (en) | 1995-07-25 |
| KR930020564A (ko) | 1993-10-20 |
| KR960001686B1 (ko) | 1996-02-03 |
| JPH0634587A (ja) | 1994-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2530080B2 (ja) | 半導体製造装置の評価装置およびその評価方法 | |
| EP0420489B1 (en) | Compensation of lithographic and etch proximity effects | |
| US6063531A (en) | Focus monitor structure and method for lithography process | |
| JP2854551B2 (ja) | 露光マスクの製造方法 | |
| US7897297B2 (en) | Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask | |
| US7078691B2 (en) | Standard reference for metrology and calibration method of electron-beam metrology system using the same | |
| US6879400B2 (en) | Single tone process window metrology target and method for lithographic processing | |
| US6174741B1 (en) | Method for quantifying proximity effect by measuring device performance | |
| KR100509996B1 (ko) | 포토마스크의 제조 방법 및 그 포토마스크를 이용한반도체 장치의 제조 방법 | |
| US20030129509A1 (en) | Evaluation method | |
| US6429667B1 (en) | Electrically testable process window monitor for lithographic processing | |
| JPH09148222A (ja) | 露光方法及びモニタパターン | |
| US6426174B1 (en) | Method for manufacture semiconductor devices | |
| US6294397B1 (en) | Drop-in test structure and abbreviated integrated circuit process flow for characterizing production integrated circuit process flow, topography, and equipment | |
| US7476473B2 (en) | Process control method, a method for forming monitor marks, a mask for process control, and a semiconductor device manufacturing method | |
| US6066419A (en) | Method for monitoring dosage/focus/leveling | |
| US6414326B1 (en) | Technique to separate dose-induced vs. focus-induced CD or linewidth variation | |
| JP3913151B2 (ja) | 露光装置のパラメータの値を最適化する方法及びシステム、露光装置及び露光方法 | |
| CN114077166A (zh) | 获得光刻工艺关键尺寸摇摆曲线的方法 | |
| US7693682B2 (en) | Method for measuring critical dimensions of a pattern using an overlay measuring apparatus | |
| US7632616B2 (en) | Controlling system and method for operating the same | |
| US6370680B1 (en) | Device to determine line edge roughness effect on device performance | |
| JPH1115139A (ja) | マスクパターン作成方法およびこの方法により形成されたマスク | |
| EP1251401A1 (en) | Method of measuring the aberration of a projection lens | |
| JP3068366B2 (ja) | 半導体プロセスの寸法基準用チップと寸法較正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |