JP6219674B2 - ブロック共重合体を使用したエッチング - Google Patents

ブロック共重合体を使用したエッチング Download PDF

Info

Publication number
JP6219674B2
JP6219674B2 JP2013223393A JP2013223393A JP6219674B2 JP 6219674 B2 JP6219674 B2 JP 6219674B2 JP 2013223393 A JP2013223393 A JP 2013223393A JP 2013223393 A JP2013223393 A JP 2013223393A JP 6219674 B2 JP6219674 B2 JP 6219674B2
Authority
JP
Japan
Prior art keywords
layer
block copolymer
pattern
etching
polystyrene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013223393A
Other languages
English (en)
Other versions
JP2014099604A (ja
Inventor
ブーン・テイク・チャン
慈 田原
慈 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2014099604A publication Critical patent/JP2014099604A/ja
Application granted granted Critical
Publication of JP6219674B2 publication Critical patent/JP6219674B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、リソグラフィの分野、特にナノリソグラフィ、例えば半導体集積回路やナノ電気機械システムを製造するためのナノリソグラフィの分野に関する。具体的には、自己組織化したブロック共重合体材料の下位にあるポリマー構造（任意に基板も）をエッチングする方法に関する。
半導体の製造において、より高いコンポーネント密度と、集積回路やナノ電気機械システムにおいて例えばナノスケールのような小さい構造を達成することに対するニーズが存在する。通常、半導体デバイスを製造するリソグラフィ技術は、レジスト層の上にデバイス構造のパターンを適用し、レジスト層のパターンにより露出した基板を選択的にエッチング除去することを含む。更なるプロセス工程では、エッチング領域内で他の材料を堆積させ、例えば集積回路を形成できる。
従来のフォトリソグラフィでは、パターンマスクが光により感光性ポリマーレジストに投影される。しかし、このアプローチの解像度は、回折により本質的に制限される。代替として、例えば電子ビームリソグラフィ、イオンビームリソグラフィまたはＸ線リソグラフィにおいて、放射線質(radiative quality)が異なるエネルギーの波により好適なレジスト層にパターンを転写することもできる。しかし、このようなリソグラフィ法を用いて許容できるコストと工業的に許容できるスループットでナノスケールの構造を製造することは、依然として難しい。
ブロック共重合体の誘導自己組織化（Directed Self Assembly:ＤＳＡ）は、ナノリソグラフィに対する新興の(emergent)代替アプローチである。ブロック共重合体は、共有結合で互いに接続された化学的に異なるポリマーブロックからなる。化学的に異なる複数のポリマーブロックは、ミクロ相分離を経て、異種のポリマー鎖間での反発力により動かされ、その結果、周期的ナノ構造においてアニール後に均質なドメインが形成される。例えば当該周期構造は、六方充填された(hexagonally packed)シリンダ(cylinder)、球、ジャイロイド構造(gyroid structure)または板状構造(lammelae)を含んでもよい。形成される構造の種類は、異なるポリマーのブロック長の比を調整することにより制御可能である。しかし、ブロック共重合体材料は、配向制御技術により制限されない場合には、ランダム配向と弱い長距離秩序を特徴付けることができる。このような技術、例えばグラフォエピタキシ(graphoepitaxy)や化学エピタキシは、ブロック共重合体材料におけるドメイン形成を選択的に誘導する(direct)。下位基板の上でレジスト層として使用可能なパターン化ギャップ構造が、後続の一ポリマーの選択的除去を通じて形成され、これにより５ｎｍから５０ｎｍのスケールでの特徴パターニング(feature patterning)が可能となる。
ＤＳＡでは、基板の上でプレパターン(pre-pattern)を適用してもよい。そして、ブロック共重合体材料がその上に付加された場合、ブロック共重合体材料の配向を誘導できる。このプレパターンを使用して、周波数逓倍(multiplication)を達成し、例えば、プレパターンより空間周波数が大きいクロスバー構造のパターンやラインパターンを作り出すことができ、これにより最終印刷構造のピッチが増加する。それゆえ、１４ｎｍより小さいパターン形状(feature)を有する高度な縮小パターニングをＤＳＡにより達成できる。さらに、ＤＳＡを使用し、例えばプレパターンを縮小(shrink)および修正(rectify)することにより、元の印刷において欠陥を修復して均一性を向上させることができる。例えばＥＵＶリソグラフィと組み合わせて、限界寸法（ＣＤ）内の局所的な変化により課される制限を克服できるところ、これは例えば小さいコンタクトの形状を製造するのに有利なことがある。
一ポリマー種を選択的に除去する手段は存在するが、下位の層をパターニングする（任意に基板をパターニングする）ために、残存するパターン化構造をレジスト層として使用することは依然として課題である。通常、エッチング方法により下位の層のエッチング（任意に基板のエッチングも）が可能となり、さらに残存するポリマー種に損傷を与え、これにより下位の層（任意に基板も）内に歪んだパターンが製造される。それゆえ当該技術分野において、この制限を克服する新規なエッチング方法に対するニーズが存在する。
本発明の実施形態の目的は、自己組織化ブロック共重合体材料の下位にある層の良好なドライエッチング（任意に基板のエッチングも）を提供することである。
エッチング、およびこれにより残存するポリマー種に対する損傷を制限できることは、本発明の実施形態の利点である。
残存するポリマー種から構成されるパターンが、この低歪みのパターンを、下位の層および任意に基板へ転写する(transfer)ためのマスクとして供することができることは、本発明の実施形態の利点である。
第１の態様で、本発明は、
ブロック共重合体のリソグラフィのための方法であって、
中立層の上で自己組織化ブロック共重合体層を得る工程、ここで中立層は、基板の上位にあり、自己組織化ブロック共重合体層は、互いに異なるエッチング耐性を有する少なくとも２つのポリマー成分を含み、自己組織化ブロック共重合体層は、該少なくとも２つのポリマー成分のミクロ相分離により形成された共重合体パターン構造をさらに有し、
自己組織化ブロック共重合体層の第１ポリマー成分を選択的にエッチングすることにより、第２ポリマー成分を残存させる工程、
第２ポリマー成分をマスクとして使用して、中立層に対してプラズマエッチングを適用する工程、ここでプラズマエッチングは、不活性ガスおよびＨ２を含み、
を含む方法に関する。
第２の態様で、本発明は、
部分的に製造された集積回路であって、
中立層の上に設けられたポリマーパターン構造を備え、
中立層は、基板の上位にあり、
前記ポリマーパターン構造は、ブロック共重合体層であり、
少なくとも１つのポリマー成分は、エッチング除去されており、
前記ポリマーパターンは、５０ｎｍ未満、有利には２０ｎｍ未満、より有利には１６ｎｍ未満のハーフピッチを有してもよく、
中立層は、基板の下部が露出するように、ポリマーパターンをマスクとして使用して中立層をエッチングする工程により得られるパターンを有する、
集積回路に関する。
本発明の実施形態に係る例示的な方法を示すフローチャートである。 本発明の実施形態に係る方法に使用するための、自己組織化ジブロック共重合体層を概略的に示す。 本発明の実施形態に係る方法を使用して１つのポリマー成分をエッチング除去した後であって中立層をエッチングする前の自己組織化ジブロック共重合体層を概略的に示す。 ジブロック共重合体層内に形成されたパターンの中立層内への転写を示すＳＥＭ断面像を示す。
図面は概略的に過ぎず、非限定的である。図面では、説明目的のために幾つかのエレメントの大きさが誇張され、また、スケール通り描かれていないことがある。
請求項におけるいかなる参照符号も、範囲を限定するものとして解釈されるべきではない。異なる図面において、同一の参照符号は同一または類似のエレメントを指す。
特定の実施形態に関して、特定の図面を参照しつつ本発明について説明するが、本発明はこれに限定されず、請求項によってのみ限定される。記載された図面は、単に概略的であって非限定的である。図面では、説明目的のために幾つかのエレメントの大きさが誇張され、また、スケール通り描かれていないことがある。寸法および相対寸法は、本発明の実施化のための実際の縮小と対応していない。
説明および請求項での用語「第１」「第２」などは、類似のエレメントを区別するために使用しており、必ずしも時間的に、空間的に、序列でまたは他のいずれかの方法でシーケンスを表すために使用しているのではない。こうして使用した用語は、好適な状況下で交換可能であり、本明細書で説明した本発明の実施形態は、本明細書で説明または図示したものとは別のシーケンスで動作可能であると理解すべきである。
さらに、説明および請求項での用語「上(top)」「下(under)」などは、説明目的で使用しており、必ずしも相対的な位置を記述するためには使用しているのではない。こうして使用した用語は、好適な状況下で交換可能であって、本明細書で説明した本発明の実施形態は、本明細書で説明または図示したものとは別の向きで動作可能であると理解すべきである。
請求項で使用する用語「備える、有する、含む(comprising)」は、それ以降に列挙された手段に限定されるように解釈すべきでない。それは、他のエレメントまたは工程を除外しない。記述した特徴、整数、工程またはコンポーネントの存在は、参照したように特定するよう解釈する必要があるが、１つ以上の他の特徴、整数、工程もしくはコンポーネント、またはこれらのグループの存在または追加を除外しない。したがって、「手段ＡとＢとを備えたデバイス」という表現の範囲を、コンポーネントＡとＢだけからなるデバイスに限定すべきでない。それは、本発明に関して、ＡとＢが、関連するデバイスのコンポーネントであることを意味するに過ぎない。
この明細書を通じて「一実施形態(one embodimentまたはan embodiment)」が意味するのは、当該実施形態と関連して説明される特定の特徴、構造または特性は、本発明の少なくとも一つの実施形態に含まれるということである。したがって、この明細書を通じてさまざまな場所で現れるフレーズ「一実施形態で」は、必ずしもすべてが同じ実施形態を参照するわけではないが、参照してもよい。さらに、特定の特徴、構造または特性は、この発明から当業者にとって明らかなように、１つ以上の実施形態において、任意の好適な方法で組み合わせることができる。
同様に、本発明の例示的な実施形態の説明において、本発明の種々の特徴は、発明を簡素化し、１つ以上の種々の発明の態様の理解を支援する目的で、単一の実施形態、図面、またはその説明の中に一緒にグループ化されることがあると認識すべきである。しかし、この発明の方法は、請求項に記載の発明が、各請求項に明確に記載されたものより多くの特徴を必要とするという意図を反映していると解釈すべきではない。むしろ、以下の請求項に反映されているように、発明の態様は、先に開示された単一の実施形態のすべての特徴より少なくなる。したがって、詳細な説明に続く請求項は、この詳細な説明中に明確に包含され、各請求項は、この発明の別々の実施形態としてそれ自身で成立する。
さらに、本明細書で説明される幾つかの実施形態は、他の実施形態に含まれる幾つかの特徴は含むが他の特徴は含まず、当業者が理解することになるように、異なる実施形態の特徴の組み合わせは、本発明の範囲内であって、異なる実施形態を構成することが意図されている。例えば、以下の請求項において、請求項記載の実施形態のいずれもが、任意の組み合わせで使用可能である。
本明細書でされる説明において、多くの具体的詳細が記載される。しかし、本発明の実施形態は、これらの具体的詳細なしに実践できることが理解される。他の例では、周知の方法、構造および技術は、この説明の理解を不明瞭にしないために、詳細には示されていない。
本発明の実施形態で、「ブロック共重合体」は、化学的に異なる２つ以上のポリマー、例えばジブロック、トリブロック、スター、くし型(comb)または制御された構造を有する他のポリマーのブロックを有するポリマーを指す。通常、ブロックは、親水性または疎水性の度合いなどのさまざまな化学的特性を有しうる。通常、ブロックは、ある温度範囲にわたって互いに非混和性を有するか部分的にのみ混和性を有し、例えば分離したミクロ相ドメインを形成でき、これにより自己組織化が可能となる。自己組織化は、異なるポリマーブロック間の化学的差異、例えば親水性／疎水性の不均衡を基礎とすることができる。当該ブロック共重合体は、当該技術分野で既知の方法、例えば原子移動ラジカル重合、可逆的付加フラグメンテーション連鎖移動重合、ニトロキシド媒介重合、ホウ素媒介重合または触媒的連鎖移動重合により得ることができる。
本発明の実施形態で、「アニール」(annealing)は、ブロック共重合体材料中のミクロ相分離により構造の自己組織化を可能にするプロセスを指す。
本発明の実施形態で、「ブロック共重合体リソグラフィ」は、ブロック共重合体内でのポリマー成分の選択的エッチングにより得られるマスクを利用したリソグラフィ方法を指す。
本発明は、
ブロック共重合体のリソグラフィのための方法であって、
中立層の上で自己組織化ブロック共重合体層を得る工程、ここで中立層は、基板の上位にあり、自己組織化ブロック共重合体層は、互いに異なるエッチング耐性を有する少なくとも２つのポリマー成分を含み、自己組織化ブロック共重合体層は、該少なくとも２つのポリマー成分のミクロ相分離により形成された共重合体パターン構造をさらに有し、
自己組織化ブロック共重合体層の第１ポリマー成分を選択的にエッチングすることにより、第２ポリマー成分を残存させる工程、
第２ポリマー成分をマスクとして使用して、中立層に対してプラズマエッチングを適用する工程、ここで中立層に適用されるプラズマエッチングは、不活性ガスおよびＨ２、例えばＡｒ／Ｈ２を含み、
を含む方法に関する。
実施形態で、自己組織化ブロック共重合体層は、プレマスクパターンと平坦化中立層(ＮＵＬ) (planarizing neutral layer)の上位にあって、これらと接していてもよい。明細書を通じて、中立層と平坦化中立層を使用して同一物を指す。実施形態で、中立層は以下のような材料層である。すなわち、基板の上に堆積し、それゆえ基板と自己組織化ブロック共重合体層との間に配置された材料層である。プレマスクパターン（例えば尾根と谷を有する）が基板の上に存在する場合、中立層は、自己組織化ブロック共重合体の成長用に平坦なプラットフォームが与えられるように、谷を充填してプレマスクパターンを平坦化してもよい。好ましくは、この平坦なプラットフォームの上面は、プレマスクパターンの上面と、周囲の中立層領域とで構成される。プレマスクパターンの上面により、自己組織化ブロック共重合体の自己組織化が改善する。平坦化中立層は、ブロック共重合体層の自己組織化を可能にする限り、どのような特性を有していてもよい。以下、好ましい実施形態について説明する。自己組織化ブロック共重合体層は、互いに異なるエッチング耐性を有する少なくとも２つのポリマー成分を含む。自己組織化ブロック共重合体層は、当該少なくとも２つのポリマー成分のミクロ相分離により形成された共重合体パターン構造をさらに有する。この方法は、エッチングプロセス、例えばプラズマエッチングプロセスを適用して、第１ポリマー相を選択的に除去する工程を含む。
図１を参照すると、本発明の実施形態に係るブロック共重合体のリソグラフィ、例えばブロック共重合体層を有する基板であって、その上に設けられたプレマスクパターンと平坦化中立層のさらに上にブロック共重合体層が位置するような基板をエッチングするための例示的な方法１０について示されている。当該方法は、集積回路の分野において、例えばトランジスタの大きさと間隔とを低下させる手段および／または小型の形状で欠陥を修正する手段として有用であろう。したがって、本発明の実施形態に係る方法を利用することにより、集積回路にて、１００ｎｍより小さい形状、例えば５０ｎｍより小さい形状、一例で２０ｎｍより小さい形状、例えば１６ｎｍより小さい形状、または１４ｎｍより小さい形状、または１０ｎｍより小さい形状、一例では５ｎｍより小さい形状を達成できる。
方法１０は、上位にプレマスクパターンと平坦化中立層を有する基板の上で、自己組織化ブロック共重合体層を得る工程を含む。実施形態で、基板は半導体基板でもよい。半導体基板は、シリコン基板または二酸化ケイ素基板でもよい。この基板はまた、積層構造、例えばシリコン−絶縁体−シリコン構造でもよく、および／または前段のプロセス工程により内部に設けられる構造を有してもよい。あるいは、基板は、シリコン窒化物、シリコン酸窒化物、二酸化ケイ素もしくはオキシ炭化ケイ素、スピンオンガラス（ＳＯＧ／ＳＯＣ）またはこれらの組合せ、などのハードマスク材料からなる上側層で構成されてもよく、当該上側層を含んでもよい。
自己組織化ブロック共重合体層は、互いに異なるエッチング耐性を有する少なくとも２つのポリマー成分を含む。例えば、共有結合により鎖末端で接続された化学的に異なる２つ以上のホモポリマーブロックからなるポリマー組成物を、ハケ塗り、圧延、吹きつけ、インクジェットの利用またはスピンコートにより基板の上にコーティングできる。ポリマー組成物は、接着剤、接着促進剤および／または溶媒といった添加物をさらに含んでもよい。例えば、自己組織化ブロック共重合体層は、互いに共有結合した２種類のポリマー鎖を含むジブロック共重合体から構成されてもよい。当該ジブロック共重合体は、例えばポリスチレン−ポリイソブテン、ポリスチレン−イソプレン、ポリジメチルシロキサン−ポリイソブテン、ポリスチレン−ポリエチレンオキシド、ポリスチレン−ポリプロピレンオキシド、ポリエチレンオキシド−ポリ（シアノビフェニルオキシ）ヘキシルメタクリレート、ポリスチレン−ポリメタクリル酸、ポリエチレンオキシド−ポリビニルピリジン、ポリスチレン−ポリビニルピリジンまたはポリイソプレン−ポリヒドロキシスチレンを含んでもよい。好ましくは、当該ジブロック共重合体は、ポリメチルメタクリレート（ＰＭＭＡ）鎖に共有結合したポリスチレン（ＰＳ）鎖を有してもよい。ポリスチレンとＰＭＭＡは、アルゴンプラズマを用いたドライエッチングに対して有利なエッチング耐性比を有する。代替として、自己組織化ブロック共重合体層は、例えば２種類のポリマー鎖Ａ，ＢがＡ−Ｂ−Ａ状に結合し、３種類のポリマー鎖Ａ，Ｂ，ＣがＡ−Ｂ−Ｃ状に結合したトリブロック共重合体組成物から構成できる。一実施形態で、前記ポリマー成分の１つ（例えば前記第２ポリマー成分）はポリスチレンでもよい。これは、以下の点で好都合である。すなわち、本発明による中立層のプラズマエッチング方法は、例えばエッチングが難しいことで有名なＰＭＭＡのような他の成分に対して良好なエッチング能力を有する一方、驚くことにポリスチレンをあまりエッチングしない（かつ／またはエッチングの際にポリスチレン構造を変形させない）。これにより、第２成分を過度にエッチングし、または変形させることなく、一成分を選択的にエッチングでき、輪郭がはっきりした(well-defined)マスクの形成を維持できる。
一実施形態で、前記ポリマー成分の１つ（例えば前記第１ポリマー成分）はＰＭＭＡでもよい。
さらに、自己組織化ブロック共重合体層は、少なくとも２つのポリマー成分のミクロ相分離により形成される共重合体パターン構造を有する。例えば、基板の上にコーティングされたポリマー組成物を例えばガラス転移温度または溶融温度より高い温度でアニールすることができ、その間に、ポリマー組成物の成分は自己組織化して構造化されたドメインとなりえ、これにより共重合体パターン構造が形成される。例えば、熱アニールは、組成物の少なくとも１つのポリマー成分のガラス転移温度または溶融温度の低い方の値を超える温度で使用できる。アニール時間は、自己組織化を可能にするように選択でき、０．０１時間〜３００時間、好ましくは０．１時間〜２４時間でもよい。アニール前にプリベークを行って、ブロック共重合体堆積後に残留する幾らかの溶媒を除去してもよい（例えばスピンキャストにより）。ＰＳ−ＰＭＭＡブロック共重合体の場合、例えば７０℃から１３０℃（一例では１００℃）の温度で３０秒から１２０秒（一例では６０秒）間、このプリベークを実施してもよい。基板に対して交差する均一な膜につながるプリベーク条件を選択することが好都合である。ＰＳ−ＰＭＭＡブロック共重合体の場合、例えば２００℃から３００℃（一例では２５０℃）の温度で、１００秒から５００秒（一例では３００秒）間、不活性雰囲気（例えばＮ２）のオーブン内で、ブロック共重合体の実際のアニールを実施してもよい。
ブロック共重合体の各ブロックの全鎖長と分子量を適切に選択することにより、例えば、当該技術分野で知られたフローリーハギンズ(Flory Huggins)パラメータを適切に選択することにより、この共重合体パターン構造の形態を調整し、例えば板状構造(lamellae)、シリンダ、球をブロック共重合体層内に作り出すことができる。ブロック共重合体の分子量は、例えばブロックの末端間距離が所望のパターンの最小形状と同等となる(commensurate)ように選択できる。好ましい分子量として、２００ｇ／ｍｏｌ〜１００００００ｇ／ｍｏｌ、例えば、２０００ｇ／ｍｏｌ〜１０００００ｇ／ｍｏｌが可能である。
図１と図２を参照すると、本発明による実施形態で、方法１０は、基板２３の上にプレマスクパターン２２’と平坦化中立層２２’’とを設ける工程１８を含んでもよい。当該プレマスクパターンは、共重合体パターン構造を配列させるための複数のガイドを有してもよい。この複数のガイドは、物理的または化学的特性の局所的な違い、例えば親水性の局所的な違いにより形成できる。プレマスクは、当技術分野で知られた方法で作成できる。例えば、グラフォエピタキシ法を使用して、基板の上にレリーフ構造を刻むことができ、その結果、形成された低空間周波数パターンを使用して高空間周波数のブロック共重合体パターンを規律し(constrain)、配列させることができる。同様に、化学エピタキシ法を使用して、親水性といった化学的特性の局所的な差がＢＣＰ内のポリマー成分の選択的な(preferential)配列をパターンに沿って誘導するようなパターンを、基板の上に設けることができる。したがって、共重合体パターン構造の配列は、プレマスクパターンに対する１つの相成分の選択的な引力(attraction)を基礎としてもよく、例えば、親水性／疎水性の違いといった相成分の異なる化学的特性を基礎としてもよい。これにより、共重合体パターン構造、例えば基板の近傍でのプレマスクパターンの空間周波数逓倍において、プレマスクパターンの複製(replication)が得られる。必要に応じて、ブロック共重合体層の上部を、例えば基板から（充分に距離を隔てて(remote or distant)）除去された側部から開始して、均一で例えば選択的な、エッチング、カッティングまたは研磨工程により除去し、このパターンの複製がプレマスクから外れうる領域を除去してもよい。例えば図２は、基板、例えばシリコン基板２３の上に設けられた、層２２と記載された(registered)層状(laminar)共重合体パターン構造と併せて、アニール後のブロック共重合体層２１を示す。層２２はプレマスクパターンを含む。さらに、層２２は中立層２２’（ＮＵＬ）を含む。
本発明の実施形態は、ＮＵＬエッチング層をエッチングするために利用する薬剤と同じ薬剤を利用することにより、プレマスクパターンを形成する工程をさらに含んでもよい。ここで、エッチング時間は、プレマスクパターン構造をトリミング（横方向に低下させる）して必要な限界寸法が達成されるように調整される。
図２と図３の実施形態に示すように、中立層２２’’と一緒にプレマスクパターン２２’を平坦化してもよい。すなわち、中立層は隣接する２つのプレマスクパターンライン／構造の間のトレンチ（ギャップ）を充填しており、結果としてブロック共重合体層２１の下位で平坦化された（フラットな）上部が得られる。これにより、プレマスクパターン２２’の構造は、中立層２２’’内に埋め込まれて層２２全体を構成する。
プレマスク２２’を作成する方法は当業者に知られており、例えば論文(”Comparison of Directed Self-Assembly Integrations” by Somervell et al. published at SPIE Advanced Lithography, February 2012)に記載されているように作成できる。図２，３に、プレマスクパターン２２’と中立層２２’’を例示的に示している。例えば、ブロックポリマー層２１は、第１ポリマー成分、例えばＰＭＭＡ２５のブロックドメインと、第２ポリマー成分、例えばポリスチレン２４のブロックドメインとを交互に含んでもよい。図３は、第１ポリマー成分、例えばＰＭＭＡ２５をエッチング除去した後のブロックポリマー層２１を示す。
実施形態で、中立層はブロック共重合体の各成分を構成するモノマーを含むランダム共重合体でもよい。モノマーが中立層とランダム共重合体との間での化学的適合性に有利に作用するため、これは好都合である。実施形態で、中立層は、ブロック共重合体の第１成分を構成するモノマーと、ブロック共重合体の第２成分を構成するモノマーとを含むランダム共重合体でもよい。実施形態で、中立層は、親水基部分、例えば水酸基部分を備えて(carry)もよい。これは、中立層の上でのブロック共重合体の自己組織化を促進するので好都合である。本発明の実施形態で、中立層は、約５０％のポリスチレンと約５０％のＰＭＭＡとの混合物を含んでもよい。
特定の実施形態で、中立層は、水酸基末端ポリ（スチレン−ランダム−メチルメタクリレート）ブラシ（（ＰＳ−ｒ−ＭＭＡ）−ＯＨ）である。当該中立層の組成により、ブロック共重合体はアニール工程中に自己組織化が可能となる。この（ＰＳ−ｒ−ＭＭＡ）−ＯＨは、ポリスチレンとポリメチルメタクリレートのブロックを含むブロック共重合体と一緒に使用する場合に特に好都合である。
方法１０は、アッシングガスを用いた単一のプラズマエッチング工程あるいは一連のプラズマエッチング工程を使用して自己組織化ブロック共重合体層のエッチング（例えばプラズマエッチング）を実施し、第１ポリマー相を選択的に除去する工程１４をさらに含んでもよい。前記プラズマエッチング工程のシーケンスは、アッシングガスから作られるプラズマを用いたプラズマエッチング工程と、この後または前に実施される、ほぼ純粋な不活性ガスから作られたプラズマを用いたプラズマエッチング／スパッタ工程とを含んでもよい。
当該アッシングガスは、任意の適切なアッシングガスが可能である。使用可能なアッシングガスの一例は酸素である。幾つかの実施形態では、あまりに高速で発生するアッシングを防止するために、アッシングガスは５０％未満の濃度、有利には２０％未満の濃度、さらに有利には１０％未満の濃度で存在してもよい。「ほぼ純粋」は、ガスの混合物が、無視できる量の不純物のみを含むことを指しており、優先的には(preferentially)純粋であるが、当該混合物は、有意な態様でプラズマエッチングに影響を与えないことが知られているような少量の他の元素または分子の痕跡を含有してもよいと理解すべきである。「不活性ガス」は、ブロック共重合体材料およびその構成物質と化学反応を引き起こさないか、無視できる程度に引き起こすガスを指す。例えば、希ガスや窒素は、有機化合物と反応できず、または弱く反応するだけである。
この不活性ガスプラズマエッチングは、スパッタ工程を含んでもよい。例えば、アルゴン（Ａｒ）プラズマを使用して、ポリスチレン内に形成された共重合体パターン構造といった他のポリマー成分を適切な位置に(in place)残しつつ、１つのポリマー成分、例えばＰＭＭＡに相当する材料を選択的に除去できる。共重合体が２つより多い成分を含む場合、この不活性ガスを用いたエッチングに対するエッチング耐性は、例えば、第１成分を充分にエッチング除去し、第２成分をより低度にエッチング除去し、第３成分をさらに影響を受けない状態とするエッチングにより３次元構造を形成できるように、３成分で異なってもよい。
実施形態で、第１ポリマー成分対第２ポリマー成分についてのエッチング１４の選択性は８以上であってもよい。
例えば、ポリスチレン−ブロック−ポリ（メチルメタクリレート）層（ＰＳ−ｂ−ＰＭＭＡ）の場合、アルゴンプラズマは、ポリスチレンパターン構造の崩壊を最小にしてＰＭＭＡを除去できる。例えば、アルゴンプラズマを用いた、バイアスなしまたは低バイアスでのドライエッチング工程は、ＰＭＭＡ対ＰＳの選択比で、例えば８以上を達成できる。
アッシングガスプラズマエッチングが不活性ガスエッチング／スパッタ工程からのエッチング残渣を除去できること、例えばＰＳ−ｂ−ＰＭＭＡ層内でポリスチレンの上にスパッタされまたは再堆積した不揮発性ＰＭＭＡエッチング残渣を酸素エッチング工程により揮発性材料に変質させ、その後効率的に除去できることは、本発明の少なくとも幾つかの実施形態の利点である。
本発明に係る実施形態で、方法１０は、残存するポリマー相をマスクとして使用して中立層をエッチングする工程１６を含む。
本発明の実施形態では、不活性ガスとＨ２を含むプラズマエッチングを使用して中立層をエッチングして、ポリスチレン（マスクとして作用する残存ポリマー相）から中立層への良好なパターン転写を得る。好ましくは、Ａｒ／Ｈ２プラズマを使用する。
好ましくは、不活性ガス／Ｈ２（例えばＡｒ／Ｈ２）プラズマエッチングを、不活性ガス／Ｈ２（例えばＡｒ／Ｈ２）プラズマ曝露中にポリスチレンが過度に消費されず且つ／または面形成され(facetted)ないような低いプラズマ密度で実施する。当該低密度プラズマは、全圧が５０ｍＴ未満、好ましくは１０ｍＴ未満のエッチングチャンバ内で得られる。
Ｃ含有ガス（例えば重合ガス(polymerizing gas)）をＡｒ／Ｈ２プラズマに付加した場合、エッジ均一性の制御性が改善した。
特定の実施例では、ＣＨ４をＡｒ／Ｈ２プラズマに付加し、２５．６８ｎｍの線幅（または限界寸法ＣＤ）に対して１．７１の標準偏差（３σ）を得た。これは、ほぼ同じＣＤの値についてＣ含有ガス（例えば重合ガス）を追加しないＡｒ／Ｈ２プラズマのみを用いて得られた３σの値２２．３に対して約１桁エッジ均一性が改善したことを表す。
重合ガスは炭素（Ｃ）含有ガスである。本発明の実施形態で、Ｃ含有ガスは水素をさらに含んでもよい。Ｃ含有ガスの例は、ＣＨ４、Ｃ２Ｈ４、Ｃ２Ｈ６、Ｃ３Ｈ８およびこれらの任意の混合物のような炭化水素である。他のＣ含有ガス未満と比較して安価であって重合しにくい点で、特にＣＨ４が好都合である。
幾つかの実施形態で、Ｃ含有ガスは、水素とハロゲン化合物をさらに含んでもよい。当該Ｃとハロゲンを含有するガスの例は、ＣＨ３Ｆ、ＣＨ２Ｆ２、Ｃ２Ｈ２Ｆ４、ＣＨ３Ｉ、およびこれらの任意の混合物である。
さらに別の実施形態で、Ｃ含有ガスは酸素をさらに含んでもよい。当該Ｃと酸素を含有するガスの例は、ＣＯＳ、ＣＯ２およびこれらの任意の混合物である。Ｃ含有ガスが酸素をさらに含む場合、ＣＯＳが好ましい。
理論に束縛されるものではないが、炭素含有ガスは残存ポリマー相（マスクとして作用する）を保護し、これにより中立層のエッチング中にマスクのプロファイルが維持されると考えられている。
特定の実施形態では、中立層のエッチング中、Ａｒ／Ｈ２プラズマに対してＣＨ４を付加してポリスチレンの良好なプロファイルを維持し、これにより中立層と下位の基板へのパターン転写が充分に改善する。
特定の実施例で、チャンバ内の全圧は約５ｍＴから１０ｍＴであり、ＲＦ電力は約１００Ｗであり、チャンバには約１００ｓｃｃｍのＨ２、１００ｓｃｃｍのＡｒ、５から１０ｓｃｃｍのＣＨ４を供給した。１回につき(each time)、５０Ｗから１００Ｗのバイアスを印加した。６ｎｍから８ｎｍの厚さを有する中立層の場合、エッチング時間は約１５秒とした。
図４は、全圧が低いエッチングチャンバ内での、（ａ）Ａｒ／Ｏ２を用いたＰＭＭＡのエッチング後、（ｂ）Ａｒ／Ｈ２プラズマを用いた中立層のエッチング後のＳＥＭ断面像を示す。図から判るように、ジブロック共重合体層内に形成されるパターン（像（ａ）のＰＳラインは、約１０．３ｎｍの中立層の上で高さ３５．９ｎｍを有する）を中立層に転写する。像（ｂ）は、総残存高さが２１ｎｍのＰＳを示し、これはＮＵＬのエッチング中にポリスチレンの一部が消費されたことを示している。しかし、プロファイルが維持されてラインの均一性は非常に良好である。
方法１０は、不活性ガス／Ｈ２（例えばＡｒ／Ｈ２）エッチング薬剤（上記いずれかの実施形態で開示された）にＣ含有ガスを添加して付加することにより、プレマスクパターン２２’を形成する工程をさらに含んでもよい。プレマスクパターンのエッチング時間は、プレマスクパターン構造をトリミング（線幅を横方向に低下させる）して必要な限界寸法が達成されるように調整される。
実施形態で、プレマスクパターンは架橋ポリスチレン（Ｘ−ＰＳ）などの架橋材料から構成されてもよい。
特定の実施例で、架橋ポリスチレン（Ｘ−ＰＳ）からなる層のエッチング時間は、達成すべき最終の限界寸法（ＣＤ）に応じて、約６０秒から９０秒である。ここで、プレマスクパターン２２’は当該層から形成される。基板の上または基板上位のハードマスク層の上に直接にＸ−ＰＳ層を堆積させる。
特定の実施例で、Ｘ−ＰＳ層は約６ｎｍの厚さを有する。Ａｒ／Ｈ２／ＣＨ４からなるエッチング薬剤を使用する場合、６０秒で２５．６８ｎｍ（３σ＝１．７１）のＣＤ値が、７５秒で２０．５２ｎｍ（３σ＝２．６０）のＣＤが、９０秒で１５．４２ｎｍ（３σ＝６．８４）のＣＤが得られた。理論に束縛されるものではないが、炭素含有ガスが残存ポリスチレン層の上部と相互作用することにより、トリミングプロセス中の残存ポリスチレンの場合に上部を保護する薄い層が形成されると考えられている。その結果、非常に狭いラインを有するプレマスクパターン２２’が得られ、プロファイルとラインエッジ粗さの良好な制御性が維持される。
本発明に係る実施形態で、方法１０は、ブロック共重合体層から前記第１ポリマー成分（例えばＰＭＭＡ材料）をエッチング除去した後の１つまたは複数のポリマー成分（例えばポリスチレン内に形成されたパターン）と、残存する中立層（第１ポリマー成分の下の）とをリソグラフィレジストマスクとして使用して、基板をエッチングする工程（図1には示していない）をさらに含んでもよい。
あるいは、基板２３とＮＵＬ層 ２２’’との間にハードマスク層（図示せず）が存在する場合、まずハードマスク層をパターニングし、続けてパターンを基板に転写してもよい。
第２の態様で、本発明は、例えば図３に示すように、基板２３の上に設けられたポリマーパターン構造２４を備え、少なくとも部分的に製造された集積回路４０に関する。このポリマーパターン構造は、本発明の第１の態様に係る方法で、ブロック共重合体層２１の少なくとも１つのポリマー成分２５をエッチング除去することにより得られる。通常、このような構造は、少なくとも１つのポリマー成分２５がエッチング除去されるようなブロック共重合体層を含み、前記ポリマーパターンは、５０ｎｍ未満、有利には２０ｎｍ未満、より有利には１６ｎｍ未満のハーフピッチを有する。ＮＵＬ層２２’’が本発明の方法によりさらにパターニングされ、下側の基板又はハードマスク層を露出させてもよい。
この例で使用した、ＰＭＭＡと中立層のエッチングが最適化された誘導自己組織化の試料は、化学エピタキシフローを用いて調製した。厚さ３０ｎｍから３５ｎｍのブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）膜を中立層の上にコーティングし、アニールした。アニールの前に、プリベークを実施して、スピンキャストの後に幾らかの残留溶媒を除去した。このプリベークを１００℃で６０秒間実施し、３００ｍｍのウエハに対して交差する均一な膜が得られた。ブロック共重合体の実施のアニールを、２５０℃で３００秒間、Ｎ２雰囲気下のオーブン内で実施した。
中立層（６ｎｍから８ｎｍ）は、ポリスチレンとＰＭＭＡの混合物であった。ブロック共重合体は、窒化シリコン基板の上で、架橋ポリスチレン（ＰＳ）のガイドストライプ(guiding stripe)を用いて自己配列させた。アニール後、ブロック共重合体は、ハーフピッチ１４ｎｍの層状ＰＭＭＡ／ＰＳライン／空間構造を形成した。

Claims (14)

  1. ブロック共重合体のリソグラフィのための方法（１０）であって、
    基板（２３）の上にプレマスクパターン（２２’）を形成する工程（１８）、ここでプレマスクパターン（２２’）は複数の尾根と谷を有するものである、
    プレマスクパターン（２２’）の谷を充填するように基板（２３）の上に中立層（２２’’）を形成し、プレマスクパターン（２２’）と中立層（２２’’）の上面を平坦化する工程、
    平坦化されたプレマスクパターン（２２’）と中立層（２２’’）の上で自己組織化ブロック共重合体層（２１）を得る工程（１２）、自己組織化ブロック共重合体層（２１）は、互いに異なるエッチング耐性を有する少なくとも２つのポリマー成分（２４，２５）を含み、自己組織化ブロック共重合体層（２１）は、該少なくとも２つのポリマー成分（２４，２５）のミクロ相分離により形成された共重合体パターン構造をさらに有し、
    自己組織化ブロック共重合体層（２１）の第１ポリマー成分（２５）を選択的にエッチングすることにより、第２ポリマー成分を残存させる工程（１４）、
    第２ポリマー成分（２４）をマスクとして使用して、中立層（２２’’）に対してプラズマエッチングを適用する工程（１６）、ここでプラズマエッチング（１６）は、不活性ガスおよびＨ２を含み、
    を含む方法（１０）。
  2. 中立層（２２’’）に対して適用されるプラズマエッチング（１６）は、Ａｒ／Ｈ２からなる、請求項１に記載の方法（１０）。
  3. 中立層（２２’’）に対して適用されるプラズマエッチング（１６）は、Ｃ含有ガスをさらに含む、請求項１または２に記載の方法（１０）。
  4. Ｃ含有ガスは、ＣＨ４、Ｃ２Ｈ４、Ｃ２Ｈ６、Ｃ３Ｈ８およびこれらの任意の混合物からなる群から選択される、請求項３に記載の方法（１０）。
  5. 中立層（２２’’）のプラズマエッチング（１６）中のエッチングチャンバ内での全圧は、６．７Ｐａ未満である、請求項１から４のいずれか１項に記載の方法（１０）。
  6. プレマスクパターン（２２’）は、前記共重合体パターン構造を整列させるための複数のガイドを含む、請求項１から５のいずれか１項に記載の方法（１０）。
  7. 不活性ガス、Ｈ２およびＣ含有ガスを含むプラズマを用いたプラズマエッチングおよびトリミングプロセスを適用することにより、プレマスクパターン（２２’）を形成する、請求項６に記載の方法（１０）。
  8. Ａｒ／Ｈ２およびＣＨ４からなるプラズマを用いたプラズマエッチングおよびトリミングプロセスを適用することにより、プレマスクパターン（２２’）を形成する、請求項６または７に記載の方法（１０）。
  9. ブロック共重合体層（２１）をアニールすることにより、共重合体パターン構造を形成する、請求項１から８のいずれか１項に記載の方法（１０）。
  10. 前記第２ポリマー成分（２４）は、ポリスチレンである、請求項１から９のいずれか１項に記載の方法（１０）。
  11. ブロック共重合体は、互いに共有結合した２種類のポリマー鎖を有するジブロック共重合体を含む、請求項１から１０のいずれか１項に記載の方法（１０）。
  12. ジブロック共重合体は、ポリスチレン−ポリイソブテン、ポリスチレン−イソプレン、ポリジメチルシロキサン−ポリイソブテン、ポリスチレン−ポリエチレンオキシド、ポリスチレン−ポリプロピレンオキシド、ポリエチレンオキシド−ポリ（シアノビフェニルオキシ）ヘキシルメタクリレート、ポリスチレン−ポリメチルメタクリレート、ポリスチレン−ポリメタクリル酸、ポリエチレンオキシド−ポリビニルピリジン、ポリスチレン−ポリビニルピリジンまたはポリイソプレン−ポリヒドロキシスチレンを含む、請求項１１に記載の方法（１０）。
  13. ブロック共重合体層（２１）から第１ポリマー成分（２５）をエッチング除去する工程（１４）の後の１つまたは複数の第２ポリマー成分（２４）と、残存する中立層（２２’’）とをレジストマスクとして使用して、基板（２３）をエッチングする工程をさらに含む、請求項１から１２のいずれかに記載の方法（１０）。
  14. 基板（２３）と中立層（２２’’）との間にハードマスクが存在する、請求項１から１３のいずれかに記載の方法（１０）。
JP2013223393A 2012-11-14 2013-10-28 ブロック共重合体を使用したエッチング Active JP6219674B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261726390P 2012-11-14 2012-11-14
US61/726,390 2012-11-14

Publications (2)

Publication Number Publication Date
JP2014099604A JP2014099604A (ja) 2014-05-29
JP6219674B2 true JP6219674B2 (ja) 2017-10-25

Family

ID=49484125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013223393A Active JP6219674B2 (ja) 2012-11-14 2013-10-28 ブロック共重合体を使用したエッチング

Country Status (5)

Country Link
US (1) US9263288B2 (ja)
EP (1) EP2733533B1 (ja)
JP (1) JP6219674B2 (ja)
KR (1) KR102047140B1 (ja)
TW (1) TWI584350B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5973763B2 (ja) * 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP6170378B2 (ja) * 2013-08-29 2017-07-26 東京エレクトロン株式会社 エッチング方法
US9666447B2 (en) 2014-10-28 2017-05-30 Tokyo Electron Limited Method for selectivity enhancement during dry plasma etching
FR3041119B1 (fr) 2015-09-11 2017-09-29 Commissariat Energie Atomique Procede de gravure selective d’un copolymere a blocs
FR3041120B1 (fr) * 2015-09-11 2017-09-29 Commissariat Energie Atomique Procede de gravure selective d’un copolymere a blocs
US9697990B2 (en) * 2015-11-16 2017-07-04 Tokyo Electron Limited Etching method for a structure pattern layer having a first material and second material
JP6643876B2 (ja) * 2015-11-26 2020-02-12 東京エレクトロン株式会社 エッチング方法
KR102637883B1 (ko) * 2015-12-11 2024-02-19 아이엠이씨 브이제트더블유 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용
US9899220B2 (en) 2015-12-15 2018-02-20 Imec Vzw Method for patterning a substrate involving directed self-assembly
US9978563B2 (en) * 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives
CN105565261B (zh) * 2016-01-29 2018-02-16 中国科学院微电子研究所 定向自组装模板转移方法
KR102191606B1 (ko) * 2016-11-30 2020-12-15 주식회사 엘지화학 적층체
FR3066497A1 (fr) * 2017-05-22 2018-11-23 Arkema France Procede pour l'assemblage de copolymeres a blocs par controle de l'energie de surface d'un materiau a l'aide d'un traitement reducteur
FR3066498A1 (fr) * 2017-05-22 2018-11-23 Arkema France Procede pour l'assemblage de copolymeres a blocs par controle de l'energie de surface d'un materiau par traitement reducteur plasma
US11613068B2 (en) 2017-09-13 2023-03-28 Lg Chem, Ltd. Preparation method of patterned substrate
CN108231984A (zh) * 2018-01-31 2018-06-29 华南理工大学 一种相分离手段实现的钙钛矿图案化膜片及其制作方法
FR3085389B1 (fr) * 2018-09-03 2021-02-12 Commissariat Energie Atomique Procede de gravure d’un copolymere a blocs comprenant une etape de depot selectif
CN112713086A (zh) * 2019-10-24 2021-04-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472196B2 (ja) * 1999-06-01 2003-12-02 キヤノン株式会社 エッチング方法及びそれを用いた半導体装置の製造方法
JP3940546B2 (ja) 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
JP3403374B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
US7045668B2 (en) * 2001-08-06 2006-05-16 Showa Denko K.K. Production and use of hexafluoroethane
JP2004281837A (ja) * 2003-03-18 2004-10-07 Hitachi Ltd 半導体装置の製造方法
KR100599092B1 (ko) * 2004-11-29 2006-07-12 삼성전자주식회사 구동 주파수 조절에 의한 전자기유도 가속장치
US7371684B2 (en) * 2005-05-16 2008-05-13 International Business Machines Corporation Process for preparing electronics structures using a sacrificial multilayer hardmask scheme
WO2007053579A2 (en) * 2005-10-31 2007-05-10 Kabushiki Kaisha Toshiba Short-wavelength polarizing elements and the manufacture and use thereof
US7723009B2 (en) * 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7989026B2 (en) * 2008-01-12 2011-08-02 International Business Machines Corporation Method of use of epoxy-containing cycloaliphatic acrylic polymers as orientation control layers for block copolymer thin films
US8101261B2 (en) * 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
JP4654279B2 (ja) * 2008-08-28 2011-03-16 株式会社日立製作所 微細構造を有する高分子薄膜およびパターン基板の製造方法
WO2010096363A2 (en) 2009-02-19 2010-08-26 Arkema Inc. Nanofabrication method
US8828493B2 (en) * 2009-12-18 2014-09-09 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
WO2011094204A2 (en) * 2010-01-26 2011-08-04 Wisconsin Alumni Research Foundation Methods of fabricating large-area, semiconducting nanoperforated graphene materials
JP2012033537A (ja) * 2010-07-28 2012-02-16 Toshiba Corp 発光素子
JP5259661B2 (ja) * 2010-09-07 2013-08-07 株式会社東芝 パターン形成方法
JP5910500B2 (ja) * 2010-09-29 2016-04-27 Jsr株式会社 パターン形成方法
JP5703896B2 (ja) * 2011-03-29 2015-04-22 凸版印刷株式会社 パターン形成方法およびパターン形成体
JP5846568B2 (ja) * 2011-04-13 2016-01-20 東京応化工業株式会社 相分離構造を有する層を表面に備える基板の製造方法
US8691925B2 (en) * 2011-09-23 2014-04-08 Az Electronic Materials (Luxembourg) S.A.R.L. Compositions of neutral layer for directed self assembly block copolymers and processes thereof
NL2010402A (en) * 2012-03-28 2013-10-01 Asml Netherlands Bv Methods of providing patterned templates for self-assemblable block copolymers for use in device lithography.

Also Published As

Publication number Publication date
TW201428818A (zh) 2014-07-16
US20140131839A1 (en) 2014-05-15
US9263288B2 (en) 2016-02-16
EP2733533B1 (en) 2018-02-28
EP2733533A3 (en) 2016-06-01
TWI584350B (zh) 2017-05-21
KR102047140B1 (ko) 2019-12-02
EP2733533A2 (en) 2014-05-21
KR20140062412A (ko) 2014-05-23
JP2014099604A (ja) 2014-05-29

Similar Documents

Publication Publication Date Title
JP6219674B2 (ja) ブロック共重合体を使用したエッチング
JP6190212B2 (ja) ブロック共重合体のエッチング
US10059820B2 (en) Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
US9911603B2 (en) Pattern decomposition for directed self assembly patterns templated by sidewall image transfer
US8921030B2 (en) Tone inversion of self-assembled self-aligned structures
TWI486705B (zh) 使用自組聚合物之微影技術
JP2015520510A (ja) ブロックコポリマーを用いたパターンの形成および物品
TW201501176A (zh) 定向自組裝應用中中立層保護膜之表面形貌最小化
US9581899B2 (en) 2-dimensional patterning employing tone inverted graphoepitaxy
US20140072722A1 (en) Pattern formation method
KR101759817B1 (ko) 방향성 자동 조립 케모 에피택시 애플리케이션들에서 유기막을 제거하기 위한 트랙 처리
US9458531B2 (en) Method for directed self-assembly (DSA) of block copolymers using guiding line sidewalls
US9991115B2 (en) Directed self-assembly using trench assisted chemoepitaxy
CN110993566A (zh) 一种定向自组装和掩膜调控制备半导体纳米结构的方法
EP3062334B1 (en) Method for patterning an underlying layer
CN111261586A (zh) 一种中孔半导体纳米结构的制作方法
US9431219B1 (en) Method for making guiding lines with oxidized sidewalls for use in directed self-assembly (DSA) of block copolymers
US8232211B1 (en) Methods for self-aligned self-assembled patterning enhancement
US20180275519A1 (en) Pattern Formation Method
US11008481B1 (en) Polymer brush reflow for directed self-assembly of block copolymer thin films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170928

R150 Certificate of patent or registration of utility model

Ref document number: 6219674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250