JP2015520510A - ブロックコポリマーを用いたパターンの形成および物品 - Google Patents

ブロックコポリマーを用いたパターンの形成および物品 Download PDF

Info

Publication number
JP2015520510A
JP2015520510A JP2015512726A JP2015512726A JP2015520510A JP 2015520510 A JP2015520510 A JP 2015520510A JP 2015512726 A JP2015512726 A JP 2015512726A JP 2015512726 A JP2015512726 A JP 2015512726A JP 2015520510 A JP2015520510 A JP 2015520510A
Authority
JP
Japan
Prior art keywords
layer
block
block copolymer
inorganic material
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015512726A
Other languages
English (en)
Inventor
ラスサック，ベンジャミン，エム
サマーベル，マーク，エイチ
ガンディー，ミナクシスンダラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2015520510A publication Critical patent/JP2015520510A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

層状構造をパターン化する方法が提供される。この方法は、フォトリソグラフィーを実施して、下地の基板の水平表面に、現像された予備パターン層を提供するステップと、予備パターン層を改質して、離間された無機材料ガイドを形成するステップと、自己組織化ブロックコポリマーの層を成形、熱処理して、側方に離間された円柱状特徴物を形成するステップと、自己組織化ブロックコポリマーのブロックの少なくとも一部を選択的に除去して、パターンを形成するステップと、パターンを下地の基板に転写するステップと、を有する。この方法は、サブ50nmのパターン化層構造の製造に適する。

Description

本願は、2012年5月12日に出願された「ブロックコポリマーを用いてパターンを形成する方法および物品」という題目の米国特許出願第13／472442号に関し、この出願の優先権を主張するものである。この出願の内容は、本願の参照として取り入れられる。
本願は、層状物品にパターンを形成する方法、およびこれにより形成される層状物品に関する。特に、本願は、ブロックコポリマーの円柱状マイクロドメインを用いて、配線特徴物を定める技術に関する。
半導体装置の製造におけるコストおよび特性の競合に対するニーズから、集積回路の装置密度は絶えず上昇し続けている。半導体集積回路においてより高い集積度および小型化を実現するためには、半導体ウェハに形成される回路パターンの微細化も必要である。
設計ルールは、装置または配線が、好ましくない態様で相互作用しないように、装置間、または相互接続配線間の空間許容度を定める。半導体装置の全体の寸法および密度を定める傾向にある、重要なレイアウト設計ルールは、臨界寸法（CD）である。回路の臨界寸法は、配線の最小幅、または2つの配線間の最小空間として定められる。別の臨界設計ルールは、最小ピッチであり、これは、所与の特徴物の最小幅と、隣接する特徴物の端部までの距離との和として定められる。
フォトリソグラフィ技術は、半導体ウェハの製造に使用される標準的な技術であり、半導体ウェハの表面に、マスク上の幾何的形状およびパターンが転写される。基本的なフォトリソグラフィプロセスは、フォトレジスト層のような放射線感度材料層に、パターン処理光源を投影するステップを有し、その後、現像ステップが実施される。
小さな臨界寸法およびピッチを有する微細なパターンを形成するためには、鮮明に像化された光パターンを投影することが必要となる。しかしながら、半導ウェハ上に微細特徴物の鮮明な画像を投影する機能は、使用される光の波長、および照射マスクから十分な回折オーダを捕獲する減衰レンズシステムの機能によって制限される。現在の最新のフォトリソグラフィツールでは、波長が248nmまたは193nmの深紫外線（DUV）光が使用され、これにより、最小特徴物サイズは、約50nmまで低減できる。
投影システムで印刷可能な最小特徴物サイズは、近似的に以下の式で表される：

CD＝ｋ1・λ／NA

ここで、CDは、最小特徴物サイズまたは臨界寸法であり、k1は、プロセス関連因子を含む係数であり、通常0.4である。λは、使用される光の波長であり、NAは、レンズの開口数であり、半導体ウェハから明らかである。この式によれば、最小特徴物サイズは、波長の低下、および／または開口数の増加とともに減少するため、小さな収束ビームおよび小さなスポットサイズが使用できる。
フォトリソグラフプロセスでは、露光ツールが使用され、マスクを介してウェハ上の放射線感度材料の層が照射され、マスク上のパターンがウェハに転写される。パターンレイアウトの臨界寸法がリソグラフィー設備の解像度限界に近づくと、放射線感度材料の層に転写されるマスク上の特徴物に、光近接効果（OPE）の影響が現れ始め、マスクと実際のレイアウトパターンに差異が生じ始める。光近接効果は、投影システムにおける光回折の結果として生じることが知られている。回折により、隣接する特徴物同士が相互作用し、パターン依存性の変化が生じる。特徴物同士が接近するほど、近接効果は顕著になる。従って、配線パターンを相互に近づけて配置する機能は、光学パラメータの限界に悪影響を及ぼす。
このように、半導体ウェハに形成される回路パターンの連続的な微細化を達成できるよう、半導体装置のパターン処理のための新たな改善された方法が要望されている。
本発明の一実施形態では、層状構造をパターン化する方法が提供される。ある実施形態では、層状構造をパターン化する方法は、
下地の基板の水平表面に、光画像化層を形成するステップと、
前記光画像化層を像化して、前記光画像化層に像化されたパターンを形成するステップと、
前記像化されたパターンを現像して、前記光画像化層の一部を除去し、前記光画像化層の未除去部分を有する予備パターン層を形成するステップと、
前記予備パターン層を改質して、複数の離間された無機材料ガイドを提供するステップと、
前記離間された無機材料ガイドの間に、ブロックコポリマーの層を成形するステップであって、前記ブロックコポリマーは、約10.5以上のχNパラメータを有し、第1の高分子ブロックおよび第2の高分子ブロックを有し、前記第1および第2の高分子ブロックは、第1組のエッチング条件下で、2よりも大きなエッチング選択性を有するステップと、
前記ブロックコポリマーの層を熱処理して、前記基板の前記水平表面に略平行な、複数の円柱状システムを形成するステップと、
前記第1組のエッチング条件下で前記ブロックコポリマーの前記第1の高分子ブロックの少なくとも一部を選択的に除去してパターンを形成し、側方向に離間された、前記ブロックコポリマーの前記第2の高分子ブロックおよび複数の離間された無機材料ガイドを有する特徴物を提供するステップと、
前記下地の基板に、前記パターンを転写するステップと、
を有する。
本発明の別の実施形態では、層状構造をパターン化する方法が提供される。この方法は、
下地の基板の水平表面に光画像化層を形成するステップと、
前記光画像化層を像化して、前記光画像化層に、像化されたパターンを形成するステップと、
前記像化されたパターンを現像して、前記光画像化層の一部を除去し、前記光画像化層の未除去部分を有する予備パターン層を形成するステップと、
前記光画像化層の前記未除去部分に、第1の厚さを有する無機材料層を成膜するステップと、
前記無機材料層をエッチングし、前記光画像化層の前記未除去部分を露出させるステップと、
前記光画像化層の前記未除去部分を除去し、複数の離間された無機材料ガイドを提供するステップと、
前記離間された無機材料ガイドの間に、ブロックコポリマーの層を成形するステップであって、前記ブロックコポリマーは、約10.5以上のχNパラメータを有し、第1の高分子ブロックと、第2の高分子ブロックとを有し、前記第1および第2の高分子ブロックは、第1組のエッチング条件下で、2よりも大きなエッチング選択性を有するするステップと、
前記ブロックコポリマーの層を熱処理して、複数の円柱状システムを形成するステップであって、前記円柱状システムは、前記基板の前記水平表面に略平行である、ステップと、
前記第1組のエッチング条件下で、前記ブロックコポリマーの前記第1の高分子ブロックの少なくとも一部を選択的に除去してパターンを形成し、側方に分離された特徴物を提供するステップであって、前記特徴物は、前記ブロックコポリマーの前記第2の高分子ブロック、および前記複数の離間された無機材料ガイドを有する、ステップと、
前記下地の基板に、前記パターンを転写するステップと、
を有する。
本願の一部を構成する添付図面には、本発明の実施形態、本発明の一般的な記載、および詳細な説明が示されており、本発明の記載がサポートされる。
本発明の一実施形態による、層状構造をパターン処理する方法を示すフロー図である。 本発明の一実施形態による、光画像化層の一部が除去された後の、オーバーレイ現像化光画像化層を有する基板の概略的な側断面図である。 本発明の一実施形態による、光画像化層の未除去部分の上部に無機材料の層が成膜された後の、図2の基板の概略的な側断面図である。 本発明の一実施形態による、無機材料の層をエッチングし、複数の離間された無機材料ガイドを設けた後の、図3の構造の概略的な側断面図である。 本発明の一実施形態による、ブロックコポリマーの第1の高分子ブロックを引きつけ、および／または第2の高分子ブロックと反発する材料で、離間された無機材料ガイドを処理した後の、図4の構造の概略的な側断面図である。 本発明の一実施形態による、離間された無機材料ガイドの間にブロックコポリマーの層を成形した後の、図5の構造の側断面図である。 本発明の一実施形態による、基板の水平表面に略平行な円柱状システムを提供するため、ブロックコポリマーの層を熱処理した後の、図6の構造の側断面図である。 本発明の一実施形態による、第1のブロックコポリマーの一部を選択的に除去し、第2の高分子ブロックおよび複数の離間された無機材料ガイドを有する、側方に分離された特徴物を形成した後の、図7の構造の概略的な側断面図である。 本発明の一実施形態による、側方に離間された特徴物で形成されたパターンを、下地の基板に転写した後の、図8の構造の概略的な側断面図である。 本発明の一実施形態による、光画像化層の一部が除去された後の、オーバーレイ現像光画像化層を有する基板の概略的な側断面図である。 本発明の一実施形態による、光画像化層の未除去部分の上に無機材料の層を成膜した後の図10の構造の概略的な側断面図である。 本発明の一実施形態による、無機材料の層をエッチングし、複数の離間された無機材料ガイドを形成した後の、図11の構造の概略的な側断面図である。 本発明の一実施形態による、ブロックコポリマーの第1の高分子ブロックを引きつけ、および／または第2の高分子ブロックと反発する材料で、離間された無機材料ガイドを処理した後の、図12の構造の概略的な側断面図である。 本発明の一実施形態による、離間された無機材料ガイドの間にブロックコポリマーの層を成形した後の、図13の構造の概略的な側断面図である。 本発明の一実施形態による、ブロックコポリマーの層を熱処理し、基板の水平表面に略平行な円筒状システムを設けた後の、図14の構造の概略的な側断面図である。 本発明の一実施形態による、第1のブロックコポリマーの一部を選択的に除去し、第2の高分子ブロックおよび複数の離間された無機材料ガイドを有する、側方に離間された特徴物を形成した後の、図15の構造の概略的な側断面図である。 本発明の一実施形態による、側方に分離された特徴物で形成されたパターンを下地の基板に転写した後の、図16の構造の概略的な側断面図である。
層状構造をパターン化しピッチを増加させる方法の、各種実施例について説明する。しかしながら、1または2以上の具体的な細部を除いて、あるいは他の置換および／または追加の方法、材料、もしくは部材で、各種実施例が実施され得ることは、当業者には明らかである。他の例では、良く知られた構造、材料、または操作は、本発明の各種実施形態が不明瞭になることを避けるため、詳しく示されていない。
同様に、本発明の理解のため、説明の目的で、具体的な数、材料、および配置が記載される。従って、本発明は、具体的な細部を含まない態様で実施されても良い。また、図に示された各種実施形態は、一代表例であって、必ずしもスケールは示されていないことが理解される。図の参照の際に、同様の符号は、同様の部材を表す。
本願を通して、「ある実施形態（例）」、「一実施形態（例）」、またはその変化形は、実施形態に関して示された特定の特徴物、構造、材料、または特性が、本発明の少なくとも一つの実施例に含まれることを意味するが、これらが全ての実施形態に含まれることを表すものではない。従って、本願明細書において、「ある実施形態」または「一実施形態」という用語は、必ずしも、本発明の同じ実施形態を意味するものではない。また、1または2以上の実施例において、具体的な特徴物、構造、材料、または特性は、いかなる好適な態様で組み合わされても良い。各種追加の層および／もしくは構造が含まれ、ならびに／または記載された特徴物は、他の実施形態において省略されても良い。
また、「一つの」と言う用語は、特に記載がない限り、「1または2以上」を意味することが理解される。
本発明の理解を助けるため、複数の別個の操作として、各種操作が記載されている。しかしながら、記載の順序は、これらの操作が必ずしも順番に依存して実施されること意味するものではない。特に、これらの操作は、記載順に実施される必要はない。
記載の動作は、実施例に記載のものとは異なる順番で実施されても良い。各種追加の動作が実施され、および／または記載の動作は、追加の実施例において省略されても良い。
本発明の一実施形態による図1を参照すると、層状構造をパターン化する方法は、フォトリソグラフィーを実施して、下側の基板に現像されたパターン層を提供するステップ20と、パターン層を改質して離間された無機材料ガイドを形成するステップ30と、自己組織化ブロックコポリマーの層を成形し熱処理するステップ40と、自己組織化ブロックコポリマーの一つの高分子ブロックの少なくとも一部を選択的に除去してパターンを形成するステップ50と、下側の基板にパターンを転写するステップ60と、を有する。本発明の一実施形態では、以下に示すように、方法10は、サブ50nmの特徴物、例えば8nmまたは16nmの半ピッチ（HP）パターンの製造に適する。
本願に使用される「高分子ブロック」と言う用語は、より長い長さを有し、χN値を示す大きな高分子の一部を形成する、ある長さの連続高分子鎖に、構成ユニットの単一種（すわちホモポリマーブロック）もしくは複数種（すなわちコポリマーブロック）の複数のモノマーユニットの群と、相分離の発生に十分な量の、異なるモノマー種の他の高分子ブロックと、を有することを意味する。χは、フローリー・ハギンズの相互パラメータであり、Nは、ブロックコポリマーの高分子化の全重合度である。本発明の実施例では、大きな高分子内に少なくとも一つの他の高分子ブロックを有する一つの高分子ブロックのχN値は、約10.5以上であっても良い。
本願に使用される「ブロックコポリマー」という用語は、以下の鎖からなる高分子を含むことを意味する：各鎖が、前述のように定められる2または3以上の高分子ブロックを有し、および少なくとも2つのブロックが、該ブロックの相分離のために十分な分離強度（例えばχN＞10.5）を有すること。ジ-ブロックコポリマー（すなわち2つの高分子ブロックを含む高分子（AB））およびトリ-ブロックコポリマー（すなわち3つの高分子ブロックを含む高分子（ABAまたはABC））、マルチブロックのコポリマー（すなわち4以上の高分子ブロックを含む高分子（ABCD等））、およびこれらの組み合わせを含む、広い範囲のブロックコポリマーが想定される。
本願において使用される「基板」と言う用語は、ベース材料または材料が構成される構成を含むことを意味する。基板が、単一の材料、異なる材料の複数の層、材料が異なる領域もしくは異なる構造を有する1もしくは2以上の層等を含み得ることは、明らかである。これらの材料は、半導体、絶縁体、導体、またはこれらの組み合わせを含んでも良い。例えば、基板は、半導体基板、支持構造上のベース半導体層、金属電極、または1もしくは2以上の層、構造または領域を有する半導体基板であっても良い。基板は、従来のシリコン基板、または半導体材料の層を有する他のバルク基板であっても良い。本願において使用される「バルク基板」と言う用語は、シリコンウェハの他、シリコンオンサファイア（SOS）基板およびシリコンオングラス（SOG）基板のようなシリコンオンインシュレータ（SOI）基板、ベース半導体基礎上のシリコンのエピタキシャル層、ならびに他の半導体もしくは光電子材料、例えばシリコン-ゲルマニウム、ゲルマニウム、ヒ素化ガリウム、窒化ガリウム、およびリン化インジウムを含むことを意味する。基板は、ドープされても、されなくても良い。
本願において使用される「マイクロ相偏析」および「マイクロ相分離」と言う用語は、ブロックコポリマーの均一ブロックが相互に凝集し、ヘテロ構造のブロックが特異のドメインに分離する特性を有することを意味する。バルクにおいて、ブロックコポリマーは、球状、円柱状、ラメラ状、または二連続的な螺旋状マイクロドメインを有する秩序形態に自己組織化する。ここで、ブロックコポリマーの分子量は、形成されるマイクロドメインのサイズを決める。自己組織化ブロックコポリマー形態のドメインサイズまたはピッチ周期（L0）は、パターン化構造の臨界寸法を定める基礎として使用される。同様に、構造周期（LS）は、ブロックコポリマーの一つの高分子ブロックの選択的エッチング後に残留する特徴物の寸法であり、これは、パターン化構造の臨界寸法の設計の基礎として使用され得る。
ブロックコポリマーを構成する各高分子ブロックの長さは、これらのブロックコポリマーの高分子ブロックにより形成されるドメインサイズに固有の限界を有する。例えば、各高分子ブロックは、所望のドメインパターンへの自己組織化を容易にするような長さを有するように選定され、より短いおよび／またはより長いコポリマーは、自己組織化されないようにされる。
本願において使用される「熱処理ステップ」または「熱処理」と言う用語は、ブロックコポリマーの2または3以上の異なる高分子ブロック成分の間で十分なマイクロ相分離が生じ、高分子ブロックから形成された繰り返し構造ユニットで定められた秩序パターンが形成されるように、ブロックコポリマーの処理を行うことを意味する。本発明において、ブロックコポリマーの熱処理は、従来の各種方法で実施されても良い。これには、これに限られるものではないが、熱アニール（真空、または窒素もしくはアルゴンのような不活性雰囲気）、溶媒気化支援アニール（室温以上）、または超臨界流体支援アニールが含まれる。具体的な例として、ブロックコポリマーの熱アニールは、以降に詳しく示すように、ガラス転移温度（Tg）を超えるものの、ブロックコポリマーの分離温度（Td）を超えないような高温下に、ブロックコポリマーを暴露することにより実施されても良い。本願には示されていない、他の好適な熱処理方法を使用しても良い。
本願に使用される「優先ウェット（処理）」と言う用語は、ブロックコポリマーによる接触表面のウェット処理を含むことを意味する。ここで、ブロックコポリマーの一つの高分子ブロックは、他のブロックよりも自由エネルギーの低い界面で、接触表面をウェット処理する。例えば、優先ウェット処理は、ブロックコポリマーの第1の高分子ブロックを引き寄せおよび／または第2の高分子ブロックと反発する材料で、接触表面を処理することにより行われ、または強化される。
ブロックコポリマーの自己組織化の機能を使用して、マスクパターンを形成しても良い。ブロックコポリマーは、2または3以上の化学的に異なるブロックで形成される。例えば、各ブロックは、異なるモノマーで形成されても良い。ブロックは、相互に非混和性であっても、または熱力学的に非互換性であっても良く、例えば一つのブロックは極性を有し、他のブロックは非極性であっても良い。概して、熱力学的効果により、コポリマーは、溶液中で自己組織化し、システムのエネルギーが最小化される；通常、これにより、コポリマーは、相互に相対移動し、例えば、ブロックが相互に凝集し、これにより、各ブロック種または化学種を含む交互領域が形成される。例えば、極性のあるコポリマー（例えば有機金属含有高分子）および非極性のコポリマー（例えば炭化水素系高分子）が形成されると、ブロックは分離し、非極性ブロックが他の非極性ブロックと凝集し、極性ブロックが他の極性ブロックと凝集するようになる。ブロックは、特定の個々の分子の移動を誘導するため外部力の活性化を利用せずに、移動してパターンを形成するため、ブロックコポリマーは、自己組織化材料として記載されていることは明らかである。ただし、通常、分子の移動速度を高めるため、熱が印加されても良い。
高分子ブロック種の間の相互作用に加えて、自己組織化ブロックコポリマーは、形状的な特徴物、例えば上部にブロックコポリマーが配置される水平表面から垂直に延伸するステップまたはガイドの影響を受けても良い。例えば、ジ-ブロックコポリマー、2つの異なる高分子ブロック種で形成されたコポリマーは、交互のドメインまたは領域を形成し、これらは、それぞれ、実質的に異なる高分子ブロック種を形成しても良い。高分子ブロック種の自己組織化が、ステップまたはガイドの垂直壁同士の間の領域で生じると、ステップまたはガイドは、高分子ブロックと相互作用し、例えば、ブロックによって形成された各交互領域は、壁および水平表面に対して略平行に配向された特徴物とともに、規則的に離間されたパターンを形成する。
そのような自己組織化は、半導体製作プロセス中の、パターン特徴物のマスクの形成の際に有益である。例えば、交互ドメインの一つは、除去され、これにより、マスクとして機能する他の領域を形成する材料が残される。マスクは、下側の半導体基板に電気装置のような特徴物のパターンを形成する際に使用されても良い。コポリマーマスクを形成する方法は、米国特許第7579278号、および米国特許第7723009号に記載されている。これらは、本願の参照として取り入れられる。
本発明の実施形態では、誘導される自己組織化ブロックコポリマーは、第1の高分子ブロックおよび第2の高分子ブロックを有するブロックコポリマーであり、第1の高分子ブロックは、第1組のエッチング条件において、第2のブロックコポリマーよりも2以上大きな固有のエッチング選択性を有する。ある実施例では、第1の高分子ブロックは、第1の有機高分子を有し、第2の高分子ブロックは、第2の有機高分子を有する。別の実施例では、第1の高分子ブロックは、有機高分子であり、第2の高分子ブロックは、有機金属含有高分子である。本願において、有機金属含有高分子は、無機材料を有する高分子を含む。例えば、無機材料は、これに限られるものではないが、シリコンおよび／または鉄などの遷移金属のようなメタロイドを有する。
各ブロックコポリマーの全サイズ、および構成ブロックとモノマーの比が、自己組織化が容易となり、所望の寸法および特性の組織化ブロックドメインが形成されるように選定され得ることは明らかである。例えば、ブロックコポリマーは、固有の高分子長スケールを有し、膜内のいかなるコイル状またはキンク状のものを含むコポリマーの平均端部間長さがブロックドメインのサイズを支配することは明らかである。より長いコポリマーを含む高分子溶液を使用して、より大きなドメインを形成し、より短いコポリマーを有するコポリマー溶液を使用して、より小さなドメインを形成しても良い。
また、ブロックコポリマーにより形成される自己組織化マイクロドメインの種類は、第2のブロック成分に対する第1のブロック成分の体積比から容易に定められる。
ある実施形態では、第2のブロック成分に対する第1のブロック成分の体積比は、約80：20を超え、または約20：80未満である。ブロックコポリマーは、第1の高分子ブロック成分のマトリクス中に、第2の高分子ブロック成分で形成された球の秩序アレイを形成する。逆に、第2のブロック成分に対する第1のブロック成分の体積比が約20：80未満の場合、ブロックコポリマーは、第2の高分子ブロック成分で構成されたマトリクス中に、第1の高分子ブロック成分で構成された球状の秩序アレイを形成する。
第2のブロック成分に対する第1の高分子ブロック成分が約80：20未満、かつ約65：35よりも大きい場合、ブロックコポリマーは、第1の高分子ブロック成分のマトリクス中に、第2の高分子ブロック成分で構成された円柱状の秩序アレイを形成する。逆に、第2のブロック成分に対する第1のブロック成分の体積比が約35：65未満、かつ約20：80よりも大きい場合、ブロックコポリマーは、第2の高分子ブロック成分で構成されたマトリクス中に、第1の高分子ブロック成分で構成された円柱状の秩序アレイを形成する。
第2のブロック成分に対する第1のブロック成分の体積比が約65：35未満、かつ約35：65よりも大きい場合、ブロックコポリマーは、第1および第2の高分子ブロック成分で構成された交互ラメラ構造を形成する。
従って、第2のブロック成分に対する第1のブロック成分の体積比は、ブロックコポリマー内で容易に調整され、所望の自己組織化周期パターンが形成される。本発明の一実施形態では、第2のブロック成分に対する第1のブロック成分の体積比は、約80：20未満、かつ約65：35よりも大きく、第1の高分子ブロック成分で構成されたマトリクス中に、第2の高分子ブロック成分で構成された円柱状の秩序アレイが得られる。
一例として、有機高分子は、これに限られるものではないが、ポリ（9,9−ビス（6'−N，N，N−トリメチルアンモニウム)−ヘキシル)−フルオレン フェニレン）（PFP）、ポリ（4−ビニルピリジン) (4PVP)、ヒドロキシプロピルメチルセルロース（HPMC）、ポリエチレングリコール（PEG）、ポリ（エチレンオキサイド）−co−ポリ（プロピレンオキサイド）ジ−またはマルチブロックコポリマー、ポリ（ビニルアルコール）（PVA）、ポリ（エチレン−co−ビニルアルコール）（PEVA）、ポリ（アクリル酸）（PAA）、ポリ乳酸（PLA）、ポリ（エチルオキサゾリン）、ポリ（アルキルアクリレート）、ポリアクリルアミド、ポリ（N−アルキルアクリルアミド）、ポリ（N，N−ジアルキルアクリルアミド）、ポリ（プロピレングリコール）（PPG）、ポリ（プロピレンオキサイド）（PPO）、部分もしくは完全加水分解ポリ（ビニルアルコール）、デキストラン、ポリスチレン（PS）、ポリエチレン（PE）、ポリプロピレン（PP）、ポリイソプレン（PI）、ポリクロロプレン（CR）、ポリビニルエーテル（PVE）、ポリ（ビニルアセテート）（PVAc）、ポリ（塩化ビニル）（PVC）、ポリウレタン（PU）、ポリアクリレート、オリゴ糖、または多糖を含む。
有機金属含有高分子の一例は、これに限られるものではないが、例えば、ポリジメチルシロキサン（PDMS）のようなシリコン含有高分子、多角性オリゴマーシルセスキオキサン（POSS）、またはポリ（トリメチルシリスチレン）（PTMSS）、またはポリ（フェロセニルジメチルシラン）（PFS）のようなシリコン−および鉄−含有高分子を含む。
ブロックコポリマーの一例は、これに限られるものではないが、ポリスチレン−b−ポリジメチルシロキサン（PS−PDMS）、ポリ（2−ビニルピリジン）−b−ポリジメチルシロキサン（P2VP−PDMS）、ポリスチレン−b−ポリ（フェロセニルジメチルシラン）（PS−PFS）のようなジ-ブロックコポリマー、またはポリスチレン−b−ポリ−DL−乳酸（PS−PLA）、またはポリスチレン−b−ポリ（フェロセニルジメチルシラン）−b−ポリ（2−ビニルピリジン）（PS−PFS−P2VP）、ポリイソプレン−b−ポリスチレン−b−ポリ（フェロセニルジメチルシラン）（PI−PS−PFS）、またはポリスチレン−b−ポリ（トリメチルシリスチレン）−b−ポリスチレン（PS−PTMSS−PS）のようなトリブロックコポリマーが含まれる。ある実施形態では、PS−PTMSS−PSブロックコポリマーは、ポリ（トリメチルシリスチレン）高分子ブロックを有し、これは、4つのスチレンユニットを有するリンカーによって接続された、PTMSSの2つの鎖で形成される。例えば米国特許出願第2012／0046425号に記載されているような、ブロックコポリマーの改質も可能であり、この全内容は、本願の参照として取り入れられる。
ある特定の実施形態では、自己組織化周期パターンの形成に使用されるブロックコポリマーは、PS−PDMSブロックコポリマーである。そのようなPS−PDMSブロックコポリマー内のポリスチレン（PS）およびポリジメチルシロキサン（PDMS）ブロックは、それぞれ、約10kg／molから約100kg／molの範囲の大きな平均分子量を有し、典型的には、約20kg／molから約50kg／molの範囲の大きな平均分子量を有する。また、PDMSの体積比（fPDMS）は、約20%から約35%であっても良い。ある実施形態では、PS−PDMSブロックコポリマーは、16kg／molの分子量、および33vol%のPDMSを有し、8nmの構造周期（Ls）を有する円柱状特徴物を提供する。別の実施形態では、PS−PDMSブロックコポリマーは、32kg／molの分子量および33%のPDMSを有し、16nmの構造周期（Ls）を有する円柱状特徴物を提供する。
また本発明の実施形態では、ブロック高分子のみまたはフォトリソグラフィ技術のみで形成されるものよりも小さな特徴物の形成が可能となる。本発明の実施形態では、異なる化学種で形成される自己組織化材料が組織化され、同様の化学種で構成されたドメインが形成される。これらのドメインの一部が選択的に除去され、一時的な代替物および／またはマスク特徴物が形成される。次に、自己組織化材料で形成された一時的な代替物および／またはマスク特徴物を用いて、ピッチ増大プロセスが実施される。一時的な代替物から、該一時的な代替物よりも小さなピッチを有する特徴物が得られる。
ある実施形態では、無機ガイドまたはスペーサは、一時的な代替物の側壁に形成され、一時的な代替物は、その後選択的に除去されても良い。無機ガイド、またはガイドから得られる他のマスク特徴物は、マスクの一部として使用され、例えば集積回路の製作の間、下地材料にパターンが形成される。
本発明の実施形態では、新しい比較的複雑かつ高価なリソグラフィ技術を使用せずに、マスク特徴物が形成され、フォトレジストのロバスト性に関する負担が軽減される。例えば、比較的柔らかく構造的にデリケートなフォトレジストをマスクに使用する代わりに、無機ガイドまたはガイドから得られるマスク特徴物がマスクとして使用される。無機ガイドの使用により、ガイド用の各種材料の選択が可能となり、プロセスフローに使用される下地材料との共存性およびロバスト性の点から、材料を選択することが可能となる。
また、ブロックコポリマー材料は、下地層のパターン処理用のマスクとしても使用できるため、コポリマー材料は、自己組織化挙動に加えて、高分子ブロック間のエッチング選択性に基づいて、選択される。従って、ブロックコポリマーの自己組織化挙動により、極めて微細な特徴物の信頼性のある形成が可能となり、極めて微細な特徴物サイズで、マスクを容易に形成することができる。例えば、約1nmから約100nmの間、約3nmから約50nmの間、または約5nmから約30nmの間の臨界寸法を有する特徴物が形成されても良い。
図2乃至図9には、ガイドを用いて層状構造をパターン処理し、改善された位置合わせ精度で、ブロックコポリマーの自己組織化を誘導する方法を示す。ある実施形態では、8nmから16nmの半ピッチ（HP）のパターンを作製する方法が提供される。しかしながら、臨界寸法は、ブロックコポリマーの改質により、ブロックコポリマーのドメイン周期（L０）および／または構造周期（Ls）を変化させ、所望の臨界寸法に整合させることにより、調整され得ることが理解される。
図2を参照すると、図2には、光画像化層112の一部（空間）114を除去し、特徴物118の未除去部分を残した後の、オーバーレイ現像化光画像化層112を有する基板110を有する層状構造100の側断面図が示されている。光画像化層112の未除去部分または特徴物118は、標準的なフォトリソグラフィ技術を用いて形成され、この技術は、従来より広く使用されている。図に示すように、特徴物118の未除去部分は、臨界寸法Aを有する。空間114は、臨界寸法Bを有し、これによりA+Bの合計と等しいピッチPが提供される。
ある態様では、光画像化層は、フォトレジスト層であっても良く、このフォトレジスト層は、極紫外線システム（例えば13.4nmの波長システム）、157nm、193nm、248nm、または365nmの波長システム、または193nmの波長集中システムと互換性のある、いかなるフォトレジストであっても良い。フォトレジスト材料の一例は、アルゴンフッ素（ArF）感度フォトレジスト、すなわちArF光源との使用に適したフォトレジスト、およびクリプトンフッ素（KrF）感度フォトレジスト、すなわちKrF光源との使用に適したフォトレジストであっても良い。ArFフォトレジストは、比較的短い波長の光、例えば193nmを利用するフォトリソグラフィシステムとともに使用され得る。KrFフォトレジストは、248nmシステムなど、長い波長のフォトリソグラフィシステムに使用される。また、本発明の実施形態では、自己組織化材料およびピッチ増加の使用により、極めて微細な特徴物を形成する際に、極紫外線システム（13.4nmの波長システムを含む）または電子ビームリソグラフィシステムのような、高価で比較的新しい誘導形成技術を使用する必要性が軽減される。ただし、そのようなシステムは、必要な場合、使用しても良い。また、マスクのないリソグラフィ技術、またはマスクレスのフォトリソグラフィ技術を使用して、光画像化層112を定めても良い。他の実施形態では、光画像化層112およびいかなる後続のレジスト層も、レジストで形成され、これは、レジストにパターンを形成するため、ナノインプリントリソグラフィで、例えばモールドまたは機械的力を用いて、パターン化されても良い。
特徴物パターン114／118は、未除去部分118と空間114とで定められ、得られる特徴物パターン114／118のピッチPは、未除去部分118の幅Aと隣接する空間114の幅Bの和と等しいことが理解される。また、ピッチPは、必要な場合、所望のピッチ増加が得られるように調整されても良いことは明らかである。ある実施形態では、特徴物パターン114／118のピッチPは、例えば、約400nm以下、約300nm以下、約200nm以下、または約100nm以下である。ある実施形態では、特徴物パターン114／118は、約64nmの臨界寸法A、約96nmの臨界寸法B、および約160nmのピッチPを有しても良い。別の実施形態では、特徴物パターン114／118は、約32nmの臨界寸法A、約48nmの臨界寸法B、および約80nmのピッチPを有しても良い。
図3を参照すると、厚さCの無機材料の層130は、露出表面の上に、共形にブランケット成膜される。露出表面は、光画像化層112の未除去部分118と、下地基板110とを含む。無機材料は、下地材料にパターンを転写するマスクとして機能する、いかなる材料であっても良い。スペーサ材料は：（1）良好なステップ被覆率で成膜され、（2）光画像化層112の未除去部分118が耐えられる温度で成膜され、（3）未除去部分118に対して選択的にエッチングされる。無機材料は、これに限られるものではないが、シリコン含有材料、または有機金属材料を有しても良い。シリコン含有スペーサ材料は、これに限られるものではないが、シリコン、シリコン酸化物およびその変異形、シリコン窒化物およびその変異形、およびAlNであっても良い。示された例では、スペーサ材料は、シリコン酸化物である。
ある実施形態では、無機材料の層130を成膜する方法は、原子層成膜（ALD）法を含み、例えばシリコン前駆体による自己限定成膜、および後続の酸素または窒素前駆体への暴露による、それぞれシリコン酸化物およびシリコン窒化物の形成が使用される。ALD法は、比較的低温で、例えば約200℃未満、または約100℃未満で実施されても良い。これにより、もし存在する場合、下地の感熱性材料に対する熱損傷が抑制される。例えば、ALD法を使用して、光画像化層112の未除去部分118の損傷を抑制しても良い。別の実施形態では、化学気相成膜法が使用され、無機材料の層130が成膜される。
層130の厚さCは、無機材料ガイド140（図4）の所望の幅に基づいて定められ、これは、ブロックコポリマーのLsに基づき、無機材料ガイド140およびブロックコポリマーのエッチングバイアスを考慮して、定められる。ある実施形態では、層130は、約5nmから約80nmの厚さ、約6nmから約60nmの厚さ、約8nmから約40nmの厚さ、または約16nmから約30nmの厚さに成膜され、ほぼ等しい幅の無機材料ガイドが形成される。ステップ被覆率は、約80%以上、または約90%以上である。
層130の厚さCは、ブロックコポリマーのドメインの構造周期（Ls）、および無機材料ガイド140と材料のエッチングバイアスの間の空間134の所望の幅Eの臨界寸法を考慮して制御されることに留意する必要がある。例えば、ブロックコポリマーによって、約16nmまたは約8nmの構造周期（Ls）の円柱状ドメインが提供される場合、層130の厚さCは、これに従ってサイズ化される。図2に示す近接空間114の幅Bは、厚さCの2倍短く、図3において、空間134の幅Eが提供される（すなわちE≒B−2C）。従って、光画像化層112の臨界寸法A、Bおよびピッチ（A+B）を適切に設計することにより、必要な場合、空間144の幅Eを、空間142の幅Aとほぼ同じサイズに調節することができる。
図3および図4を続けて参照すると、無機材料の層130は、異方性エッチングされ、層状構造100の水平表面150から、無機材料が除去される。そのようなエッチングプロセスは、スペーサエッチングとしても知られており、これは、フッ化炭素プラズマ、例えばCF4、CHF3、および／またはNF3含有プラズマを用いて実施される。異方性エッチングの完了後に、光画像化層112の未除去部分118が露出され、未除去部分118が除去され、複数の離間された無機材料ガイド140が提供される（例えば空間142、144の間の列）。除去の方法は、無機材料ガイド140の一体性に悪影響を及ぼさない限り、特に限られない。無機材料ガイド140は、ブロックコポリマーの層の成形用の心棒として機能し、自己組織化ブロックコポリマーの円柱状ドメインの位置精度を改善する。
エッチングプロセスにより無機材料ガイド140の高さGを定めることに加えて、この寸法は、光画像化層112の厚さを制御することにより調整され得ることは明らかである。
本発明の実施形態では、必要な場合、トリムエッチングプロセスが実施され、ブロックコポリマーの層の成形の前に、臨界寸法Cがおよび／または無機材料ガイド140の高さGが低減される。
図5および図6を参照すると、次にブロックコポリマーが設置され、自己組織化が可能となり、基板110の上にマスクパターンが形成される。図5を参照すると、ある実施形態では、複数の離間された無機材料ガイド140の間および上部に、表面改質材料の膜160が設置される。表面改質材料は、ブロックコポリマーの高分子ブロックの一つを引き寄せ、および／または別の高分子ブロックと反発するように機能し、優先的なウェット処理が可能となり、あるいは促進される。ある実施形態では、表面改質材料の膜160は、高分子ブロックと実質的に等しいエッチング耐性を有する有機高分子であり、それが反発する高分子ブロックとは実質的に異なるエッチング耐性を有する。例えば、ポリスチレンを有するブロックコポリマーでは、表面改質材料は、ヒドロキシル−終端のポリスチレンのような、有機高分子であっても良い。本願において使用される「実質的に等しい」エッチング耐性と言う用語は、表面改質材料およびそれが引きつける高分子ブロックが、単一のエッチング条件下で、ほぼ同じエッチング選択性または速度で除去されることを意味するものと理解される。逆に「実質的に」異なるエッチング耐性とは、表面改質材料およびそれと反発する高分子ブロックが、単一のエッチング条件では、ほぼ同じエッチング選択性または速度で除去されないことを意味することが理解される。表面改質材料は、適当な有機溶媒の溶液として、スピンコーティング法により設置されても良い。
ブロックコポリマーは、少なくとも2つの高分子ブロックを有し、これらは、相互に対して選択的にエッチングされても良い。すなわちブロックコポリマーは、第1組のエッチング条件下で、2よりも大きなエッチング選択性を有する。また、ブロックコポリマーは、所望の予測可能な方法で自己組織化し、例えば高分子ブロックは、非混和性であり、適切な条件下で分離し、主に単一のブロック化学種を含むドメインが形成される。一例として示された実施形態では、ブロックコポリマーは、ジ−ブロックコポリマーであり、例えば、ポリスチレン（PS）およびポリ−ジメチルシロキサン（PDMS）を有し、これらは、酸素プラズマエッチング条件下で、2よりも大きなエッチング選択性を示す。
ある実施形態では、ブロックコポリマーは、複数の側方向に分離された円柱状システムを提供するように選択され、これらのシステムは、基板110の水平表面150に対して略平行である。これにより無機材料ガイド140の間に、一定の間隔が提供される（図6）。前述のように、臨界寸法Eは、周期（L0）に関連して設計され、比は、近似的に約1から約3の間の整数となる。これは、ピッチ増加の所望の度合いに依存する。例えば、約32nmのL0を有するブロックコポリマーでは、Eは、約32nm、約64nm、約96nm、約128nm、約160nm、約192nm、約224nm、または256nmとなるように設計される。従って、本発明の一実施形態では、ピッチ増加は、1、2、3、4、5、6、7、または8から選定される。
ブロックコポリマーは、例えば、スピンオンコーティング法、スピンキャスチング法、ブラシコーティング法、または気相成膜法を含む、各種方法により成膜されても良い。例えば、ブロックコポリマーは、例えばトルエンのような有機溶媒のような、キャリア溶媒の溶液として提供されても良い。ブロックコポリマーの溶液は、層状構造100に設置され、その後キャリア溶媒が除去される。ブロックコポリマー膜170の厚さFは、ブロックコポリマーにより形成される所望のパターンに基づいて選定される。例えば、膜厚は、自己組織化ブロックコポリマーの周期（L0）と相関するように制御される。本発明の一実施形態では、膜厚Fは、組織化ブロックコポリマーのほぼ周期（L0）に等しい値から、周期（L0）の約2倍の範囲である。例えば、図6〜7に示すように、ブロックコポリマーのL0は、約32nmであり、ブロックコポリマーの膜170は、約32nm以上であるが、例えば最大約64nmの範囲であっても良い。図14〜図15に示すように、ブロックコポリマーのL0は、約16nmであり、ブロックコポリマーの層270は、約16nm以上であるが、例えば最大約32nmの範囲であっても良い。
高分子長さスケール、および高分子が設置される環境、例えば無機材料ガイド140の間の距離および高さに関係する特定の厚さまで、通常コポリマーは、側方に離間された円柱状ドメインを形成するように配向されることは明らかである。これは、上下視で示されるように、平行線を形成する。そのような側方に離間された円柱状ドメインを使用して、図7および15に示す層状構造のピッチを増加させても良い。
ブロックコポリマー膜170の厚さFが、無機材料ガイド140の高さGよりも大きくても、等しくても、小さくても良いことは明らかである。前述のように、無機材料ガイド140の高さGは、約0.5×Fから約2×Fに対応するように設計される。ここで、ブロックコポリマーの厚さF自身は、ブロックコポリマーのL0に基づく。以下に示すように、無機材料ガイド140の高さGよりも大きな厚さF、例えば2×Gを使用して、コポリマーリザーバが提供されても良い。他の実施形態では、無機材料ガイド140の高さG以下の厚さFを使用して、無機材料ガイド140の間に、コポリマーの分離島が形成されても良い。これにより、島の間でのコポリマーのクロス拡散が抑制される。
本発明は、この理論に拘束されるものではないが、材料の相分離と同様のプロセスの熱力学的考察により、異なるブロック化学種が自己凝集することが理解される。自己組織化は、無機材料ガイド140により誘導され、これは、界面の相互作用により、ブロックコポリマーの構成ブロックが無機材料ガイド140の長さに沿って配向することを促進する。自己組織化は、コポリマー種のより効率的な充填の結果であることは明らかである。その結果、ある場合には、コポリマー膜170があまりに大きく広がり過ぎると、自己組織化に利用可能なフリーコポリマーが欠乏し、これにより、組織化コポリマーがない状態で、または組織化コポリマーが少ない状態で、膨脹した中間の領域が形成される。従って、この広く起こり得る問題を軽減し、位置合わせ精度を高めるため、ブロックコポリマー膜170を、無機材料ガイド140の上部に延伸するように十分に厚くして、無機材料ガイド140の間で生じる自己組織化用のコポリマーのリザーバを提供する。位置合わせ精度を改善する実施形態の追加の態様は、無機材料ガイド140の間の距離（すなわち空間の臨界寸法E）が十分に小さくなるように設計し、大きな拡張の際にしばしば生じる欠乏の影響を最小限に抑制するステップを含む。ある実施形態では、空間の臨界寸法Eは、約200nm未満である。例えば、無機材料ガイド140の間の空間142、144の臨界寸法Eは、約180nm、約150nm、約120nm、約100nm、約75nm、約50nm、約30nm、あるいはこれらの間の範囲であり、ブロックコポリマーのL0に依存する。
図6および図7を参照すると、ブロックコポリマーの膜170は、熱処理条件に暴露され、ブロックコポリマーの複数の円柱状特徴物182への自己組織化が容易となる。これらは、基板の水平表面150、および無機材料ガイド140の垂直表面188に、相互に略平行である。自己組織化は、層状構造100の熱処理により容易化され促進されても良い。熱処理プロセスの温度は、十分に低くなるように選択され、ブロックコポリマーまたは層状構造100への悪影響が抑制される。ある実施例では、熱処理は、約350℃未満、約300℃未満、約250℃未満、約200℃未満、または約180℃未満の温度で実施されても良い。
別の実施形態では、熱処理プロセスは、溶媒の熱処理を含んでも良い。これにより、通常、熱処理温度が抑制される。また熱処理プロセスは、コポリマーのクロスリンクが生じるように使用されても良く、これにより、後にエッチングステップ、およびパターン転写ステップに供されるコポリマーが安定化される。
ある態様では、ブロックコポリマーの有機高分子の酸化または燃焼を伴わずにより迅速な熱処理時間を実現するため、低酸素雰囲気、約250℃を超える熱処理温度で、約1時間未満の熱処理が実施されても良い。本願において使用される低酸素雰囲気は、約50ppm未満の酸素を含む。例えば、低酸素雰囲気は、約45ppm未満、約40ppm未満、約35ppm未満、約30ppm未満、約25ppm未満、約20ppm未満、またはこれらの間の範囲を含んでも良い。
熱処理時間は、約数時間から約1分の範囲であっても良い。例えば、温度が約250℃を超える場合、熱処理時間は、約1時間から約2分、約30分から約2分、または約5分から約2分の範囲である。
ある実施形態では、熱処理温度は、約260℃から約350℃の範囲であっても良い。低酸素雰囲気は、約40ppm未満の酸素を含んでも良い。例えば、ブロックコポリマー膜170は、約40ppm未満の酸素下、310℃で、約2分から約5分の熱処理条件に暴露されても良い。
図6および図7を参照すると、ブロックコポリマー170の膜の熱処理ステップは、第2の高分子ブロックで形成された円柱状特徴物182と、第1のブロック高分子で形成された周囲領域184とを有する、自己組織化ブロック高分子の層を形成する。領域184の少なくとも一部は、選択的に除去され、図8に示すように、エッチング化円柱状特徴物186、周囲領域184の微小区画、および無機材料ガイド140が残留する。パターン190を提供するため、第1のブロック高分子で形成された周囲領域184の一部が、単一のエッチング化学能（chemistry）を用いた単一のステップで除去され、または異なるエッチング化学能を有する複数のエッチング液を用いて除去されることは明らかである。例えば、周囲領域184は、ポリスチレン（PS）で形成され、円柱状特徴物182は、ポリジメチルシロキサン（PDMS）で形成され、PS領域184は、選択酸素プラズマエッチングを実施することにより除去される。これは、PDMS円柱状特徴物182を部分的に酸化し、シリカと同様の特性を有するエッチングされた円柱状特徴物186が残留する。本発明の一実施形態では、得られるパターン190は、PS領域184の下側領域を有するシリコン含有エッチング化円柱状特徴物186を有しても良い。得られる特徴物の寸法が、使用されるコポリマーのサイズ、およびプロセス条件に応じて変化することは明らかである。例えば、シリコン含有エッチング化円柱状特徴物186は、約50nmから約2nm、約35nm、または約3nm未満の臨界寸法を有し、ピッチは、約100nmから約4nm、または約70nmから約6nmであっても良い。
エッチング化円柱状特徴物186および無機材料ガイド140によって提供されたパターン190は、ピッチ増加マスク特徴物を形成する。図8に示した実施形態では、パターン190のピッチは、図4に示す無機材料ガイド140のピッチの約1／3である。
例えば、無機材料ガイド140の臨界寸法Cは、16nmであり、無機材料ガイド140の間の空間145の臨界寸法Eは、約64nm（図4参照）である。16nmの周期を有するPS−PDMSブロックコポリマーにより形成されたエッチング化円柱状特徴物186は、約32nm以下のピッチを有する。ある実施形態では、小さな臨界寸法を有する無機材料ガイドを使用し、および／または小さな臨界寸法周期を提供するブロックコポリマーを使用することにより、高いオーダーのピッチ増加が得られることは明らかである。
図9を参照すると、図8のパターン190が基板110に転写され、転写されたパターン195が得られる。パターン転写は、無機材料ガイド140および特徴物186に対して、基板110の材料の選択的エッチングに適したエッチング化学能を用いて、行われても良い。基板材料に対する適当なエッチング化学能は、当業者には容易に判断できる。基板110が異なる材料の層を有し、単一の化学能では、全ての異なる材料をエッチングすることが十分ではない場合、異なる化学能を連続的に使用して、例えばドライエッチング化学能を使用して、これらの異なる層を連続的にエッチングしても良いことは明らかである。また、使用する化学能に応じて、無機材料ガイド140および／または特徴物186をエッチングしても良いことは明らかである。
図2〜図9に示した実施形態では、無機材料ガイド140および／またはエッチング化円柱状特徴物186は、エッチング速度が実質的に等しく、実質的に均一な侵入状態で、基板110のエッチングが完了する。
図10〜図17に示した別の実施形態では、層状構造200をパターン化する方法が提供される。特徴物の臨界寸法は、5倍のピッチ増加に適合するように設計される。図10を参照すると、層状構造200の側断面は、光画像化層212の一部または空間214が除去され、特徴物218または未除去部分が残留した後の、オーバーレイ現像光画像化層212を有する基板210を有する。光画像化層212の未除去部分または特徴物218は、従来から広く行われている標準的なフォトリソグラフィ技術を用いて形成される。
図11を参照すると、厚さCの無機材料の層230は、光画像化層212の未除去部分218、および下地の基板210を有する露出表面の上に、共形にブランケット成膜される。
図11および図12を参照すると、無機材料の層230は、次に、方性エッチング処理に暴露され、層状構造200の水平表面250から、材料が除去される。異方性エッチング処理の完了後に、水平表面250から、層230の光画像化層212の未除去部分218が露出され、未除去部分218が除去され、複数の離間された無機材料ガイド240が提供される。無機材料ガイド240は、ブロックコポリマーの層の成形用の心棒として機能し、自己組織化ブロックコポリマー円柱状ドメインの位置合わせ精度の改善に寄与する。
図13を参照すると、本発明の一実施態様では、表面改質材料の膜260は、複数の離間された無機材料ガイド240の間および上部に成膜される。表面改質材料は、ブロックコポリマーの高分子ブロックの一つを引きつけ、および／または別の高分子ブロックと反発するように機能し、優先的なウェット処理が可能となり、あるいは促進される。図14を参照すると、ブロックコポリマーの層270が設置され、その後自己組織化され、基板210の上部にマスクパターンが形成される。
図14および図15を参照すると、ブロックコポリマーの層270は、熱処理条件に晒され、ブロックコポリマーの複数の円柱状特徴物282への自己組織化が容易になる。これらは、相互に略平行であり、基板250の水平表面、および無機材料ガイド240の垂直表面288に対して略平行である。自己組織化は、層状構造200の熱処理により、容易化され、促進されても良い。示された実施形態では、円柱状特徴物282のドメイン周期（L0）は、臨界寸法AおよびEの約1／5であり、円柱状特徴物282の構造周期（Ls）は、臨界寸法AおよびEの約1／10である。これにより、4つの平行な円柱状特徴物282の形成が容易となる。
図15および図16を参照すると、ブロックコポリマーの層270の熱処理ステップにより、第2の高分子ブロックで形成された円柱状特徴物282および第1のブロック高分子で形成された周囲領域284を有する、自己組織化ブロック高分子の層が提供される。図16に示すように、周囲領域284の少なくとも一部が選択的に除去され、エッチング化円柱状特徴物286、周囲領域284の小区画、および無機材料ガイド240が残留する。周囲領域284の一部は、単一のエッチング化学能を用いた単一のステップで、あるいは異なるエッチング化学能を用いた複数のエッチングを使用して除去され、パターン290が提供されることは明らかである。
図17を参照すると、図16のパターン290は、基板210に転写され、転写パターン295が提供される。パターン転写は、無機材料ガイド240およびエッチング化円柱状特徴物286に対して、基板210の材料の選択エッチングに適したエッチング化学能を用いて行われる。
示された実施形態の各種変更が可能であることは明らかである。例えば、ジ−ブロックコポリマーで簡略化して説明したが、コポリマーは、2または3以上のブロック化学種で形成されても良い。また、示された実施形態のブロック化学種は、それぞれ、異なるモノマーを形成するが、ブロック化学種は、モノマーを共有しても良い。例えば、ブロック化学種は、モノマーの異なる組で形成され、これらの一部は、同じであっても良く、あるいは各ブロックにおいて異なる分布で、同じモノマーで形成されても良い。モノマーの異なる組は、異なる特性のブロックを形成し、これれは、コポリマーの自己組織化を駆動する。
マスクパターン190、290の基板110、210への転写前または転写後に、マスクパターン190、290の上に、追加のマスクパターンを重ねても良いことは明らかである。例えば、無機材料ガイド140、240と特徴物186、286の間および上部に、平坦化材料を成膜して、この平坦化材料をパターン化し、追加のパターンを形成しても良い。マスクパターン190、290を有する組み合わせパターンを形成する追加のパターンは、下地の基板110、210に転写される。
また、マスク層を介した「処理」は、下地層のエッチング処理を網羅するものの、マスク層を介した処理は、マスク層の下側の層に、いかなる半導体製造プロセスを実施するステップをも含む。例えば、処理は、マスク層を介した下地層の上での、イオンインプランテーション処理、拡散ドープ処理、成膜処理、酸化処理（特に、高分子マスクの下にハードマスクを使用）、窒化処理等を含んでも良い。また、マスク層は、化学的機械的研磨法（CMP）のストップ層またはバリア層として使用されても良く、あるいはCMPは、いかなる層上で実施されても良い。これにより下地層の平坦化とエッチングの両方が可能となる。
また、示された実施形態は、集積回路の作製に適用されるが、本発明の実施形態は、極めて微細な特徴物を用いたパターンの形成が望まれる、他の各種用途にも適用できる。例えば、本発明の実施形態は、格子、ディスクドライバ、貯蔵メディア、テンプレート、またはX線もしくはインプリントリソグラフィを含む他のリソグラフィ技術用のマスクの形成に適用することができる。例えば、位相シフト材料コーティングを有する膜スタックを有する基板のパターン処理により、位相シフトフォトマスクが形成されても良い。
そのため、本願の記載から、本発明が各種実施形態を含むことは明らかである。例えば、本発明の別の実施形態では、半導体基板をパターン化する方法が提供される。この方法は、ブロックコポリマーを有する層を提供するステップを有する。ブロックコポリマーの第1の高分子ブロックは、選択的に除去され、側方鋼に分離された、ブロックコポリマーの第2のブロックを有する円柱状特徴物が残される。第2の高分子ブロックを有する側方に分離された円柱状特徴物の上に、スペーサ材料がブランケット成膜される。スペーサ材料は、エッチングされ、側方に離間された円柱状特徴物の側壁に、スペーサが形成される。その後、スペーサにより定められたパターンは、基板に転写される。
本発明の別の実施形態では、基板をパターン化するためのマスクを形成する方法が提供される。この方法は、自己組織化ブロックコポリマー材料の層を提供するステップを有する。自己組織化ブロックコポリマーの同様の化学種が凝集し、化学種によって定められた円柱状ドメインを有する繰り返しパターンが形成される。化学種の一つは、優先的に除去され、離間された円柱状特徴物が形成される。円柱状特徴物の側壁には、スペーサが形成される。
本発明のさらに別の実施形態では、集積回路を製造する方法が提供される。この方法は、ブロックコポリマー層をエッチング液に暴露して、ブロックコポリマー層に、自立式の規則的に離間された円柱状特徴物を定めるステップを有する。円柱状特徴物の側壁には、スペーサが形成される。下地の基板に、スペーサから生じたパターンが転写される。
1または2以上の実施形態で本発明について説明し、これらの実施形態を詳細に説明したが、これらは、添付の請求項の範囲をそのような細部に限定することを意味するものではない。追加の利点および変更は、当業者には容易に見出される。従って、本発明は、記載された具体的な細部、それぞれの機器、および方法に限定されるものではない。特に、本発明の思想の範囲から逸脱しないで、そのような細部から逸脱しても良い。

Claims (20)

  1. 層状構造をパターン化する方法であって、
    下地の基板の水平表面に、光画像化層を形成するステップと、
    前記光画像化層を像化して、前記光画像化層に像化されたパターンを形成するステップと、
    前記像化されたパターンを現像して、前記光画像化層の一部を除去し、前記光画像化層の未除去部分を有する予備パターン層を形成するステップと、
    前記予備パターン層を改質して、複数の離間された無機材料ガイドを提供するステップと、
    前記離間された無機材料ガイドの間に、ブロックコポリマーの層を成形するステップであって、前記ブロックコポリマーは、約10.5以上のχNパラメータを有し、第1の高分子ブロックおよび第2の高分子ブロックを有し、前記第1および第2の高分子ブロックは、第1組のエッチング条件下で、2よりも大きなエッチング選択性を有するステップと、
    前記ブロックコポリマーの層を熱処理して、前記基板の前記水平表面に略平行な、複数の円柱状システムを形成するステップと、
    前記第1組のエッチング条件下で前記ブロックコポリマーの前記第1の高分子ブロックの少なくとも一部を選択的に除去してパターンを形成し、側方向に離間された、前記ブロックコポリマーの前記第2の高分子ブロックおよび複数の離間された無機材料ガイドを有する特徴物を提供するステップと、
    前記下地の基板に、前記パターンを転写するステップと、
    を有する方法。
  2. 前記予備パターン層を改質するステップは、
    前記光画像化層の前記未除去部分に、無機材料層を成膜するステップと、
    前記無機材料層をエッチングして、前記光画像化層の前記未除去部分を露出させるステップと、
    前記光画像化層の前記未除去部分を除去して、複数の離間された無機材料ガイドを提供するステップと、
    を有する、請求項1に記載の方法。
  3. さらに、表面改質材料で、前記離間された無機材料ガイドを処理するステップであって、前記表面改質材料は、前記ブロックコポリマーの前記第1の高分子ブロックを引きつけ、および／または前記第2の高分子ブロックと反発するステップ
    を有する、請求項2に記載の方法。
  4. 前記表面改質材料は、有機高分子であり、前記ブロックコポリマーの前記第1の高分子ブロックと実質的に等しいエッチング耐性を有する、請求項3に記載の方法。
  5. 前記第1の高分子ブロックは、ポリスチレンを有し、
    前記有機高分子は、ヒドロキシル−終端ポリスチレンである、請求項4に記載の方法。
  6. 前記第1の高分子ブロックは、有機高分子を有し、前記第2の高分子ブロックは、有機金属含有高分子を有する、請求項1に記載の方法。
  7. 前記第2の高分子ブロックは、シリコンおよび／または鉄を含む、請求項1に記載の方法。
  8. 前記第2の高分子ブロックは、ポリジメチルシロキサンを含む、請求項1に記載の方法。
  9. 前記ブロックコポリマーは、ポリスチレン−ポリジメチルシロキサンコポリマーを含む、請求項1に記載の方法。
  10. 前記無機材料層を成膜するステップは、シリコン酸化物の原子層成膜を実施するステップを有する、請求項2に記載の方法。
  11. 前記パターンを形成するステップは、プラズマエッチングプロセスを実施するステップを有する、請求項1に記載の方法。
  12. 基板上に前記光画像化層を形成するステップは、248nmのレジスト、193nmのレジスト、193nmの浸漬レジスト、EUVレジスト、またはこれらの2以上の組み合わせを形成するステップを有する、請求項1に記載の方法。
  13. 前記ブロックコポリマーの層を熱処理するステップは、約50ppm未満の酸素を含む低酸素雰囲気下で、約200℃を超える温度に加熱するステップを有する、請求項1に記載の方法。
  14. 前記ブロックコポリマーの層を熱処理するステップは、溶媒熱処理プロセスを有する、請求項1に記載の方法。
  15. 前記複数の離間された無機材料ガイドは、約100nm以下のピッチを有する、請求項1記載の方法。
  16. 請求項1に記載の方法により調製されたパターン化層状構造。
  17. 層状構造をパターン化する方法であって、
    下地の基板の水平表面に光画像化層を形成するステップと、
    前記光画像化層を像化して、前記光画像化層に、像化されたパターンを形成するステップと、
    前記像化されたパターンを現像して、前記光画像化層の一部を除去し、前記光画像化層の未除去部分を有する予備パターン層を形成するステップと、
    前記光画像化層の前記未除去部分に、第1の厚さを有する無機材料層を成膜するステップと、
    前記無機材料層をエッチングし、前記光画像化層の前記未除去部分を露出させるステップと、
    前記光画像化層の前記未除去部分を除去し、複数の離間された無機材料ガイドを提供するステップと、
    前記離間された無機材料ガイドの間に、ブロックコポリマーの層を成形するステップであって、前記ブロックコポリマーは、約10.5以上のχNパラメータを有し、第1の高分子ブロックと、第2の高分子ブロックとを有し、前記第1および第2の高分子ブロックは、第1組のエッチング条件下で、2よりも大きなエッチング選択性を有するするステップと、
    前記ブロックコポリマーの層を熱処理して、複数の円柱状システムを形成するステップであって、前記円柱状システムは、前記基板の前記水平表面に略平行である、ステップと、
    前記第1組のエッチング条件下で、前記ブロックコポリマーの前記第1の高分子ブロックの少なくとも一部を選択的に除去してパターンを形成し、側方に分離された特徴物を提供するステップであって、前記特徴物は、前記ブロックコポリマーの前記第2の高分子ブロック、および前記複数の離間された無機材料ガイドを有する、ステップと、
    前記下地の基板に、前記パターンを転写するステップと、
    を有する方法。
  18. さらに、前記無機層の厚さを改質するステップ、前記第2の高分子ブロックの分子量を改質するステップ、またはこれらの組み合わせステップにより、前記パターンを形成するステップを制御するステップを有する、請求項17に記載の方法。
  19. 前記複数の離間された無機材料ガイドは、約100nm以下のピッチを有する、請求項18に記載の方法。
  20. 請求項17に記載の方法で調製された、パターン化層状構造。
JP2015512726A 2012-05-15 2013-05-13 ブロックコポリマーを用いたパターンの形成および物品 Pending JP2015520510A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/472,442 US9005877B2 (en) 2012-05-15 2012-05-15 Method of forming patterns using block copolymers and articles thereof
US13/472,442 2012-05-15
PCT/US2013/040815 WO2013173249A1 (en) 2012-05-15 2013-05-13 Forming patterns using block copolymers and articles

Publications (1)

Publication Number Publication Date
JP2015520510A true JP2015520510A (ja) 2015-07-16

Family

ID=49581527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015512726A Pending JP2015520510A (ja) 2012-05-15 2013-05-13 ブロックコポリマーを用いたパターンの形成および物品

Country Status (6)

Country Link
US (1) US9005877B2 (ja)
JP (1) JP2015520510A (ja)
KR (1) KR20150013778A (ja)
CN (1) CN104364713B (ja)
TW (1) TW201407661A (ja)
WO (1) WO2013173249A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522567A (ja) * 2011-05-27 2014-09-04 コミッサリア ア レネルジ アトミック エ オ エネルジ アルテルナティヴ ブロック共重合体を用いて基板の表面にパターンを作製する方法
WO2017069200A1 (ja) * 2015-10-23 2017-04-27 東京エレクトロン株式会社 基板処理方法及びコンピュータ記憶媒体
JP2019114792A (ja) * 2017-12-21 2019-07-11 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 化学的ガイディング構造を基板上に形成するための方法及び化学的エピタキシー方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
KR102394994B1 (ko) 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
KR102166523B1 (ko) * 2013-12-02 2020-10-16 에스케이하이닉스 주식회사 나노 스케일 형상 구조 및 형성 방법
TWI739285B (zh) 2014-02-04 2021-09-11 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US9466527B2 (en) 2014-02-23 2016-10-11 Tokyo Electron Limited Method for creating contacts in semiconductor substrates
US9640397B2 (en) * 2014-03-14 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor integrated circuit using a directed self-assembly block copolymer
KR101593601B1 (ko) * 2014-04-03 2016-02-15 한국전자통신연구원 베이스 몰드 및 몰드의 제조방법
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
KR102302704B1 (ko) 2014-09-02 2021-09-15 삼성전자주식회사 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US9458531B2 (en) * 2014-11-04 2016-10-04 HGST Netherlands B.V. Method for directed self-assembly (DSA) of block copolymers using guiding line sidewalls
KR102295523B1 (ko) 2014-12-03 2021-08-30 삼성전자 주식회사 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
JP2016111115A (ja) * 2014-12-04 2016-06-20 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US11021630B2 (en) * 2014-12-30 2021-06-01 Rohm And Haas Electronic Materials Llc Copolymer formulation for directed self assembly, methods of manufacture thereof and articles comprising the same
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
JP6346115B2 (ja) 2015-03-24 2018-06-20 東芝メモリ株式会社 パターン形成方法
KR102358710B1 (ko) * 2015-04-06 2022-02-08 에스케이하이닉스 주식회사 선폭이 다른 패턴들 형성 방법
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
KR102508525B1 (ko) 2015-10-19 2023-03-09 삼성전자주식회사 블록 코폴리머 및 이를 이용한 집적회로 소자의 제조 방법
US9576817B1 (en) * 2015-12-03 2017-02-21 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer
FR3045642A1 (fr) * 2015-12-18 2017-06-23 Arkema France Procede de reduction du temps de structuration de films ordonnes de copolymere a blocs
FR3045645B1 (fr) * 2015-12-18 2019-07-05 Arkema France Procede de reduction des defauts dans un film ordonne de copolymeres a blocs
FR3045643A1 (fr) * 2015-12-18 2017-06-23 Arkema France Procede d'amelioration de l'uniformite de dimension critique de films ordonnes de copolymere a blocs
FR3045644A1 (fr) * 2015-12-18 2017-06-23 Arkema France Procede d'obtention de films ordonnes epais et de periodes elevees comprenant un copolymere a blocs
KR102359371B1 (ko) * 2015-12-23 2022-02-09 에스케이하이닉스 주식회사 벌집 형태로 배열된 패턴들 형성 방법
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
KR102182550B1 (ko) * 2016-04-18 2020-11-25 에이에스엠 아이피 홀딩 비.브이. 유도된 자기-조립층을 기판 상에 형성하는 방법
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
JP2018046202A (ja) 2016-09-15 2018-03-22 東芝メモリ株式会社 パターン形成方法、自己組織化材料、半導体装置の製造方法
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
KR20180070973A (ko) 2016-12-19 2018-06-27 삼성전자주식회사 미세 패턴 형성 방법, 커패시터 및 그의 형성 방법, 반도체 소자 및 그의 제조 방법, 반도체 소자를 포함하는 전자 시스템
CN108346573B (zh) * 2017-01-23 2020-10-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
JP7169072B2 (ja) 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US10991696B2 (en) 2017-03-15 2021-04-27 Intel Corporation Vertically stacked devices with self-aligned regions formed by direct self assembly (DSA) processing
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
KR20240112368A (ko) 2017-05-16 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 유전체 상에 옥사이드의 선택적 peald
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
US10734229B2 (en) * 2018-01-05 2020-08-04 Tokyo Electron Limited Method of advanced contact hole pattering
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP7146674B2 (ja) * 2019-03-14 2022-10-04 キオクシア株式会社 パターン形成方法
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002265617A (ja) * 2001-03-06 2002-09-18 Japan Science & Technology Corp 圧力ジャンプを用いるミクロ相分離ポリマー構造体の製造方法
JP2008036491A (ja) * 2006-08-03 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法及びモールド
US20080311402A1 (en) * 2007-06-12 2008-12-18 Yeon Sik Jung Orientation-controlled self-assembled nanolithography using a block copolymer
WO2010042290A2 (en) * 2008-10-09 2010-04-15 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
JP2010527137A (ja) * 2006-03-23 2010-08-05 マイクロン テクノロジー， インク． トポグラフィー指向パターニング
JP2011018778A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 自己組織化パターン形成方法
JP2011045838A (ja) * 2009-08-27 2011-03-10 Fujifilm Corp 高分子膜の製造方法
WO2011036778A1 (ja) * 2009-09-25 2011-03-31 株式会社 東芝 パターン形成方法
JP2012064783A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 微細パターンの形成方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650261A (en) 1989-10-27 1997-07-22 Rohm And Haas Company Positive acting photoresist comprising a photoacid, a photobase and a film forming acid-hardening resin system
US5344742A (en) 1993-04-21 1994-09-06 Shipley Company Inc. Benzyl-substituted photoactive compounds and photoresist compositions comprising same
EP1239790B1 (de) 1999-12-24 2005-04-20 Ivoclar Vivadent AG Atraumatischer approximalraumerweiterer
US6303477B1 (en) 2001-04-04 2001-10-16 Chartered Semiconductor Manufacturing Ltd Removal of organic anti-reflection coatings in integrated circuits
KR20030029053A (ko) 2001-04-05 2003-04-11 아치 스페셜티 케미칼즈, 인코포레이티드 포토레지스트용 퍼플루오로알킬설폰산 화합물
NZ513637A (en) 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods
JP3892792B2 (ja) 2001-11-02 2007-03-14 大日本スクリーン製造株式会社 基板処理装置および基板洗浄装置
US6632960B2 (en) 2002-06-21 2003-10-14 Goldschmidt Ag Diaryliodonium salt catalysts made from iodotoluene and a method for preparing them
JP3993048B2 (ja) 2002-08-30 2007-10-17 大日本スクリーン製造株式会社 基板処理装置
EP1595182B1 (en) 2003-02-19 2015-09-30 Basf Se Halogenated oxime derivatives and the use thereof as latent acids
US20050056219A1 (en) 2003-09-16 2005-03-17 Tokyo Electron Limited Formation of a metal-containing film by sequential gas exposure in a batch type processing system
US20050215713A1 (en) 2004-03-26 2005-09-29 Hessell Edward T Method of producing a crosslinked coating in the manufacture of integrated circuits
US7968278B2 (en) 2004-04-13 2011-06-28 Tokyo Electron Limited Rinse treatment method and development process method
JP4343018B2 (ja) 2004-04-20 2009-10-14 東京エレクトロン株式会社 基板の処理方法及び基板の処理装置
KR101193824B1 (ko) 2004-07-20 2012-10-24 시바 홀딩 인크 옥심 유도체 및 잠산으로서의 이의 용도
US7354692B2 (en) 2005-05-09 2008-04-08 International Business Machines Corporation Photoresists for visible light imaging
US20070037412A1 (en) 2005-08-05 2007-02-15 Tokyo Electron Limited In-situ atomic layer deposition
US8618221B2 (en) 2005-10-14 2013-12-31 Wisconsin Alumni Research Foundation Directed assembly of triblock copolymers
US20070237697A1 (en) 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
KR101291223B1 (ko) 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
US8030212B2 (en) 2007-09-26 2011-10-04 Eastman Kodak Company Process for selective area deposition of inorganic materials
US7763319B2 (en) 2008-01-11 2010-07-27 International Business Machines Corporation Method of controlling orientation of domains in block copolymer films
US7521094B1 (en) 2008-01-14 2009-04-21 International Business Machines Corporation Method of forming polymer features by directed self-assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US7754518B2 (en) 2008-02-15 2010-07-13 Applied Materials, Inc. Millisecond annealing (DSA) edge protection
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
JP5336283B2 (ja) 2008-09-03 2013-11-06 信越化学工業株式会社 パターン形成方法
JP5329265B2 (ja) 2009-03-09 2013-10-30 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5448536B2 (ja) 2009-04-08 2014-03-19 東京エレクトロン株式会社 レジスト塗布現像装置およびレジスト塗布現像方法、並びにレジスト膜処理装置およびレジスト膜処理方法
US8349203B2 (en) 2009-09-04 2013-01-08 International Business Machines Corporation Method of forming self-assembled patterns using block copolymers, and articles thereof
US8623458B2 (en) 2009-12-18 2014-01-07 International Business Machines Corporation Methods of directed self-assembly, and layered structures formed therefrom
US8828493B2 (en) 2009-12-18 2014-09-09 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
US8696918B2 (en) 2010-05-05 2014-04-15 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
US9487600B2 (en) 2010-08-17 2016-11-08 Uchicago Argonne, Llc Ordered nanoscale domains by infiltration of block copolymers
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
JP5820676B2 (ja) 2010-10-04 2015-11-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 下層組成物および下層を像形成する方法
US8975327B2 (en) 2010-11-24 2015-03-10 Dow Corning Corporation Controlling morphology of block copolymers
WO2012084558A1 (en) 2010-12-23 2012-06-28 Asml Netherlands B.V. Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
KR101891987B1 (ko) 2011-05-31 2018-08-28 엘지디스플레이 주식회사 유기 발광장치 및 그 제조방법
NL2008952A (en) 2011-06-23 2013-01-02 Asml Netherlands Bv Self-assemblable polymer and method for use in lithography.
US8956804B2 (en) 2011-06-23 2015-02-17 Asml Netherlands B.V. Self-assemblable polymer and methods for use in lithography
KR101890425B1 (ko) 2011-07-14 2018-08-22 삼성디스플레이 주식회사 포토레지스트 박리용 조성물 및 이를 이용한 표시 기판의 제조 방법
NL2009002A (en) 2011-07-18 2013-01-21 Asml Netherlands Bv Method for providing a template for a self-assemblable polymer for use in device lithography.
KR101999870B1 (ko) 2011-09-15 2019-10-02 위스콘신 얼럼나이 리서어치 화운데이션 화학적으로 패턴화된 표면과 제2 표면 사이의 블록 공중합체 막의 유도 조립
DE102012105384A1 (de) 2012-06-21 2012-09-06 AP&S International GmbH Lift-off-Verfahren und Vorrichtung zum Durchführen des Lift-off-Verfahrens
KR102003334B1 (ko) 2012-09-04 2019-07-24 삼성전자주식회사 패턴 형성 방법
US8715917B2 (en) 2012-10-04 2014-05-06 International Business Machines Corporation Simultaneous photoresist development and neutral polymer layer formation
US8956808B2 (en) 2012-12-04 2015-02-17 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directed self-assembly materials

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002265617A (ja) * 2001-03-06 2002-09-18 Japan Science & Technology Corp 圧力ジャンプを用いるミクロ相分離ポリマー構造体の製造方法
JP2010527137A (ja) * 2006-03-23 2010-08-05 マイクロン テクノロジー， インク． トポグラフィー指向パターニング
JP2008036491A (ja) * 2006-08-03 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法及びモールド
US20080311402A1 (en) * 2007-06-12 2008-12-18 Yeon Sik Jung Orientation-controlled self-assembled nanolithography using a block copolymer
WO2010042290A2 (en) * 2008-10-09 2010-04-15 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
JP2011018778A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 自己組織化パターン形成方法
JP2011045838A (ja) * 2009-08-27 2011-03-10 Fujifilm Corp 高分子膜の製造方法
WO2011036778A1 (ja) * 2009-09-25 2011-03-31 株式会社 東芝 パターン形成方法
JP2012064783A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 微細パターンの形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522567A (ja) * 2011-05-27 2014-09-04 コミッサリア ア レネルジ アトミック エ オ エネルジ アルテルナティヴ ブロック共重合体を用いて基板の表面にパターンを作製する方法
WO2017069200A1 (ja) * 2015-10-23 2017-04-27 東京エレクトロン株式会社 基板処理方法及びコンピュータ記憶媒体
JPWO2017069200A1 (ja) * 2015-10-23 2018-08-02 東京エレクトロン株式会社 基板処理方法及びコンピュータ記憶媒体
JP2019114792A (ja) * 2017-12-21 2019-07-11 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 化学的ガイディング構造を基板上に形成するための方法及び化学的エピタキシー方法
JP7340331B2 (ja) 2017-12-21 2023-09-07 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 化学的ガイディング構造を基板上に形成するための方法及び化学的エピタキシー方法

Also Published As

Publication number Publication date
CN104364713B (zh) 2019-02-19
US20130309457A1 (en) 2013-11-21
TW201407661A (zh) 2014-02-16
CN104364713A (zh) 2015-02-18
WO2013173249A1 (en) 2013-11-21
US9005877B2 (en) 2015-04-14
KR20150013778A (ko) 2015-02-05

Similar Documents

Publication Publication Date Title
JP2015520510A (ja) ブロックコポリマーを用いたパターンの形成および物品
JP6139011B2 (ja) 誘導自己組織化用途における中立層オーバーコートのトポグラフィの最小化
JP6691195B2 (ja) 誘導自己組織化用の化学テンプレートを形成するための硬化フォトレジストのｕｖ支援剥離
JP5574089B2 (ja) サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法
TWI360161B (en) Pitch multiplication using self-assembling materia
JP6219674B2 (ja) ブロック共重合体を使用したエッチング
JP5505904B2 (ja) 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング）
TWI588891B (zh) 嵌段共聚物之蝕刻方法
US9029271B2 (en) Methods of patterning block copolymer layers
US8975009B2 (en) Track processing to remove organic films in directed self-assembly chemo-epitaxy applications
US9548208B2 (en) Method for patterning an underlying layer
CN110993566A (zh) 一种定向自组装和掩膜调控制备半导体纳米结构的方法
CN109712871B (zh) 半导体结构与其制作方法
CN110993565A (zh) 一种定向自组装制备半导体纳米器件结构的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170627