KR102359371B1 - 벌집 형태로 배열된 패턴들 형성 방법 - Google Patents

벌집 형태로 배열된 패턴들 형성 방법 Download PDF

Info

Publication number
KR102359371B1
KR102359371B1 KR1020150184670A KR20150184670A KR102359371B1 KR 102359371 B1 KR102359371 B1 KR 102359371B1 KR 1020150184670 A KR1020150184670 A KR 1020150184670A KR 20150184670 A KR20150184670 A KR 20150184670A KR 102359371 B1 KR102359371 B1 KR 102359371B1
Authority
KR
South Korea
Prior art keywords
forming
window
portions
pillars
abandoned
Prior art date
Application number
KR1020150184670A
Other languages
English (en)
Other versions
KR20170075841A (ko
Inventor
반근도
김영식
복철규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150184670A priority Critical patent/KR102359371B1/ko
Priority to US15/089,257 priority patent/US9478436B1/en
Priority to CN201610506207.5A priority patent/CN106910670B/zh
Publication of KR20170075841A publication Critical patent/KR20170075841A/ko
Application granted granted Critical
Publication of KR102359371B1 publication Critical patent/KR102359371B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Abstract

제1윈도우부들을 에워싸 네 개가 다이아몬드(diamond) 대형을 이루며 배치되고 일측 방향으로 길게 신장된 형상을 가진 제2윈도우부들을 가진 가이드 격자(guide lattice)를 하부층(under layer) 상에 형성하고, 제1 및 제2윈도우부들을 메우는 블록코폴리머층(block copolymer layer)을 형성한 후, 제1윈도우부 내에 제1도메인부(domain)와 제1매트릭스부(matrix) 및 제2윈도우부 내에 복수의 제2도메인부들 및 제2매트릭스부를 상분리한 후, 제1 및 제2도메인부들을 선택적으로 제거하여 제1오프닝부(opening) 및 제2오프닝부들을 형성하는 패턴 형성 방법을 제시한다..

Description

벌집 형태로 배열된 패턴들 형성 방법{Method for forming patterns in honeycomb array}
본 출원은 반도체 기술에 관한 것으로서, 보다 상세하게는 벌집 형태(honeycomb array)로 배열된 미세 크기의 패턴들을 형성하는 방법에 관한 것이다.
반도체 산업이 급속히 성장되며, 보다 높은 소자 밀도를 갖는 집적 회로를 구현하고자 노력하고 있다. 평면적으로 단위 셀(cell)이 차지는 면적을 감소시켜, 보다 많은 수의 소자들을 제한된 면적 내에 집적시키기 위해서, 수 ㎚ 내지 수십 ㎚의 수준의 나노 스케일(nanoscale)의 선폭(CD: Critical Dimension) 또는 배치 피치(pitch)을 가지는 패턴 구조를 구현하기 위해 다양한 기술들이 시도되고 있다.
반도체 소자의 미세 패턴을 단순히 포토리소그래피(photo lithography) 기술에 의존하여 형성할 때, 리소그래피 장비에 사용되는 노광 광원의 파장 및 광학 시스템(system)은 제공할 수 있는 이미지(image) 분해능 또는 해상도에 제약을 가질 수 있다. 이러한 노광 해상도의 한계 또는 이미지 분해능 제약을 극복하기 위해서, 비-포토리소그래피 패터닝 기술이 시도되고 있다. 예컨대, 폴리머(polymer) 분자들의 직접적 자기조립(directly self-assembly) 가능성 및 블록 코폴리머(block copolymer)의 상분리(phase separation) 가능성을 이용하여 미세 패턴들을 형성하는 방법이 시도되고 있다.
본 출원은 포토리스그래피 과정에서의 노광 해상도 한계를 극복하여 미세한 크기의 선폭을 가지는 미세 패턴들의 배열을 형성하는 패턴 형성 방법을 제시하고자 한다.
본 출원의 일 관점은, 노즈(nose)부들 및 이들을 이어주는 긴 측면(long side)들을 포함하여 길게 신장된 형상을 가진 엘립스 필라(elipse pillar)들 네 개가 이격 공간 주위에 다이아몬드(diamond) 대형을 이루도록 하부층(under layer) 상에 형성하는 단계; 상기 엘립스 필라들의 측면에 부착되고 상기 이격 공간에 제1윈도우부(window)를 여는 가이드 격자(guide lattice)를 형성하는 단계; 상기 엘립스 필라들을 선택적으로 제거하여 상기 가이드 격자에 제2윈도우부들을 형성하는 단계; 상기 제1 및 제2윈도우부들을 메우는 블록코폴리머층(block copolymer layer)을 형성하는 단계; 상기 블록코폴리머층로부터 상기 제1윈도우부 내에 제1도메인부(domain)와 제1매트릭스부(matrix) 및 상기 제2윈도우부 내에 복수의 제2도메인부들 및 제2매트릭스부를 상분리하는 단계; 및 상기 제1 및 제2도메인부들을 선택적으로 제거하여 제1오프닝부(opening) 및 제2오프닝부들을 형성하는 단계;를 포함하는 패턴 형성 방법을 제시한다.
본 출원의 일 관점은, 제1윈도부(window)를 중심에 두고 상기 제1윈도우부들을 에워싸 네 개가 다이아몬드(diamond) 대형을 이루며 배치되고 일측 방향으로 길게 신장된 형상을 가진 제2윈도우부들을 가진 가이드 격자(guide lattice)를 하부층(under layer) 상에 형성하는 단계; 상기 제1 및 제2윈도우부들을 메우는 블록코폴리머층(block copolymer layer)을 형성하는 단계; 상기 블록코폴리머층로부터 상기 제1윈도우부 내에 제1도메인부(domain)와 제1매트릭스부(matrix) 및 상기 제2윈도우부 내에 복수의 제2도메인부들 및 제2매트릭스부를 상분리하는 단계; 및 상기 제1 및 제2도메인부들을 선택적으로 제거하여 제1오프닝부(opening) 및 제2오프닝부들을 형성하는 단계;를 포함하는 패턴 형성 방법을 제시한다.
본 출원의 일 관점은, 노즈(nose)부들 및 이들을 이어주는 긴 측면(long side)들을 포함하여 길게 신장된 형상을 가진 엘립스 필라(elipse pillar)들을 상기 노즈부들이 대면하고 사선 방향으로 상기 긴 측면들이 나란히 대면하고 상기 대면하는 노즈부들 사이에 이격 공간이 위치하도록 하부층(under layer) 상에 형성하는 단계; 상기 엘립스 필라들의 측면에 부착되고 상기 이격 공간에 제1윈도우부(window)를 여는 가이드 격자(guide lattice)를 형성하는 단계; 상기 엘립스 필라들을 선택적으로 제거하여 상기 가이드 격자에 제2윈도우부들을 형성하는 단계; 상기 제1 및 제2윈도우부들을 메우는 블록코폴리머층(block copolymer layer)을 형성하는 단계; 상기 블록코폴리머층로부터 상기 제1윈도우부 내에 제1도메인부(domain)와 제1매트릭스부(matrix) 및 상기 제2윈도우부 내에 복수의 제2도메인부들 및 제2매트릭스부를 상분리하는 단계; 및 상기 제1 및 제2도메인부들을 선택적으로 제거하여 제1오프닝부(opening) 및 제2오프닝부들을 형성하는 단계;를 포함하는 패턴 형성 방법을 제시한다.
본 출원의 실시예들에 따르면, 블록코폴리머(block co-polymer)의 직접적 자기조립(directly self-assembly)을 이용하여 나노 스케일(nano-scale) 크기의 미세한 선폭을 가지는 패턴들을 벌집 형태의 배열(honeycomb array)을 가지도록 형성할 수 있다.
도 1 내지 도 18은 일 예에 따른 패턴 형성 방법을 보여주는 도면들이다.
도 19 내지 도 21은 블록코폴리머(block copolymer)의 상분리를 보여주는 도면들이다.
본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다. 본 출원의 예의 기재에서 "제1" 및 "제2", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니고, 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 구성 요소들 간의 관계를 설명하는 다른 표현들에서도 마찬가지의 해석이 적용될 수 있다.
본 출원의 예의 기재에서 사용되는 "벌집 형태의 배열(honeycomb array)"의 용어는 패턴들이 "밀집(dense)한 배열"을 이루며 배치될 수 있는 배열 형태로, 이웃하는 패턴들이 보다 짧은 이격 간격을 가지며 실질적으로 규칙성을 가지도록 배치되어 보다 작은 배치 피치(pitch)를 가지는 배열 형태일 수 있다. "벌집 형태의 배열(honeycomb array)"은 육각형의 6개의 꼭지점을 이루는 위치들에 각각 패턴들이 배치되고, 육각형의 실질적인 내측 중심점에 또 다른 하나의 패턴이 배치된 배열 형태일 수 있다. "벌집 형태의 배열(honeycomb array)"은 패턴들이 실질적으로 동일한 배치 피치를 가지며 최밀하게 배치될 수 있는 배치 형태일 수 있다. "벌집 형태의 배열(honeycomb array)"은 패턴들을 제한된 면적 내에 최밀하게 배치시킬 수 있어, 집적회로의 집적도를 높이고자 하는 반도체 제조 기술에 적용될 수 있다. "벌집 형태의 배열(honeycomb array)" 형태로 배치된 패턴들은 상호 간에 실질적으로 동일한 크기 및 이격 간격을 가질 수 있다.
본 출원의 실시예는 블록코폴리머(block co-polymer)의 자기 조립 가능성 및 상분리 가능성을 이용하여, 포토리소그래피에 사용되는 노광 장비의 해상도 한계 보다 미세한 크기의 선폭을 가지는 패턴들을 형성하는 방법을 제시하고자 한다. 블록코폴리머는 대상층(target layer) 상에 직접 자기 조립(DSA: Directly Self Assembly)될 수 있으며, 블록코폴리머(BCP: Block CoPolymer)를 구성하는 특정 폴리머 블록(polymer block)들이 재배치 정렬(reordering)되어 도메인(domain)부로 상분리될 수 있다. 폴리머 모질(matrix)로부터 상분리된 도메인부를 선택적으로 제거함으로써 나노 스케일(nanoscale)의 형상(feature)들의 배열을 형성할 수 있다. 나노 스케일(nano scale) 형상은 수㎚ 내지 수십 ㎚의 크기를 가지는 구조체를 의미할 수 있다.
블록코폴리머의 자기조립 구조는 블록코폴리머를 구성하는 각각의 폴리머 블록들의 부피 비율, 상분리 온도, 폴리머 분자의 크기, 폴리머의 분자량 등에 따라, 실린더 형상(cylindric phase) 또는 라멜라(lamellar) 형상의 구조를 구성하도록 상분리될 수 있다. 실린더 형상을 포함하는 블록코폴리머의 상분리 구조는 예컨대 오픈홀(opening hole) 형상들의 배열을 형성하는 데 이용될 수 있다. 또한, 라멜라 형상을 포함하는 블록코폴리머의 상분리 구조는 라인 및 스페이스(line & space) 형상의 반복 패턴을 형성하는 데 이용될 수 있다.
본 출원의 실시예들은 DRAM 소자나, PcRAM 소자나 ReRAM 소자와 같은 집적 회로들을 구현하는 데 적용될 수 있다. 또한, 본 출원의 실시예들은 SRAM, FLASH, MRAM 또는 FeRAM과 같은 메모리 소자나, 논리 집적회로가 집적된 로직(logic) 소자에도 적용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1 및 도 2는 엘립스 필라(elipse pillar: 100)들의 배열들 형성하는 단계를 보여주고, 도 2는 도 1의 평면도의 C-C'절단선을 따르는 단면을 보여준다.
도 1 및 도 2에 보이듯이, 엘립스 필라(100)들을 기판(200)의 하부층(300) 상에 배열되도록 형성할 수 있다. 다수의 엘립스 필라(100)들은 기판(200)의 X-Y 평면에 대해 실질적으로 수직한 Z축 방향으로 세워지도록 배열될 수 있다. 엘립스 필라(100)은 X-Y 평면에서 일측 방향으로 신장된 형상(laterally elongated feature)을 가질 수 있다. 예컨대, X축 방향으로 신장되어 상대적으로 긴 폭(W1)을 가지고, X축 방향에 대해 수직한 Y축 방향으로는 상대적으로 짧은 폭(W2)를 가지는 평면 형상을 가질 수 있다.
도 1에 제시된 엘립스 필라(100)의 평면 형상은 Z축에 대해 자른 단면 형상으로 Z축에 대해 수직한 X-Y 평면 형상을 보여준다. 엘립스 필라(100)은 X축 방향으로의 선폭(W1)과 Y축 방향으로의 선폭(W2)이 서로 달라 방향에 따라 선폭이 비대칭인 비대칭형 형상을 가질 수 있다. 엘립스 필라(100)의 장축 폭(W1)은 단축의 폭(W2) 보다 1. 5배 보다 크고 3배 보다는 작게 설정될 수 있다. 엘립스 필라(100)의 장축 폭(W1)은 단축의 폭(W2) 보다 대략 2배 정도로 설정될 수 있다. 엘립스 필라(100)은 기둥(pillar) 형상 또는 폴(pole) 형상을 가질 수 있다. 엘립스 필라(100)은 X축 방향으로의 선폭(W1)과 Y축 방향으로의 선폭(W2)이 서로 다른 비대칭형 단면 형상을 가지는 한, X-Y 평면에서 볼 때 타원 형상(oval feature) 이외에 직사각형 형상(rectangular feature) 또는 일측으로 신장된 다이아몬드(diamond) 형상을 가질 수도 있다. 경우에 따라 엘립스 필라(100)은 십자 형상(cross feature)을 가질 수도 있다.
엘립스 필라(100)들은, Z 축을 절단하는 어느 한 단면이 제공하는 X-Y 평면에서, 엘립스 필라(100)들은 일 방향으로 신장된 형상을 가지도록 배열될 수 있다. 예컨대, 제1엘립스 필라(101)과 제2엘립스 필라(102)은 긴 폭(W1)을 가지고 신장된 끝단 부분에 위치하는 제1노즈면(nose side: 101N)과 제2노즈면(102N)이 서로 마주보도록 배치될 수 있다. 제1엘립스 필라(101)과 제2엘립스 필라(102)은 예컨대 X축 방향으로 따라 서로 마주보며 각각 X축 방향으로 길게 신장된 형상들로 배치될 수 있다. 제1엘립스 필라(101)과 제2엘립스 필라(102)들은 제1노즈면(101N)과 제2노즈면(102N)이 수평한 제1이격 간격(D1)으로 상호 이격되도록 X축 방향을 따라 배치될 수 있다. 이때, 제1이격 간격(D1)이 엘립스 필라(100)의 장축의 폭(W1) 보다는 작은 크기를 가지도록, 제1엘립스 필라(101)과 제2엘립스 필라(102)들은 배치될 수 있다. 제1이격 간격(D1)이 엘립스 필라(100)의 장축의 폭(W1) 보다는 작은 크기를 가지도록, 제1엘립스 필라(101)과 제2엘립스 필라(102)들은 배치될 수 있다. 제1이격 간격(D1)이 엘립스 필라(100)의 단축의 폭(W2) 보다는 큰 크기를 가지도록, 제1엘립스 필라(101)과 제2엘립스 필라(102)들은 배치될 수 있다.
X-Y 평면의 X축 방향으로 따라 횡렬을 이루며 배치된 제1엘립스 필라(101)과 제2엘립스 필라(102)들에 인접하여 제3엘립스 필라(103) 및 제4엘립스 컬럽(104)이 Y축 방향으로 각각 이격되어 배치될 수 있다. 제1엘립스 필라(101)과 제2엘립스 필라(102), 제3엘립스 필라(103) 및 제4엘립스 필라(104)은 다이아모드 형상 또는 마름모 형상의 네 꼭지점들에 위치하도록 배치될 수 있다. 제1엘립스 필라(101)과 제2엘립스 필라(102) 각각에 대해서 제3엘립스 필라(103)은, Y축과 X축 사이의 사선 방향을 따라 이격된 위치에 위치할 수 있다.
제1엘립스 필라(101), 제3엘립스 필라(103) 및 제2엘립스 필라(102)는 X축 방향을 따라 지그 재그(zig-zag)를 이루며 위치할 수 있다. 제4엘립스 필라(104)은 제3엘립스 필라(103)과 나란하도록 배치될 수 있으며, 제1 및 제2엘립스 필라들(101, 102)의 노즈면들(101N, 102N)이 마주보는 사이의 공간(109)을 사이에 두고 제4엘립스 필라(104)은 제3엘립스 필라(103)에 제2이격 간격(D2)만큼 이격되도록 위치할 수 있다. 하나의 엘립스 필라(100)은 장축 방향의 끝단 부분의 급격히 굽은 곡면이거나 짧은 노즈면(101N 또는 102N)에 대해서 실질적으로 수직할 수 있는 완만하거나 긴 측면(long side: 103S 또는 104S)를 가질 수 있다. 제4엘립스 필라(104)의 제1긴 측면(104S)는 제3엘립스 필라(103)의 제2긴 측면(103S)와 대면하도록, 제4엘립스 필라(104)은 제3엘립스 필라(103)과 나란히 배치될 수 있다. 다이아몬드 형상을 이루며 배치된 네 엘립스 필라들(101, 102, 103, 104)은 중앙 부분에 이격 공간(109)를 에워싸도록 배치될 수 있다. 중앙 이격 공간(109)는 제1이격 간격(D1) 및 이에 수직한 방향으로의 제2이격 간격(D2)을 가지는 공간으로 설정될 수 있다. 중앙 이격 공간(109)은 X축 방향으로 노즈면들(101N, 102N)에 대면하고, Y축 방향으로 긴 측면들(103S, 104S)에 대면할 수 있다. 제2이격 간격(D2)이 엘립스 필라(100)의 장축의 폭(W1) 보다는 작은 크기를 가지도록, 제3엘립스 필라(103)과 제4엘립스 필라(104)들은 배치될 수 있다. 제2이격 간격(D2)이 엘립스 필라(100)의 단축의 폭(W2) 보다는 큰 크기를 가지도록, 제3엘립스 필라(103)과 제4엘립스 필라(104)들은 배치될 수 있다. 제2이격 간격(D2)이 제1이격 간격(D1)과 실질적으로 동일한 크기를 가지도록 제3엘립스 필라(103)과 제4엘립스 필라(104)들은 배치될 수 있다.
다이아몬드 형상을 이뤄 중앙 부분에 이격 공간(109)를 에워싸도록 네 개의엘립스 필라들(101, 102, 103, 104)이 배치되므로, 제1엘립스 필라(101)의 장축 방향의 끝단 일부 부분의 제1끝단 측면(101L)과 제4엘립스 필라(104)의 장축 방향의 끝단 일부 부분의 제4끝단 측면(104L)이 상호 간에 마주보도록, 제1엘립스 필라(101)에 대해 사선 방향으로 이격된 위치에 제4엘립스 필라(104)이 위치하도록 배치될 수 있다. 즉, 제1엘립스 필라(101)의 끝단 일부 부분에 제4엘립스 필라(104) 및 제3엘립스 필라(103)의 끝단 일부 부분이 Y축 방향으로 중첩되도록, 제1, 제3 및 제4엘립스 필라들(101, 103, 104)들이 배치될 수 있다. 제1엘립스 필라(101)의 장축 방향의 끝단 일부 부분의 제1끝단 측면(101L)과 제4엘립스 필라(104)의 장축 방향의 끝단 일부 부분의 제4끝단 측면(104L)은 제3이격 간격(D3)으로 이격되며 마주볼 수 있다. 제3이격 간격(D3)은 나란히 배치된 제1엘립스 필라(101)과 제4엘립스 필라(104)간의 이격 간격으로 설정될 수 있다. 제3이격 간격(D3)은 제1이격 간격(D1)이나 제2이격 간격(D2) 보다 작은 크기로 설정될 수 있다. 제3이격 간격(D3)은 제1이격 간격(D1)이나 제2이격 간격(D2)의 1/2 보다 작은 크기로 설정될 수 있다.
도 1과 함께 도 2를 참조하면, 엘립스 필라(100)들의 배열은 기판(200)의 하부층(300) 상에 형성될 수 있다. 기판(200)은 집적회로가 집적될 반도체층을 포함할 수 있다. 기판(200)은 실리콘 기판이나 웨이퍼(wafer)일 수 있다. 기판(200) 상에 위치하는 하부층(300)은 패터닝 과정(patterning process)이 수행될 패턴 대상층일 수 있다. 하부층(300)은 반도체 제조 기술에서 하드 마스크(hard mask)나 식각 마스크(etch mask)로 패터닝될 층일 수 있다. 하부층(300)은 층간절연층(ILD: InterLayered Dielectric layer)나 또는 금속간절연층(IMD: InterMetal Dielectric layer)일 수 있다. 하부층(300)은 배선(interconnection)을 위한 금속층 또는 도전층일 수 있다. 하부층(300)은 패터닝을 위한 형상을 제공하는 템플레이트(template) 또는 다마신(damascene) 몰드(mold)를 위한 층일 수 있다. 하부층(300)은 다층 하드 마스크 시스템(multi layered hard mask system)를 이루기 위해 서로 다른 물질의 층들이 다층으로 적층된 층일 수 있다. 하부층(300)은 반도체 기판이나 반도체층일 수도 있다.
하부층(300)은 예컨대 대략 2200Å 두께의 테오스(TEOS)층과 같은 실리콘산화물층을 포함하는 층간절연층으로 형성할 수 있다. 또는 하부층(300)은 하부층(도시되지 않음)으로 대략 730 내지 1000Å 두께의 비정질의 스핀온카본층(SOC: Spin On Carbon layer)을 구비한, 대략 300 내지 350Å 두께의 실리콘산질화물(SiON)층을 포함할 수 있다.
하부층(300) 상에 대략 700 내지 800Å 두께의 스핀온카본(SOC: Spin On Carbon)층을 포함하는 엘립스 필라를 위한 층을 형성한 후, 필라층을 포토리소그래피 과정을 수반하는 패터닝 과정으로 패터닝하여, 엘립스 필라(100)들의 배열을 형성할 수 있다. 필라층 상에 포토리소그래피 과정을 위한 포토레지스트(photoresist layer: 도시되지 않음)을 형성하고, 포토마스크(도시되지 않음)를 이용하여 선택적 노광 및 현상 과정을 수행하여 포토레지스트 패턴(도시되지 않음)을 형성할 수 있다. 포토레지스트 패턴은 도 1에 보여지는 엘리스 필라(100)들의 배열 패턴을 필라층에 제공하는 식각 마스크로 이용될 수 있다. 포토마스크에 노출된 필라층의 일부 부분들을 선택적으로 제거하여, 하부층(300) 상에 엘립스 필라(100)들의 배열을 형성할 수 있다. 이때, 포토레지스트 패턴을 포함하는 식각 마스크는 복잡하고 복수의 포토리소그래피 과정을 요구하는 더블 패터닝(double pattern) 기술을 사용하지 않고, 한 번에 포토레지스트층을 노광하고 현상하는 과정으로 형성될 수 있다.
도 3 내지 도 5는 가이드 격자(guide lattice: 400)을 형성하는 단계를 보여주고, 도 4 및 도 5는 도 3의 평면도의 C-C'절단선을 따르는 단면도들을 보여준다.
도 3에 보이듯이, 엘립스 필라(100)들의 측벽에 스페이서(spacer) 형상의 가이드 격자(400)를 형성한다. 도 4에 보이듯이, 엘립스 필라(100)들을 덮는 가이드층(guide layer: 400A)를 형성한다. 가이드층(400A)은 엘립스 필라(100)의 측면 및 상면을 덮고, 엘립스 필라(100)에 의해 노출된 하부의 하부층(300)의 노출 부분을 덮도록 연장될 수 있다. 도 4에 보이듯이, 가이드 격자(400)를 위한 가이드층(400A)은 엘립스 필라(100)를 형상적으로(formally) 덮도록 연장될 수 있다. 가이드층(400A)은 엘립스 필라(100)와 하부층(300)과 식각 선택비를 가질 수 있는 유전 물질, 예컨대, 초저온산화물(ULTO: Ultra Low Temperature Oxide)층을 대략 200Å 정도 두께를 가지도록 형성할 수 있다.
가이드층(400A)에 대해서 이방성 식각 또는 스페이서 식각(spacer etch)을 수행하여 엘립스 필라(100)의 측벽에 가이드 격자(400)를 형성한다. 가이드층(400A)의 엘립스 필라(100)의 상면을 덮는 부분을 제거하고 가이드층(도 4의 400A)의 엘립스 필라(100)의 측면을 덮는 부분이 잔류하도록 스페이서 식각이 수행될 수 있다. 가이드층(400A)의 노출된 하부층(300) 부분이 제거되도록 스페이서 식각이 수행될 수 있다. 스페이서 식각에 의해서 가이드 격자(400)는 스페이서(spacer)와 같이 엘립스 필라(100) 측면에 부착된 형상을 가질 수 있다.
도 3에 보이듯이, 가이드 격자(400)는 엘립스 필라(100)의 노즈면(100N)과 이에 마주보는 엘립스 필라(100)의 노즈면(100N) 사이에 제1윈도우부(window portion: 405)를 제공하도록 형성될 수 있다. 가이드 격자(300)를 위한 가이드층(도 4의 400A)는 엘립스 필라(100)의 형상을 따라 연장되는 층으로 형성되며, 노즈면(100N)들이 마주보도록 장축 방향으로 배열된 엘립스 필라(100)들 사이 부분, 즉, 중앙의 이격 공간(도 1의 109)를 메우지 않아 이격 공간(도 1의 109) 부분에 제1윈도우부(405)를 열어주는 두께로 형성될 수 있다. 가이드 격자(400)는 제1윈도우부(405) 이외의 엘립스 필라(100)들 사이 부분을 메우도록 형성될 수 있다. 가이드층(도 4의 400A)의 증착되는 두께를 조절함으로써, 가이드 격자(400)는 제1윈도우부(405) 이외의 엘립스 필라(100)들 사이 부분을 메우도록 제어할 수 있다. 또한, 가이드층(도 4의 400A)의 증착되는 두께를 조절함으로써, 제1윈도우부(405)의 직경 또는 선폭이 달라지도록 유도할 수 있다.
도 3에 보이듯이, 가이드 격자(400)는 네 개의 엘립스 필라(100)들이 모여 이루는 다이아모드 대형의 중앙 부분에 제1윈도우부(405)를 제공하도록 형성될 수 있다. 제1윈도우부(405)는 X-Y 평면에서 볼 때, 원형 또는 타원형 형상, 사각형 형상을 가질 수 있다. 제1윈도우부(405)는 X-Y 평면에서 볼 때, 엘립스 필라(100)의 노즈면(100N)과 이웃하는 다른 엘립스 필라(100)의 긴 측면(100S)에 인근하는 부분에 뾰족한 뿔(cone)을 가지는 스타(star) 형상을 가질 수도 있다.
도 3에 보이듯이, 가이드 격자(400)는 엘립스 필라(100)의 노즈면(100N)을 덮도록 부착되고, 엘립스 필라(100)의 노즈면(100N)과 제1윈도우부(405)를 격리하는 제1격벽부(400N)을 포함할 수 있다. 가이드 격자(400)는 엘립스 필라(100)의 긴 측면(100S)을 덮도록 부착되고, 엘립스 필라(100)의 긴 측면(100S)과 제1윈도우부(405)를 격리하는 제2격벽부(400S)을 포함할 수 있다. 가이드 격자(400)는 엘립스 필라(100)의 장축 방향의 끝단 일부 부분의 끝단 측면(100L)을 덮어, 사선 방향으로 상호 이격된 엘립스 필라(100)들 상호 간을 격리하는 제3격벽부(400L)을 포함하는 격자 형태를 가질 수 있다. 가이드 격자(400)는 엘립스 필라(100)들을 상호 격리시키고, 또한, 엘립스 필라(100)와 노즈면(100N)을 마주보는 다른 이웃하는 엘립스 필라(100)와의 사이에 제1윈도우부(405)를 격자창(window of lattice)으로 열어줄 수 있다.
도 6 및 7은 엘립스 필라(100)을 제거하는 단계를 보여주고, 도 7은 도 6의 평면도의 C-C'절단선을 따르는 단면을 보여준다.
도 6 및 도 7에 보이듯이, 엘립스 필라(도 5의 100)들을 선택적으로 제거하여, 엘립스 필라(도 5의 100)들이 위치하고 있던 부분에 제2윈도우부(401)를 또 다른 격자창으로 열어주는 가이드 격자(400)를 형성할 수 있다. 가이드 격자(400)의 제2윈도우부(401)는 엘립스 필라(도 5의 100)의 제거에 의해 이루어지므로, 엘립스 필라(도 5의 100)의 형상을 따르는 열린 형상을 가질 수 있다.
제2윈도우부(401)는 엘립스 필라(도 5의 100)의 노즈면(100N)에 대응되는 제2윈도우부의 노즈면(401N)을 구비하고, 엘립스 필라(도 5의 100)의 긴 측면(100S)에 대응되는 제2윈도우부의 긴 측면(401S)를 구비할 수 있다. 제2윈도우부(401)는 엘립스 필라(도 1의 100)의 장축 방향으로의 긴 폭(도 1의 W1)에 대응되는 장축(major axis) 방향으로의 긴 폭(L1)을 가지고, 엘립스 필라(도 1의 100)의 단축(minor axis) 방향으로의 짧은 폭(도 1의 W2)에 대응되는 단축 방향으로의 짧은 폭(L2)을 가질 수 있다. 제2윈도우부(401)는 엘립스 필라(100)의 형상을 따르므로, X-Y 평면에서 일측 방향으로 신장(elongation)된 형상(feature)을 가질 수 있다. 예컨대, X축 방향으로의 선폭(L1)과 Y축 방향으로의 선폭(L2)이 서로 다른 비대칭형 단면 형상, 예컨대, 타원 형상을 가질 수 있다. 제2윈도우부(401)는 X축 방향으로의 선폭(L1)과 Y축 방향으로의 선폭(L2)이 서로 다른 비대칭형 단면 형상을 가지는 한, X-Y 평면에서 볼 때 타원 형상(oval feature) 이외에 직사각형 형상(rectangular feature) 또는 일측으로 신장된 다이아몬드(diamond) 형상을 가질 수도 있다. 경우에 따라 제2윈도우부(401)는 십자 형상(cross feature)을 가질 수도 있다.
가이드 격자(400)는 일 방향, 예컨대, X축 방향을 따라 제2윈도우부(401)들 사이에 제1윈도우부(405)가 배치하도록, 제2윈도우부(401) 및 제1윈도우부(405)들을 창으로 열어줄 수 있다. X축 방향에 수직한 Y축 방향으로 제2윈도우부(401)의 긴 측면(401S)에 이웃하는 위치에 제1윈도우부(405)가 위치하도록 가이드 격자(400)는 제2윈도우부(401) 및 제1윈도우부(405)들을 창으로 열어줄 수 있다. 제1윈도우부(405)는 제1윈도우부(405)의 중앙 부분에 대해, 제1윈도우부(405)의 단축 방향인 Y축 방향으로 이격되도록 배치될 수 있다. 네 개의 제1윈도우부(405)들은 제2윈도우부(401)를 중심으로 다이아몬드 대형을 이루며 배치될 수 있다. 네 개의 제2윈도우부(401)들은 제1윈도우부(405)를 중심으로 다이아몬드 대형을 이루며 배치될 수 있다. 제1윈도우부(405)는 제2윈도우부(401)의 장축 방향인 X축 방향으로 선폭(L3)를 가지고, 제2윈도우부(401)의 단축 방향인 Y축 방향으로 선폭(L4)를 가질 수 있다. 제1윈도우부(405)는 선폭(L3)와 선폭(L4)가 실질적으로 동일한 크기를 가지는 대칭적 형상을 가질 수 있다. 제1윈도우부(405)의 선폭(L3) 또는 선폭(L4)은 제2윈도우부(401)의 짧은 선폭(L2)과 유사하거나 또는 실질적으로 동일한 크기를 가질 수 있다. 또는, 제1윈도우부(405)의 선폭(L3) 또는 선폭(L4)은 제2윈도우부(401)의 짧은 선폭(L2)에 비해 약간 크거나 약간 작은 크기를 가질 수 있다. 제1윈도우부(405)는 X-Y 평면에서 볼 때, 사각형 또는 원형 또는 다이아몬드 형상 또는 스타 형상을 가질 수 있다.
도 8 및 9는 블록코폴리머층(BCP layer: 500)을 형성하는 단계를 보여주고, 도 9는 도 8의 평면도의 C-C'절단선을 따르는 단면을 보여준다.
도 8 및 도 9에 보이듯이, 블록코폴리머층(BCP: 500)을 가이드 격자(400)의 제1윈도우부(405) 및 제2윈도우부(401)들을 채워 메우도록 형성할 수 있다. 블록코폴리머층(500)은 폴리스티렌-폴리메틸메타아크릴레이트 블록코폴리머(PS-b-PMMA) 또는 폴리스티렌-폴리디메틸실록산(PS-PDMS) 블록코폴리머를 이용할 수 있다. 블록코폴리머층(500)을 이루는 블록코폴리머는 후속의 도메인(domain)부로 상분리되어 제거될 폴리머 성분이 전체 블록코폴리머 성분에 대해 부피비로 대략 25% 내지 40% 정도 포함할 수 있다. 예컨대, PS와 PMMA의 블록코폴리머(PS-b-PMMA)로 형성될 경우, PMMA의 부피비가 대략 25% 내지 40% 정도 되도록 할 수 있다. 이러한 부피비나 각각의 폴리머 블록 성분의 분자량 등은 공정에 부합되도록 조절될 수 있다.
블록코폴리머(BCP)는 도 19에 제시된 바와 같이 두 가지 또는 그 이상의 서로 다른 구조를 가지는 폴리머 블록(polymer block)들이 공유 결합을 통해 하나의 폴리머로 결합된 형태의 기능성 고분자이다. 도 19 내지 도 21은 블록코폴리머(block copolymer)의 상분리 현상을 설명하기 위해서 제시한 도면들이다. 단일 블록코폴리머를 보여주는 도 19에 제시된 바와 같이, 폴리머 블록 성분 A와 폴리머 블록 성분 B는 공유 결합에 의한 연결점에 연결된 사슬형 폴리머 형상을 가질 수 있다. 블록코폴리머는 도 20에 제시된 바와 같이 균일한 하나의 상(homogenous phase)로 섞인 상태로 코팅될 수 있다. 블록코폴리머를 구성하는 각 폴리머 블록들은 각각의 화학 구조의 차이로 인해 서로 다른 섞임 특성 및 서로 다른 용해도를 가질 수 있다. 폴리머 블록 성분들은 어닐링(annealing)에 의해서 상호 섞인 상태에서 상호 임미서블(immiscible)하게 분리되어 재정렬(reordering)되어 상분리될 수 있다. 상분리 현상을 보여주는 도 21에 제시된 바와 같이, 균일한 단일 상으로 코팅된 블록코폴리머는 어닐링에 의해서 폴리머 블록 A들이 정렬(order)된 도메인 A와 폴리머 블록 B들이 정렬된 도메인 B로 상분리될 수 있다. 예컨대 도메인 A는 매트릭스(matrix)인 도메인 B에 대해 낮은 용해도를 가질 수 있어, 후속 과정에서 선택적으로 제거되는 것이 가능하다. 이에 따라, 도메인 A가 제거된 형상으로 매트릭스인 도메인 B가 패터닝되는 것이 가능하다. 이와 같이, 블록코폴리머가 용액상 혹은 고체상에서 상분리 또는 선택적 용해를 제공할 수 있으므로, 이에 의해 자기조립 구조 (self-assembled structure)를 형성할 수 있다.
블록코폴리머가 자기조립을 통해 특정 형상의 미세 구조를 구성하는 것은 각각의 블록 폴리머의 물리 또는/ 및 화학적 특성에 영향을 받을 수 있다. 2 개의 서로 다른 폴리머로 이루어진 블록코폴리머가 기판 상에 자기 조립되는 경우, 블록코폴리머의 자기조립 구조는 블록코폴리머를 구성하는 각 폴리머 블록들의 부피 비율, 상분리를 위한 어닐링 온도, 블록 폴리머의 분자의 크기 등에 따라 3차원 구조인 큐빅(cubic) 및 이중 나선형, 그리고 2차원 구조인 조밀 육방 기둥 (hexagonal packed column) 구조 및 라멜라(lamella) 구조 등과 같은 다양한 구조들로 형성될 수 있다.
블록코폴리머는 폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-polybutylmethacrylate) 블록코폴리머, 폴리부타디엔-폴리디메틸실록산 (polybutadiene-polydimethylsiloxane) 블록코폴리머, 폴리부타디엔-폴리메틸메타크릴레이트(polybutadiene-polymethylmethacrylate) 블록코폴리머, 폴리부타디엔-폴리비닐피리딘 (polybutadienepolyvinylpyridine) 블록코폴리머, 폴리부틸아크릴레이트-폴리메틸메타크릴레이트 (polybutylacrylate-polymethylmethacrylate) 블록코폴리머, 폴리부틸아크릴레이트-폴리비닐피리딘 (polybutylacrylate-polyvinylpyridine) 블록코폴리머, 폴리이소프렌-폴리비닐피리딘 (polyisoprene-polyvinylpyridine) 블록코폴리머, 폴리이소프렌-폴리메틸메타크릴레이트(polyisoprene-polymethylmethacrylate) 블록코폴리머, 폴리헥실아크릴레이트-폴리비닐피리딘 (polyhexylacrylatepolyvinylpyridine) 블록코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 블록코폴리머, 폴리이소부틸렌-폴리메틸메타크릴레이트 (polyisobutylene-polymethylmethacrylate) 블록코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 블록코폴리머, 폴리이소부틸렌-폴리디메틸실록산 (polyisobutylenepolydimethylsiloxane) 블록코폴리머, 폴리부틸메타크릴레이트-폴리부틸아크릴레이트 (polybutylmethacrylatepolybutylacrylate) 블록코폴리머, 폴리에틸에틸렌-폴리메틸메타크릴레이트 (polyethylethylene-polymethylmethacrylate) 블록코폴리머, 폴리스티렌-폴리부틸메타크릴레이트 (polystyrene-polybutylmethacrylate) 블록코폴리머, 폴리스티렌-폴리부타디엔(polystyrene-polybutadiene) 블록코폴리머, 폴리스티렌-폴리이소프렌 (polystyrene-polyisoprene) 블록코폴리머, 폴리스티렌-폴리메틸실록산 (polystyrene-polydimethylsiloxane) 블록코폴리머, 폴리스티렌-폴리비닐피리딘 (polystyrene-polyvinylpyridine) 블록코폴리머, 폴리에틸에틸렌-폴리비닐피리딘 (polyethylethylene-polyvinylpyridine) 블록코폴리머, 폴리에틸렌-폴리비닐피리딘(polyethylene-polyvinylpyridine) 블록코폴리머, 폴리비닐피리딘-폴리메틸메타크릴레이트 (polyvinylpyridinepolymethylmethacrylate) 블록코폴리머, 폴리에틸렌옥사이드-폴리이소프렌 (polyethyleneoxide-polyisoprene) 블록코폴리머, 폴리에틸렌옥사이드-폴리부타디엔 polyethyleneoxide-polybutadiene) 블록코폴리머, 폴리에틸렌옥사이드-폴리스티렌(polyethyleneoxide-polystyrene) 블록코폴리머, 폴리에틸렌옥사이드-폴리메틸메타크릴레이트 (polyethyleneoxidepolymethylmethacrylate) 블록코폴리머, 폴리에틸렌옥사이드-폴리디메틸실록산 (polyethyleneoxide-polydimethylsiloxane) 블록코폴리머, 폴리스티렌-폴리에틸렌옥사이드 (polystyrene-polyethyleneoxide) 블록코폴리머 등을 사용할 수 있다.
도 10 및 11은 블록코폴리머층(500)을 상분리하는 단계를 보여주고, 도 11은 도 10의 평면도의 C-C'절단선을 따르는 단면을 보여준다.
도 10 및 도 11에 보이듯이, 블록코폴리머층(500)을 어닐링(annealing)하여 제1윈도우부(405) 및 제2윈도우부(401)를 메우고 있는 블록코폴리머층(500) 내에 상분리를 유도한다. 상분리에 의해서 제1윈도우부(405)를 메우고 있는 블록코폴리머층(500) 부분은 제1매트릭스부(501)와 제1매트릭스부(501)로부터 상분리된 제1도메인(domain)부(502)로 상분리될 수 있다. 제1도메인부(502)는 도 21의 도메인 A에 해당될 수 있으며, 제1매트릭스부(501)는 도 21의 도메인 B에 해당될 수 있다. 상분리에 의해서 제2윈도우부(401)를 메우고 있는 블록코폴리머층(500) 부분은 제2매트릭스부(511)와 제2매트릭스부(511)로부터 상분리된 제2도메인(domain)부(512)들로 상분리될 수 있다. 제2도메인부(512)들은 도 21의 도메인 A에 해당될 수 있으며, 제2매트릭스부(511)는 도 21의 도메인 B에 해당될 수 있다.
제1윈도우부(405)의 열린 선폭(L3 또는 L4)에 의해 제1윈도우부(405) 내의 공간은, 제1도메인부(502)가 제1매트릭스부(501)로부터 상분리될 수 있는 수를 제한할 수 있다. 제1윈도우부(405)의 열린 공간의 크기는 그 내부 공간에서 제1도메인부(502)가 제1매트릭스부(501)로부터 하나만이 상분리되도록 유도하는 요소일 수 있다. 제1윈도우부(405)의 열린 공간의 크기를 제한하는 가이드 패턴(400)은 제1윈도우부(405) 내의 내부 공간에서 하나의 제1도메인부(502)가 제1매트릭스부(501)로상분리되도록 제한하는 가이드로 작용할 수 있다. 제1윈도우부(405)의 열린 공간이 너무 클 경우 원하지 않은 기생 도메인이 생성될 수 있으며, 제1윈도우부(405)의 열린 공간이 너무 작을 경우 원하지 않은 도메인의 생성이 억제되거나 도메인의 선폭 크기가 작은 불량이 유발될 수 있다. 제1윈도우부(405)의 열린 공간은 가이드 격자(400) 및 엘립스 필라(도 1의 100)들의 배치에 의해, 그 내부 공간에 하나의 제1도메인부(502)가 상분리되도록 설정될 수 있다.
제2윈도우부(401)의 열린 공간의 크기는 긴 선폭(L1) 및 짧은 선폭(L2)에 의해 설정될 수 있다. 제2윈도우부(401)의 짧은 선폭(L2)는 제1윈도우부(401)의 선폭(L3)와 실질적으로 동일한 크기로 설정될 수 있다. 이에 따라, 제2윈도우부(401)의 열린 공간의 크기는 제2윈도우부(401)의 긴 선폭(L2) 크기에 의존할 수 있다. 제2윈도우부(401)의 긴 선폭(L2)의 크기는 제2윈도우부(401) 내의 공간에 제2도메인부(512)가 제2매트릭스부(511)로부터 복수 개가 상분리될 수 있도록 제한할 수 있다.
제2윈도우부(401)의 열린 공간의 크기는 그 내부 공간에서 제2도메인부(512)가 제2매트릭스부(511)로부터 두 개만이 상분리되도록 유도하는 요소일 수 있다. 제2윈도우부(401) 내에서 제2도메인부(512)가 선폭(L6)를 가지고 그 사이의 이격 간격(L5)를 가질 때, 이격 간격(L5)는 제2도메인부(512)의 선폭(L6) 보다 크고 제2윈도우부(401)의 장축 선폭(L1) 보다는 작은 크기를 가지도록 제한될 수 있다. 제2윈도우부(401)의 열린 공간의 크기를 제한하는 가이드 패턴(400)은 제2윈도우부(401) 내의 내부 공간에서 두 개의 제2도메인부(512)들이 제2매트릭스부(511)로상분리되도록 제한하는 가이드로 작용할 수 있다. 제2윈도우부(401)의 열린 공간은 가이드 격자(400) 및 엘립스 필라(도 1의 100)들의 배치에 의해, 그 내부 공간에 두 개의 제2도메인부(512)들이 상분리되도록 설정될 수 있다.
제2도메인부(512)들은 육각형의 꼭지점들에 위치할 수 있고, 육각형의 내부에 제1도메인부(502)들이 위치할 수 있다. 이에 따라, 제1 및 제2도메인부(502, 512)들은 벌집 형태의 배열(honeycomb array: H)을 이뤄, 제1 및 제2도메인부(502, 512)들은 제한된 면적 내에 최대한의 수가 배열된 밀집 배열 형태를 가질 수 있다. 제2도메인부(512)들 및 제1도메인부(502)의 배치 위치는 가이드 격자(400) 및 엘립스 필라(도 1의 100)들의 배치에 의해 설정 또는 제한될 수 있다.
도 11에 보이듯이, 제2도메인부(512) 및 제1도메인부(502) 각각은 제1매트릭스부(501) 및 제2매트릭스부(502) 내에 상분리된 부분으로 형성될 수 있다. 제2도메인부(512) 및 제1도메인부(502)의 측면 및 바닥면은 각각 제1매트릭스부(501) 및 제2매트릭스부(502)에 의해 둘러싸인 형상을 가질 수 있다.
도 12 내지 14는 제1 및 제2관통홀(through hole: 503T, 513T)을 형성하는 단계를 보여주고, 도 13 및 도 14는 도 12의 평면도의 C-C'절단선을 따르는 단면을 보여준다.
도 13에 보이듯이, 제1 및 제2도메인부(도 10의 502, 512)를 선택적으로 제거하여, 제1도메인부(도 10의 502)의 위치에 위치하는 제1오프닝부(opening portion: 503)을 형성하고, 제2도메인부(도 10의 512)의 위치에 위치하는 제2오프닝부(513)을 형성한다. 제1도메인부(도 10의 502)가 선택적으로 제거되며, 제1도메인부(도 10의 502)의 바닥 아래 위치하던 제1매트릭스부(501)의 바닥 부분(501B)이 제1오프닝부(503)의 바닥에 노출될 수 있다. 제2도메인부(도 10의 512)가 선택적으로 제거되며, 제2도메인부(도 10의 512)의 바닥 아래 위치하던 제2매트릭스부(511)의 바닥 부분(511B)이 제2오프닝부(513)의 바닥에 노출될 수 있다.
도 12 및 14에 보이듯이, 제1오프닝부(도 13의 503) 및 제2오프닝부(513)이 하부의 제1매트릭스부의 바닥 부분(501B) 및 제2매트릭스부의 바닥 부분(511B)을 관통하도록 연장시켜, 제1오프닝부(503)이 연장된 제1관통홀(503T) 및 제2오프닝부(513)이 연장된 제2관통홀(513T)을 형성한다. 제1관통홀(503T) 및 제2관통홀(513T)을 연장시키는 과정은, 제1 및 제2오프닝부(503, 513)이 형성된 제1 및 제2매트릭스부(501, 511)에 대해 에치백(etch back) 또는 이방성 식각을 수행하는 과정을 포함할 수 있다. 제1관통홀(503T) 및 제2관통홀(513T)을 연장시키는 과정에서 제1 및 제2매트릭스부(501, 511) 또한 상단 일부가 식각되어 높이가 낮아진 제1매트릭스부 (501E) 및 제2매트릭스부(511E)로 패터닝될 수 있다. 제1관통홀(503T) 및 제2관통홀(513T)은 제1매트릭스부(501E) 및 제2매트릭스부(511E)를 실질적으로 완전히 관통하는 홀로 형성될 수 있다.
도 15 및 도 16은 제3 및 제4관통홀(303S, 303D: 303)을 형성하는 단계를 보여주고, 도 16은 도 15의 평면도의 C-C'절단선을 따르는 단면을 보여준다.
도 15 및 도 16에 보이듯이, 제1관통홀(503T) 및 제2관통홀(513T)이 하부의 하부층(300)을 관통하도록 연장시켜, 하부층(300)을 실질적으로 관통하는 제3관통홀(303S) 및 제4관통홀(303D)을 포함하는 관통홀(303)들을 형성한다. 제1매트릭스부(501E) 및 제2매트릭스부(511E), 가이드 격자(400)를 식각 마스크로 이용하여, 제1관통홀(503T) 및 제2관통홀(513T)의 바닥에 노출된 하부층(300)의 노출 부분을 선택적으로 식각 제거한다. 하부층(300)의 노출 부분이 선택적으로 제거되어, 제1관통홀(503T)이 연장된 형상을 가지는 제3관통홀(303S) 및 제2관통홀(513T)이 연장된 형상을 가지는 제4관통홀(303S)을 포함하는 관통홀(303)들의 배열을 하부층(300)에 형성할 수 있다.
도 17 및 도 18은 가이드 격자(도 15의 500)를 제거하는 단계를 보여주고, 도 18은 도 16의 평면도의 C-C'절단선을 따르는 단면을 보여준다.
도 17 및 도 18에 보이듯이, 제1매트릭스부(501E) 및 제2매트릭스부(511E), 가이드 격자(400)를 선택적을 제거하여 하부층(300)을 노출시킨다. 하부층(300)은 관통홀(303)들의 배열을 가질 수 있으며, 관통홀(303)들은 벌집 형태의 배열(H)를 이루며 배치될 수 있다. 이러한 관통홀(303)들의 배열은 디램(DRAM)과 같은 메모리(memory) 소자나 또는 로직(logic) 소자에서 배선 연결 구조(interconnection structure)에서 연결 콘택(contact)들을 형성하는 데 사용될 수 있다. 또는 이러한 관통홀(303)들의 배열은 디램 소자의 커패시터(capacitor) 구조에서 필라(pillar) 형상이나 또는 실린더(cylinder) 형상으로 하부 전극들을 형성하는 데 사용될 수 있다. 이러한 관통홀(303)들의 배열은 크로스포인트(cross point) 배열 형태의 메모리 소자를 형성하는 데 사용될 수 있다.
본 출원에 따르면, 대면적의 기판 상에 블록 코폴리머를 이용하여 용이하게 나노 스케일 크기의 구조물 또는 나노 구조체를 형성할 수 있다. 나노 구조체는, 선격자를 포함하는 편광판의 제조, 반사형 액정표시장치의 반사 렌즈의 형성 등에 이용할 수 있다. 나노 구조체는 독립적인 편광판의 제조에 사용될 뿐만 아니라, 표시 패널과 일체형인 편광부의 형성에도 이용할 수 있다. 예컨대, 박막 트랜지스터를 포함하는 어레이(array) 기판이나, 컬러필터 기판 상에 직접적으로 편광부를 형성하는 공정에 이용할 수 있다. 나노 구조체는 나노 와이어 트랜지스터, 메모리의 제작을 위한 주형, 나노 스케일의 도선 패터닝을 위한 나노 구조물과 같은 전기 전자 부품의 주형, 태양 전지와 연료 전지의 촉매 제작을 위한 주형, 식각 마스크와 유기 다이오드(OLED) 셀 제작을 위한 주형 및 가스 센서 제작을 위한 주형에 이용할 수 있다.
상술한 본 출원에 따른 방법 및 구조체들은 집적 회로 칩(integrated circuit chip) 제조에 사용될 수 있다. 결과의 집적 회로 칩은 웨이퍼 형태(raw wafer form)나 베어 다이(bare die) 또는 패키지 형태(package form)으로 제조자에 의해 배포될 수 있다. 칩은 단일 칩 패키지(single chip package)나 멀티칩 패키지 chip package) 형태로 제공될 수 있다. 또한, 하나의 칩은 다른 집적 회로 칩에 집적되거나 별도의 회로 요소(discrete circuit element)에 집적될 수 있다. 하나의 칩은 마더보드(mother board)와 같은 중간 제품(intermediate product)이나 최종 제제품(end product) 형태의 한 부품으로 다른 신호 프로세싱 소자(signal processing device)를 이루도록 집적될 수 있다. 최종 제품은 집적 회로 칩을 포함하는 어떠한 제품일 수 있으며, 장난감이나 저성능 적용 제품(application)으로부터 고성능 컴퓨터 제품일 수 있으며, 표시장치(display)나 키보드(keyboard) 또는 다른 입력 수단(input device) 및 중앙연산장치(central processor)를 포함하는 제품일 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
400: 가이드 격자,
500: 블록코폴리머층.

Claims (21)

  1. 노즈(nose)부들 및 이들을 이어주는 긴 측면(long side)들을 포함하여 길게 신장된 형상을 가진 엘립스 필라(elipse pillar)들 네 개가 이격 공간 주위에 다이아몬드(diamond) 대형을 이루도록 하부층(under layer) 상에 형성하는 단계;
    상기 엘립스 필라들의 측면에 부착되고 상기 이격 공간에 제1윈도우부(window)를 여는 가이드 격자(guide lattice)를 형성하는 단계;
    상기 엘립스 필라들을 선택적으로 제거하여 상기 가이드 격자에 제2윈도우부들을 형성하는 단계;
    상기 제1 및 제2윈도우부들을 메우는 블록코폴리머층(block copolymer layer)을 형성하는 단계;
    상기 블록코폴리머층로부터 상기 제1윈도우부 내에 제1도메인부(domain)와 제1매트릭스부(matrix) 및 상기 제2윈도우부 내에 복수의 제2도메인부들 및 제2매트릭스부를 상분리하는 단계; 및
    상기 제1 및 제2도메인부들을 선택적으로 제거하여 제1오프닝부(opening) 및 제2오프닝부들을 형성하는 단계;를 포함하는 패턴 형성 방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 다이아몬드 대형을 이루는 네 개의 상기 엘립스 필라들 중에서,
    어느 두 개의 상기 엘립스 필라들은
    상기 이격 공간에 각각 상기 노즈부를 대면하도록 배치되고,
    다른 두 개의 상기 엘립스 필라들은
    상기 이격 공간에 각각 긴 측면을 대면하도록 배치된 패턴 형성 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 엘립스 필라는
    장축 방향으로의 선폭과 단축 방향으로의 선폭이 다른 형상을 가지는 패턴 형성 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 엘립스 필라의
    상기 장축 방향으로의 선폭은
    상기 이격 공간의 선폭 보다 크고 상기 단축 방향으로의 선폭은 상기 이격 공간의 선폭 보다 작은 패턴 형성 방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 가이드 격자(guide lattice)를 형성하는 단계는
    상기 엘립스 필라들을 덮는 가이드층을 형성하는 단계; 및
    상기 가이드층을 이방성 식각하는 단계를 포함하는 패턴 형성 방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 엘립스 필라들은
    모두 동일한 방향으로 신장된 형상을 가지는 패턴 형성 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2윈도우부는
    상기 제2윈도우부 내에 두 개의 상기 제2도메인부들 위치하도록 제한하는 장축 방향으로의 선폭을 가지는 패턴 형성 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2도메인부들은
    상기 제1도메인부들을 중심으로 육각형의 꼭지점들에 위치하는 패턴 형성 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1오프닝부(opening) 및 제2오프닝부들을 상기 하부층을 관통하여 연장시켜
    상기 하부층에 관통홀들을 형성하는 단계를 더 포함하는 패턴 형성 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 관통홀들은
    상기 제1 및 제2매트릭스부들 및 상기 가이드 격자를 식각 마스크로 사용하는 식각 과정에 의해 형성되는 패턴 형성 방법.
  11. 제1윈도부(window)를 중심에 두고 상기 제1윈도우부들을 에워싸 네 개가 다이아몬드(diamond) 대형을 이루며 배치되고 일측 방향으로 길게 신장된 형상을 가진 제2윈도우부들을 가진 가이드 격자(guide lattice)를 하부층(under layer) 상에 형성하는 단계;
    상기 제1 및 제2윈도우부들을 메우는 블록코폴리머층(block copolymer layer)을 형성하는 단계;
    상기 블록코폴리머층로부터 상기 제1윈도우부 내에 제1도메인부(domain)와 제1매트릭스부(matrix) 및 상기 제2윈도우부 내에 복수의 제2도메인부들 및 제2매트릭스부를 상분리하는 단계; 및
    상기 제1 및 제2도메인부들을 선택적으로 제거하여 제1오프닝부(opening) 및 제2오프닝부들을 형성하는 단계;를 포함하는 패턴 형성 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 다이아몬드 대형을 이루는 네 개의 상기 제2윈도우부들 중에서,
    어느 두 개의 상기 제2윈도우부들은
    상기 제1윈도우부에 각각 상기 노즈부가 대향하도록 배치되고,
    다른 두 개의 상기 제2윈도우부들은
    상기 제1윈도우부에 각각 긴 측면이 대향하도록 배치된 패턴 형성 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제2윈도우부는
    장축 방향으로의 선폭과 단축 방향으로의 선폭이 다른 형상을 가지는 패턴 형성 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제2윈도우부의
    상기 장축 방향으로의 선폭은
    상기 제1윈도우부의 선폭 보다 크고 상기 단축 방향으로의 선폭은 상기 제1윈도우부 보다 작은 패턴 형성 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 제1윈도우부는
    원형 또는 정사각형의 홀(hole) 형상을 가지는 패턴 형성 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제2윈도우부들은
    모두 동일한 방향으로 신장된 형상을 가지는 패턴 형성 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제2윈도우부는
    상기 제2윈도우부 내에 두 개의 상기 제2도메인부들 위치하도록 제한하는 장축 방향으로의 선폭을 가지는 패턴 형성 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제2도메인부들은
    상기 제1도메인부들을 중심으로 육각형의 꼭지점들에 위치하는 패턴 형성 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1오프닝부(opening) 및 제2오프닝부들을 상기 하부층을 관통하여 연장시켜
    상기 하부층에 관통홀들을 형성하는 단계를 더 포함하는 패턴 형성 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 관통홀들은
    상기 제1 및 제2매트릭스부들 및 상기 가이드 격자를 식각 마스크로 사용하는 식각 과정에 의해 형성되는 패턴 형성 방법.
  21. 노즈(nose)부들 및 이들을 이어주는 긴 측면(long side)들을 포함하여 길게 신장된 형상을 가진 엘립스 필라(elipse pillar)들을
    상기 노즈부들이 대면하고 사선 방향으로 상기 긴 측면들이 나란히 대면하고 상기 대면하는 노즈부들 사이에 이격 공간이 위치하도록
    하부층(under layer) 상에 형성하는 단계;
    상기 엘립스 필라들의 측면에 부착되고 상기 이격 공간에 제1윈도우부(window)를 여는 가이드 격자(guide lattice)를 형성하는 단계;
    상기 엘립스 필라들을 선택적으로 제거하여 상기 가이드 격자에 제2윈도우부들을 형성하는 단계;
    상기 제1 및 제2윈도우부들을 메우는 블록코폴리머층(block copolymer layer)을 형성하는 단계;
    상기 블록코폴리머층로부터 상기 제1윈도우부 내에 제1도메인부(domain)와 제1매트릭스부(matrix) 및 상기 제2윈도우부 내에 복수의 제2도메인부들 및 제2매트릭스부를 상분리하는 단계; 및
    상기 제1 및 제2도메인부들을 선택적으로 제거하여 제1오프닝부(opening) 및 제2오프닝부들을 형성하는 단계;를 포함하는 패턴 형성 방법.
KR1020150184670A 2015-12-23 2015-12-23 벌집 형태로 배열된 패턴들 형성 방법 KR102359371B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150184670A KR102359371B1 (ko) 2015-12-23 2015-12-23 벌집 형태로 배열된 패턴들 형성 방법
US15/089,257 US9478436B1 (en) 2015-12-23 2016-04-01 Methods for forming patterns in honeycomb array
CN201610506207.5A CN106910670B (zh) 2015-12-23 2016-06-30 用于形成蜂窝阵列的图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150184670A KR102359371B1 (ko) 2015-12-23 2015-12-23 벌집 형태로 배열된 패턴들 형성 방법

Publications (2)

Publication Number Publication Date
KR20170075841A KR20170075841A (ko) 2017-07-04
KR102359371B1 true KR102359371B1 (ko) 2022-02-09

Family

ID=57137646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150184670A KR102359371B1 (ko) 2015-12-23 2015-12-23 벌집 형태로 배열된 패턴들 형성 방법

Country Status (3)

Country Link
US (1) US9478436B1 (ko)
KR (1) KR102359371B1 (ko)
CN (1) CN106910670B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188268B (zh) * 2022-06-22 2023-10-20 广州国显科技有限公司 柔性显示屏支撑组件、柔性显示组件及折叠显示终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130068719A1 (en) 2011-09-19 2013-03-21 Christian Rene' Bonhote Method using block copolymers and a hard electroplated mask for making a master disk for nanoimprinting patterned magnetic recording disks
US20150243525A1 (en) 2014-02-27 2015-08-27 Samsung Electronics Co., Ltd. Method of forming a fine pattern by using block copolymers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084347B2 (en) * 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
US9005877B2 (en) * 2012-05-15 2015-04-14 Tokyo Electron Limited Method of forming patterns using block copolymers and articles thereof
KR102105196B1 (ko) * 2013-07-25 2020-04-29 에스케이하이닉스 주식회사 반도체 소자 제조 방법
KR102166523B1 (ko) * 2013-12-02 2020-10-16 에스케이하이닉스 주식회사 나노 스케일 형상 구조 및 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130068719A1 (en) 2011-09-19 2013-03-21 Christian Rene' Bonhote Method using block copolymers and a hard electroplated mask for making a master disk for nanoimprinting patterned magnetic recording disks
US20150243525A1 (en) 2014-02-27 2015-08-27 Samsung Electronics Co., Ltd. Method of forming a fine pattern by using block copolymers

Also Published As

Publication number Publication date
CN106910670B (zh) 2020-11-06
US9478436B1 (en) 2016-10-25
CN106910670A (zh) 2017-06-30
KR20170075841A (ko) 2017-07-04

Similar Documents

Publication Publication Date Title
US9840059B2 (en) Fine pattern structures having block co-polymer materials
KR102358710B1 (ko) 선폭이 다른 패턴들 형성 방법
US8999862B1 (en) Methods of fabricating nano-scale structures and nano-scale structures fabricated thereby
US9721795B2 (en) Methods of forming patterns having different shapes
KR102225696B1 (ko) 연결 배선 구조체 형성 방법
US9257281B2 (en) Methods of fabricating a pattern using the block co-polymer materials
KR102105196B1 (ko) 반도체 소자 제조 방법
US20150031210A1 (en) Methods of fabricating fine patterns
KR102329895B1 (ko) 패턴 형성 방법
US10504726B2 (en) Nano-scale structures
KR102463922B1 (ko) 미세 패턴 형성 방법
KR102359371B1 (ko) 벌집 형태로 배열된 패턴들 형성 방법
US10157744B2 (en) Method for forming patterns of semiconductor device
US9640399B2 (en) Methods of forming patterns with block copolymer
KR20180026157A (ko) 듀얼 다마신 공정을 이용한 배선 구조체 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant