CN106910670B - 用于形成蜂窝阵列的图案的方法 - Google Patents

用于形成蜂窝阵列的图案的方法 Download PDF

Info

Publication number
CN106910670B
CN106910670B CN201610506207.5A CN201610506207A CN106910670B CN 106910670 B CN106910670 B CN 106910670B CN 201610506207 A CN201610506207 A CN 201610506207A CN 106910670 B CN106910670 B CN 106910670B
Authority
CN
China
Prior art keywords
window
width
windows
layer
block copolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610506207.5A
Other languages
English (en)
Other versions
CN106910670A (zh
Inventor
潘槿道
金永式
卜喆圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106910670A publication Critical patent/CN106910670A/zh
Application granted granted Critical
Publication of CN106910670B publication Critical patent/CN106910670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Abstract

一种用于形成图案的方法包括在底层上形成椭圆形柱体。椭圆形柱体具有细长的特征，并且包括突出侧以及与突出侧连接的长侧，并且四个椭圆形柱体在分离空间的周围形成菱形阵列。附接至椭圆形柱体的侧面的引导晶格形成为在分离空间内打开第一窗口。通过选择性地去除椭圆形柱体，而在引导晶格内形成第二窗口。嵌段共聚物层形成为填充第一窗口和第二窗口。将嵌段共聚物层相分离，以在第一窗口内形成第一区域和第一矩阵以及在第二窗口内形成多个第二区域和第二矩阵。选择性地去除第一区域和第二区域，以形成第一开口和第二开口。

Description

用于形成蜂窝阵列的图案的方法
相关申请的交叉引用
本申请要求于2015年12月23日提交的申请号为10-2015-0184670的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种实施例涉及半导体技术，更具体地，涉及用于形成蜂窝阵列的精细图案的方法。
背景技术
随着半导体产业快速地增长，已经致力于实现具有高器件密度的集成度更高的电路。为了降低半导体器件的单位单元所占据的面积，并且将更多的器件集成在半导体衬底的有限面积中，已经试验了各种技术，实现具有小到几纳米至几十纳米的临界尺寸(CD)的图案。
当仅用光刻工艺来形成半导体器件的精细图案时，由于光学系统的图像分辨率限制和在光刻工艺中所使用的曝光光源的波长，因而在形成精细图案上会存在一些限制。为了克服曝光分辨率限制或者图像分辨率限制，已经尝试了非光刻图案化技术。例如，已经尝试了使用聚合物分子的自组装特性和嵌段共聚物材料的相分离的方法。
发明内容
根据一个实施例，提供了一种用于形成图案的方法。所述方法包括在底层上形成椭圆形柱体。每个椭圆形柱体具有细长的特征，并且包括突出侧以及与突出侧连接的长侧，并且四个椭圆形柱体在分离空间的周围形成菱形阵列。引导晶格形成为附接至椭圆形柱体的侧面，并且在分离空间内打开第一窗口。通过选择性地去除椭圆形柱体而在引导晶格内形成第二窗口。嵌段共聚物层形成为填充第一窗口和第二窗口。将嵌段共聚物层相分离，以在第一窗口内形成第一区域和第一矩阵以及在第二窗口内形成多个第二区域和第二矩阵。选择性地去除第一区域和第二区域，以形成第一开口和第二开口。
根据一个实施例，提供了一种用于形成图案的方法。所述方法包括在底层上形成具有横向细长的第二窗口的引导晶格。第二窗口设置为包围第一窗口并且形成菱形阵列。嵌段共聚物层形成为填充第一和第二窗口。将嵌段共聚物层相分离，以在第一窗口内形成第一区域和第一矩阵以及在第二窗口内形成多个第二区域和第二矩阵。选择性地去除第一区域和第二区域，以形成第一开口和第二开口。
根据一个实施例，提供了一种用于形成图案的方法。所述方法包括在底层上形成椭圆形柱体，所述椭圆形柱体包括突出侧以及与突出侧连接的长侧，并且具有细长的特征，从而使得突出侧彼此面对而长侧彼此对角地面对，并且分离空间位于相对的突出侧之间。在分离空间内形成附接至椭圆形柱体的侧面并且打开第一窗口的引导晶格。通过选择性地去除椭圆形柱体，而在引导晶格内形成第二窗口。嵌段共聚物层形成为填充第一窗口和第二窗口。将嵌段共聚物层相分离，以在第一窗口内形成第一区域和第一矩阵以及在第二窗口内形成多个第二区域和第二矩阵。选择性地去除第一区域和第二区域，以形成第一开口和第二开口。
附图说明
结合附图和所附的具体描述，本发明的各种实施例将变得更加显然，其中：
图1至图18为图示了根据一个实施例的用于形成图案的方法的示意图；以及
图19至图20为图示了在一些实施例中使用的嵌段共聚物(BCP)的相分离的示意图。
具体实施方式
在本文中所使用的术语可以对应于考虑了它们在实施例的功能而选择的词语，并且可以根据实施例所属的技术领域的普通技术人员之中的一个而将术语的含义作不同地解释。如果术语被具体限定，则可以根据限定来解释术语。除非另外限定，否则本文中所使用的术语(包括技术的和科学的术语)可以具有与实施例所属的技术领域的普通技术人员之一的一般理解相同的含义。
在实施例的以下描述中，将理解的是，术语“第一”和“第二”、“上部”和“下部”或者“下”旨在识别构件，而不是用于仅限定构件本身或者意味着特定的顺序。另外，旨在意味着相对的位置关系，而不是用于限制特定的情况：元件与其它的元件直接接触，或者在它们之间存在至少一个中间元件。应当采用相同的方式来解释用于描述元件或层之间的关系的其它词语。
在以下实施例的描述中所使用的术语“蜂窝阵列”可以指排列成“密集阵列”的图案的排列类型。蜂窝阵列的图案可以在图案之间具有相对短的间隔距离，并且可以被排列成大体上具有规则性以及具有相对小的间距尺寸。术语“蜂窝阵列”可以为如下的排列类型：图案设置在六边形的六个顶点处，而另一个图案设置在六边形的大体上的内部中心处。“蜂窝阵列”可以为如下的排列类型：可以具有大体上相同节距的最高密度来排列图案。因为可以在有限面积内以最高密度来排列图案，所以可以将“蜂窝阵列”应用至半导体制造技术，以改善集成电路的集成度。排列成“蜂窝阵列”的图案在其间可以具有大体上相同的尺寸和间隔距离。
在本发明的一些实施例中有用于形成具有比光刻中所使用的光学曝光装置的分辨率限制更小的线宽的图案的方法。所述方法利用了嵌段共聚物(BCP)层的自组装属性和相分离属性。
BCP层可以直接地自组装(DSA)在目标层上，并且组成BCP层的某些聚合物嵌段可以被重新排列和相分离，以形成区域。基于相分离所产生的域的部分可以被选择性地去除，以形成纳米尺度特征。纳米尺度特征可以为具有大约几纳米至大约几十纳米的尺寸的结构。
根据组成BCP层的聚合物嵌段的体积比、相分离的温度、组成BCP层的聚合物嵌段的分子尺寸以及组成BCP层的聚合物嵌段的分子重量，BCP层的自组装结构可以具有圆柱形形状或者片状形状。当BCP层的自组装结构具有圆柱形形状时，该结构可以被使用，例如形成开孔阵列。另外，当BCP层的自组装结构具有片状形状时，该结构可以被使用，例如形成重复的线和空间图案。
本发明的各种实施例可以应用于诸如动态随机存取存储(DRAM)器件、相变随机存取存储(PcRAM)器件或者电阻式随机存取存储(ReRAM)器件的高度集成的半导体器件的制造。另外，实施例可以应用于诸如静态随机存取存储(SRAM)器件、快闪存储器件、磁性随机存取存储(MRAM)器件或者铁电随机存取存储(FeRAM)器件的半导体器件的制造。实施例还可以应用于集成了逻辑集成电路的逻辑器件的制造。
在整个说明书中，相同的附图标记表示相同的元件。因而，尽管参照一个附图未提及或描述一个附图标记，但是参照另一个附图可能提及或描述该附图标记。另外，即使在一个附图中未示出该附图标记，但是参照另一个附图可能提及或者描述该附图标记。
图1和图2图示了形成椭圆形柱体100的阵列的步骤。图1为图示了形成椭圆形柱体100的阵列的步骤的平面图，而图2为沿着图1中的线C-C’截取的截面图。
参见图1和图2，椭圆形柱体100形成为排列在衬底200的底层300上。多个椭圆形柱体100可以沿着与衬底200的XY平面大体上垂直的Z轴方向延伸。每个椭圆形柱体100在XY平面上可以具有横向细长特征。例如，椭圆形柱体100具有平面特征。椭圆形柱体100在X轴方向延伸，并且在X轴方向上具有相对大的宽度W1，而在与X轴方向垂直的Y轴方向上具有相对小的宽度W2。
图1为平面图。每个椭圆形柱体100可以具有非对称形状。即，每个椭圆形柱体100根据方向而具有不同的线宽。在椭圆形柱体100的X轴方向上的线宽W1与在Y轴方向上的线宽W2不同。椭圆形柱体100的长轴宽度W1可以为短轴宽度W2的1.5至3倍。椭圆形柱体100的长轴宽度W1可以大约为短轴宽度W2的2倍。椭圆形柱体100可以具有柱体形状或者杆形状。由于X轴方向的线宽W1和Y轴方向的线宽W1彼此不同，因而椭圆形柱体100具有非对称的截面特征。在平面图中，椭圆形柱体100可以具有细长的矩形形状、细长的菱形形状或者椭圆形形状。在一些情况下，椭圆形柱体100在平面图中可以具有细长的十字形形状。
椭圆形柱体100可以排列成具有在XY平面上横向细长的特征。例如，第一椭圆形柱体101和第二椭圆形柱体102可以设置成使得第一突出侧101N和第二突出侧102N彼此面对。第一突出侧101N和第二突出侧102N位于所述大的宽度W1的第一椭圆形柱体101和第二椭圆形柱体102的端部处。例如，第一椭圆形柱体101和第二椭圆形柱体102可以设置成沿着X轴方向彼此面对，并且在X轴方向上是细长的。
第一椭圆形柱体101和第二椭圆形柱体102可以沿着X轴方向设置，使得第一突出侧101N和第二突出侧102N通过第一间隔距离D1而彼此间隔开。第一间隔距离D1具有比椭圆形柱体100的长轴宽度W1小的尺寸。第一间隔距离D1具有比椭圆形柱体100的短轴宽度W2大的尺寸。
第三椭圆形柱体103和第四椭圆形柱体104可以设置成与第一椭圆形柱体101和第二椭圆形柱体102相邻接。第三椭圆形柱体103和第四椭圆形柱体104可以在Y轴方向上彼此间隔开。第一椭圆形柱体101、第二椭圆形柱体102、第三椭圆形柱体103和第四椭圆形柱体104可以设置在菱形形状或者斜方形形状的四个顶点处。第一椭圆形柱体101和第二椭圆形柱体102位于同一行。第三椭圆形柱体103可以设置在比第一椭圆形柱体101和第二椭圆形柱体102中的每个高的行。第三椭圆型柱体103可以设置在比第一椭圆形柱体101和第二椭圆形柱体102中的每个低的行。
第一椭圆形柱体101、第三椭圆形柱体103和第二椭圆形柱体102可以沿着X轴方向以锯齿形方式排列。第四椭圆形柱体104可以与第三椭圆形柱体103对齐。第四椭圆形柱体104可以通过第二间隔距离D2与第三椭圆形柱体103间隔开，并且通过在第一椭圆形柱体101和第二椭圆形柱体102的相对的突出侧101N与102N之间的分离空间109与第三椭圆形柱体103间隔开。一个椭圆形柱体100可以具有大体上垂直于突出侧101N或者102N的平缓的或者长的侧103S或者104S，突出侧101N或者102N为长轴方向的端部的急剧弯曲侧或者短侧。
第四椭圆形柱体104可以与第三椭圆形柱体103对齐，使得第四椭圆形柱体104的第一长侧104S面对第三椭圆形柱体103的第二长侧103S。
形成菱形形状的四个椭圆形柱体101、102、103和104可以设置为围绕在菱形形状中心处的分离空间109。中心分离空间109可以设置为具有第一间隔距离D1和与第一间隔距离D1垂直的第二间隔距离D2的空间。中心分离空间109在X轴方向上面对突出侧101N和102N，并且在Y轴方向上面对长侧103S和104S。第二间隔距离D2具有比椭圆形柱体100的长轴宽度W1小的尺寸。第二间隔距离D2具有比椭圆形柱体100的短轴宽度W2大的尺寸。第二间隔距离D2具有与第一间隔距离D1大体上相同的尺寸。
由于四个椭圆形柱体101、102、103和104形成菱形形状，并且包围分离空间109，所以第四椭圆形柱体104可以位于与第一椭圆形柱体101间隔开的位置，使得第一椭圆形柱体101的长轴方向的端部的拐角部分101L与第四椭圆形柱体104的长轴方向的端部的拐角部分104L彼此面对。即，第一椭圆形柱体101、第三椭圆形柱体103和第四椭圆形柱体104设置为使得第四椭圆形柱体104的端部的一部分和第三椭圆形柱体103的端部的一部分在Y轴方向上与第一椭圆形柱体101的端部重叠。
长轴方向的第一椭圆形柱体101的端部的拐角部分101L和长轴方向的第四椭圆形柱体104的端部的拐角部分104L可以彼此面对，并且通过第三间隔距离D3彼此间隔开。第三间隔距离D3可以设定为平行设置的第一椭圆形柱体101和第四椭圆形柱体104之间的间隔距离。第三间隔距离D3可以设定为比第一间隔距离D1或者第二间隔距离D2小的尺寸。第三间隔距离D3可以设定为比第一间隔距离D1的一半或者第二间隔距离D2的一半小的尺寸。
参见图2和图1，椭圆形柱体100的阵列可以形成在底层300上。底层300形成在衬底200之上。衬底200可以包括其中集成了集成电路的半导体层。衬底200可以为硅(Si)衬底或晶片。设置在衬底200上的底层300可以为图案化目标层。底层300可以为在半导体制造工艺中使用硬掩模或者刻蚀掩模来刻蚀的层。底层300可以为层间电介质(ILD)层或者金属间电介质(IMD)层。底层300可以为用于互连的金属层或者导电层。底层300可以为提供用于图案化的某种形状的模板或者镶嵌模的层。底层300可以具有这样的结构：将不同材料的层层压成多层，以形成多层的硬掩模系统。底层300可以为半导体衬底或者半导体层。
底层300可以由具有例如大约
Figure BDA0001036116180000051
厚度的包括氧化硅的层间电介质(ILD)层形成，例如原硅酸四乙酯(TEOS)层。可替选地，底层300可以包括具有大约
Figure BDA0001036116180000052
至大约
Figure BDA0001036116180000053
厚度的氮氧化硅(SiON)层，并且可以包括具有大约
Figure BDA0001036116180000054
至大约
Figure BDA0001036116180000055
厚度的非晶旋涂碳(SOC)层作为其底部层(未示出)。
包括具有大约
Figure BDA0001036116180000061
至
Figure BDA0001036116180000062
厚度的旋涂碳层的柱体层形成在底层300上，以形成椭圆形柱体。使用包括光刻工艺的图案化工艺来图案化柱体层。因此，可以形成椭圆形柱体100的阵列。
用于光刻工艺的光致抗蚀剂层(未示出)形成在柱体层上。执行使用光致抗蚀剂图案(未示出)的选择性曝光和显影工艺，以形成光致抗蚀剂图案(未示出)。可以将光致抗蚀剂图案(未示出)用作刻蚀掩模，刻蚀掩模将图1中所示的椭圆形柱体100的阵列图案提供给柱体层。
选择性地刻蚀通过光致抗蚀剂图案曝光的柱体层的部分，以在底层300上形成椭圆形柱体100阵列。可以通过对光致抗蚀剂层进行曝光和显影而一次形成包括光致抗蚀剂图案的刻蚀掩模，而不需要使用复杂且需要多个光刻工艺的双图案化技术。
图3至图5图示了形成引导晶格400的步骤，并且图4和图5图示了沿着图3中的线C-C’截取的截面图。
如图5中所示，间隔件形状的多个引导晶格400形成在椭圆形柱体100的每个侧壁上。如图4中所示，引导层400A形成为覆盖椭圆形柱体100。引导层400A覆盖椭圆形柱体100的侧表面和上表面，并且可以延伸以覆盖由椭圆形柱体100暴露出的底层300的暴露出的部分。如图4中所示，用于形成引导晶格400的引导层400A可以在形式上覆盖椭圆形柱体100。引导层400A可以由相对于椭圆形柱体100和底层300具有刻蚀选择性的电介质材料形成。例如，引导层400A可以通过形成超低温氧化物(ULTO)层来形成，并且具有大约
Figure BDA0001036116180000063
的厚度。
对引导层400A执行各向异性刻蚀工艺或者间隔件刻蚀工艺，以在椭圆形柱体100的侧壁上形成引导晶格400。在间隔件刻蚀工艺中，去除覆盖椭圆形柱体100的上表面的引导层400A的部分，而保留覆盖椭圆形柱体100的侧表面的图4的引导层400A的部分。可以执行间隔件刻蚀工艺，以去除由引导层400A暴露出的底层300的部分。引导晶格400可以具有如同间隔件的、附接至椭圆形柱体100的侧表面的特征。
如图3中所示，引导晶格400可以形成为在椭圆形柱体100的两个相对的突出侧100N之间提供第一窗口405。形成用于形成引导晶格400的引导层(图4的400A)。引导层(图4的400A)可以不填充在椭圆形柱体100之间的中心分离空间(图1的109)。引导层400A可以共形的方式包围椭圆形柱体100，使得第一窗口405形成在分离空间109的中心。
引导晶格400可以形成为填充每个椭圆形柱体100之间的除了第一窗口405的空间。通过调节引导层(图4的400A)的沉积厚度，可以控制引导晶格400，以填充椭圆形柱体100之间的除了第一窗口405的空间。另外，通过控制引导层(图4的400A)的沉积厚度，可以改变第一窗口405的直径或者线宽。
如图3中所示，引导晶格400可以形成为在由四个椭圆形柱体100形成的菱形阵列的中心提供第一窗口405。第一窗口405在平面图中可以具有圆形形状、椭圆形形状或者矩形形状。在平面图中，第一窗口405可以具有星形形状，所述星形形状在靠近邻接于椭圆形柱体100的突出侧100N的其它的椭圆形柱体100的长侧100S的部分处具有尖角。
如图3中所示，引导晶格400可以包括第一隔壁部分400N，第一隔壁部分400N覆盖椭圆形柱体100的突出侧100N，并且将椭圆形柱体100的突出侧100N与第一窗口405隔离。引导晶格400可以包括第二隔壁部分400S，第二隔壁部分400S覆盖椭圆形柱体100的长侧100S，并且将椭圆形柱体100的长侧100S与第一窗口405隔离。引导晶格400可以包括第三隔壁部分400L，第三隔壁部分400L覆盖椭圆形柱体100的长轴方向的端部的侧100L，并且在对角线方向上将椭圆形柱体100彼此隔离。
引导晶格400可以具有晶格形状。引导晶格400可以将椭圆形柱体100彼此隔离，并且可以将在一个椭圆形柱体100与邻接的椭圆形柱体100之间的第一窗口405打开。
图6和图7图示了去除椭圆形柱体100的步骤，并且图7为沿着图6中的线C-C’截取的截面图。
如图6和图7所示，通过去除椭圆形柱体(图5的100)来形成引导晶格400。因此，引导晶格400打开第二窗口401。由于通过去除椭圆形柱体(图5的100)来形成引导晶格400的第二窗口401，所以第二窗口401具有与椭圆形柱体(图5的100)相同的形状。
第二窗口401可以包括对应于椭圆形柱体(图5的100)的突出侧100N的突出侧401N，并且可以包括对应于椭圆形柱体(图5的100)的长侧100S的长侧401S。第二窗口401可以具有对应于椭圆形柱体(图1的100)的长轴方向的长的宽度(图1的W1)的长轴方向的长的宽度L1以及对应于椭圆形柱体(图1的100)的短轴方向的短的宽度(图1的W2)的短轴方向的短的宽度L2。
由于第二窗口401具有与椭圆形柱体100相同的形状，所以其可以具有在XY平面的某一方向上细长的特征。例如，第二窗口401可以具有非对称的截面形状，其中X轴方向的线宽L1和Y轴方向的线宽L2彼此不同。例如，第二窗口401可以具有椭圆形的截面形状。只要第二窗口401具有非对称截面形状，并且X轴方向的线宽L1和Y轴方向的线宽L2彼此不同，第二窗口401在平面图中就可以具有矩形特征或者菱形特征。在一些情况下，第二窗口401可以具有十字形特征。
引导晶格400可以打开第二窗口401和第一窗口405，使得第一窗口405沿着某一方向(例如，X轴方向)设置在第二窗口401之间。引导晶格400可以打开第二窗口401和第一窗口405，使得第一窗口405在垂直于X轴方向的Y轴方向上位于邻接于第二窗口401的长侧401S的位置处。第一窗口405可以在Y轴方向(其为第一窗口405的短轴方向)上与第一窗口405间隔开。四个第一窗口405可以设置成在第二窗口401的周围形成菱形编队。四个第二窗口401可以设置成在第一窗口405的周围形成菱形编队。
第一窗口405在X轴方向(其为第二窗口401的长轴方向)上具有线宽L3，而在Y轴方向(其为第二窗口401的短轴方向)上具有线宽L4。第一窗口405可以具有如下的对称特征：线宽L3和线宽L4大体上彼此相等。第一窗口405的线宽L3或者L4可以类似于或者可以大体上等于第二窗口401的短的线宽L2。可替选地，第一窗口405的线宽L3或者L4可以比第二窗口401的短的线宽L2稍大或者稍小。在平面图中，第一窗口405可以为正方形、圆形、菱形或者星形。
图8和图9图示了形成嵌段共聚物(BCP)500的步骤，并且图9为沿着图8中的线C-C’截取的截面图。
如图8和图9所示，BCP层500形成为填充引导晶格400的第一窗口405和第二窗口401。BCP层500可以包括：聚苯乙烯-聚(甲基丙烯酸甲酯)嵌段共聚物(PS-b-PMMA)材料或者聚苯乙烯-聚(二甲基硅氧烷)(PS-PDMS)嵌段共聚物材料。形成BCP层500的BCP可以包括第一嵌段和第二嵌段，他们经受相分离并且形成不同的区域。分离之后，第一嵌段被重新排列以形成第一区域，而第二嵌段被重新排列以形成第二区域。在一个实施例中，第一区域可以分散在第二区域内。在一个实施例中，第二嵌段的体积可以近似地约为第一嵌段和第二嵌段的总体积的25vol.％(体积百分比)至40vol.％。例如，在BCP层500由PS-b-PMMA形成的情况下，PS嵌段可以用作第一嵌段，而PMMA嵌段可以用作第二嵌段。PMMA嵌段的体积可以占PS嵌段和PMMS嵌段的总体积的大约25vol.％至40vol.％。可以根据工艺方案而改变PS嵌段和PMMA嵌段的体积比。此外，可以根据工艺方案而改变PS嵌段和PMMA嵌段的分子重量。
BCP层500可以为功能高分子材料。在BCP层500中，如图19中所示，两个或多个不同的聚合物嵌段通过共价键彼此结合，以组成嵌段共聚物材料。
图19至图20为图示了BCP层的相分离的示意图。如图19中所示，其示出了单个BCP层，BCP层可以具有链型聚合物的形状，其中，聚合物嵌段成分A和聚合物嵌段成分B通过共价键在连接点处彼此连接。如图20中所示，BCP层可以在聚合物嵌段混合成均匀相的状态下涂覆。组成BCP层的每个聚合物嵌段由于其化学结构之间的差异而可以彼此具有不同的可混合性和不同的溶解度
聚合物嵌段成分可以从混合状态下不溶混地分离，并且通过退火工艺而被重新排列，因此可以被相分离。如图20中所示，其示出了相分离，具有均匀相的BCP层可以通过退火工艺而被相分离成由重新排列的聚合物嵌段A组成的区域A和由重新排列的聚合物嵌段B组成的区域B。
例如，区域A可以具有比矩阵区域B低的溶解度，并且可以在后续的工艺中被选择性地去除。例如，矩阵区域B可以被图案化，并且去除区域A。因此，BCP层的聚合物嵌段可以在液体状态或者固体状态下被相分离或者选择性地溶解，以形成自组装结构。
通过BCP层的自组装而形成特定特征的精细结构可能受到BCP层的聚合物嵌段的物理属性和/或化学属性的影响。当包括两个不同的聚合物嵌段的BCP层在衬底上自组装时，根据组成BCP层的聚合物嵌段的量比、BCP层的相分离的退火温度、以及组成BCP层的聚合物嵌段的分子尺寸，BCP层的自组装结构可以形成为具有三维立方体形状、三维双螺旋形状、二维密集六边形填充柱形状以及薄片形状。
在一些实施例中，BCP层可以包括聚丁二烯-聚甲基丙烯酸丁酯嵌段共聚物、聚丁二烯-聚二甲基硅氧烷嵌段共聚物、聚丁二烯-聚甲基丙烯酸甲酯嵌段共聚物、聚丁二烯聚乙烯吡啶嵌段共聚物、聚丙烯酸丁酯-聚甲基丙烯酸甲酯嵌段共聚物、聚丙烯酸丁酯-聚乙烯吡啶嵌段共聚物、聚异戊二烯-聚乙烯吡啶嵌段共聚物、聚异戊二烯-聚甲基丙烯酸甲酯嵌段共聚物、聚正己基丙烯酸酯-聚乙烯吡啶嵌段共聚物、聚异丁烯-聚甲基丙烯酸丁酯嵌段共聚物、聚异丁烯-聚甲基丙烯酸甲酯嵌段共聚物、聚异丁烯-聚甲基丙烯酸丁酯嵌段共聚物、聚异丁烯-聚二甲基硅氧烷嵌段共聚物、聚甲基丙烯酸丁酯-聚丙烯酸丁酯嵌段共聚物、聚乙基乙烯-聚甲基丙烯酸甲酯嵌段共聚物、聚苯乙烯-聚甲基丙烯酸丁酯嵌段共聚物、聚苯乙烯-聚丁二烯嵌段共聚物、聚苯乙烯-聚异戊二烯嵌段共聚物、聚苯乙烯-聚二甲基硅氧烷嵌段共聚物、聚苯乙烯-聚乙烯吡啶嵌段共聚物、聚乙基乙烯-聚乙烯吡啶嵌段共聚物、聚乙烯-聚乙烯吡啶嵌段共聚物、聚乙烯吡啶-聚甲基丙烯酸甲酯嵌段共聚物、聚环氧乙烷-聚异戊二烯嵌段共聚物、聚环氧乙烷-聚丁二烯嵌段共聚物、聚环氧乙烷-聚苯乙烯嵌段共聚物、聚环氧乙烷-聚甲基丙烯酸甲酯嵌段共聚物、聚环氧乙烷-聚二甲基硅氧烷嵌段共聚物、聚苯乙烯-聚环氧乙烷嵌段共聚物或者它们的组合。
图10和图11图示了将BCP层500相分离的步骤，并且图11为沿着图10中的线C-C’截取的截面图。
如图10和图11所示，可以使用退火工艺来相分离填充第一窗口405和第二窗口401的BCP层500。通过相分离，填充第一窗口405的BCP层500的部分可以被相分离成第一矩阵501和与第一矩阵501相分离的第二区域502。第一区域502可以对应于图20的区域A，而第一矩阵部分501可以对应于图20的区域B。
通过相分离，填充第二窗口401的BCP层500的部分可以被相分离成第二矩阵511和与第二矩阵511相分离的第二区域512。第二区域512可以对应于图20的区域A，而第二矩阵511可以对应于图20的区域B。
第一窗口405的窄的宽度L3和L4可以限制第一区域502的数目。由于第一窗口405的窄的宽度L3和L4，所以在第一窗口405内仅形成一个第一区域502。限制第一窗口405的尺寸的引导晶格400可以用作限制第一区域502的数目的引导。如果第一窗口405的打开空间太大，则可能产生不期望的寄生区域，而如果第一窗口405太小，则可能不能形成第一区域502或者第一区域502的尺寸可能太小。可以将第一窗口405设定成使得在第一窗口405内仅形成一个第一区域502。
第二窗口401的尺寸可以通过长的宽度L1和短的宽度L2来限定。第二窗口401的短的宽度L2可以设定为与第一窗口401的宽度L3的尺寸大体上相同。因此，第二窗口401的尺寸可以取决于第二窗口401的长的宽度L2的尺寸。第二窗口401的长的宽度L2的尺寸可以限制成使得在第二窗口401内可以形成多个第二区域512。
可以控制第二窗口401的尺寸，使得在第二窗口401中内仅可以形成两个第二区域512。当第二区域512具有宽度L6和间隔距离L5时，间隔距离L5可以比第二区域512的宽度L6大，并且比第二窗口401的长轴宽度L1小。限制第二窗口401的尺寸的引导晶格400可以限制第二区域，使得在第二窗口401内仅形成两个第二区域512。第二窗口401可以设定成使得在第二窗口401内形成两个第二区域512。
第二区域512可以位于六边形的顶点处，并且第一区域501可以位于六边形的内部。因此，第一区域501和第二区域512形成蜂窝阵列H，使得在有限的面积内排列最多数量的区域。可以通过引导晶格400和椭圆形柱体(图1的100)的排列来设定或限制第一区域502和第二区域512的排列位置。
如图11中所示，第二区域512和第一区域502中的每个可以形成在第一矩阵部分501和第二矩阵部分511内的相分离的部分内。第二区域512和第一区域502的侧表面和下表面可以具有分别被第一矩阵501和第二矩阵511包围的形状。
图12至图14图示了形成第一通孔503T和第二通孔513T的步骤，以及图13和图14为沿着图12的线C-C’截取的截面图。
如图13中所示，第一区域和第二区域(图10的502、512)被选择性地去除，以形成第一开口503和第二开口513。由于第一区域(图10的502)被选择性地去除，所以位于第一区域(图10的502)的底部之下的第一矩阵501的底部501B可以被暴露至第一开口503的底部。此外，由于第二区域(图10的512)被选择性地去除，所以位于第二区域(图10的512)的底部之下的第二矩阵511的底部511B可以被暴露至第二开口513的底部。
如图12和图14所示，第一开口(图13的503)和第二开口(图13的513)延伸至穿透第一矩阵的底部501B和第二矩阵的底部511B，以分别地形成从第一开口503延伸的第一通孔503T和从第二开口513延伸的第二通孔513T。
形成第一通孔503T和第二通孔513T的工艺可以包括针对其内形成了第一开口503和第二开口513的第一矩阵501和第二矩阵511的回蚀或者各向异性刻蚀。第一矩阵501和第二矩阵511的上部在所述工艺中被部分刻蚀，以使第一通孔503T和第二通孔513T延伸，因而形成具有低高度的第一矩阵501E和第二矩阵511E。第一通孔503T和第二通孔513T可以形成为大体上和完全地穿透第一矩阵501E和第二矩阵511E。
图15和图16图示了形成第三通孔303S和第四通孔303D的步骤。第三通孔和第四通孔组合可以被称为通孔303。图16为沿着图15的线C-C’截取的截面图。
如图15和图16所示，通过使第一通孔503T和第二通孔513T延伸至穿透底层300来形成包括大体上穿透底层300的第三通孔303S和第四通孔303D的通孔303。使用第一矩阵501E、第二矩阵511E和引导晶格400作为刻蚀掩模来选择性地刻蚀和去除暴露至第一通孔503T和第二通孔513T的底部的底层300的暴露出的部分。选择性地去除底层300的暴露出的部分，因而在底层300上形成从第一通孔503T延伸的第三通孔303S和从第二通孔513T延伸的第四通孔303S的阵列。
图17和图18图示了去除引导晶格(图15的400)的步骤，并且图18为沿着图16的线C-C’截取的截面图。
如图17和图18所示，通过选择性地去除第一矩阵501E、第二矩阵511E和引导晶格400来暴露出底层300。底层300可以具有通孔303的阵列，并且通孔303可以排列成蜂窝阵列H。通孔303的排列可以用于在诸如DRAM的存储器件或者逻辑器件内的互连结构中形成连接接触。此外，通孔303的排列可以用于使DRAM器件的电容器结构的底电极形成为柱体形状或者圆柱体形状。通孔303的排列可以用于形成具有交叉点排列的特征的存储器件。
根据上述实施例，能够使用BCP层的相分离技术而在大尺寸的衬底上容易地形成纳米级结构或者纳米结构。纳米结构可以用于包括线形栅格的偏光板的制造，反射型液晶显示器的反射透镜的形成等等。纳米结构不仅可以用于单独的偏光板的制造，还可以用于与显示板集成的偏光单元的形成。例如，纳米结构可以用于在包括薄膜晶体管的阵列衬底上或者滤色器衬底上直接地形成偏光单元的工艺中。纳米结构可以用于制造纳米线晶体管和存储器的模具、用于电气和电子部件的模具(例如用于图案化纳米级的导电线的纳米结构)、用于制造太阳能电池和燃料电池的催化剂的模具、用于制造刻蚀掩模和有机发光二极管(OLED)单元的模具以及用于制造气体传感器的模具。
本发明的上述方法和结构可以用于制造集成电路(IC)芯片。所得的IC芯片可以由制造商以原始晶片的形式、裸片的形式或者封装体的形式供应给用户。IC芯片还可以单芯片封装体的形式或者多芯片封装体的形式来提供。另外，单IC芯片可以集成在中间产品中(例如，母板或者最终产品)，以组成其它的信号处理器件。最终产品可以是包括IC芯片的任意产品，并且可以包括玩具、低端应用产品或者诸如计算机的高端应用产品。例如，最终产品可以包括显示单元、键盘或者中央处理单元(CPU)。
以上出于说明性的目的公开了本发明的实施例。本领域的技术人员将理解的是，在不脱离所附权利要求所公开的本发明的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (18)

1.一种用于形成图案的方法，所述方法包括：
在底层之上形成椭圆形柱体，其中，柱体组合而形成菱形阵列，使得分离空间位于菱形阵列的中心；
以大体上共形的方式形成包围柱体的引导晶格，使得在分离空间内限定第一窗口；
去除柱体以形成第二窗口；
形成填充第一窗口和第二窗口的嵌段共聚物层；
将第一窗口内的嵌段共聚物层相分离成第一区域和第一矩阵；
将每个第二窗口内的嵌段共聚物层相分离成多个第二区域和第二矩阵；以及
去除第一区域和多个第二区域，以分别形成第一开口和多个第二开口,
其中，引导晶格具有提供第一窗口和第二窗口的晶格形状，
其中，每个第二窗口具有长轴宽度和短轴宽度，并且长轴宽度与短轴宽度不同，以及
其中，第一窗口具有圆形孔形状或正方形孔形状。
2.根据权利要求1所述的方法，
其中，柱体包括第一柱体、第二柱体、第三柱体和第四柱体，
其中，每个柱体包括突出侧和长侧，
其中，长侧与突出侧连续地连接，
其中，第一柱体和第二柱体的突出侧彼此面对，以及
其中，第三柱体和第四柱体的长度彼此面对。
3.根据权利要求1所述的方法，
其中，每个柱体具有在长轴方向上的第一宽度和在短轴方向上的第二宽度，以及
其中，第一宽度和第二宽度彼此不同。
4.根据权利要求3所述的方法，
其中，分离空间具有第三宽度，
其中，第一宽度比第三宽度大，以及
其中，第二宽度比第三宽度小。
5.根据权利要求1所述的方法，其中，形成引导晶格包括：
形成覆盖柱体的引导层；以及
执行针对引导层的各向异性刻蚀，以形成引导晶格。
6.根据权利要求1所述的方法，
其中，每个柱体具有椭圆形形状，以及
其中，柱体的长轴彼此沿相同的方向延伸。
7.根据权利要求1所述的方法，
其中，形成在每个第二窗口内的多个第二区域的数目为2。
8.根据权利要求1所述的方法，
其中，形成在第二窗口内的多个第二区域组合而形成六边形图案，以及
其中，第一区域位于六边形图案的中心。
9.根据权利要求1所述的方法，还包括：
图案化底层，以形成通孔，
其中，通孔从第一开口和多个第二开口延伸。
10.根据权利要求9所述的方法，
其中，通过将第一矩阵和第二矩阵以及引导晶格组合用作刻蚀掩模来刻蚀底层而形成通孔。
11.一种用于形成图案的方法，所述方法包括：
在底层之上形成引导晶格，使得在底层之上限定第一窗口和多个第二窗口，其中，多个第二窗口组合形成菱形图案，其中，每个第二窗口具有细长的结构，以及其中，第一窗口位于菱形图案的中心；
形成填充第一窗口和多个第二窗口的嵌段共聚物层；
将第一窗口内的嵌段共聚物层相分离成第一区域和第一矩阵；
将每个第二窗口内的嵌段共聚物层相分离成多个第二区域和第二矩阵；以及
去除第一区域和多个第二区域，以分别形成第一开口和多个第二开口，
其中，引导晶格具有提供第一窗口和第二窗口的晶格形状，
其中，每个第二窗口具有长轴宽度和短轴宽度，并且长轴宽度与短轴宽度不同，以及
其中，第一窗口具有圆形孔形状或正方形孔形状。
12.根据权利要求11所述的方法，
其中，多个第二窗口的数目为四个，
其中，多个第二窗口中的每个具有突出侧和长侧，
其中，长侧与突出侧连续地连接，
其中，多个第二窗口中的两个的突出侧面对第一窗口，以及
其中，其余的两个第二窗口的长侧面对第一窗口。
13.根据权利要求11所述的方法，
其中，第一窗口具有第一宽度，
其中，长轴宽度比第一宽度大，以及
其中，短轴宽度比第一宽度小。
14.根据权利要求11所述的方法，
其中，多个第二窗口的长轴彼此在相同的方向上延伸。
15.根据权利要求11所述的方法，
其中，形成在每个第二窗口内的多个第二区域的数目为二个。
16.根据权利要求11所述的方法，
其中，形成在第二窗口内的多个第二区域组合而形成六边形图案，以及其中，第一区域位于六边形图案的中心。
17.根据权利要求11所述的方法，还包括：
图案化底层，以形成通孔，
其中，通孔从第一开口和第二开口延伸。
18.一种用于制造图案的方法，所述方法包括：
在底层之上形成椭圆形柱体，使得在柱体之间限定分离空间；
形成包围柱体的引导晶格，使得在分离空间内形成第一窗口；
去除柱体，以形成第二窗口；
形成填充第一窗口和第二窗口的嵌段共聚物层；
将第一窗口内的嵌段共聚物层相分离成第一区域和第一矩阵；
将每个第二窗口内的嵌段共聚物层相分离成多个第二区域和第二矩阵；以及
去除第一区域和第二区域，以分别形成第一开口和多个第二开口，
其中，引导晶格具有提供第一窗口和第二窗口的晶格形状，
其中，每个第二窗口具有长轴宽度和短轴宽度，并且长轴宽度与短轴宽度不同，以及
其中，第一窗口具有圆形孔形状或正方形孔形状。
CN201610506207.5A 2015-12-23 2016-06-30 用于形成蜂窝阵列的图案的方法 Active CN106910670B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0184670 2015-12-23
KR1020150184670A KR102359371B1 (ko) 2015-12-23 2015-12-23 벌집 형태로 배열된 패턴들 형성 방법

Publications (2)

Publication Number Publication Date
CN106910670A CN106910670A (zh) 2017-06-30
CN106910670B true CN106910670B (zh) 2020-11-06

Family

ID=57137646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610506207.5A Active CN106910670B (zh) 2015-12-23 2016-06-30 用于形成蜂窝阵列的图案的方法

Country Status (3)

Country Link
US (1) US9478436B1 (zh)
KR (1) KR102359371B1 (zh)
CN (1) CN106910670B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188268B (zh) * 2022-06-22 2023-10-20 广州国显科技有限公司 柔性显示屏支撑组件、柔性显示组件及折叠显示终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272888A (zh) * 2008-12-31 2011-12-07 桑迪士克3D有限责任公司 柱形结构的阻剂结构元件和可移除间隔物间距加倍构图方法
US20150031185A1 (en) * 2013-07-25 2015-01-29 SK Hynix Inc. Methods of fabricating semiconductor devices and semiconductor devices fabricated thereby
CN104364713A (zh) * 2012-05-15 2015-02-18 东京毅力科创株式会社 利用嵌段共聚物形成图案及制品
CN104681717A (zh) * 2013-12-02 2015-06-03 爱思开海力士有限公司 制造纳米级结构的方法和由此制造的纳米级结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8512583B2 (en) * 2011-09-19 2013-08-20 HGST Netherlands B.V. Method using block copolymers and a hard electroplated mask for making a master disk for nanoimprinting patterned magnetic recording disks
KR20150101875A (ko) * 2014-02-27 2015-09-04 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272888A (zh) * 2008-12-31 2011-12-07 桑迪士克3D有限责任公司 柱形结构的阻剂结构元件和可移除间隔物间距加倍构图方法
CN104364713A (zh) * 2012-05-15 2015-02-18 东京毅力科创株式会社 利用嵌段共聚物形成图案及制品
US20150031185A1 (en) * 2013-07-25 2015-01-29 SK Hynix Inc. Methods of fabricating semiconductor devices and semiconductor devices fabricated thereby
CN104681717A (zh) * 2013-12-02 2015-06-03 爱思开海力士有限公司 制造纳米级结构的方法和由此制造的纳米级结构

Also Published As

Publication number Publication date
US9478436B1 (en) 2016-10-25
KR102359371B1 (ko) 2022-02-09
CN106910670A (zh) 2017-06-30
KR20170075841A (ko) 2017-07-04

Similar Documents

Publication Publication Date Title
US9840059B2 (en) Fine pattern structures having block co-polymer materials
CN106057651B (zh) 形成不同尺寸图案的方法
US9721795B2 (en) Methods of forming patterns having different shapes
US8999862B1 (en) Methods of fabricating nano-scale structures and nano-scale structures fabricated thereby
KR102190675B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US9190274B2 (en) Methods of fabricating fine patterns
KR102225696B1 (ko) 연결 배선 구조체 형성 방법
US8962491B2 (en) Methods of fabricating semiconductor devices and semiconductor devices fabricated thereby
CN106057652B (zh) 形成图案的方法
US10504726B2 (en) Nano-scale structures
CN107221492B (zh) 形成精细图案的方法
CN106910670B (zh) 用于形成蜂窝阵列的图案的方法
US10157744B2 (en) Method for forming patterns of semiconductor device
KR20180054956A (ko) 스페이서를 이용한 미세 패턴 형성 방법
KR20160105661A (ko) 블록코폴리머를 이용한 패턴 형성 방법
KR20180026157A (ko) 듀얼 다마신 공정을 이용한 배선 구조체 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant