TW201407661A - 使用嵌段共聚物之圖案形成方法及其製品 - Google Patents

使用嵌段共聚物之圖案形成方法及其製品 Download PDF

Info

Publication number
TW201407661A
TW201407661A TW102117111A TW102117111A TW201407661A TW 201407661 A TW201407661 A TW 201407661A TW 102117111 A TW102117111 A TW 102117111A TW 102117111 A TW102117111 A TW 102117111A TW 201407661 A TW201407661 A TW 201407661A
Authority
TW
Taiwan
Prior art keywords
layer
block copolymer
block
polymer
inorganic material
Prior art date
Application number
TW102117111A
Other languages
English (en)
Inventor
Benjamen M Rathsack
Mark H Somervell
Meenakshisundaram Gandhi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201407661A publication Critical patent/TW201407661A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

提供一種疊層結構的圖案化方法，其包含：進行微影製程以在下方之基板的水平表面上形成已顯影的預圖案層；修飾該預圖案層以提供分離的無機材料導件；澆鑄及退火一層自組裝嵌段共聚物而形成水平分離的柱狀特徵部；選擇性地移除該自組裝嵌段共聚物之一嵌段的至少一部分而形成圖案；及將該圖案轉移至該下方之基板。此方法適合用於製造小於50 nm的圖案化疊層結構。

Description

使用嵌段共聚物之圖案形成方法及其製品
本發明係關於疊層製品中的圖案形成方法以及自此方法所形成的疊層製品；更具體而言，本發明係關於利用嵌段共聚物的柱狀微區來定義線特徵部。
為了在半導體裝置之製造領域中維持成本與效能之競爭力，積體電路的元件密度必須持續增加。為了在半導體積體電路中達到較高的積木度以及微型化，也必須要微型化形成在半導體晶圓上的電路圖案。
設計規則定義裝置之間或內連線之間的間距容裕俾以確保裝置或線路不會以任何非所欲之方式彼此互動。被用來決定半導體元件之總尺寸與密度的一個重要佈局設計規則為關鍵尺寸(CD)。電路的關鍵尺寸被定義為線的最小線寬或是兩線之間的最小間距。另一關鍵設計規則為最小線寬加間距，其被定義為特定特徵部之最小寬度加上到相鄰特徵部緣的距離。
微影製程是製造半導體晶圓所用的標準技術，其將光罩上的幾何形狀與圖案轉移至半導體晶圓的表面。基本的微影製程包含投射圖案化的光源至感光材料層如光阻層然後進行顯影步驟。
為了產生具有小關鍵尺寸及線寬加間距的精細圖案，需要投射清楚影像的光圖案。但將小特徵部之清楚影像投射至半導體晶圓的能力受限於所用的光波長以及縮影鏡頭系統從經照光之光罩捕捉足夠繞射級數 的能力。目前最先進要微影製程設備使用波長為248nm或193nm的深紫外光(DUV)，其能將最小特徵部的尺寸縮小至約50nm。
投射系統能產生之最小特徵部尺寸係由下式來近似：CD=k 1‧λ/NA其中CD為最小特徵部尺寸或關鍵尺寸；k 1為包含製程相關因素的係數，對於製造而言通常等於0.4；λ為所用光的波長；而NA為由半導體晶圓所見的數值孔徑。根據此公式，藉著減少波長及/或藉著增加數值孔徑而達到較聚焦的光束及較小的光點，可減少最小特徵部尺寸。
微影製程使用曝光設備經由光罩來照射晶圓上的感光材料層，以將光罩上的圖案轉移至晶圓。當佈層圖案之關鍵尺寸接近微影設備之解析度極限時，光學近接效應(OPE)開始影響光罩上之圖案被轉移至感光材料層的方式，使得光罩與實際上的佈局圖案開始有差異。已知光學近接效應係由投射系統中的光學繞射所導致。繞射使得鄰近的特徵部彼此干擾而產生圖案相依的變異；特徵部愈靠近愈容易見到近接效應。是以，將線圖案緊密安排在一起的能力限制了光學參數的限制。
因此，需要圖案化半導體元件的新與較佳方法，以達到持續微型化形成在半導體晶圓上之電路圖案的目的。
本發明之實施例提供疊層結構的圖案化方法。根據一實施例，疊層結構的圖案化方法包含：在下方之基板的水平表面上形成光可顯像層；影像化該光可顯像層以在該光可顯像層中形成影像化的圖案；對該影像化的圖案顯影以移除部分之該光可顯像層而形成包含該光可顯像層之未移除部分的預圖案層；修飾該預圖案層以提供複數分離的無機材料導件；在該分離的無機材料導件之間澆鑄一層嵌段共聚物，該嵌段共聚物具有等於或大於約10.5的χN參數並包含第一聚合物嵌段與第二聚合物嵌段，其中該第一與第二聚合物嵌段在第一組蝕刻條件下具有大於2之蝕刻選擇比；對該嵌段共聚物層進行退火以形成大致上平行於該基板之該表面的複數柱狀系統；在該第一組蝕刻條件下選擇性地移除該嵌段共聚物的該 第一聚合物嵌段而形成圖案以提供包含該嵌段共聚物之該第二聚合物嵌段以及該複數分離之無機材料導件的水平分離特徵部；及將該圖案轉移至該下方之基板。
根據本發明之另一實施例提供一種疊層結構的圖案化方法，包含：在下方之基板的水平表面上形成光可顯像層；影像化該光可顯像層以在該光可顯像層中形成影像化的圖案；對該影像化的圖案顯影以移除部分之該光可顯像層而形成包含該光可顯像層之未移除部分的預圖案層；在該光可顯像層的該未移除部分上沈積具有第一厚度的無機層；蝕刻該無機層以暴露該光可顯像層的該未移除部分；移除該光可顯像層的該未移除部分以提供複數分離的無機材料導件；在該分離的無機材料導件之間澆鑄一層嵌段共聚物，該嵌段共聚物具有等於或大於約10.5的χN參數並包含第一聚合物嵌段與第二聚合物嵌段，其中該第一與第二聚合物嵌段在第一組蝕刻條件下具有大於2之蝕刻選擇比；對該嵌段共聚物層進行退火以形成大致上平行於該下方之基板之該表面的複數柱狀系統；在該第一組蝕刻條件下選擇性地移除該嵌段共聚物的該第一聚合物嵌段而形成圖案以提供包含該嵌段共聚物之該第二聚合物嵌段以及該複數分離之無機材料導件的水平分離特徵部；及將該圖案轉移至該下方之基板。
10‧‧‧方法
20,30,40,50,60‧‧‧步驟
110‧‧‧疊層基板
112‧‧‧光可顯像層
114‧‧‧特徵部圖案
118‧‧‧特徵部圖案
130‧‧‧無機材料層
134‧‧‧間距
140‧‧‧無機材料導件
142‧‧‧間距
144‧‧‧間距
150‧‧‧水平表面
160‧‧‧表面修飾材料薄膜
170‧‧‧嵌段共聚物薄膜
182‧‧‧柱狀特徵部
184‧‧‧圍繞區
186‧‧‧柱狀特徵部
190‧‧‧圖案
200‧‧‧疊層結構
212‧‧‧光可顯像層
214‧‧‧間隙壁
218‧‧‧特徵部
230‧‧‧無機材料層
240‧‧‧無機材料導件
250‧‧‧水平表面
260‧‧‧表面修飾材料薄膜
270‧‧‧嵌段共聚物薄膜
282‧‧‧柱狀特徵部
284‧‧‧圍繞區
288‧‧‧垂直表面
290‧‧‧圖案
295‧‧‧經轉移的圖案
被包含於說明書中並構成說明書之一部分的隨附圖示顯示了本發明的實施例，且與上面的本發明概略敘述以及下面的詳細敘述一起說明本發明。
圖1之流程圖說明根據本發明一實施例之疊層結構的圖案化方法；圖2之概略橫剖面側圖顯示根據本發明一實施例在移除部分之光可顯像層後上方具有已顯影之光可顯像層的基板；圖3之概略橫剖面側圖顯示根據本發明一實施例在該光可顯像層之未移除部分上沈積無機材料層後的圖2結構；圖4之概略橫剖面側圖顯示根據本發明一實施例蝕刻該層 無機材料而提供複數分離之無機材料導件後的圖3結構；圖5之概略橫剖面側圖顯示根據本發明一實施例在利用一材料處理該分離之無機材料導件後的圖4結構，其中該材料吸引嵌段共聚物的第一聚合物嵌段及/或排斥嵌段共聚物的第二聚合物嵌段；圖6之概略橫剖面側圖顯示根據本發明一實施例在分離的無機材料導件間澆鑄一層嵌段共聚物後的圖5結構；圖7之概略橫剖面側圖顯示根據本發明一實施例在對該層嵌段共聚物退火以提供大致上平行於基板之水平表面的柱狀系統後的圖6結構；圖8之概略橫剖面側圖顯示根據本發明一實施例在選擇性地移除第一嵌段共聚物部分而提供包含第二聚合物嵌段及複數分離的無機材料導件之水平分離的特徵部後的圖7結構；圖9之概略橫剖面側圖顯示根據本發明一實施例在將水平分離之特徵部所形成的圖案轉移至下方之基板後的圖8結構；圖10之概略橫剖面側圖顯示根據本發明一實施例在已移除部分光可顯像層後上方具有已顯影之光可顯像層的基板；圖11之概略橫剖面側圖顯示根據本發明一實施例在光可顯像層之未移除部分上沈積一層無機材料後的圖10結構；圖12之概略橫剖面側圖顯示根據本發明一實施例在蝕刻該層無機材料而提供分離的無機材料導件後的圖11結構；圖13之概略橫剖面側圖顯示根據本發明一實施例在利用一材料處理該分離之無機材料導件後的圖12結構，其中該材料吸引嵌段共聚物的第一聚合物嵌段及/或排斥嵌段共聚物的第二聚合物嵌段；圖14之概略橫剖面側圖顯示根據本發明一實施例在分離的無機材料導件間澆鑄一層嵌段共聚物後的圖13結構；圖15之概略橫剖面側圖顯示根據本發明一實施例在對該層嵌段共聚物退火以提供大致上平行於基板之水平表面的柱狀系統後的圖14結構；圖16之概略橫剖面側圖顯示根據本發明一實施例在選擇性 地移除第一嵌段共聚物部分而提供包含第二聚合物嵌段及複數分離的無機材料導件之水平分離的特徵部後的圖15結構；及圖17之概略橫剖面側圖顯示根據本發明一實施例在將水平分離之特徵部所形成的圖案轉移至下方之基板後的圖16結構。
在各個實施例中揭露了圖案化疊層結構以進行線寬加間距倍增的方法。然而，熟知此項技藝者應明白，在缺乏一或多個細節的情況下或利用其他取代及/或額外方法、材料或元件的情況下仍可施行各個實施例。在其他情況下，不顯示或詳細敘述習知的結構、材料或操作以避不必要地模糊了本發明之各個實施例的態樣。
類似地，為達到解釋的目的，在說明書中提及特定的數目、材料及配置以提供對本發明的全面瞭解。但，本發明可在缺乏特定細節的情況下施行。又，應瞭解在圖示中所示的各種實施例只是說明性的而非根據真實比例來繪製。在參考圖示時，類似的標號代表類似的元件。
在說明書中提及「一實施例」或其變化物時，係指與該實施例相關的特定特徵、結構、材料或特性係包含於本發明的至少一實施例中，但並非指其存在於每一個實施例中。是以，在說明書中各處所出現的「在一實施例中」等語並非一定是代表本發明的相同實施例。又，在一或多個實施例中，特定的特徵、結構、材料或特性可以任何適合的方式加以結合。在其他實施例中可包含各種額外的膜層及/或結構及/或可省略所述的特徵。
此外，應瞭解，除非明確指出不適用的情況，否則「一」可意指「一或多」。
在說明書中各種操作會被敘述成複數個離散依序的操作，這是為了協助理解本發明。然而，所述的順序不應被解讀成此些操作必須是順序相依的。尤其，此些操作不必以所述的順序施行。可以不同於敘述的順序來進行所述之操作。在額外的實施例中可進行各種額外的操作及/或省略所述的操作。
參考圖1，根據本發明之實施例，用以圖案化疊層結構的方 法10包含：進行微影製程在下方之基板20上提供已顯影之預圖案層；修飾該預圖案層以形成分離的無機材料導件30；澆鑄並退火自組裝嵌段共聚物層40；選擇性地移除自組裝嵌段共聚物50之一聚合物嵌段的至少一部分而形成圖案；及將圖案轉移至下方之基板60。根據本發明之實施例，如下面所將述，方法10適合用來製作50nm以下的特徵部如8nm或16nm的半線寬加間距(HP)圖案。
本文中所用之「聚合物嵌段」一詞意指及包含構成特定長度之連續聚合物鏈之單元的單一類型(即均聚物嵌段)或複數類型(即共聚物嵌段)之複數單體單元的族群，特定長度之連續聚合物鏈會形成長度更長且表現出特定χN值之較大聚合物的一部分，此特定χN值使其與不若單體類型之其他聚合物嵌段在一起時能充分地產生相分離。χ為Flory-Huggins作用力參數而N為嵌段共聚物之聚合的總程度。根據本發明之實施例，在較大的聚合物中一聚合物嵌段與至少一其他聚合物嵌段的χN值可等於或大於約10.5。
本文中所用之「嵌段共聚物」一詞意指及包含由複數鏈所構成的聚合物，每一鏈包含兩或更多上面段落所定義的聚合物嵌段且聚合物嵌段中的至少兩者具有充分的離析強度(例如χN>10.5)以使該些聚合物嵌段相分離。在本文中考慮到廣泛類型的嵌段聚合物，包含雙嵌段共聚物(即聚合物包含兩聚合物嵌段(AB))、三嵌段共聚物(即聚合物包含三聚合物嵌段(ABA或ABC))、多嵌段共聚物(即聚合物包含多於三以上的聚合物嵌段(ABCD等))及其組合。
本文中所用之「基板」一詞意指及包含一基礎材料或結構，在其之上可形成其他材料。應瞭解，基板可包含單一材料、複數層不同材料、具有不同材料或不同結構之複數區域的一層或多層等。此些材料可包含半導體、絕緣體、導體或其組合。例如，基板可以是半導體基板、支撐結構上的基質半導體層、金屬電極或具有一或多層、結構或區域形成於其上的半導體基板。基板可以是傳統的矽基板或其他包含一層半導體材料的塊材基板。本文中所用之「塊材基板」一詞意指及包含不僅僅矽晶圓，也包含絕緣層上覆矽(SOI)基板如藍寶石上覆矽(SOS)基板及玻璃上覆矽(SOG) 基板、半導體基質上的矽磊晶層、及其他半導體或光電材料如矽鍺、鍺、砷化鎵、氮化鎵及磷化銦。基板可是有摻雜或無摻雜的。
本文中的「微相離析」及「微相分離」意指及包含一種特性，藉此特性嵌段共聚物之均質嵌段彼此聚集而異質嵌段分離成不同的區域。在大塊區域中，嵌段共聚物可自組裝成具有層級的型態(球形、柱狀、層狀或雙螺旋形之微區)，其中嵌段共聚物的分子量主導了所形成之微區域的尺寸。可利用自組裝嵌段共聚物型態的區域大小或間距區間(L 0 )來作為設計圖案化結構之關鍵尺寸的基礎。類似地，可使用結構區間(L S )來作為設計圖案化結構之關鍵尺寸的基礎，結構區間(L S )為選擇性蝕刻去除嵌段共聚物之一聚合物嵌段後所剩下之特徵部的大小。
構成嵌段共聚物之每一聚合物嵌段的長度可以是此些嵌段共聚物之聚合物嵌段所形成之區域之尺寸的本質限制。例如，可利用能促進自組裝成期望區域圖案的長度來選擇每一聚合物嵌段，較短及/或較長的共聚物可能不會依期望自組裝。
本文中所用之「退火」一詞意指及包含對嵌段共聚物進行處理俾使嵌段共聚物中的不同聚合物嵌段成分之間能充分地微相離析以藉由自聚合物嵌段所形成的重覆結構單元來定義層級圖案。在本發明中對於嵌段共聚物的退火可以各種此領域中已知的方法來達成，包含但不限制為：熱退火(在真空中或在惰性環境如氮氣或氬氣環境中)、溶劑蒸氣協助之退火(在室溫或室溫以上的溫度)、或超臨介流體協助之退火。在一特定的實例中，藉著將嵌段共聚物暴露至較高的溫度下來進行嵌段共聚物的熱退火，此較高的溫度係高於嵌段共聚物的玻璃轉換溫度(Tg)但低於嵌段共聚物的退化溫度(Td)，後面會對此有更詳細的說明。亦可使用本文中未提及的其他傳統退火方法。
本文中所用之「較佳潤濕」一詞意指及包含藉由嵌段共聚物來潤濕接觸表面，其中嵌段共聚物中的一聚合物嵌段將以較另一嵌段(複數嵌段)更低的自由能來潤濕界面處的接觸表面。例如，可藉由會吸引嵌段共聚物之第一聚合物嵌段及/或排斥第二聚合物嵌段的材料來處理接觸表面以達到或促進較佳的潤濕。
嵌段共聚物的自組織能力可用來形成遮罩圖案。嵌段共聚物係由兩或更多種化學相異的嵌段所形成。例如，每一嵌段可由一不同的單體所形成。複數嵌段是不混溶或在熱力學上不匹配的，例如一嵌段可以是極性的而另一嵌段可以是非極性的。由於熱力學的效應，共聚物將在溶液中自組織以將整體系統的能量最小化；一般而言，這會使得共聚物相對於彼此移動，例如讓類似的嵌段聚集在一起，藉此形成包含每一嵌段類型或物種的交替區域。例如，若共聚物係由極性(例如含有機金屬之聚合物)及非極性(碳氫聚合物)嵌段所形成，則嵌段會離析使得非極性嵌段與其他非極性嵌段聚集在一起而極性嵌段與其他極性嵌段聚集在一起。應瞭解，由於嵌段會在毋需主動施加外力而引導特定獨立分子移動的情況下移動而形成圖案，因此嵌段共聚物被稱為是自組裝材料；但可施加熱以增加整體分子群的移動速率。
除了聚合物嵌段物種之間的交互作用外，嵌段共聚物的自組裝會受到其沈積於上的起伏特徵部的影響，起伏特徵部例如是自水平表面垂直延伸的段差部或導件。例如，雙嵌段共聚物(即自兩種不同的聚合物嵌段物種所形成的共聚物)可形成交替的區域，每一區域係由實質上不同的聚合物嵌段物種所形成。當在段差部或導件之垂直壁之間的區域中發生聚合物嵌段物種的自組裝時，段差部或導件可能會與聚合物嵌段交互作用俾使例如聚合物嵌段所形成之交替區域中的每一者形成規則間距分離的圖案且圖案的位向大致上平行側壁及水平表面。
此類自組裝可用於半導體製造製程期間形成圖案化特徵部用的遮罩。例如，可移除交替區域中的一者，藉此留下形成另一區域的材料作為遮罩。遮罩可用來圖案化特徵部如下方之半導體基板中的電子元件。在美國專利US7,579,278及US7,723,009中揭露了共聚物遮罩的形成方法，將其每一者的所有內容包含於此作為參考。
根據本發明一實施例，所述之自組裝嵌段共聚物為包含第一聚合物嵌段與第二聚合物嵌段的嵌段共聚物，其中在第一組蝕刻條件下該第一聚合物嵌段在本質上相對於該第二聚合物嵌段具有大於2的蝕刻選擇比。根據一實施例，該第一聚合物嵌段包含第一有機聚合物而該第二聚合 物嵌段包含第二有機聚合物。在另一實施例中，該第一聚合物嵌段為有機聚合物而該第二聚合物嵌段為含有機金屬之聚合物。本文中所用之「含有機金屬之聚合物」一詞包含具有無機材料之聚合物。例如，無機材料包含但不限制於類金屬如矽及/或過渡金屬如鐵。
應瞭解，可選擇每一嵌段共聚物的總尺寸及構成嵌段與單體的比例以促進自組織及形成具有期望尺寸與週期的已組織嵌段區域。例如，應瞭解，一嵌段共聚物具有本質的聚合物長度規模，在薄膜中的平均終端至終端長度(包含盤繞或扭結)主導了嵌段區域的大小。可使用包含較長共聚物的共聚物溶液以形成較大的區域，使用具有較短共聚物的共聚物溶液以形成較小的區域。
又，嵌段共聚物所形成之自組裝微區域的類型易由第一嵌段成分對第二嵌段成分的體積分率所決定。
根據一實施例，當第一嵌段成分對第二嵌段成分的體積比係大於約80：20或小於約20：80時，嵌段共聚物將在第一聚合嵌段成分所構成的質基中形成由第二聚合嵌段成分所構成的球體層級陣列。相反地，當第一嵌段成分對第二嵌段成分的體積比係小於約20：80時，嵌段共聚物將在第二聚合嵌段成分所構成的基質中形成由第一聚合嵌段成分所構成球體層級陣列。
當第一嵌段成分對第二嵌段成分的體積比係小於約80：20但大於約65：35時，嵌段共聚物將會由第一聚合嵌段成分所構成的基質中形成由第二聚合嵌段成分所構成的柱體層級陣列。相反地，當第一嵌段成分對第二嵌段成分的體積比係小於約35：65但大於約20：80時，嵌段共聚物將會在由第二聚合嵌段成分所構成的基質中形成由第一聚合嵌段成分所構成的柱體層級陣列。
當第一嵌段成分對第二嵌段成分的體積比係小於約65：35但大於約35：65時，嵌段共聚物將會形成由第一與第二聚合嵌段成分所構成的交替疊層。
因此，可輕易地調整嵌段共聚物中第一嵌段成分對第二嵌段成分的體積比以形成期望的自組裝週期圖案。根據本發明之實施例，第一 嵌段成分對第二嵌段成分的體積比係小於約80：20但大於約65：35以得到在第一聚合嵌段成分所構成的基質中由第二聚合嵌段成分所構成的柱體層級陣列。
有機聚合物的實例包含但不限制為：聚(9,9-二(6'-N,N,N-三甲基銨)-己基)-芴亞苯)(PFP)、聚(4-乙烯基吡啶)(4PVP)、羥丙基甲基纖維素(HPMC)、聚乙二醇(PEG)、聚(環氧乙烷)共聚(環氧丙烷)二嵌段共聚物或三嵌段共聚物、聚(乙烯醇)(PVA)、聚(乙烯-共-乙烯醇)(PEVA)、聚(丙烯酸)(PAA)、聚乳酸(PLA)、聚(乙基唑啉)、聚(丙烯酸烷酯)、聚丙烯醯胺、聚(N-烷基丙烯醯胺)、聚(N,N-二烷基丙烯醯胺)、聚(丙二醇)(PPG)、聚(環氧丙烷)(PPO)、部分或全部水解的聚(乙烯醇)、右旋糖酐、聚苯乙烯(PS)、聚乙烯(PE)、聚丙烯(PP)、聚異戊二烯(PI)、聚氯丁烯(CR)、聚乙烯醚(PVE)、聚(醋酸乙烯酯)(PVAc)、聚(氯乙烯)(PVC)、聚氨酯(PU)、聚丙烯酸酯、寡糖、或多醣。
含有機金屬之聚合物的實例包含但不限制為：含矽的聚合物如聚二甲基矽氧烷(PDMS)、多面體低聚倍半矽氧烷(POSS)、或聚(三甲基甲矽烷基苯乙烯(PTMSS)、或含矽與含鐵聚合物如聚(二茂鐵基二甲基矽烷)(PFS)。
嵌段共聚物的實例包含但不限制為：二嵌段共聚物如聚苯乙烯-b-聚二甲基矽氧烷(PS-PDMS)、聚(2-乙烯基吡啶)-b-聚二甲基矽氧烷(P2VP-PDMS)、聚苯乙烯-b-聚(二茂鐵基二甲基矽烷)(PS-PFS)、或聚苯乙烯-b-聚-DL-乳酸(PS-PLA)、或三嵌段共聚物如聚苯乙烯-b-聚(二茂鐵基二甲基矽烷)-b-聚(2-乙烯基吡啶)(PS-PFS-P2VP)、聚異戊二烯-b-聚苯乙烯-b-聚(二茂鐵基二甲基矽烷)(PI-PS-PFS)、或聚苯乙烯-b-聚(三甲基甲矽烷基苯乙烯)-b-聚苯乙烯(PS-PTMSS-PS)。在一實施例中，PS-PTMSS-PS嵌段共聚物包含聚(三甲基甲矽烷基苯乙烯)聚合物嵌段，此聚合物嵌段係由包含四個苯乙烯單元之連接物所連接的兩條PTMSS鏈所形成。嵌段共聚物的修飾已被揭露，例如在美國專利公開案US2012/0046415中所揭露者，將其所有內容包含於此作為參考。
在一特定的實施例中，用以形成自組裝週期圖案的嵌段共聚 物為PS-PDMS嵌段共聚物。在此類PS-PDMS嵌段共聚物中聚苯乙烯(PS)與聚二甲基矽氧烷(PDMS)之嵌段的每一者可具有範圍介於約10kg/mol至約100kg/mol的數均分子量，較通常的數均分子量範圍介於約20kg/mol至約50kg/mole之間。此外，PDMS的體積分率範圍(f PDMS)可介於約20%至約35%之間。在一實施例中，分子量16kg/mol並具有33體積% PDMS的PS-PDMS嵌段共聚物提供具有8nm結構週期(L S )的柱狀特徵部。在另一實施例中，分子量32kg/mol並具有33% PDMS之PS-PDMS嵌段共聚物提供具有16nm結構週期(L S )的柱狀特徵部。
本發明之實施例亦可形成比只用嵌段聚合物所形成或只用微影製程所形成之特徵部更小的特徵部。在本發明之實施例中，由不同化學物種所形成的自組裝材料能組織而形成類似化學物種所構成的區域。此些區域的一部分會受到選擇性移除以形成臨時的佔位體及/或遮罩特徵部。接著可利用由自組裝材料所形成之佔位體及/或遮罩特徵部來進行線寬加間距倍增的製程。自臨時的佔位體可衍生出線寬加間距小於臨時佔位體之線寬加間距的特徵部。
在某些實施例中，在臨時佔位體的側壁上形成無機導件或間隙壁，然後可選擇性地移除臨時佔位體。將無機導件或自導件所衍生來的無機導件或其他遮罩特徵部用作為製造積體電路期間用以圖案化下方材料的遮罩的一部分。
本發明之實施例可在毋需使用較新穎、較複雜及昂貴的微影技術的情況下形成遮罩特徵部，且可降低光阻穩健性上的負擔。例如，與其在遮罩中使用較軟且結構較脆弱的光阻，還不如形成無機導件或自導件所衍生來遮罩特徵部。使用無機導件讓導件能選擇更多樣化的材料，且可針對穩健性及與製造流程中所用的下方材料的匹配性來選擇材料。
又，由於嵌段共聚物材料亦被用來作為圖案化下方膜層的遮罩，因此不僅僅是基於共聚物材料本身的自組裝行為來選擇共聚物材料，亦基於其聚合物嵌段之間的蝕刻選擇比加以選擇之。因此，嵌段共聚物的自組裝行為能可靠地形成極小的特徵部，藉此促進形成具有極小特徵部尺寸的遮罩。例如，可形成關鍵尺寸介於約1nm至約100nm、介於約3nm 至約50nm或介於約5nm至約30nm的特徵部。
圖2-9顯示疊層結構的圖案化方法，此方法利用導件來引導嵌段共聚物更準確地進行自組裝。根據一實施例，提供8nm或16nm半線寬間距(HP)圖案的製造方法。然而應瞭解，藉著修飾嵌段共聚物以改變嵌段共聚物的區域週期(L 0 )及/或結構週期(L S )以匹配期望的關鍵尺寸，可調整關鍵尺寸。
圖2的橫剖面側圖顯示在移除光可顯像層112之部分(間距)114並留下特徵部118之未被移除部分後上方具有已顯影之光可顯像層112的疊層基板110。在光可顯像層112中特徵部118的未被移除部分可利用此領域中常用的標準微影技術來形成。如所示，未被移除的部分或特徵部118具有關鍵尺寸A而間距114具有關鍵尺寸B，藉此得到線寬加間距P等於A+B的和。
根據一態樣，光可顯像層可以是光阻層，其中光阻層可以是與極紫外光系統(例如13.4nm波長之系統)、157nm、193nm、248nm或365nm波長之系統或193nm浸潤式系統相匹配的任何光阻。光阻材料的實例包含對氟化氬(ArF)敏感的光阻即適合與ArF光源一起用的光阻、及對氟化氟(KrF)敏感的光阻即適合與KrF光源一起使用的光阻。ArF光阻係與使用相對短波長之光例如193nm波長之光的微影製程系統一起使用。KrF光阻係與使用較長波長之光例如248nm波長之光的微影製程系統一起使用。此外，在本發明之實施例中雖然使用自組織材料及線寬加間距之倍增可毋需使用昂貴、較新的直接形成技術如極紫外光系統(包含13.4nm波長之系統)或電子束微影系統便能定義極小的特徵部，但若期望亦可使用此類系統。此外，可使用無光罩微影技術或無光罩微影製程來定義光可顯像層112。在其他實施例中，光可顯像層112及任何接續之光阻層可由奈米壓印微影技術能圖案化之光阻所形成，壓印微影技術例如可藉著使用模具或機械力於光阻中形成圖案。
應瞭解，所得特徵部圖案114/118的線寬加間距P係等於未被移除之部分118的寬度A加上相鄰間距114之寬度B的總和，其中特徵部圖案114/118係由未被移除之部分118與間距114所定義。亦應瞭解，若 有必要可調整線寬加間距P以達到期望的線寬加間距倍增。在某些實施例中，特徵部圖案114/118的線寬加間距可例如約為400nm或更小、約為300nm或更小、約為200nm或更小、或約為100nm或更小。在一例示性的實施例中，特徵部圖案114/118可具有約64nm的關鍵尺寸A、約96nm的關鍵尺寸B及約160nm的線寬加間距P。在另一例示性的實施例中，特徵部圖案114/118可具有約32nm的關鍵尺寸A、約48nm的關鍵尺寸B及約80nm的線寬加間距P。
參考圖3，將厚度C之無機材料層130全面性地共形沈積在裸露表面上，裸露表面包含光可顯像層112之未被移除部分118及下方之基板110。無機材料可以是可作為用以將圖案轉移至下方材料之遮罩的任何材料。間隙壁材料：1)可以良好階梯覆蓋的方式沈積；2)可在與光可顯像層112之未被移除部分118相匹配的溫度下沈積；及3)可相對於未被移除部分118而被選擇性地蝕刻。無機材料可包含但不限制於含矽材料或有機金屬材料。含矽間隙壁材料可以是但不限制於矽、氧化矽與其變化物、氮化矽與其變化物及AlN。在所示的實施例中，間隙壁材料為氧化矽。
根據一實施例，無機材料層130的沈積方法包含原子層沈積(ALD)，例如利用矽前驅物的自限制沈積然後暴露至氧或氮的前驅物以分別形成氧化矽及氮化矽。ALD可在相對低的溫度下進行，例如在約200℃或約100℃，當下方存在有對熱敏感的材料時，這可避免對下方材料造成熱損害。例如，可使用ALD來避免光可顯像層112之未被移除部分118的損傷。在其他實施例中，使用化學氣相沈積來沈積無機材料層130。
膜層130的厚度C係根據無機材料導件140的期望寬度(圖4)所決定，是以根據嵌段共聚物的L S 並考慮無機材料導件140與嵌段共聚物的蝕刻偏差來決定。在某些實施例中，將膜層130沈積至約5nm至約80nm、約6nm至約60nm、約8nm至約40nm或約16nm至約30nm的厚度以形成大約具有類似寬度的無機材料導件。階梯覆厚度約為80%或更大及約90%或更大。
應瞭解，可考慮嵌段共聚物區域的結構週期(L S )以及無機材料導件140間之間距134之期望寬度的關鍵尺寸E以及材料的蝕刻偏差， 控制膜層130的厚度C。例如，若嵌段共聚物提供約16nm或約8nm結構週期(L S )的柱狀區域，可據此決定膜層130的厚度C。藉由將厚度C增加成兩倍而縮減圖2中所示之相鄰間距114的寬度B，以提供圖3中之間距134的寬度E(即EB-2C)。因此，若期望，可藉由適當地設計光可顯像層112的關鍵尺寸A、B及線寬加間距(A+B)，將間距144的寬度E調整成近似於間距142之寬度A的相同大小。
持續參考圖3與4，無機材料層130會受到非等向性蝕刻以自疊層結構100的水平表面150移除無機材料。此類蝕刻製程(亦被稱為間隙壁蝕刻)可利用氟碳電漿如含CF4、CHF3及/或NF3的電漿來加以進行。在完成非等向性蝕刻而裸露出光可顯像層112之未被移除部分118後，移除未被移除部分118以提供複數分離的無機材料導件140(例如間距142、144之間的柱狀物)。只要移除的方式不會不利地影響到無機材料導件140的整合度，並不特別限制移除的方式。無機材料導件140具有用以澆鑄嵌段共聚物層之心軸的功用，且具有改善自組裝嵌段共聚物柱狀區域之對準的功用。
除了藉由蝕刻製程來定義無機材料導件140之高度G以外，應瞭解，可藉由控制光可顯像層112的厚度來調整此一尺寸。
根據本發明之一實施例，若期望，在澆鑄嵌段共聚物層之前可進行削減蝕刻製程以減少無機材料導件140的關鍵尺寸C及/或高度G。
參考圖5與6，接下來施加嵌段共聚物並使其自組裝以在基板110上形成遮罩圖案。參考圖5，根據一實施例，將表面修飾材料薄膜160沈積在複數分離的無機材料導件140之間以及其上。表面修飾材料具有吸引嵌段共聚物之聚合物嵌段中之一者及/或排斥另一聚合物嵌段的功能，且致使或促進較佳的潤濕。根據一實施例，表面修飾材料薄膜160為有機聚合物，其具有實質上類似於其吸引之聚合物嵌段的抗蝕刻特性及實質上不同於其排斥之聚合物嵌段的抗蝕刻特性。例如，為於包含聚苯乙烯的嵌段共聚物而言，表面修飾材料可以是有機聚合物如羥終端之聚苯乙烯。在本文中所用之「實質上類似」的抗蝕刻特性一詞應被理解為，表面修飾材料與其吸引的聚合物嵌段在單一蝕刻條件下會以相同的蝕刻選擇比或蝕刻 率被移除。相反地，「實質上不同」的抗蝕刻特性一詞應被理解為，表面修飾材料與其排斥的聚合物嵌段在單一蝕刻條件下不會以相同的蝕刻選擇比或蝕刻率被移除。表面修飾材料可以是適當有機溶劑中的溶液並以旋塗的方式施加。
嵌段共聚物包含至少兩種相對於彼此可被選擇性蝕刻的聚合物嵌段，即嵌段共聚物在第一組蝕刻條件下具有大於2的蝕刻選擇比。又，嵌段共聚物可以期望且可預期的方式自組織，例如聚合物嵌段為不混溶的且在適當的條件下會分離以形成主要包含單一嵌段物種的區域。在一例示性的實施例中，嵌段共聚物為二嵌段共聚物，其包含例如聚苯乙烯(PS)與聚二甲基矽氧烷(PDMS)且其在氧電漿蝕刻下的蝕刻選擇比大於二(2)。
在某些實施例中，選擇嵌段共聚物以提供大致上平行基板110之水平表面150之複數水平分隔的柱狀系統，俾以在無機材料導件140(圖6)之間提供一致的間距。如上所討論，依據線寬加間距之倍增的期望程度，可設計關鍵尺寸E相對於週期(L 0 )的關係，俾使其比例大約為介於約1至約8的整數值。例如，針對L 0 等於約32nm的嵌段共聚物而言，可將E設計成約32nm、約64nm、約96nm、約128nm、約160nm、約192nm、約224nm或256nm。是以，根據本發明之實施例，線寬加間距之倍數可為1、2、3、4、5、6、7或8。
嵌段共聚物可藉由各種方式沈積，包含例如旋塗、旋轉澆鑄、刷塗或氣相沈積。例如，可以載帶溶劑例如有機溶劑如甲苯中之溶液的方式來提供嵌段共聚物。嵌段共聚物的溶液可被施加至疊層結構100，然後移除載帶溶劑。可基於欲由嵌段共聚物所形成之期望圖案來選擇嵌段共聚物薄膜170的厚度F。例如，可控制薄膜厚度使其關聯自組裝嵌段共聚物的週期(L 0 )。根據本發明之一實施例，薄膜厚度F的範圍介於等於約組裝嵌段共聚物之週期(L 0 )的數值至約兩倍週期(L 0 )。例如如圖6-7中所示，當嵌段共聚物的L 0 約為32nm時，嵌段共聚物薄膜170係等於或大於約32nm，但其範圍可例如上至且包含約64nm。如圖14-15中所示，當嵌段共聚物的L 0 約為16nm時，嵌段共聚物薄膜270係等於或大於約16nm，但其範圍例如可上至且包含約32nm。
應瞭解，上至相關於聚合物長度規模的特定厚度以及聚合物所處的環境例如無機材料導件140之間的距離及其高度，共聚物通常將形成橫向分隔的柱狀區域，以上視圖來看會呈現平行線狀。可使用此類橫向分隔的柱狀區域來倍增圖7與15中所示之疊層結構的線寬加間距。
應瞭解，嵌段共聚物薄膜170的厚度F可大於、等於或小於無機材料導件140的高度G。與上述類似，因此可將無機材料導件140的高度G設計成約0.5 x F至約2 x F，其中嵌段共聚物層的厚度F本身係基於嵌段共聚物的L 0 。如下面更進一步所說明與討論的，可使用大於無機材料導件140之高度G例如2 x G的厚度F來提供共聚物儲件。在其他實施例中，可使用等於或小於無機材料導件140之高度G的厚度F於無機材料導件140之間形成共聚物的孤立島狀物，藉此避免島狀物之間的共聚物互相擴散。
雖然本發明不受限於理論，但應瞭解，在類似於材料相分離的製程中，由於熱力學的考慮，不同嵌段物種會自聚集。自組織會受到無機材料導件140的引導，由於界面的交互作用，無機材料導件140會促進嵌段共聚物的構成嵌段沿著無機材料導件140的長度自我排列。應瞭解，自組織可導致共聚物物種更有效地壓緊。因此，在某些情況中，若共聚物薄膜170過度延伸擴張，能進行自組織的自由共聚物可能會被用盡，造成擴張中央的一區域變成沒有組織共聚物或具有組織差勁的共聚物。是以，為了避免此共同遭遇的問題及改善對準，嵌段共聚物薄膜170係充分地厚以於無機材料導件140上延伸而提供用以在無機材料導件140間進行自組織之共聚物的儲件。改善對準之實施例的額外態樣包含：設計無機材料導件140之間的距離(即間距的關鍵尺寸E)，使其充分地小而將通常過度擴張所造成的耗盡效應最小化。根據一實施例，間距的關鍵尺寸E係小於約200nm。例如，取決於嵌段共聚物的L 0 無機材料導件140之間之間距的關鍵尺寸E 142、144可為約180nm、約150nm、約120nm、約100nm、約75nm、約50nm、約30nm或者介於其範圍之間。
參考圖6與7，將嵌段共聚物薄膜170暴露至退火條件以促進嵌段共聚物自組裝成複數柱狀特徵部182，柱狀特徵部182大致上彼此平 行、平行於基板之水平表面150以及垂直於無機材料導件140的垂直表面188。藉著退火疊層結構100可促進及加速自我組織。可將退火製程的溫度選定為充分地低以避免不利地影響嵌段共聚物或疊層結構100。在某些實施例中，退火可在低於約350℃、低於約300℃、低於約250℃、低於約200℃或約180℃的溫度下進行。
根據另一實施例，退火製程可包含溶劑退火，其通常可降低退火溫度。退火製程亦可用以造成共聚物的交聯，藉此針對後續的蝕刻及圖案轉移步驟穩定共聚物。
根據一態樣，為了促進更快速的退火時間而不氧化或燃燒嵌段共聚物的有機聚合物嵌段，可在低氧環境中於大於約250℃的退火溫度下進行少於約1小時退火時間之退火。如本文中所用，低氧環境包含少於約50ppm的氧。例如，低氧環境可包含少於約45ppm、少於約40ppm、少於約35ppm、少於約30ppm、少於約25ppm、少於約20ppm或介於其範圍內的氧。
退火時間的範圍可介於約數小時至約1分鐘之間。例如，高於250℃之溫度下的退火時間範圍可介於約1小時至約2分鐘、介於約30分鐘至約2分鐘、或介於約5分鐘至約2分鐘。
根據一實施例，退火溫度可介於約260℃至約350℃的範圍，其中低氧環境包含少於約40ppm的氧。例如，嵌段共聚物薄膜170可被暴露至少於約40ppm氧氣的310℃退火條件約2分鐘至約5分鐘。
參考圖6與7，嵌段共聚物170薄膜的退火步驟形成具有由第二聚合物嵌段所形成之柱狀特徵部182及由第一嵌段聚合物所形成之圍繞區184的自組裝嵌段聚合物層。如圖8中所示，選擇性地移除區域184的至少一部分，留下經蝕刻的柱狀特徵部186、圍繞區184的複數小區域及無機材料導件140。應瞭解，可利用單一蝕刻化學品在單一步驟中移除或利用不同蝕刻化學品的複數蝕刻步驟移除由第一嵌段聚合物所形成的部分圍繞區184以提供圖案190。例如，當圍繞區184係由聚苯乙烯(PS)所形成而柱狀特徵部182係由聚二甲基矽氧烷(PDMS)所形成時，可進行選擇性的氧電漿蝕刻以移除PS區域184，此蝕刻亦部分地氧化PDMS柱狀特徵部182 而留下經蝕刻且特性類似於矽石的柱狀特徵部186。根據本發明之一實施例，所得的圖案190可包含含矽之經蝕刻的柱狀特徵部186，柱狀特徵部186具有PS區域184之下方區域。應瞭解，根據所用共聚物的大小及製程條件，所得的特徵部的尺寸會有所變化。例如，含矽之經蝕刻的柱狀特徵部186可具有介於約50nm至約2nm、介於約35nm至約3nm的關鍵尺寸以及介於約100nm至約4nm或介於約70nm至約6nm的線寬加間距。
藉著經蝕刻之柱狀特徵部186及無機材料導件140所提供的圖案190形成了線寬加間距倍增的遮罩特徵部。在圖8所示的實施例中，圖案190的線寬加間距約為圖4中所示之無機材料導件140之線寬加間距的三分之一。
例如，當無機材料導件140的關鍵尺寸C為16nm且無機材料導件140之間之間距145的關鍵尺寸E約為64nm時(見圖4)，藉由16nm週期之PS-PDMS嵌段共聚物所產生之經蝕刻的柱狀特徵部186將會具有約32nm或更小的線寬加間距。應瞭解，在某些實施例中藉著使用關鍵尺寸更小的無機材料導件及/或使用提供更小關鍵尺寸週期的嵌段共聚物可達到更高程度的線寬加間距倍數。
參考圖9，將圖8的圖案190轉移至基板110以提供經轉移之圖案。圖案轉移可利用蝕刻化學品來達成，相對於無機材料導件140與特徵部186蝕刻化學品適合選擇性地蝕刻基板110上的材料或複數材料。熟知此項技藝者當能輕易地針對基板材料決定適合的蝕刻化學品。應瞭解，當基板110包含不同材料之膜層時，若單一化學品不足以蝕刻所以不同的材料，可使用一系列不同的化學品例如乾蝕刻化學品以依序地蝕刻貫穿此些不同膜層。亦應瞭解，取決於所用的化學品或複數化學品，無機材料導件140及/或特徵部186可能會受到蝕刻。
在圖2-9所示的實施例中，無機材料導件140及/或經蝕刻的柱狀特徵部186具有充分類似的蝕刻率以實質上均勻貫穿基板110完成蝕刻。
在圖10-17所示的另一實施例中，提供一種疊層結構200的圖案化方法，其中設計特徵部的關鍵尺寸，使其適合五倍的線寬加間距倍 增。圖10之疊層結構200的橫剖面圖顯示在已移除光可顯像層212之部分或間隙壁214並留下特徵部218之未被移除部分後上方具有已顯影之光可顯像層212的基板210。在光可顯像層212中的未被移除部分或特徵部218可利用此領域中常用的標準微影技術來形成。
參考圖11，在包含光可顯像層212之未移除部分218及下方之基板210的裸露表面上共形地全面沈積厚度C的無機材料層230。
持續參考圖11與12，接著使無機材料層230受到非等向性蝕刻以自疊層結構200的水平表面250移除材料。在自水平表面250完成膜層230之非等向性蝕刻而暴露光可顯像層212之未移除部分218後，移除未移除部分218而提供複數之分離的無機材料導件240。無機材料導件240具有作為用以澆鑄嵌段共聚物之心軸的功能，且具有用以改善自組裝嵌段共聚物柱狀區域之對準的功能。
參考圖13，根據一實施例，將表面修飾材料之薄膜260沈積於複數分離之無機材料導件240之間及之上。表面修飾材料具有吸引嵌段共聚物之一聚合物嵌段及/或排斥嵌段共聚物之另一聚合物嵌段的功能，能允許或促進較佳的潤濕。參考圖14，施加嵌段共聚物270之膜層，接著讓其自組裝而在基板210上形成遮罩圖案。
參考圖14與15，將嵌段共聚物270之膜層暴露至退火條件以促進嵌段共聚物自組裝成複數柱狀特徵部282，柱狀特徵部282大致上彼此平行、平行於基板的水平表面250及無機材料導件240的垂直表面288。藉著退火疊層結構200可促進及加速自組織。在所示的實施例中，柱狀特徵部282的區域週期(L 0 )大約是關鍵尺寸A與E的五分之一，柱狀特徵部282的結構週期(L S )大約是關鍵尺寸A與E的十分之一，藉此促進四個平行柱狀特徵部282的形成。
參考圖15與16，嵌段共聚物270層的退火步驟提供具有由第二聚合物嵌段所形成之柱狀特徵部282及由第一聚合物嵌段所形成之圍繞區284的一層自組裝嵌段聚合物。如圖16中所示，選擇性地移除圍繞區284的至少一部分，留下經蝕刻的柱狀特徵部286、圍繞區284的複數小區域及無機材料導件240。應瞭解，可利用單一蝕刻化學品在單一步驟中移除 或利用不同蝕刻化學品的複數蝕刻步驟移除部分圍繞區284以提供圖案290。
參考圖17，將圖16的圖案290轉移至基板210以提供經轉移的圖案295。圖案轉移可利用蝕刻化學品來達成，相對於無機材料導件240與經蝕刻的柱狀特徵部286蝕刻化學品適合選擇性地蝕刻基板210上的材料或複數材料。
應瞭解，所述的實施例可以有各種修改。例如，雖然在文中為了簡化說明與討論以雙嵌段共聚物為例，但共聚物可由兩或更多種的嵌段物種所形成。此外，雖然所述實施例的嵌段物種的每一者皆由不同的單體所形成，但嵌段物種可有相同的單體(複數單體)。例如，嵌段物種可由不同系列的單體所形成而某些單體可以相同，或者嵌段物種可由相同的單體所形成但其在每一嵌段中的分佈方式不同。不同系列的單體會形成具有不同特性的嵌段，這可驅動共聚物的自組裝。
應明白，在將遮罩圖案190、290轉移至基板110、210之前或之後，可在遮罩圖案190、290上覆蓋額外的遮罩圖案。例如，可將平坦化材料沈積於無機材料導件140、240與特徵部186、286之間及之上，然後圖案化該平坦化材料以形成額外的圖案。額外的圖案與遮罩圖案190、290所形成的組合圖案可被轉移至下方之基板110、210。
又，雖然經由遮罩層的「製程」可包含蝕刻下層，但經由遮罩層的「製程」可涉及將遮罩層下方的受層暴露至任何半導體製造製程。例如，製程可涉及使用遮罩層並對下方膜層進行離子植入、擴散摻雜、沈積、氧化(尤其是利用聚合物遮罩下的硬遮罩)、氮化等。此外，遮罩層可用來作為化學機械研磨(CMP)之停止或阻障層，或可在任何膜層上進行CMP以使下方膜層受到平坦化與蝕刻。
此外，雖然所述的實施例可應用於積體電路製造，但本發明之實施例可應用於期望形成極小特徵部之圖案的各種其他應用。例如，本發明之實施例可應用於形成光柵、硬碟、儲存媒體或其他微影技術所用的模版或光罩，其他微影技術包含X光或壓印微影技術。例如，藉著圖案化具有相偏移材料塗層之薄膜疊層的基板可形成相偏移光罩。
因此從本文中的敘述應明白，本發明包含各種實施例。例如，根據本發明之另一實施例提供一種圖案化半導體基板的方法。此方法包含提供具有嵌段共聚物的膜層。選擇性地移除嵌段共聚物的第一聚合物嵌段以留下包含嵌段共聚物之第二聚合物嵌段的水平分離柱狀特徵部。將間隙壁材料全面性地沈積在包含第二聚合物嵌段的水平分離柱狀特徵部上。蝕刻間隙壁材料以在水平分離柱狀特徵部的側壁上形成間隙壁。接著將間隙壁所定義的圖案轉移至基板。
根據本發明之其他實施例，提供一種用以圖案化基板之遮罩的形成方法。此方法包含提供自組裝嵌段共聚物材料層。自組裝嵌段共聚物的類似化學物種會聚集而形成重覆的圖案，此重覆的圖案具有由化學物種所定義的柱狀區。較佳地移除化學物種中的一者而形成分離的柱狀特徵部。在柱狀特徵部的側壁上形成間隙壁。
根據本發明之更其他的實施例，提供一種積體電路的製造方法。此方法包含：將嵌段共聚物層暴露至蝕刻以定義嵌段共聚物層中的自立、規則間距的分離柱狀特徵部。在柱狀特徵部的側壁上形成間隙壁。將自間隙壁所衍生的圖案轉移至下方之基板。
雖然藉由敘述一或多個實施例來說明本發明且以甚詳細的方式來敘述此些實施例，但實施例意不在以任何方式將隨附申請專利範圍之範圍限制至該些細節。熟知此項技藝者當能輕易思及本發明的額外優點及變化。因此在本發明之廣義態樣上並不限制於特定的細節、代表性的設備及方法以及所示與所述之例示性實例。因此，在不脫離本發明之上位發明概念範圍的情況下可對此些細節作出修改。
10‧‧‧方法
20‧‧‧進行微影製程以在下方基板上提供經顯影的預圖案層
30‧‧‧修飾該預圖案層以形成分離的無機材料導件
40‧‧‧澆鑄及退火自組裝嵌段共聚物層
50‧‧‧藉著選擇性移除自組裝嵌段共聚物之一嵌段的一部分而形成圖案
60‧‧‧將圖案轉移至下方基板

Claims (20)

  1. 一種疊層結構的圖案化方法，包含：在下方之基板的水平表面上形成光可顯像層；影像化該光可顯像層以在該光可顯像層中形成影像化的圖案；對該影像化的圖案顯影以移除部分之該光可顯像層而形成包含該光可顯像層之未移除部分的預圖案層；修飾該預圖案層以提供複數分離的無機材料導件；在該等分離的無機材料導件之間澆鑄一層嵌段共聚物，該嵌段共聚物具有等於或大於約10.5的χN參數並包含第一聚合物嵌段與第二聚合物嵌段，其中該第一與第二聚合物嵌段在第一組蝕刻條件下具有大於2之蝕刻選擇比；對該層嵌段共聚物進行退火以形成大致上平行於該基板之該水平表面的複數柱狀系統；在該第一組蝕刻條件下選擇性地移除該嵌段共聚物的該第一聚合物嵌段其中至少一部分而形成圖案，以提供包含該嵌段共聚物之該第二聚合物嵌段以及該複數分離的無機材料導件的水平分離特徵部；及將該圖案轉移至該下方之基板。
  2. 如申請專利範圍第1項之疊層結構的圖案化方法，其中修飾該預圖案層包含：將無機材料層沈積至該光可顯像層之該未移除部分上；蝕刻該無機材料層以暴露該光可顯像層之該未移除部分；及移除該光可顯像層之該未移除部分以提供該複數分離的無機材料導件。
  3. 如申請專利範圍第2項之疊層結構的圖案化方法，更包含利用表面修飾材料來處理該等分離的無機材料導件，該表面修飾材料吸引該嵌段共聚物的該第一聚合物嵌段或排斥該嵌段共聚物的該第二聚合物嵌段。
  4. 如申請專利範圍第3項之疊層結構的圖案化方法，其中該表面修飾材料為有機聚合物、具有實質上類似於該嵌段共聚物之該第一聚合物嵌段的抗 蝕刻特性。
  5. 如申請專利範圍第4項之疊層結構的圖案化方法，其中該第一聚合物嵌段包含聚苯乙烯，其中該有機聚合物為羥終端之聚苯乙烯。
  6. 如申請專利範圍第1項之疊層結構的圖案化方法，其中該第一聚合物嵌段包含有機聚合物且該第二聚合物嵌段包含含有機金屬之聚合物。
  7. 如申請專利範圍第1項之疊層結構的圖案化方法，其中該第二聚合物嵌段包含矽及/或鐵。
  8. 如申請專利範圍第1項之疊層結構的圖案化方法，其中該第二聚合物嵌段包含聚二甲基矽氧烷。
  9. 如申請專利範圍第1項之疊層結構的圖案化方法，其中該嵌段共聚物包含聚苯乙烯-聚二甲基矽氧烷共聚物。
  10. 如申請專利範圍第2項之疊層結構的圖案化方法，其中沈積該無機材料層包含進行氧化矽之原子層沈積。
  11. 如申請專利範圍第1項之疊層結構的圖案化方法，其中形成該圖案包含進行電漿蝕刻製程。
  12. 如申請專利範圍第1項之疊層結構的圖案化方法，其中在基板上形成光可顯像層包含形成248nm光阻、193nm光阻、193nm浸潤式光阻或EUV光阻或其兩或更多者之組合。
  13. 如申請專利範圍第1項之疊層結構的圖案化方法，其中對該層嵌段共聚物進行退火包含在低氧環境中加熱至大於約200℃的退火溫度，該低氧環境包含小於約50ppm的氧。
  14. 如申請專利範圍第1項之疊層結構的圖案化方法，其中對該層嵌段共聚物進行退火包含溶劑退火製程。
  15. 如申請專利範圍第1項之疊層結構的圖案化方法，其中該複數分離的無機材料導件具有約100nm或更小的線寬加間距。
  16. 一種圖案化的疊層結構，係由如申請專利範圍第1項之疊層結構的圖案化方法所製備。
  17. 一種疊層結構的圖案化方法，包含：在下方之基板的水平表面上形成光可顯像層；影像化該光可顯像層以在該光可顯像層中形成影像化的圖案；對該影像化的圖案顯影以移除部分之該光可顯像層而形成包含該光可顯像層之未移除部分的預圖案層；在該光可顯像層的該未移除部分上沈積具有第一厚度的無機層；蝕刻該無機層以暴露該光可顯像層的該未移除部分；移除該光可顯像層的該未移除部分以提供複數分離的無機材料導件；在該等分離的無機材料導件之間澆鑄一層嵌段共聚物，該嵌段共聚物具有等於或大於約10.5的χN參數並包含第一聚合物嵌段與第二聚合物嵌段，其中該第一與第二聚合物嵌段在第一組蝕刻條件下具有大於2之蝕刻選擇比；對該層嵌段共聚物進行退火以形成大致上平行於該基板之該水平表面的複數柱狀系統；在該第一組蝕刻條件下選擇性地移除該嵌段共聚物的該第一聚合物嵌段其中至少一部分而形成圖案，以提供包含該嵌段共聚物之該第二聚合物嵌段以及該複數分離的無機材料導件的水平分離特徵部；及將該圖案轉移至該下方之基板。
  18. 如申請專利範圍第17項之疊層結構的圖案化方法，更包含藉著修改該 無機層之該厚度、修改該第二聚合物嵌段的分子量或其組合來控制形成該圖案的步驟。
  19. 如申請專利範圍第18項之疊層結構的圖案化方法，其中該複數分離的無機材料導件具有約100nm或更小的線寬加間距。
  20. 一種圖案化的疊層結構，係由如申請專利範圍第17項之疊層結構的圖案化方法所製備。
TW102117111A 2012-05-15 2013-05-14 使用嵌段共聚物之圖案形成方法及其製品 TW201407661A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/472,442 US9005877B2 (en) 2012-05-15 2012-05-15 Method of forming patterns using block copolymers and articles thereof

Publications (1)

Publication Number Publication Date
TW201407661A true TW201407661A (zh) 2014-02-16

Family

ID=49581527

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117111A TW201407661A (zh) 2012-05-15 2013-05-14 使用嵌段共聚物之圖案形成方法及其製品

Country Status (6)

Country Link
US (1) US9005877B2 (zh)
JP (1) JP2015520510A (zh)
KR (1) KR20150013778A (zh)
CN (1) CN104364713B (zh)
TW (1) TW201407661A (zh)
WO (1) WO2013173249A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2975823B1 (fr) * 2011-05-27 2014-11-21 Commissariat Energie Atomique Procede de realisation d'un motif a la surface d'un bloc d'un substrat utilisant des copolymeres a bloc
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
KR102394994B1 (ko) 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
KR102166523B1 (ko) * 2013-12-02 2020-10-16 에스케이하이닉스 주식회사 나노 스케일 형상 구조 및 형성 방법
TWI686499B (zh) 2014-02-04 2020-03-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
WO2015127084A1 (en) * 2014-02-23 2015-08-27 Tokyo Electron Limited Method for creating contacts in semiconductor substrates
US9640397B2 (en) * 2014-03-14 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor integrated circuit using a directed self-assembly block copolymer
KR101593601B1 (ko) * 2014-04-03 2016-02-15 한국전자통신연구원 베이스 몰드 및 몰드의 제조방법
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
KR102302704B1 (ko) 2014-09-02 2021-09-15 삼성전자주식회사 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US9458531B2 (en) * 2014-11-04 2016-10-04 HGST Netherlands B.V. Method for directed self-assembly (DSA) of block copolymers using guiding line sidewalls
KR102295523B1 (ko) 2014-12-03 2021-08-30 삼성전자 주식회사 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
JP2016111115A (ja) * 2014-12-04 2016-06-20 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US11021630B2 (en) * 2014-12-30 2021-06-01 Rohm And Haas Electronic Materials Llc Copolymer formulation for directed self assembly, methods of manufacture thereof and articles comprising the same
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
JP6346115B2 (ja) 2015-03-24 2018-06-20 東芝メモリ株式会社 パターン形成方法
KR102358710B1 (ko) * 2015-04-06 2022-02-08 에스케이하이닉스 주식회사 선폭이 다른 패턴들 형성 방법
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
KR102508525B1 (ko) 2015-10-19 2023-03-09 삼성전자주식회사 블록 코폴리머 및 이를 이용한 집적회로 소자의 제조 방법
TW201729910A (zh) * 2015-10-23 2017-09-01 Tokyo Electron Ltd 基板處理方法、程式及電腦記憶媒體
US9576817B1 (en) 2015-12-03 2017-02-21 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer
FR3045642A1 (fr) * 2015-12-18 2017-06-23 Arkema France Procede de reduction du temps de structuration de films ordonnes de copolymere a blocs
FR3045643A1 (fr) * 2015-12-18 2017-06-23 Arkema France Procede d'amelioration de l'uniformite de dimension critique de films ordonnes de copolymere a blocs
FR3045644A1 (fr) * 2015-12-18 2017-06-23 Arkema France Procede d'obtention de films ordonnes epais et de periodes elevees comprenant un copolymere a blocs
FR3045645B1 (fr) * 2015-12-18 2019-07-05 Arkema France Procede de reduction des defauts dans un film ordonne de copolymeres a blocs
KR102359371B1 (ko) * 2015-12-23 2022-02-09 에스케이하이닉스 주식회사 벌집 형태로 배열된 패턴들 형성 방법
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
KR102182550B1 (ko) * 2016-04-18 2020-11-25 에이에스엠 아이피 홀딩 비.브이. 유도된 자기-조립층을 기판 상에 형성하는 방법
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
JP2018046202A (ja) 2016-09-15 2018-03-22 東芝メモリ株式会社 パターン形成方法、自己組織化材料、半導体装置の製造方法
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
KR20180070973A (ko) 2016-12-19 2018-06-27 삼성전자주식회사 미세 패턴 형성 방법, 커패시터 및 그의 형성 방법, 반도체 소자 및 그의 제조 방법, 반도체 소자를 포함하는 전자 시스템
CN108346573B (zh) * 2017-01-23 2020-10-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US10991696B2 (en) 2017-03-15 2021-04-27 Intel Corporation Vertically stacked devices with self-aligned regions formed by direct self assembly (DSA) processing
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
CN110651064B (zh) 2017-05-16 2022-08-16 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
FR3075774B1 (fr) * 2017-12-21 2021-07-30 Commissariat Energie Atomique Procede de formation d’une structure de guidage chimique sur un substrat et procede de chemo-epitaxie
KR102462051B1 (ko) * 2018-01-05 2022-11-01 도쿄엘렉트론가부시키가이샤 진보된 콘택 홀 패터닝 방법
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP7146674B2 (ja) * 2019-03-14 2022-10-04 キオクシア株式会社 パターン形成方法
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650261A (en) 1989-10-27 1997-07-22 Rohm And Haas Company Positive acting photoresist comprising a photoacid, a photobase and a film forming acid-hardening resin system
US5344742A (en) 1993-04-21 1994-09-06 Shipley Company Inc. Benzyl-substituted photoactive compounds and photoresist compositions comprising same
JP2003518405A (ja) 1999-12-24 2003-06-10 イボクラール ビバデント アクチェンゲゼルシャフト 無外傷性隣接空間拡張具
JP3623173B2 (ja) * 2001-03-06 2005-02-23 独立行政法人科学技術振興機構 圧力ジャンプを用いるミクロ相分離ポリマー構造体の製造方法
US6303477B1 (en) 2001-04-04 2001-10-16 Chartered Semiconductor Manufacturing Ltd Removal of organic anti-reflection coatings in integrated circuits
US6855476B2 (en) 2001-04-05 2005-02-15 Arch Specialty Chemicals, Inc. Photoacid generators for use in photoresist compositions
NZ513637A (en) 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods
JP3892792B2 (ja) 2001-11-02 2007-03-14 大日本スクリーン製造株式会社 基板処理装置および基板洗浄装置
US6632960B2 (en) 2002-06-21 2003-10-14 Goldschmidt Ag Diaryliodonium salt catalysts made from iodotoluene and a method for preparing them
JP3993048B2 (ja) 2002-08-30 2007-10-17 大日本スクリーン製造株式会社 基板処理装置
CA2511979A1 (en) 2003-02-19 2004-09-02 Akira Matsumoto Halogenated oxime derivatives and the use thereof as latent acids
US20050056219A1 (en) 2003-09-16 2005-03-17 Tokyo Electron Limited Formation of a metal-containing film by sequential gas exposure in a batch type processing system
US20050215713A1 (en) 2004-03-26 2005-09-29 Hessell Edward T Method of producing a crosslinked coating in the manufacture of integrated circuits
WO2005101468A1 (ja) 2004-04-13 2005-10-27 Tokyo Electron Limited リンス処理方法および現像処理方法
JP4343018B2 (ja) 2004-04-20 2009-10-14 東京エレクトロン株式会社 基板の処理方法及び基板の処理装置
CN1989455B (zh) 2004-07-20 2011-12-21 西巴特殊化学品控股有限公司 肟衍生物和它们作为潜伏酸的用途
US7354692B2 (en) 2005-05-09 2008-04-08 International Business Machines Corporation Photoresists for visible light imaging
US20070037412A1 (en) 2005-08-05 2007-02-15 Tokyo Electron Limited In-situ atomic layer deposition
US8618221B2 (en) 2005-10-14 2013-12-31 Wisconsin Alumni Research Foundation Directed assembly of triblock copolymers
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
US20070237697A1 (en) 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
JP4673266B2 (ja) * 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8147914B2 (en) * 2007-06-12 2012-04-03 Massachusetts Institute Of Technology Orientation-controlled self-assembled nanolithography using a block copolymer
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
KR101291223B1 (ko) 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
US8030212B2 (en) 2007-09-26 2011-10-04 Eastman Kodak Company Process for selective area deposition of inorganic materials
US7763319B2 (en) 2008-01-11 2010-07-27 International Business Machines Corporation Method of controlling orientation of domains in block copolymer films
US7521094B1 (en) 2008-01-14 2009-04-21 International Business Machines Corporation Method of forming polymer features by directed self-assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US7754518B2 (en) 2008-02-15 2010-07-13 Applied Materials, Inc. Millisecond annealing (DSA) edge protection
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
JP5336283B2 (ja) 2008-09-03 2013-11-06 信越化学工業株式会社 パターン形成方法
US8088551B2 (en) * 2008-10-09 2012-01-03 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
JP5329265B2 (ja) 2009-03-09 2013-10-30 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5448536B2 (ja) 2009-04-08 2014-03-19 東京エレクトロン株式会社 レジスト塗布現像装置およびレジスト塗布現像方法、並びにレジスト膜処理装置およびレジスト膜処理方法
JP5222805B2 (ja) * 2009-07-09 2013-06-26 パナソニック株式会社 自己組織化パターン形成方法
JP5394857B2 (ja) * 2009-08-27 2014-01-22 富士フイルム株式会社 高分子膜の製造方法
US8349203B2 (en) 2009-09-04 2013-01-08 International Business Machines Corporation Method of forming self-assembled patterns using block copolymers, and articles thereof
JP5524228B2 (ja) * 2009-09-25 2014-06-18 株式会社東芝 パターン形成方法
US8623458B2 (en) 2009-12-18 2014-01-07 International Business Machines Corporation Methods of directed self-assembly, and layered structures formed therefrom
US8828493B2 (en) 2009-12-18 2014-09-09 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
US8696918B2 (en) 2010-05-05 2014-04-15 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
US9487600B2 (en) 2010-08-17 2016-11-08 Uchicago Argonne, Llc Ordered nanoscale domains by infiltration of block copolymers
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
JP5171909B2 (ja) * 2010-09-16 2013-03-27 株式会社東芝 微細パターンの形成方法
JP5820676B2 (ja) 2010-10-04 2015-11-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 下層組成物および下層を像形成する方法
KR20140024256A (ko) 2010-11-24 2014-02-28 다우 코닝 코포레이션 블록 공중합체의 형태 제어
US10538859B2 (en) 2010-12-23 2020-01-21 Asml Netherlands B.V. Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
KR101891987B1 (ko) 2011-05-31 2018-08-28 엘지디스플레이 주식회사 유기 발광장치 및 그 제조방법
NL2008951A (en) 2011-06-23 2013-01-02 Asml Netherlands Bv Self -assemblable polymer and methods for use in lithography.
KR101964761B1 (ko) 2011-06-23 2019-04-02 에이에스엠엘 네델란즈 비.브이. 리소그래피에 사용하기 위한 자기-조립성 폴리머 및 방법
KR101890425B1 (ko) 2011-07-14 2018-08-22 삼성디스플레이 주식회사 포토레지스트 박리용 조성물 및 이를 이용한 표시 기판의 제조 방법
NL2009002A (en) 2011-07-18 2013-01-21 Asml Netherlands Bv Method for providing a template for a self-assemblable polymer for use in device lithography.
WO2013040483A1 (en) 2011-09-15 2013-03-21 Wisconsin Alumni Research Foundation Directed assembly of block copolymer films between a chemically patterned surface and a second surface
DE102012105384A1 (de) 2012-06-21 2012-09-06 AP&S International GmbH Lift-off-Verfahren und Vorrichtung zum Durchführen des Lift-off-Verfahrens
KR102003334B1 (ko) 2012-09-04 2019-07-24 삼성전자주식회사 패턴 형성 방법
US8715917B2 (en) 2012-10-04 2014-05-06 International Business Machines Corporation Simultaneous photoresist development and neutral polymer layer formation
US8956808B2 (en) 2012-12-04 2015-02-17 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directed self-assembly materials

Also Published As

Publication number Publication date
JP2015520510A (ja) 2015-07-16
WO2013173249A1 (en) 2013-11-21
US20130309457A1 (en) 2013-11-21
US9005877B2 (en) 2015-04-14
CN104364713B (zh) 2019-02-19
CN104364713A (zh) 2015-02-18
KR20150013778A (ko) 2015-02-05

Similar Documents

Publication Publication Date Title
TW201407661A (zh) 使用嵌段共聚物之圖案形成方法及其製品
TWI360161B (en) Pitch multiplication using self-assembling materia
US11538684B2 (en) UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
US8592940B2 (en) Topography based patterning
US7811940B2 (en) Topography directed patterning
KR101350072B1 (ko) 서브 리소그래픽 패터닝을 위해 블록 공중합체 자기 조립을 사용하는 방법
US9029271B2 (en) Methods of patterning block copolymer layers
US8975009B2 (en) Track processing to remove organic films in directed self-assembly chemo-epitaxy applications
JP2014099604A (ja) ブロック共重合体を使用したエッチング
JP2014135435A (ja) 半導体装置の製造方法
KR101428820B1 (ko) 토포그래피 지향 패터닝
US20170117149A1 (en) Method of forming non-continuous line pattern and non-continuous line pattern structure
CN110993565A (zh) 一种定向自组装制备半导体纳米器件结构的方法
JP2018160537A (ja) パターン形成方法