TWI479537B - 圖案形成方法 - Google Patents

圖案形成方法 Download PDF

Info

Publication number
TWI479537B
TWI479537B TW102107107A TW102107107A TWI479537B TW I479537 B TWI479537 B TW I479537B TW 102107107 A TW102107107 A TW 102107107A TW 102107107 A TW102107107 A TW 102107107A TW I479537 B TWI479537 B TW I479537B
Authority
TW
Taiwan
Prior art keywords
pattern
film
forming method
predetermined
hole
Prior art date
Application number
TW102107107A
Other languages
English (en)
Other versions
TW201405631A (zh
Inventor
Yuriko Seino
Hirokazu Kato
Hiroki Yonemitsu
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201405631A publication Critical patent/TW201405631A/zh
Application granted granted Critical
Publication of TWI479537B publication Critical patent/TWI479537B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/14—Surface shaping of articles, e.g. embossing; Apparatus therefor by plasma treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

圖案形成方法
本申請案係基於在2012年7月18日申請之日本專利申請案第2012-159555號並主張其優先權，該案之全部內容係以引用之方式併入本文中。
本文所述之實施例大體上係關於一種圖案形成方法。
就半導體元件製造方法中之微影蝕刻技術而言，已知藉由ArF浸沒式曝光之雙圖案化技術、EUV微影蝕刻、奈米壓印及類似方法。習知之微影蝕刻技術存在各種問題，例如較精細圖案處理中所遇到之成本增加及產量下降。
在該等情況下，已期望對該微影蝕刻技術應用定向自組裝(DSA)。由於DSA係藉由自發行為(例如能量安定作用)來生成，因此可形成具有高尺寸精度之圖案。尤其地，使用微相分離高聚合物嵌段共聚物之技術允許藉由簡單塗佈及退火處理來形成呈數nm至數百nm之各種形狀之週期性結構。該高聚合物嵌段共聚物可根據嵌段物之組成比例在形狀上改變成球形、圓柱形、薄片形或類似形狀，且可根據分子量來改變尺寸，由此形成點圖案、孔或柱圖案、線圖案或具有各種尺寸之類似圖案。
藉由使用DSA形成寬廣範圍之所需圖案需要提供用於控制由DSA形成之聚合物相之生成位置之導件。已知的導件有具有凹凸形結構並 於其凹形區段內形成微相分離圖案之物理導件(石墨磊晶)及於該DSA材料之下層中形成並基於其表面能差異控制該微相分離圖案之形成位置之化學導件(化學磊晶)。
例如，於待處理之薄膜上形成抗蝕膜，且藉由光微影蝕刻於此抗蝕膜中形成用作物理導件之孔圖案。施加嵌段共聚物之塗層以使其嵌入該孔圖案內部，且隨後加熱。此導致該嵌段共聚物微相分離成沿該孔圖案側壁形成之第一聚合物段及於該孔圖案之中間區段中形成之第二聚合物段。接著，藉由氧電漿輻射選擇性地移除該第二聚合物段，由此獲得自藉由光微影蝕刻於抗蝕膜中形成之孔圖案減小之孔圖案。隨後使用該抗蝕膜及該第一聚合物段作為遮罩來處理該待處理薄膜。
然而，當施加該嵌段共聚物之塗層以使該嵌段共聚物適當嵌入具有高圖案密度孔圖案之區域中之用作物理導件之孔圖案中時，該嵌段共聚物自具有低圖案密度之區域中之孔圖案泛流，且因此不可能獲得所需的微相分離圖案。相反地，當施加該嵌段共聚物之塗層以使該嵌段共聚物適當嵌入具有低圖案密度之區域中之孔圖案中時，該嵌段共聚物無法充分地嵌入具有高圖案密度之區域中之孔圖案內部，導致形成具有小薄膜厚度之微相分離圖案，且因此不可能獲得充分的耐處理性。
在上述使用DSA之微影蝕刻技術中，獲得所需微相分離圖案係一主要難題。
根據一實施例，圖案形成方法包括形成物理導件，該物理導件包括位於下層薄膜上第一區域中之第一預定圖案，且包括位於該下層薄膜上第二區域中之第二預定圖案及虛設圖案；於該物理導件內部形成嵌段聚合物；使該嵌段聚合物微相分離以形成具有第一聚合物段及 第二聚合物段之圖案；移除該第二聚合物段以形成孔圖案；及於移除該第二聚合物段後，使用該物理導件及該第一聚合物段作為遮罩處理該下層薄膜。該等第一預定圖案及第二預定圖案中之孔圖案之形狀經轉移至該下層薄膜中。該虛設圖案中之孔圖案之形狀未被轉移至該下層薄膜中。
101‧‧‧薄膜
102‧‧‧硬遮罩
103‧‧‧防反射膜
104‧‧‧抗蝕膜
105a,105b‧‧‧孔圖案
106‧‧‧嵌段聚合物
107a,107b‧‧‧第一聚合物段
108a,108b‧‧‧第二聚合物段
109a,109b‧‧‧DSA相
110a,110b‧‧‧孔圖案
201‧‧‧薄膜
202‧‧‧硬遮罩
203‧‧‧防反射膜
204‧‧‧抗蝕膜
205a‧‧‧孔圖案
206‧‧‧嵌段聚合物
R1‧‧‧密集圖案區域
R2‧‧‧疏鬆圖案區域
圖1係用於闡釋根據本發明一實施例之圖案形成方法之橫截面視圖；圖2A及2B係繼圖1後之橫截面視圖；圖3係顯示孔圖案之一實例之視圖；圖4A及4B係繼圖2A及2B後之橫截面視圖；圖5A及5B係繼圖4A及4B後之橫截面視圖；圖6A及6B係繼圖5A及5B後之橫截面視圖；圖7A及7B係繼圖6A及6B後之橫截面視圖；圖8係顯示孔圖案直徑與待轉移至下層之圖案之孔徑比間之關係之圖示；圖9A及9B係顯示孔圖案之一實例之橫截面視圖；圖10係用於闡釋根據一比較例之圖案形成方法之橫截面視圖；圖11A及11B係繼圖10後之橫截面視圖；圖12係顯示該比較例中之孔圖案之視圖；圖13A及13B係繼圖11A及11B後之橫截面視圖；圖14A及14B係繼圖11A及11B後之橫截面視圖；圖15A及15B係顯示孔圖案之一實例之視圖；及圖16係顯示孔圖案之一實例之視圖。
現將參照隨附圖示闡釋實施例。
將使用圖1至7來描述本實施例之圖案形成方法。圖1、2及4至7係縱向截面視圖，及圖3係俯視圖。
首先，如圖1中所示，於待處理之薄膜101上依序形成硬遮罩102及防反射膜103。該待處理薄膜101係(例如)具有300 nm膜厚度之氧化膜。該硬遮罩102係(例如)具有100 nm膜厚度且使用CVD(化學氣相沈積)形成之碳膜。此外，該防反射膜103係(例如)具有15 nm膜厚度且使用CVD形成之氧化膜。
接著，如圖2A、2B及3中所示，將具有120 nm膜厚度之抗蝕膜104旋塗至防反射膜103上，隨後將其曝露於來自ArF浸沒式準分子雷射器之20 mJ/cm2 曝光量之光並經顯影，由此於抗蝕膜104中形成圓孔圖案105a及105b。孔圖案105a之直徑係(例如)70 nm且孔圖案105b之直徑係(例如)55 nm。下文將描述可作為孔圖案105a及105b之直徑之值範圍。
孔圖案105a具有在使將於後續方法中形成之嵌段聚合物微相分離時用作物理導層之功能。於孔圖案105a內部形成之微相分離圖案包括待轉移至待處理之薄膜101中之圖案。
同時，孔圖案105b係用於調整覆蓋比(或孔徑比)之虛設圖案，且如圖3中所示，其係形成於具有少量孔圖案105a之疏鬆圖案區域R2中之孔圖案105a附近。藉此，可使具有大量孔圖案105a之密集圖案區域R1及疏鬆圖案區域R2之覆蓋比(或孔徑比)達到同一水準。
此處可以說密集圖案區域R1係其中抗蝕膜104具有比未形成虛設孔圖案105b情況下之疏鬆圖案區域R2更低覆蓋比(更高孔徑比)之區域。另外，在將被轉移至待處理之薄膜101中之圖案視作標準之情況下，可以說密集圖案區域R1係比疏鬆圖案區域R2具有更高圖案密度之區域。
沿圖3之密集圖案區域R1中之直線A-A之橫截面對應於圖2A，且 沿疏鬆圖案區域R2中之直線B-B之橫截面對應於圖2B。另外，圖4A、5A、6A及7A對應於沿直線A-A之橫截面，且圖4B、5B、6B及7B對應於沿直線B-B之橫截面。
接著，如圖4A及4B中所示，將嵌段聚合物106之塗層施加至抗蝕膜104上。製備聚乙烯(PE)及聚甲基丙烯酸甲酯(PMMA)之無規共聚物(PS-b-PMMA)(其中PS嵌段/PMMA嵌段之數量平均分子量(Mn)係4700/24000)，並將含有1.0重量%濃度的該共聚物之聚乙二醇單乙醚乙酸酯(PGMEA)之溶液以2000 rpm的旋轉速度旋塗至抗蝕膜104上。藉此，嵌段聚合物106嵌入至孔圖案105a及105b內部。
如圖4B中所示，由於在具有少量孔圖案105a之疏鬆圖案區域R2中提供孔圖案105b作為用於調整孔徑比之虛設圖案，因此可防止嵌段聚合物106自孔圖案105a泛流。
接著，如圖5A及5B中所示，將該層壓體放置於熱板上並於氮氣氛圍中先於110℃下加熱90秒且再於220℃下加熱3分鐘。藉此，嵌段聚合物106經微相分離形成包括第一聚合物段107a及107b(包括第一聚合物嵌段鏈)及第二聚合物段108a及108b(包括第二聚合物嵌段鏈)之DSA相109a及109b。例如，該等第一聚合物段107a及107b係形成(分離)於孔圖案105a及105b之側壁區段及底部區段，且包含PMMA之第二聚合物段108a及108b係形成於孔圖案105a及105b之中間區段。例如，第二聚合物段108a之直徑係30 nm，且第二聚合物段108b之直徑係20 nm。
接著，如圖6A及6B中所示，保留該等第一聚合物段107a及107b，同時藉由氧RIE(反應性離子蝕刻)選擇性地移除該等第二聚合物段108a及108b，由此形成孔圖案110a及110b。例如，孔圖案110a具有30 nm直徑且相當於自孔圖案105a縮小的直徑。孔圖案110b具有20 nm直徑且相當於自孔圖案105b縮小的直徑。
接著，如圖7A、7B中所示，使用經保留的該等第一聚合物段107a及107b及抗蝕膜104作為遮罩，且經由使用氟氣之RIE處理防反射膜103及硬遮罩102。此時，孔圖案110a被轉移至防反射膜103及硬遮罩102中，而孔圖案110b未被轉移至防反射膜103及硬遮罩102中。
孔圖案110a具有比孔圖案110b更大之直徑，且蝕刻氣體經由孔圖案110a充分地到達，而允許移除孔圖案110a底部之第一聚合物段107a。因此，孔圖案110a被轉移至防反射膜103及硬遮罩102中。
另一方面，孔圖案110b具有較小直徑，且蝕刻氣體無法經由孔圖案110b充分地向下分佈。因此，孔圖案110b未被轉移至防反射膜103及硬遮罩102中。
隨後，移除該等第一聚合物段107a及107b及抗蝕膜104，且使用硬遮罩102作為遮罩來處理待處理之薄膜101。
接著，將描述在圖2A、2B及3中所述之方法中於抗蝕膜104中形成之孔圖案105a及虛設孔圖案105b之直徑。
圖8係顯示於抗蝕膜104中形成之孔圖案之尺寸與待轉移至硬遮罩102之圖案相對於藉由選擇性移除第二聚合物段108a(108b)所形成之孔圖案110a(110b)之孔徑比間之關係的圖。例如，當將不高於40%之孔徑比視作「圖案未被轉移」之狀態時，則自圖8發現應使虛設孔圖案105b之直徑小於60 nm或大於76 nm。
當虛設孔圖案105b之直徑小於60 nm時，如圖6B及7B中所示，孔圖案110b下方之第一聚合物段107b未被充分地移除，且該圖案幾乎不被轉移至硬遮罩102。
另外，當虛設孔圖案105b之直徑大於76 nm時，如圖9A中所示，在虛設孔圖案105b之中間區段中形成較小厚度之第二聚合物段108b，且在虛設孔圖案105b之底部區段中之第一聚合物段107b具有較大薄膜厚度。如圖9B中所示，甚至當該第二聚合物段108b經選擇性地移除 以形成孔圖案110b時，在使用氟氣之後續RIE方法中無法充分移除孔圖案110b下方之第一聚合物段107b，且該圖案幾乎不被轉移至硬遮罩102。
因此，在圖2A、2B及3中所述之方法中，抗蝕膜104中所形成之虛設孔圖案105b之直徑較佳係經製成小於60 nm或大於76 nm。另一方面，孔圖案105a之直徑較佳係經製成不小於60 nm且不大於76 nm。
如經如此說明，根據本實施例，於具有少量孔圖案105a之疏鬆圖案區域R2中形成具有使該圖案無法轉移至下層薄膜之尺寸之用於調整孔徑比之虛設孔圖案105b，藉此允許於疏鬆圖案區域R2中之孔圖案105a內部形成適量嵌段聚合物106。此可導致甚至當用作物理導件之孔圖案105a之密集度隨區域而存在差異(孔徑比差異)時亦可形成具有所需薄膜厚度及形狀之微相分離圖案。
(比較例)將使用圖10至14描述根據比較例之圖案形成方法。圖10、11、13及14係縱向截面視圖，且圖12係俯視圖。
首先，如圖10中所示，於待處理之薄膜201上依序形成硬遮罩202及防反射膜203。就該待處理薄膜201、硬遮罩202及防反射膜203而言，分別使用與上文第一實施例中之待處理之薄膜101、硬遮罩102及防反射膜103類似的材料。
接著，如圖11A、11B及12中所示，將抗蝕膜204旋塗至防反射膜203上，隨後將其曝露於光並經顯影，以在抗蝕膜204中形成孔圖案205a。孔圖案205a之直徑係(例如)70 nm。
孔圖案205a具有在使將於後續方法中形成之嵌段聚合物微相分離時用作物理導層之功能。
如圖12中所示，區域R2係與區域R1相比具有少量孔圖案205a之疏鬆圖案區域。具有大量孔圖案205a之密集圖案區域R1與疏鬆圖案區域R2之間之覆蓋比(或孔徑比)存在差異。
應注意沿圖12之密集圖案區域R1中之直線C-C之橫截面對應於圖11A，且沿疏鬆圖案區域R2中之直線D-D之橫截面對應於圖11B。另外，圖13A及14A對應於沿直線C-C之橫截面，且圖13B及14B對應於沿直線D-D之橫截面。
接著，如圖13A及13B中所示，將嵌段聚合物206之塗層施加至抗蝕膜204上。製備聚乙烯(PE)與聚甲基丙烯酸甲酯(PMMA)之無規共聚物(PS-b-PMMA)(其中PS嵌段/PMMA嵌段之數量平均分子量(Mn)係4700/24000)，並將含有1.0重量%濃度的該共聚物之聚乙二醇單乙醚乙酸酯(PGMEA)之溶液以2000 rpm的旋轉速度旋塗至抗蝕膜204上。
如圖13A中所示，當施加嵌段聚合物206之塗層以使適量之該嵌段聚合物206嵌入密集圖案區域R1中之孔圖案205a內部時，該嵌段共聚物206自疏鬆圖案區域R2中之孔圖案205a泛流，如圖13B中所示。
當在後續方法中藉由加熱使嵌段聚合物206微相分離時，在嵌段共聚物206自孔圖案205a泛流之疏鬆圖案區域R2中無法獲得所需的微相分離圖案。
相反地，當如圖14B所示施加嵌段聚合物206之塗層以使適量之該嵌段聚合物206嵌入疏鬆圖案區域R2中之孔圖案205a內部時，則如圖14A中所示，在密集圖案區域R1中嵌入孔圖案205a內部之嵌段共聚物206的量少。當在後續方法中藉由加熱使嵌段聚合物206微相分離時，於密集圖案區域R1中形成之微相分離圖案具有較小薄膜厚度，且無法獲得充分的耐處理性。
另一方面，根據前述本發明實施例，於具有少量孔圖案105a之疏鬆圖案區域R2中形成具有使該圖案無法轉移至下層薄膜之尺寸之用於調整孔徑比之虛設孔圖案105b，由此可防止嵌段聚合物106自疏鬆圖案區域R2中之孔圖案105a泛流。因此，可於密集圖案區域R1及疏鬆圖案區域R2中之孔圖案105a內部形成適量嵌段聚合物106。因此， 甚至當孔圖案105a密集度存在差異(孔徑比差異)時，亦可形成具有所需薄膜厚度及形狀之微相分離圖案。
雖然在上述實施例中已形成圓形虛設孔圖案105b，但可形成如圖15A中所示之橢圓形。另外，如圖15B中所示，可使虛設孔圖案105b與孔圖案105a相連，只要獲得所需微相分離圖案即可。
此外，如圖16中所示，虛設孔圖案105b可經形成為藉由連續提供複數個相同圖案所形成之連續圖案之末端部分，其視作疏鬆圖案區域R2。此時，將除末端部分以外之部分視為密集圖案區域R1。
另外，虛設孔圖案105b可不穿透抗蝕膜104。即，虛設孔圖案105b之高度可小於抗蝕膜104之薄膜厚度。
雖然在上述實施例中已藉由ArF浸沒式曝光形成用作物理導件之抗蝕圖案，但其亦可藉由光微影蝕刻法(例如EUV或奈米壓印)來形成。
另外，可使用經轉移抗蝕圖案之硬遮罩而非抗蝕圖案作為物理導件。在此情況下，使用該等第一聚合物段107a及107b及該硬遮罩作為遮罩來處理待處理之薄膜101。
另外，雖然在上述實施例中已在孔圖案105a及105b之側壁區段及底部區段中形成第一聚合物段107a及107b，但該等第一聚合物段107a及107b可僅形成於孔圖案105a及105b之側壁區段。
此外，雖然上述實施例已描述形成孔圖案之情況，但亦可形成線圖案。在此情況下，該物理導件具有矩形形狀，且將呈薄片形之待微相分離之材料用於嵌段聚合物。
雖然已描述特定實施例，但此等實施例僅以實例方式呈現，且無意限制本發明之範圍。確實，文中所述之新穎方法及系統可以各種其他形式體現；另外，在不脫離本發明精神之情況下，可對文中所述方法及系統之形式進行各種省略、替代及改變。隨附申請專利範圍及 其等效物意欲涵蓋將屬於本發明之範圍及精神內之該等形式或修飾。
101‧‧‧薄膜
102‧‧‧硬遮罩
103‧‧‧防反射膜
104‧‧‧抗蝕膜
107a,107b‧‧‧第一聚合物段
110a,110b‧‧‧孔圖案

Claims (12)

  1. 一種圖案形成方法，其包括：形成物理導件，該物理導件包括位於下層薄膜上第一區域中之第一預定圖案且包括位於該下層薄膜上第二區域中之第二預定圖案及虛設圖案；於該物理導件內部形成嵌段聚合物；使該嵌段聚合物微相分離以形成具有第一聚合物段及第二聚合物段之圖案；移除該第二聚合物段以形成孔圖案；於移除該第二聚合物段後，使用該物理導件及該第一聚合物段作為遮罩處理該下層薄膜；及藉由處理該下層薄膜，使該第一預定圖案及該第二預定圖案中之孔圖案之形狀轉移至該下層薄膜，同時不使該虛設圖案中之孔圖案之形狀轉移至該下層薄膜。
  2. 如請求項1之圖案形成方法，其中該第一預定圖案、該第二預定圖案及該虛設圖案分別具有孔形狀，且該虛設圖案之直徑係小於60 nm或大於76 nm。
  3. 如請求項2之圖案形成方法，其中該第一預定圖案及該第二預定圖案之直徑係不小於60 nm且不大於76 nm。
  4. 如請求項2之圖案形成方法，其中：該第一聚合物段係形成於該第一預定圖案、該第二預定圖案及該虛設圖案之側壁表面及底部表面上；且該第二聚合物段係形成於該第一預定圖案、該第二預定圖案及該虛設圖案之中間區段中，且被該第一聚合物段所包圍。
  5. 如請求項2之圖案形成方法，其中該虛設圖案具有圓形或橢圓 形。
  6. 如請求項5之圖案形成方法，其中該虛設圖案係與該第二預定圖案相連。
  7. 如請求項2之圖案形成方法，其中該嵌段聚合物包含聚乙烯與聚甲基丙烯酸甲酯之無規共聚物。
  8. 如請求項1之圖案形成方法，其中於該物理導件內部形成該嵌段聚合物導致預定量之該嵌段聚合物嵌入該第一預定圖案及該第二預定圖案之內部中。
  9. 如請求項1之圖案形成方法，其中該第一區域中待轉移至該下層薄膜之圖案之圖案密度係高於該第二區域中待轉移至該下層薄膜之圖案之圖案密度。
  10. 如請求項1之圖案形成方法，其中該下層薄膜係於待處理之薄膜上形成之硬遮罩及防反射膜；及抗蝕膜係於該防反射膜上形成，且該抗蝕膜係藉由光微影蝕刻來圖案化以形成該物理導件。
  11. 如請求項1之圖案形成方法，其中該下層薄膜係於待處理之薄膜上形成之硬遮罩及防反射膜；及該物理導件係藉由壓印方法於該防反射膜上形成。
  12. 如請求項1之圖案形成方法，其中該第一預定圖案係藉由連續提供複數個相同圖案所形成之連續圖案；及該第二預定圖案對應於該連續圖案之末端部分。
TW102107107A 2012-07-18 2013-02-27 圖案形成方法 TWI479537B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012159555A JP5902573B2 (ja) 2012-07-18 2012-07-18 パターン形成方法

Publications (2)

Publication Number Publication Date
TW201405631A TW201405631A (zh) 2014-02-01
TWI479537B true TWI479537B (zh) 2015-04-01

Family

ID=49945670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107107A TWI479537B (zh) 2012-07-18 2013-02-27 圖案形成方法

Country Status (3)

Country Link
US (1) US8920664B2 (zh)
JP (1) JP5902573B2 (zh)
TW (1) TWI479537B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6063825B2 (ja) * 2013-06-21 2017-01-18 株式会社東芝 パターン形成方法
JP6253477B2 (ja) * 2014-03-27 2017-12-27 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6173989B2 (ja) 2014-08-29 2017-08-02 東芝メモリ株式会社 パターン形成方法
JP2016054214A (ja) 2014-09-03 2016-04-14 株式会社東芝 パターン形成方法
FR3025937B1 (fr) * 2014-09-16 2017-11-24 Commissariat Energie Atomique Procede de grapho-epitaxie pour realiser des motifs a la surface d'un substrat
US9385129B2 (en) * 2014-11-13 2016-07-05 Tokyo Electron Limited Method of forming a memory capacitor structure using a self-assembly pattern
KR20160066650A (ko) 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
KR20160066651A (ko) 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
US9563122B2 (en) 2015-04-28 2017-02-07 International Business Machines Corporation Method to harden photoresist for directed self-assembly processes
US9659824B2 (en) 2015-04-28 2017-05-23 International Business Machines Corporation Graphoepitaxy directed self-assembly process for semiconductor fin formation
KR102317785B1 (ko) 2015-05-12 2021-10-26 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
JP6371745B2 (ja) 2015-09-11 2018-08-08 東芝メモリ株式会社 パターン形成方法
CN111293148B (zh) * 2020-02-20 2022-08-19 绵阳京东方光电科技有限公司 显示装置、显示面板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI250584B (en) * 2002-09-24 2006-03-01 Shipley Co Llc Electronic device manufacture
TW200845203A (en) * 2006-12-06 2008-11-16 Fujifilm Electronic Materials Device manufacturing process utilizing a double patterning process
US20110143095A1 (en) * 2008-08-28 2011-06-16 Tada Yasuhiko Microfine structure and process for producing same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805248B2 (ja) 1990-11-23 1998-09-30 コニカ株式会社 耐圧性が改良されたハロゲン化銀写真感光材料
JP2002057084A (ja) * 2000-08-09 2002-02-22 Sony Corp 半導体装置の製造方法および露光用マスク
JP3937903B2 (ja) 2001-04-24 2007-06-27 キヤノン株式会社 露光方法及び装置
WO2002088843A2 (en) 2001-04-24 2002-11-07 Canon Kabushiki Kaisha Exposure method and apparatus
US20050095513A1 (en) 2002-07-31 2005-05-05 Fujitsu Limited Photomask
US8114306B2 (en) * 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP4823346B2 (ja) 2009-09-24 2011-11-24 株式会社東芝 テンプレートおよびパターン形成方法
US8828493B2 (en) * 2009-12-18 2014-09-09 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
JP2012005939A (ja) 2010-06-23 2012-01-12 Toshiba Corp パターン形成方法
JP5300799B2 (ja) 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料
JP4815010B2 (ja) 2010-12-27 2011-11-16 パナソニック株式会社 ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
US8501022B2 (en) * 2011-11-02 2013-08-06 HGST Netherlands B.V. Method using block copolymers for making a master disk with radial nondata marks for nanoimprinting patterned magnetic recording disks
JP2014072313A (ja) * 2012-09-28 2014-04-21 Toshiba Corp アライメント計測システム、重ね合わせ計測システム及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI250584B (en) * 2002-09-24 2006-03-01 Shipley Co Llc Electronic device manufacture
TW200845203A (en) * 2006-12-06 2008-11-16 Fujifilm Electronic Materials Device manufacturing process utilizing a double patterning process
US20110143095A1 (en) * 2008-08-28 2011-06-16 Tada Yasuhiko Microfine structure and process for producing same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
B. D. Terris, "Nanofabricated and self-assembled magnetic structures as data storage media", J. Phys. D: Appl Phys. 38 (2005) R199-R222 *

Also Published As

Publication number Publication date
US8920664B2 (en) 2014-12-30
TW201405631A (zh) 2014-02-01
JP2014022550A (ja) 2014-02-03
JP5902573B2 (ja) 2016-04-13
US20140021166A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
TWI479537B (zh) 圖案形成方法
US8747682B2 (en) Pattern formation method and method for manufacturing semiconductor device
JP5752655B2 (ja) パターン形成方法
KR101772038B1 (ko) 블록 공중합체의 자가-조립에 의해 기판에 리소그래피 피처들을 제공하는 방법들
WO2011036816A1 (ja) パターン形成方法
US20140069325A1 (en) Pattern forming method
JP5813604B2 (ja) パターン形成方法
JP2014099604A (ja) ブロック共重合体を使用したエッチング
US9244343B2 (en) Pattern forming method and mask pattern data
US9029266B2 (en) Semiconductor device manufacturing method
JP6470079B2 (ja) パターン形成方法
US20130210226A1 (en) Pattern formation method
JP2011080087A (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP6129773B2 (ja) パターン形成方法
US20140045341A1 (en) Pattern forming method
US9816004B2 (en) Lithography pattern forming method using self-organizing block copolymer
US9514938B2 (en) Method of forming pattern
TWI484537B (zh) 圖案形成方法
Meng et al. A straightforward and CMOS-compatible nanofabrication technique of periodic SiO2 nanohole arrays
JP2017055047A (ja) パターン形成方法