JP2013164436A - コンタクトホールパターンの形成方法 - Google Patents

コンタクトホールパターンの形成方法 Download PDF

Info

Publication number
JP2013164436A
JP2013164436A JP2012026000A JP2012026000A JP2013164436A JP 2013164436 A JP2013164436 A JP 2013164436A JP 2012026000 A JP2012026000 A JP 2012026000A JP 2012026000 A JP2012026000 A JP 2012026000A JP 2013164436 A JP2013164436 A JP 2013164436A
Authority
JP
Japan
Prior art keywords
block copolymer
hole pattern
block
thin film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012026000A
Other languages
English (en)
Other versions
JP5979660B2 (ja
Inventor
Takahiro Senzaki
尊博 先崎
Masaru Miyagi
賢 宮城
Shigenori Fujikawa
茂紀 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
RIKEN Institute of Physical and Chemical Research
Original Assignee
Tokyo Ohka Kogyo Co Ltd
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd, RIKEN Institute of Physical and Chemical Research filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2012026000A priority Critical patent/JP5979660B2/ja
Priority to KR1020130013896A priority patent/KR102025949B1/ko
Priority to TW102104888A priority patent/TWI619201B/zh
Priority to US13/761,509 priority patent/US9029262B2/en
Publication of JP2013164436A publication Critical patent/JP2013164436A/ja
Application granted granted Critical
Publication of JP5979660B2 publication Critical patent/JP5979660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

【課題】コンタクトパターンのホール直径の均一性及び真円性を改善する方法を提供する。
【解決手段】ホールパターンが形成された薄膜４を表面に有する基板１に対して、前記薄膜を被覆するように、複数種類のブロックが結合したブロックコポリマーを含む層５を形成するブロックコポリマー層形成工程と、前記ブロックコポリマーを含む層を相分離させる相分離工程と、前記ブロックコポリマーを含む層のうち、前記ブロックコポリマーを構成する複数種類のブロックのうちの少なくとも一種類のブロックからなる相を選択的に除去する選択的除去工程とを有し、前記薄膜に形成されているホールパターンのホール径が、前記ブロックコポリマーの周期の０．８〜３．１倍であり、前記層形成工程において、前記薄膜の上面から前記ブロックコポリマーを含む層の表面までの厚みを、前記薄膜の膜厚の７０％以下にする。
【選択図】図１

Description

本発明は、ブロックコポリマーの相分離構造を利用して、ホール直径の均一性及び真円性が改善されたコンタクトホールパターンを形成する方法に関する。
近年、大規模集積回路（ＬＳＩ）のさらなる微細化に伴い、より繊細な構造体を加工する技術が求められている。このような要望に対して、互いに非相溶性のブロック同士を結合させたブロックコポリマーの自己組織化により形成される相分離構造を利用して、より微細なパターンを形成する方法が開示されている（例えば、特許文献１参照。）。
ブロックコポリマーの相分離を利用するためには、ミクロ相分離により形成された自己組織化ナノ構造を特定の領域のみに形成し、かつ所望の方向へ配列させることが必須となる。これらの位置制御及び配向制御を実現するために、ガイドパターンによって、相分離パターンを制御するグラフォエピタキシーと、基板の化学状態の違いによって相分離パターンを制御するケミカルエピタキシーといった方法が提案されている（例えば、非特許文献１参照。）。
また、レジスト膜に形成されたコンタクトホールパターンは、ホール径が微細になるほど、ホール径や形状のばらつきが大きくなる傾向がある。そこで、コンタクトホールパターンが形成されたレジスト膜にブロックコポリマーを塗布した後、シリンダ構造の相分離構造を形成させ、当該シリンダ構造の中心を構成する相を選択的に除去することにより、最初のコンタクトホールパターンよりも、相対的により均一なホール直径のコンタクトホールを形成させる方法が提案されている（例えば、特許文献２参照。）。
特開２００８−３６４９１号公報 米国特許出願公開第２０１０／０２９７８４７号明細書
プロシーディングスオブエスピーアイイ（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＳＰＩＥ），第７６３７巻，第７６３７０Ｇ−１（２０１０年）．
ここで、相分離構造を形成する全てのブロックコポリマーが、コンタクトホールパターンのホール直径の均一性及び真円性を改善し得るわけではなく、どのようなブロックコポリマーであれば、相対的により均一なホール直径のコンタクトホールを形成させ得るのかについては、未だ明らかではない。
本発明は、上記事情に鑑みてなされたものであって、ブロックコポリマーの相分離構造を利用して、より確実に、ホール直径の均一性及び真円性が改善されたコンタクトホールパターンを形成する方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
すなわち、本発明の第一の態様は、ホールパターンが形成された薄膜を表面に有する基板に対して、前記薄膜を被覆するように、複数種類のブロックが結合したブロックコポリマーを含む層を形成するブロックコポリマー層形成工程と、前記ブロックコポリマー層形成工程後、前記ブロックコポリマーを含む層を相分離させる相分離工程と、前記相分離工程後、前記ブロックコポリマーを含む層のうち、前記ブロックコポリマーを構成する複数種類のブロックのうちの少なくとも一種類のブロックからなる相を選択的に除去する選択的除去工程と、を有し、前記薄膜が、感光性又は非感光性の有機膜又は無機膜であり、前記薄膜に形成されているホールパターンのホール径が、前記ブロックコポリマーの周期の０．８〜３．１倍であり、前記ブロックコポリマー層形成工程において、前記薄膜の上面から前記ブロックコポリマーを含む層の表面までの厚みを、前記薄膜の膜厚の７０％以下にすることを特徴とする、コンタクトホールパターンの形成方法である。
本発明によれば、レジスト膜等の薄膜に形成されたホールパターンのホール直径の均一性及び真円性を、より確実に改善することができる。
ブロックコポリマー層形成工程によって形成された、ブロックコポリマーを含む層が形成された基板の一態様を模式的に示した図である。
本発明のコンタクトホールパターン（以下、「ＣＨパターン」ということがある。）の形成方法は、薄膜に形成されているホールパターンのホール内に、ブロックコポリマーの相分離構造を形成させた後、当該相分離構造中の少なくとも１の相を選択的に除去することによって当該ホール内にブロックコポリマーからなるＣＨパターンを形成する方法において、薄膜に形成されているホールパターンのホール径が、用いるブロックコポリマーの周期の０．８〜３．１倍であること を特徴とする。ホールパターンのホール径がブロックコポリマーの周期の０．８〜３．１倍であること、すなわち、ホールパターンのホール径の０．３〜１．３倍の周期を有するブロックコポリマーを用いることにより、より確実に、相分離によってホールパターン中の１つのホールの中心付近に１つのシリンダ構造の相を形成させることができる。当該シリンダ構造の相を選択的に除去することにより、元のホールよりもホール径が小さく、かつホール直径の均一性及び真円性が改善されたホールを形成することができる。
具体的には、本発明のＣＨパターンの形成方法は、以下の工程を有する。
ホールパターンが形成された薄膜を表面に有する基板に対して、前記薄膜を被覆するように、複数種類のブロックが結合したブロックコポリマーを含む層を形成するブロックコポリマー層形成工程と、
前記ブロックコポリマー層形成工程後、前記ブロックコポリマーを含む層を相分離させる相分離工程と、
前記相分離工程後、前記ブロックコポリマーを含む層のうち、前記ブロックコポリマーを構成する複数種類のブロックのうちの少なくとも一種類のブロックからなる相を選択的に除去する選択的除去工程。
以下、各工程とそこで用いられる材料について、より詳細に説明する。
＜ブロックコポリマー＞
ブロックコポリマーは、複数種類のブロックが結合した高分子である。ブロックコポリマーを構成するブロックの種類は、２種類であってもよく、３種類以上であってもよい。本発明においては、ブロックコポリマーを構成する複数種類のブロックは、相分離が起こる組み合わせであれば特に限定されるものではないが、互いに非相溶であるブロック同士の組み合わせであることが好ましい。また、本発明において用いられるブロックコポリマーは、これを構成する複数種類のブロック中の少なくとも１種類のブロックからなる相が、他の種類のブロックからなる相よりも、容易に選択的に除去可能な組み合わせである。
なお、本発明及び本願明細書において、「ブロックコポリマーの周期」は、相分離構造が形成された際に観察される相構造の周期を意味し、互いに非相溶である各相の長さの和である。具体的には、相分離構造が基板表面に対して垂直なシリンダ構造を形成する場合、ブロックコポリマーの周期は、隣接する２つのシリンダ構造の中心間距離（ピッチ）である。
ブロックコポリマーの周期は、重合度Ｎ及びフローリー−ハギンズ（Ｆｌｏｒｙ−Ｈｕｇｇｉｎｓ）の相互作用パラメータχなどの固有重合特性によって決まる。すなわち、ブロックコポリマーにおける異なるブロック成分間の相互反発は、χＮが大きくなるほど大きくなる。このため、χＮ＝１０（以下、強度分離限界点と呼ぶ）のときには、ブロックコポリマーにおける異種類のブロック間の反発が大きく、相分離が起こる傾向が強くなる。そして、強度分離限界点においては、ブロックコポリマーの周期はおよそＮ２／３χ１／６となる。つまり、ブロックコポリマーの周期は、分子量Ｍｎと、異なるブロック成分間の分子量比とに相関する重合度Ｎに比例する。従って、用いるブロックコポリマーの組成及び総分子量を調整することにより、ブロックコポリマーの周期を容易に調節することができる。
ブロックコポリマーとしては、例えば、スチレン又はその誘導体を構成単位とするブロックと（メタ）アクリル酸エステルを構成単位とするブロックとを結合させたブロックコポリマー、スチレン又はその誘導体を構成単位とするブロックとシロキサン又はその誘導体を構成単位とするブロックとを結合させたブロックコポリマー、及びアルキレンオキシドを構成単位とするブロックと（メタ）アクリル酸エステルを構成単位とするブロックとを結合させたブロックコポリマー等が挙げられる。なお、「（メタ）アクリル酸エステル」とは、α位に水素原子が結合したアクリル酸エステルと、α位にメチル基が結合したメタクリル酸エステルの一方あるいは両方を意味する。
（メタ）アクリル酸エステルとしては、例えば、（メタ）アクリル酸の炭素原子に、アルキル基やヒドロキシアルキル基等の置換基が結合しているものが挙げられる。置換基として用いられるアルキル基としては、炭素原子数１〜１０の直鎖状、分岐鎖状、又は環状のアルキル基が挙げられる。（メタ）アクリル酸エステルとしては、具体的には、（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸プロピル、（メタ）アクリル酸シクロヘキシル、（メタ）アクリル酸オクチル、（メタ）アクリル酸ノニル、（メタ）アクリル酸ヒドロキシエチル、（メタ）アクリル酸ヒドロキシプロピル、（メタ）アクリル酸ベンジル、（メタ）アクリル酸アントラセン、（メタ）アクリル酸グリシジル、（メタ）アクリル酸３，４−エポキシシクロヘキシルメタン、（メタ）アクリル酸プロピルトリメトキシシラン等が挙げられる。
スチレンの誘導体としては、例えば、α−メチルスチレン、２−メチルスチレン、３−メチルスチレン、４−メチルスチレン、４−ｔ−ブチルスチレン、４−ｎ−オクチルスチレン、２，４，６−トリメチルスチレン、４−メトキシスチレン、４−ｔ−ブトキシスチレン、４−ヒドロキシスチレン、４−ニトロスチレン、３−ニトロスチレン、４−クロロスチレン、４−フルオロスチレン、４−アセトキシビニルスチレン、ビニルシクロへキサン、４−ビニルベンジルクロリド、１−ビニルナフタレン、４−ビニルビフェニル、１−ビニルー２−ピロリドン、９−ビニルアントラセン、ビニルピリジン等が挙げられる。
シロキサンの誘導体としては、例えば、ジメチルシロキサン、ジエチルシロキサン、ジフェニルシロキサン、メチルフェニルシロキサン等が挙げられる。
アルキレンオキシドとしては、エチレンオキシド、プロピレンオキシド、イソプロピレンオキシド、ブチレンオキシド等が挙げられる。
本発明においては、スチレン又はその誘導体を構成単位とするブロックと（メタ）アクリル酸エステルを構成単位とするブロックとを結合させたブロックコポリマーを用いることが好ましい。具体的には、ポリスチレン−ポリメチルメタクリレート（ＰＳ−ＰＭＭＡ）ブロックコポリマー、ポリスチレン−ポリエチルメタクリレートブロックコポリマー、ポリスチレン−（ポリ−ｔ−ブチルメタクリレート）ブロックコポリマー、ポリスチレン−ポリメタクリル酸ブロックコポリマー、ポリスチレン−ポリメチルアクリレートブロックコポリマー、ポリスチレン−ポリエチルアクリレートブロックコポリマー、ポリスチレン−（ポリ−ｔ−ブチルアクリレート）ブロックコポリマー、ポリスチレン−ポリアクリル酸ブロックコポリマー等が挙げられる。本発明においては、特に、ＰＳ−ＰＭＭＡブロックコポリマーを用いることが好ましい。
ブロックコポリマーを構成する各ブロックの質量平均分子量（Ｍｗ）（ゲルパーミエーションクロマトグラフィーによるポリスチレン換算基準）は、相分離を起こすことが可能な大きさであれば特に限定されるものではないが、５０００〜５０００００が好ましく、１００００〜４０００００がより好ましく、２００００〜３０００００がさらに好ましい。
またブロックコポリマーの分散度（Ｍｗ／Ｍｎ）は１．０〜３．０が好ましく、１．０〜１．５がより好ましく、１．０〜１．２がさらに好ましい。なお、Ｍｎは数平均分子量を示す。
なお、以下において、ブロックコポリマーを構成するブロックのうち、選択的に除去されないブロックをＰＡブロック、選択的に除去されるブロックをＰＢブロックという。例えば、ＰＳ−ＰＭＭＡブロックコポリマーを含む層を相分離した後、当該層に対して分解処理及び現像液処理を行うことにより、ＰＭＭＡからなる相が選択的に除去される。この場合、ＰＳがＰＡブロックであり、ＰＭＭＡがＰＢブロックである。
ブロックコポリマーを構成する各ブロックの成分比や質量平均分子量比を適宜調整することにより、得られる相分離構造の各相の形状を調整することができる。本発明においては、ブロックコポリマー全体に占めるＰＢブロックの体積分率〔［ＰＢブロック］／（［ＰＡブロック］＋［ＰＢブロック］）〕が、０．２１〜０．３９であることが好ましく、０．２５〜０．３５であることがより好ましく、０．３であることがさらに好ましい。ＰＢブロックの体積分率が当該範囲内であることにより、ＰＢブロックからなる相とＰＡブロックからなる相から形成される相分離構造が基板表面に対して垂直なシリンダ構造を形成しやすくなる。
また、本発明において用いられるブロックコポリマーは、ブロックコポリマーの周期ｄ２と、当該ブロックコポリマー中のＰＢブロックのブロック径ｄ１とが、下記式（１）の関係式を満たすことが好ましい。ｄ１及びｄ２が、下記式（１）の関係を満たすことにより、より確実に、薄膜に形成されたホールパターンにおいて、１のホールに対して、ホールの中心に１つのＰＢブロックとＰＡブロックからなるシリンダ構造の相を形成させやすくなる。なお、ＰＢブロックのブロック径ｄ１は、相分離構造が形成された際に観察される相構造の周期のうち、選択的除去工程において選択的に除去される相の長さを表す。
式（１）・・・ｄ２×√（０．２９）＞ ｄ１ ＞ ｄ２×√（０．１７）
また、本発明においては、薄膜に形成されているホールパターンのホール径が、用いるブロックコポリマーの周期の０．８〜３．１倍、好ましくは１〜３倍、より好ましくは１〜２倍である。ブロックコポリマーの周期が、ホールパターンのホール径よりも小さすぎる場合には、薄膜に形成されたホールパターンにおいて、１のホールに対して、ＰＢブロックからなるシリンダ構造の相が複数形成されやすい。逆にブロックコポリマーの周期が、ホールパターンのホール径よりも大きすぎる場合には、ＰＢブロックからなるシリンダ構造の相が形成されない傾向にある。本発明においては、薄膜に形成されているホールパターンのホール径の大きさに対して最適な周期を有するブロックコポリマーを用いることにより、より確実に、相分離によってホールパターン中の１つのホールの中心付近に１つのシリンダ構造の相を形成させることができる。
なお、薄膜に形成されているホールパターンのホール形状が円形又はそれに類似の場合には、「薄膜に形成されているホールパターンのホール径」とは、当該ホールの直径である。また、当該ホール形状がだ円形又はこれに近似される形状の場合には、「薄膜に形成されているホールパターンのホール径」には、当該ホールの長径と短径のいずれも含まれる。つまり、当該ホール形状がだ円形の場合、用いるブロックコポリマーの周期は、当該ホールの長径の１／３〜１倍であり、かつ当該ホールの短径の１／３〜１倍であることが好ましい。
＜基板＞
基板は、その表面上に薄膜を形成した後、当該薄膜にホールパターンを形成し得るものであれば、その種類は特に限定されない。例えば、シリコン、銅、クロム、鉄、アルミニウム等の金属、ガラス、酸化チタン、シリカ、マイカなどの無機物からなる基板、アクリル板、ポリスチレン、セルロース、セルロースアセテート、フェノール樹脂などの有機化合物からなる基板などが挙げられる。
また、本発明において用いられる基板の大きさや形状は、特に限定されるものではない。基板は必ずしも平滑な表面を有する必要はなく、様々な材質や形状の基板を適宜選択することができる。例えば、曲面を有する基板、表面が凹凸形状の平板、薄片状などの様々な形状のものまで多様に用いることができる。
また、基板表面には、無機系および／または有機系の膜が設けられていてもよい。無機系の膜としては、無機反射防止膜（無機ＢＡＲＣ）が挙げられる。有機系の膜としては、有機反射防止膜（有機ＢＡＲＣ）が挙げられる。
＜基板洗浄処理＞
基板に薄膜を形成する前に、基板表面を洗浄してもよい。基板表面を洗浄することにより、後の薄膜形成工程が良好に行える場合がある。
洗浄処理としては、従来公知の方法を利用でき、例えば酸素プラズマ処理、水素プラズマ処理、オゾン酸化処理、酸アルカリ処理、化学修飾処理等が挙げられる。例えば、基板を硫酸／過酸化水素水溶液等の酸溶液に浸漬させた後、水洗し、乾燥させる。その後、当該基板の表面に、ブロックコポリマーを含む層を形成することができる。
＜中性化処理＞
基板に薄膜を形成する前に、基板を中性化処理してもよい。薄膜にホールパターンを形成させた場合、ホールの底面は、薄膜が積層される前の基板表面となる。そこで、薄膜形成前に基板を中性化処理しておくことにより、ホールパターンのホール底面を、中性化処理された表面とすることができる。なお、中性化処理とは、基板表面を、ブロックコポリマーを構成するいずれのブロックとも親和性を有するように改変する処理をいう。中性化処理を行うことにより、相分離によって特定のブロックからなる相のみが基板表面に接することを抑制することができ、ＰＢブロックからなる相を、基板表面に対して垂直方向に配向されたシリンダ構造に形成させやすくなる。
具体的には、中性化処理としては、基板表面に、ブロックコポリマーを構成するいずれのブロックとも親和性を有する下地剤を含む薄膜（中性化膜）を形成する処理等が挙げられる。
このような中性化膜としては、樹脂組成物からなる膜を用いることができる。下地剤として用いられる樹脂組成物は、ブロックコポリマーを構成するブロックの種類に応じて、薄膜形成に用いられる従来公知の樹脂組成物の中から適宜選択することができる。下地剤として用いられる樹脂組成物は、熱重合性樹脂組成物であってもよく、ポジ型レジスト組成物やネガ型レジスト組成物等の感光性樹脂組成物であってもよい。
その他、中性化膜は非重合性膜であってもよい。例えば、フェネチルトリクロロシラン、オクタデシルトリクロロシラン、ヘキサメチルジシラザン等のシロキサン系有機単分子膜も、中性化膜として好適に用いることができる。
これらの下地剤からなる中性化膜は、常法により形成することができる。
このような下地剤としては、例えば、ブロックコポリマーを構成する各ブロックの構成単位をいずれも含む樹脂組成物や、ブロックコポリマーを構成する各ブロックと親和性の高い構成単位をいずれも含む樹脂等が挙げられる。
例えば、ＰＳ−ＰＭＭＡブロックコポリマーを用いる場合には、下地剤として、ＰＳとＰＭＭＡの両方を構成単位として含む物樹脂組成物や、芳香環等のＰＳと親和性が高い部位と、極性の高い官能基等のＰＭＭＡと親和性の高い部位の両方を含む化合物又は組成物を用いることが好ましい。
ＰＳとＰＭＭＡの両方を構成単位として含む物樹脂組成物としては、例えば、ＰＳとＰＭＭＡのランダムコポリマー、ＰＳとＰＭＭＡの交互ブロック（各モノマーが交互に共重合しているもの）等が挙げられる。
また、ＰＳと親和性が高い部位とＰＭＭＡと親和性の高い部位の両方を含む組成物としては、例えば、モノマーとして、少なくとも、芳香環を有するモノマーと極性の高い置換基を有するモノマーとを重合させて得られる樹脂組成物が挙げられる。芳香環を有するモノマーとしては、フェニル基、ビフェニル（ｂｉｐｈｅｎｙｌ）基、フルオレニル（ｆｌｕｏｒｅｎｙｌ）基、ナフチル基、アントリル（ａｎｔｈｒｙｌ）基、フェナントリル基等の、芳香族炭化水素の環から水素原子を１つ除いた基、及びこれらの基の環を構成する炭素原子の一部が酸素原子、硫黄原子、窒素原子等のヘテロ原子で置換されたヘテロアリール基等を有するモノマーが挙げられる。また、極性の高い置換基を有するモノマーとしては、トリメトキシシリル基、トリクロロシリル基、カルボキシ基、水酸基、シアノ基、アルキル基の水素原子の一部がフッ素原子で置換されたヒドロキシアルキル基等を有するモノマーが挙げられる。
その他、ＰＳと親和性が高い部位とＰＭＭＡと親和性の高い部位の両方を含む化合物としては、フェネチルトリクロロシラン等のアリール基と極性の高い置換基の両方を含む化合物や、アルキルシラン化合物等のアルキル基と極性の高い置換基の両方を含む化合物等が挙げられる。
＜ホールパターンが形成された薄膜の形成＞
基板表面には、ブロックコポリマーを含む層を形成する前に、予めホールパターンが形成された薄膜が形成されている。当該薄膜は、感光性膜であってもよく、非感光性膜であってもよい。また、有機膜であってもよく、無機膜であってもよい。本発明においては、感光性又は非感光性の有機膜であることが好ましく、感光性又は非感光性のレジスト膜であることがより好ましい。
ホールパターンが形成されたレジスト膜の形成方法は特に限定されるものではなく、レジスト膜にホールパターンを形成するために用いられる公知の手法の中から適宜選択することができる。フォトリソグラフィ法による場合には、例えば、必要に応じて洗浄処理又は中性化処理が施された基板表面に、レジスト組成物からなる膜を形成した後、所定のホールパターンが形成されたマスクを介して、光、電子線等の放射線にて選択的露光を行い、現像処理を施すことにより、ホールパターンが形成されたレジスト膜を形成することができる。
ホールパターンを形成するレジスト組成物は、一般的にレジストパターンの形成に用いられるレジスト組成物やその改変物の中から適宜選択して用いることができる。当該レジスト組成物としては、ポジ型レジスト組成物とネガ型レジスト組成物のいずれであってもよい。また、現像の際に用いる現像液は、アルカリ現像液であってもよく、有機溶剤を含有する有機系現像液であってもよい。
例えば、酸の作用によりアルカリ現像液に対する溶解性が増大する基材成分、及び露光により酸を発生する酸発生剤成分を含有するポジ型レジスト組成物を用いて、ホールパターンを形成することができる。かかるポジ型レジスト組成物においては、放射線が照射（露光）されると、酸発生剤成分から酸が発生し、該酸の作用により極性が増大してアルカリ現像液に対する溶解性が増大する。そのため、ホールパターンの形成において、当該レジスト組成物を用いて得られるレジスト膜に対して選択的露光を行うと、当該レジスト膜における露光部の、前記アルカリ現像液に対する溶解性が増大する一方で、未露光部はアルカリ難溶性のまま変化しないため、アルカリ現像を行うことにより露光部が除去されてホールパターンが形成される。なお、該ポジ型レジスト組成物としては、酸の作用によりアルカリ現像液に対する溶解性が増大し、且つ、露光により酸を発生する基材成分を含有するものも用いることができる。
具体的には、例えば、基板表面上に、前記ポジ型レジスト組成物をスピンナーなどで塗布し、８０〜１５０℃の温度条件下、プレベーク（ポストアプライベーク（ＰＡＢ））を４０〜１２０秒間、好ましくは６０〜９０秒間施し、これに例えばＡｒＦ露光装置などにより、ＡｒＦエキシマレーザー光をホールパターンのマスクを介して選択的に露光した後、８０〜１５０℃の温度条件下、ＰＥＢ（露光後加熱）を４０〜１２０秒間、好ましくは６０〜９０秒間施す。次いでこれをアルカリ現像液、例えば０．１〜１０質量％テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）水溶液を用いて現像処理し、好ましくは純水を用いて水リンスを行い、乾燥を行う。また、場合によっては、上記現像処理後にベーク処理（ポストベーク）を行ってもよい。このようにして、マスクパターンに忠実なホールパターンを形成することができる。
また、酸の作用により極性が増大し、有機溶剤を含有する現像液に対する溶解性が減少する基材成分、及び露光により酸を発生する酸発生剤成分を含有するネガ型現像用レジスト組成物を用いて、ホールパターンを形成することもできる。かかるネガ型現像用レジスト組成物においては、放射線が照射（露光）されると、基材成分から酸が発生し、該酸の作用により基材成分の有機溶剤に対する溶解性が減少する。そのため、ホールパターンの形成において、当該レジスト組成物を用いて得られるレジスト膜に対して選択的露光を行うと、当該レジスト膜における露光部の、前記有機溶剤を含有する有機系現像液に対する溶解性が減少する一方で、未露光部の該有機系現像液に対する溶解性は変化しないため、該有機系現像液を用いたネガ型現像を行うことにより未露光部が除去されてホールパターンが形成される。
さらに、アルカリ現像液に可溶性の基材成分と、露光により酸を発生する酸発生剤成分と、架橋剤とを含有するネガ型レジスト組成物を用いて、ホールパターンを形成することもできる。かかるネガ型レジスト組成物においては、露光により酸発生剤成分から酸が発生すると、当該酸が作用して基材成分と架橋剤成分との間で架橋が起こり、アルカリ現像液に対して難溶性へ変化する。そのため、ホールパターンの形成において、当該レジスト組成物を用いて得られるレジスト膜に対して選択的露光を行うと、当該レジスト膜における露光部はアルカリ現像液に対して難溶性へ転じる一方で、未露光部はアルカリ現像液に対して可溶性のまま変化しないため、アルカリ現像することにより未露光部が除去されてホールパターンが形成できる。
その他、エッチング処理を利用して、ホールパターンを形成することもできる。例えば、必要に応じて洗浄処理又は中性化処理が施された基板表面にレジスト組成物を塗布してレジスト膜を形成した後、当該レジスト膜上に、ホールパターンが形成されている耐ドライエッチング耐性を備えるマスクを設置し、その後ドライエッチング処理を行うことにより、ホールパターンが形成されたレジスト膜を形成することができる。ドライエッチング処理としては、酸素プラズマ処理、水素プラズマ処理、オゾン処理、及びＵＶ照射処理等が挙げられる。
その他、ウェットエッチング処理により、ホールパターンを形成することもできる。具体的には、まず、基板表面に、非感光性レジスト膜を形成し、当該非感光性レジスト膜上にさらに感光性レジスト膜を積層させた後、当該感光性レジスト膜にホールパターンを形成する。その後、当該感光性レジスト膜よりも当該非感光性レジスト膜のほうが溶解性の高い有機溶剤によって、当該非感光性レジスト膜のうち、当該ホールパターンによってマスクされていない領域を溶解除去することにより、当該非感光性レジスト膜に当該ホールパターンが形成される。非感光性レジスト膜としては、ＳｉＯ２を主成分とする膜等のシリカ系被膜を好適に用いることができる。ＳｉＯ２を主成分とする膜は、例えば、ケイ素化合物を有機溶剤に溶解した溶液を塗布し、加熱処理するＳＯＧ（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）法、化学気相成長法等により形成することができる。また、感光性レジスト組成物としては、一般的にレジストパターンの形成に用いられるレジスト組成物やその改変物の中から適宜選択して用いることができる。
ホールパターンを形成するレジスト組成物は、一般的にレジストパターンの形成に用いられるレジスト組成物やその改変物の中から、ブロックコポリマーを構成するいずれかのブロックと親和性を有するものを適宜選択して用いることができる。
また、ホールパターンが形成された基板上にブロックコポリマーの有機溶剤溶液が流し込まれた後、相分離を起こすために、熱処理がなされる。このため、ホールパターンを形成するレジスト組成物としては、耐溶剤性と耐熱性に優れたレジスト膜を形成し得るものであることが好ましい。
＜ブロックコポリマー層形成工程＞
本発明においては、まず、ホールパターンが形成された薄膜を表面に有する基板に対して、前記薄膜を被覆するように、複数種類のブロックが結合したブロックコポリマーを含む層を形成する。具体的には、適用な有機溶剤に溶解させたブロックコポリマーを、スピンナー等を用いて前記薄膜上に塗布する。
ブロックコポリマーを溶解させる有機溶剤としては、用いるブロックコポリマーを溶解し、均一な溶液とすることができるものであればよく、ブロックコポリマーを構成する各ブロックのいずれとも相溶性の高いものを用いることができる。有機溶剤は単独で用いてもよく、２種以上の混合溶剤として用いてもよい。
ブロックコポリマーを溶解させる有機溶剤としては、例えば、γ−ブチロラクトン等のラクトン類；
アセトン、メチルエチルケトン、シクロヘキサノン、メチル−ｎ−ペンチルケトン、メチルイソペンチルケトン、２−ヘプタノンなどのケトン類；
エチレングリコール、ジエチレングリコール、プロピレングリコール、ジプロピレングリコールなどの多価アルコール類；
エチレングリコールモノアセテート、ジエチレングリコールモノアセテート、プロピレングリコールモノアセテート、又はジプロピレングリコールモノアセテート等のエステル結合を有する化合物、前記多価アルコール類又は前記エステル結合を有する化合物のモノメチルエーテル、モノエチルエーテル、モノプロピルエーテル、モノブチルエーテル等のモノアルキルエーテル又はモノフェニルエーテル等のエーテル結合を有する化合物等の多価アルコール類の誘導体［これらの中では、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）が好ましい］；
ジオキサンのような環式エーテル類や、乳酸メチル、乳酸エチル（ＥＬ）、酢酸メチル、酢酸エチル、酢酸ブチル、ピルビン酸メチル、ピルビン酸エチル、メトキシプロピオン酸メチル、エトキシプロピオン酸エチルなどのエステル類；
アニソール、エチルベンジルエーテル、クレジルメチルエーテル、ジフェニルエーテル、ジベンジルエーテル、フェネトール、ブチルフェニルエーテル、エチルベンゼン、ジエチルベンゼン、ペンチルベンゼン、イソプロピルベンゼン、トルエン、キシレン、シメン、メシチレン等の芳香族系有機溶剤などを挙げることができる。
例えば、ブロックコポリマーとしてＰＳ−ＰＭＭＡブロックコポリマーを用いる場合には、トルエン等の芳香族系有機溶剤、ＰＧＭＥＡ等に溶解させることが好ましい。
本発明においては、ブロックコポリマーを含む層の厚さの下限値は、相分離が起こるために十分な厚みであればよく、形成される相分離構造の構造周期サイズを考慮して適宜決定することができる。例えば、前記薄膜に形成されたホールパターンのホール底面から、ブロックコポリマーを含む層の表面までの厚みを、ＰＢブロックのブロック径の５０％以上、好ましくは１００％％以上にすることにより、より効率よく、ホールパターン中の１つのホールに対して１つのＰＢブロックとＰＡブロックからなる基板表面に垂直なシリンダ構造の相を形成させることができる。
ブロックコポリマーを含む層の厚みが厚くなるにつれて、ＰＢブロックとＰＡブロックからなるシリンダ構造の相が、ホールパターン中の１つのホールに対して複数形成されやすくなり、さらに当該厚みが厚くなると、ＰＢブロックからなる相を、基板表面に垂直に形成させ難くなる。このため、ホールパターンが形成された薄膜の上面からブロックコポリマーを含む層の表面までの厚みを、当該薄膜の膜厚の７０％以下、好ましくは６０％以下、より好ましくは４０％以下にする。
図１に、ブロックコポリマー層形成工程によって形成された、ブロックコポリマーを含む層が形成された基板の一態様を模式的に示す。反射防止膜２を形成した基板１の表面に中性化膜３を形成した後、当該中性化膜３の表面上にホールパターンを形成した薄膜４が形成された基板１に対して、薄膜４を被覆するように、ブロックコポリマーを含む層５を形成する。ホールパターンが形成された薄膜４の上面からブロックコポリマーを含む層５の表面までの厚みＨが、薄膜４の膜厚Ｌの７０％以下にする。さらに、薄膜４に形成されたホールパターンのホール底面から、ブロックコポリマーを含む層５の表面までの厚みＨ’を、ＰＢブロックのブロック径ｄ１の５０％以上にすることが好ましい。
＜相分離工程＞
ブロックコポリマーを含む層が形成された基板をアニール処理することにより、当該ブロックコポリマーを含む層を相分離させる。この結果、ホールパターン中の１つのホールに対して１のＰＢブロックとＰＡブロックからなる基板表面に垂直なシリンダ構造の相が形成される。
アニール処理としては、熱アニール処理や溶媒アニール処理等の、ブロックコポリマーを相分離させるために用いられるいずれの処理であってもよい。熱アニール処理は、具体的には、ブロックコポリマーを含む層が形成された基板を熱処理する。熱処理の温度は、用いるブロックコポリマーのガラス転移温度以上であり、かつ熱分解温度未満で行うことが好ましい。また、熱処理は、窒素等の反応性の低いガス中で行われることが好ましい。また、溶媒アニール処理は、ブロックコポリマーを含む層が形成された基板を、高分子ブロック共重合体組成物の良溶媒蒸気に暴露した状態でアニール処理する方法である。溶媒アニール処理においては、良溶媒蒸気に暴露した状態の基板をさらに熱処理してもよい。具体的には、例えば、ブロックコポリマーを含む層が形成された基板を、デシケーター内に高分子ブロック共重合体組成物の良溶媒とともに入れて放置する。また、高分子ブロック共重合体組成物の良溶媒に窒素ガスをバブリングさせて得られた良溶媒蒸気含有窒素ガスを導入した状態で、ブロックコポリマーを含む層が形成された基板を熱処理してもよい。
＜選択的除去工程＞
次いで、相分離構造を形成させた後の基板上のブロックコポリマーを含む層のうち、露出しているＰＢブロックからなる相を選択的に除去する。これにより、ＰＡブロックからなる相のみが、基板の露出面に残る。すなわち、基板上には、ＰＡブロックのみから形成されており、薄膜に元々形成されていたホールパターンよりもホール径が小さく、かつホール直径の均一性及び真円性が改善されたＣＨパターンが形成される。
選択的除去処理は、ＰＡブロックに対しては影響せず、ＰＢブロックを分解除去し得る処理であれば、特に限定されるものではなく、ドライエッチング法であってもよく、溶液エッチング法であってもよい。ドライエッチングは、ナノ相分離構造に反応性のガスを吹き付け、当該ドライガスに対するブロックの分解速度の違いによって選択的に除去する方法である。具体的には、酸素プラズマ処理、水素プラズマ処理、オゾン処理等が挙げられる。
一方、溶液エッチング法は、必要に応じてナノ相分離構造中の特定のブロック領域のポリマーを選択的に分解させた後、当該ナノ相分離構造を、主に有機溶媒を主成分とする現像液に浸漬させ、特定の相部分を優先的に溶解除去する方法である。溶液エッチング法の場合には、現像液に浸漬させる前に、相分離構造を形成させた後の基板上のブロックコポリマーを含む層のうち、ＰＢブロックからなる相中のポリマーの少なくとも一部を分解（低分子量化）する。予めＰＢブロックの一部を分解することにより、現像液に対する溶解性を高められる結果、ＰＢブロックからなる相がＰＡブロックからなる相よりも選択的に除去しやすくなる。
分解処理は、ＰＡブロックよりもＰＢブロックを優先的に分解可能な処理であれば特に限定されるものではなく、ブロックの分解に用いられる手法の中から、ＰＡブロックとＰＢブロックの種類に応じて、適宜選択して行うことができる。当該分解処理としては、例えば、ＵＶ（紫外線）照射処理、熱分解処理、及び化学反応処理等が挙げられる。
次に、実施例により本発明をさらに詳細に説明するが、本発明はこれらの例によって限定されるものではない。
［製造例１］
ホールパターンを形成させるレジスト膜を形成するためのレジスト組成物溶液を製造した。
具体的には、下記式（Ａ）−１で表されるポリマー（Ｍｗ：１００００、分散度（Ｐｏｌｙ ｄｉｓｐｅｒｓｉｔｙ ｉｎｄｅｘ：ＰＤＩ）：１．７）を１００質量部、下記式（Ｂ）−１で表される光酸発生剤（和光純薬社製）を１０質量部、トリ−ｎ−アミルアミンを１．２質量部、サリチル酸を２．０質量部、及びＰＧＭＥＡを２５００質量部混合し、溶解してレジスト組成物溶液を調製した。なお、式（Ａ）−１中、（ ）の右下の数値は各構成単位の割合（モル％）を示す。
Figure 2013164436
Figure 2013164436
［実施例１］
まず、有機系反射防止膜組成物「ＡＲＣ−２９」（商品名、ブリュワーサイエンス社製）を、スピンナーを用いて８インチシリコンウェーハ上に塗布し、ホットプレート上で２０５℃、６０秒間焼成して乾燥させることにより、膜厚８５ｎｍの有機系反射防止膜を形成した。
該有機系反射防止膜上に、製造例１により製造されたレジスト組成物溶液を、スピンナーを用いて塗布し、ホットプレート上で、８５℃、６０秒間の条件でプレベーク（ＰＡＢ）処理を行い、乾燥することにより、膜厚１００ｎｍのホールパターン形成用レジスト膜を形成した。
次いで、当該ホールパターン形成用レジスト膜に対して、ＡｒＦ露光装置ＮＳＲ−Ｓ３０８Ｆ（ニコン社製；ＮＡ（開口数）＝０．９２）により、ＡｒＦエキシマレーザー（１９３ｎｍ）を、表１の「マスクＣ．Ｄ．」欄に記載のホール径と１５８ｎｍのピッチを有するホールを形成するためのマスクパターン（６％ハーフトーン）を介して選択的に照射した。そして、１２５℃、６０秒間の条件で露光後加熱（ＰＥＢ）処理を行い、さらに酢酸ブチルで１６秒間の条件で現像し、振り切り乾燥を行った。次いで１００℃、１分間、その後２００℃、５分間の条件でポストベーク処理を行った。その結果、表１の「パターンＣ．Ｄ．」欄に記載のホール径と１５８ｎｍのピッチを有するホールパターンが形成された。これら一連の処理後のレジスト膜の膜厚は６０ｎｍであった。
この基板に、ＰＳ−ＰＭＭＡブロックコポリマー１（ＰＳの分子量：４５０００、ＰＭＭＡの分子量：２００００、ＰＤＩ：１．０７、周期：３６．５ｎｍ、ＰＭＭＡのブロック径：２０ｎｍ）のＰＧＭＥＡ溶液（０．８質量％）を、前記ホールパターン形成用レジスト膜の上面からの厚みが２０、４５、又は６０ｎｍとなるようにスピンコート（回転数：１５００ｒｐｍ、６０秒間）し、１１０℃、６０秒間の条件でプレベーク（ＰＡＢ）処理を行い、ＰＳ−ＰＭＭＡブロックコポリマー１を含む層を形成させた。その後、当該基板を、窒素気流下、２４０℃で６０秒間加熱させて相分離構造を形成させた。
その後、ＴＣＡ−３８２２(商品名、東京応化工業社製)を用いて、該基板に対して酸素プラズマ処理（２００ｓｃｃｍ、４０Ｐａ、２００Ｗ、４０℃、２０秒間）を施し、ＰＭＭＡからなる相を選択的に除去した。
得られた基板の表面を、走査型電子顕微鏡ＳＵ８０００(日立ハイテクノロジーズ社製)を用いて観察し、ホールパターン形成用レジスト膜に形成されていた元々のホール１つ当たり、ＰＳからなる相より形成されたホールが１個形成されたものを○、複数形成されたものを△、全く形成されなかったものを×として、ＣＨパターン形成の評価を行った。また、形成されたＣＨパターンについて、９個のホールの直径を測定し、その結果から標準偏差の３倍値が２．０未満のものを○、２．０〜３．０のものを△、３．０超のものを×として、ホール径の均一性を評価した。さらに、ＣＤ−ＳＥＭ（日立ハイテクノロジーズ社製）のオペレーティングソフトウェアの放射状測定の測定値の標準偏差の３倍値が１．５未満のものを○、１．５〜３．０のものを△、３．０超のものを×として、ホールの真円性を評価した。ホールパターン形成用レジスト膜の上面からＰＳ−ＰＭＭＡブロックコポリマー１を含む層の上面までの厚み（以下、「厚みＨ」ということがある。）が２０ｎｍの結果を表１に、厚みＨが４５ｎｍの結果を表２に、厚みＨが６０ｎｍの結果を表３に、それぞれ示す。表２及び３中「−」は測定不能であることを示す。
Figure 2013164436
Figure 2013164436
Figure 2013164436
この結果、厚みＨが６０ｎｍの場合、つまり、ホールパターン形成用レジスト膜の膜厚（６０ｎｍ）の１００％以上の場合には、相分離後のＰＭＭＡ相の選択的除去によっては、ホールは形成されなかった。これに対して、厚みＨが２０ｎｍの場合には、つまり、ホールパターン形成用レジスト膜の膜厚（６０ｎｍ）の６０％以下である場合には、ホール径が６０．７〜１１４ｎｍ、すなわちＰＳ−ＰＭＭＡブロックコポリマー１の周期の１．６５〜３．１倍では、ホール１つ当たりＰＳからなる相より形成されたホールが１個形成されたが、ホール径が１２２ｎｍ以上では、ホール１つ当たり複数のＰＳからなる相より形成されたホールが形成されてしまっていた。ホール径が１２２〜２３３ｎｍでは、形成されたホールの均一性及び真円性は良好であった。また、厚みＨが４５ｎｍ（ホールパターン形成用レジスト膜の膜厚（６０ｎｍ）の７５％）の場合には、ホール径が６０．７〜７２．３ｎｍではホールが形成されず、ホール径が７６．８ｎｍ以上では、ホールは形成されたものの、ホールパターン形成用レジスト膜上の１のホール当たり複数のホールが形成されてしまった。また、形成されたホールは、いずれもホール径の均一性及び真円性があまり良好ではなかった。
［実施例２］
ＰＳ−ＰＭＭＡブロックコポリマー１に代えて、ＰＳ−ＰＭＭＡブロックコポリマー２（ＰＳの分子量：９５５００、ＰＭＭＡの分子量：３５５００、ＰＤＩ：１．１１、周期：７３．５ｎｍ、ＰＭＭＡのブロック径：４０ｎｍ）を用いた以外は実施例１と同様にして、基板上のホールパターン形成用レジスト膜にホールパターンを形成した後、ＰＳ−ＰＭＭＡブロックコポリマー２を含む層を形成し、相分離後、ＰＭＭＡからなる相を選択的に除去し、得られた基板の表面を観察し、実施例１と同様にして評価した。結果を表４〜６に示す。
Figure 2013164436
Figure 2013164436
Figure 2013164436
この結果、厚みＨが６０ｎｍの場合、つまり、ホールパターン形成用レジスト膜の膜厚（６０ｎｍ）の１００％以上の場合には、相分離後のＰＭＭＡ相の選択的除去によっては、ホールは形成されなかった。また、厚みＨが２０ｎｍ及び４０ｎｍの場合、つまり、ホールパターン形成用レジスト膜の膜厚（６０ｎｍ）の７０％以下である場合には、ホール径が６０．７〜１５６ｎｍ、すなわちＰＳ−ＰＭＭＡブロックコポリマー２の周期の０．８３〜２．１２倍では、ホール１つ当たりＰＳからなる相より形成されたホールが１個形成された。一方で、厚みＨが４０ｎｍの場合には、ホール径が１６７ｎｍ以上では、ホール１つ当たり複数のＰＳからなる相より形成されたホールが形成されてしまっていた。さらに、厚みＨが２０ｎｍの場合には、ホール径が１６７ｎｍ（すなわち、ＰＳ−ＰＭＭＡブロックコポリマー２の周期の２．２７倍）ではホール１つ当たり複数のホールが形成され、さらにホール径が２３３ｎｍ以上（すなわち、ＰＳ−ＰＭＭＡブロックコポリマー２の周期の３．１７倍以上）では、ホール自体が形成されなかった。厚みＨが２０ｎｍ及び４０ｎｍの場合には、形成されたホールは、いずれもホール径の均一性及び真円性が良好であった。
［実施例３］
まず、有機系反射防止膜組成物「ＡＲＣ−２９」（商品名、ブリュワーサイエンス社製）を、スピンナーを用いて８インチシリコンウェーハ上に塗布し、ホットプレート上で２０５℃、６０秒間焼成して乾燥させることにより、膜厚８５ｎｍの有機系反射防止膜を形成した。
該有機系反射防止膜上に、スチレン／メタクリル酸３，４−エポキシシクロヘキシルメタン／メタクリル酸プロピルトリメトキシシラン（組成比：７５／２０／５、Ｍｗ：４００００、ＰＤＩ：１．７）のＰＧＭＥＡ溶液（０．４質量％）をスピンコートし、２５０℃、６０秒間の条件でプレベーク（ＰＡＢ）処理を行い、中性化膜（膜厚：１０ｎｍ）を形成させた。
該中性化膜上に、実施例１と同様にして、製造例１により製造されたレジスト組成物溶液を塗布し、得られたホールパターン形成用レジスト膜にホールパターンを形成した後、ＰＳ−ＰＭＭＡブロックコポリマー１を含む層を形成し、相分離後、ＰＭＭＡからなる相を選択的に除去し、得られた基板の表面を観察した。
この結果、実施例１の場合と同様に、厚みＨが６０ｎｍの場合には相分離後のＰＭＭＡ相の選択的除去によっては、ホールは形成されず、厚みＨが２０ｎｍの場合には、ホールパターン形成用レジスト膜上のホール径がＰＳ−ＰＭＭＡブロックコポリマー１の周期の３．１倍以下の場合に、１のホールに対して１のホールが形成された。
［実施例４］
ＰＳ−ＰＭＭＡブロックコポリマー１に代えて、実施例２で用いたＰＳ−ＰＭＭＡブロックコポリマー２を用いた以外は、実施例３と同様にして、有機系反射防止膜（下地膜）及び中性化膜を形成した基板上のホールパターン形成用レジスト膜にホールパターンを形成した後、ＰＳ−ＰＭＭＡブロックコポリマー２を含む層を形成し、相分離後、ＰＭＭＡからなる相を選択的に除去し、得られた基板の表面を観察した。
この結果、実施例２の場合と同様に、厚みＨが６０ｎｍの場合には相分離後のＰＭＭＡ相の選択的除去によっては、ホールは形成されず、厚みＨが２０ｎｍ及び４０ｎｍの場合には、ホールパターン形成用レジスト膜上のホール径がＰＳ−ＰＭＭＡブロックコポリマー２の周期の０．８３〜２．１２倍の場合に、１のホールに対して１のホールが形成された。
［実施例５］
実施例１と同様にして、基板上のホールパターン形成用レジスト膜にホールパターンを形成した後、ＰＳ−ＰＭＭＡブロックコポリマー１を含む層を形成し、相分離させた。その後、酸素プラズマ処理に代えて、オゾンレス低圧水銀ランプＳＳＰ１７−１１０（２５４ｎｍ）（セン特殊光源社製、低圧水銀灯：ＳＵＶ１１０ＧＳ−３６、照度：１６ｍＷ／ｃｍ２）を用いて、当該基板に対して窒素気流下２分間、ＵＶを照射した後、当該基板をトルエン（特級）に１５秒間浸漬させ、ＰＭＭＡからなる相を選択的に除去した。その後、当該基板を窒素ガスで風乾し、得られた基板の表面を観察した。
この結果、実施例１の場合と同様に、厚みＨが６０ｎｍの場合には相分離後のＰＭＭＡ相の選択的除去によっては、ホールは形成されず、厚みＨが２０ｎｍの場合には、ホールパターン形成用レジスト膜上のホール径がＰＳ−ＰＭＭＡブロックコポリマー１の周期の３．１倍以下の場合に、１のホールに対して１のホールが形成された。
［実施例６］
実施例１と同様にして、基板上のホールパターン形成用レジスト膜にホールパターンを形成した後、ＰＳ−ＰＭＭＡブロックコポリマー２に代えて、ＰＳ−ＰＭＭＡブロックコポリマー３（ＰＳの分子量：４００００、ＰＭＭＡの分子量：２００００、ＰＤＩ：１．０７、周期：３４．７ｎｍ、ＰＭＭＡのブロック径：２０ｎｍ）を用いた以外は実施例１と同様にして、基板上のホールパターン形成用レジスト膜にホールパターンを形成した後、ＰＳ−ＰＭＭＡブロックコポリマー３を含む層を形成し、相分離後、ＰＭＭＡからなる相を選択的に除去し、得られた基板の表面を観察し、実施例１と同様にして評価した。結果を表７〜９に示す。
Figure 2013164436
Figure 2013164436
Figure 2013164436
この結果、厚みＨが６０ｎｍの場合、つまり、ホールパターン形成用レジスト膜の膜厚（６０ｎｍ）の１００％以上の場合には、相分離後のＰＭＭＡ相の選択的除去によっては、ホールは形成されなかった。また、厚みＨが２０ｎｍの場合では、ホール径が６０．７〜１１４ｎｍ、すなわちＰＳ−ＰＭＭＡブロックコポリマー２の周期の１．７５〜３．２９倍では、ホール１つ当たりＰＳからなる相より形成されたホールが１個形成され、かつ形成されたホールは、いずれもホール径の均一性及び真円性が良好であった。一方で、厚みＨが４０ｎｍの場合には、ホール径が６０．７〜７２．３ｎｍではホールが形成されず、ホール径が７６．８ｎｍ以上では、ホールは形成されたものの、ホールパターン形成用レジスト膜上の１のホール当たり複数のホールが形成されてしまった。また、形成されたホールは、いずれもホール径の均一性及び真円性があまり良好ではなかった。
１…基板、２…反射防止膜、３…中性化膜、４…薄膜、５…ブロックコポリマーを含む層、Ｈ…薄膜４の上面からブロックコポリマーを含む層５の表面までの厚み、Ｌ…薄膜４の膜厚、Ｈ’…薄膜４に形成されたホールパターンのホール底面から、ブロックコポリマーを含む層５の表面までの厚み。

Claims (5)

  1. ホールパターンが形成された薄膜を表面に有する基板に対して、前記薄膜を被覆するように、複数種類のブロックが結合したブロックコポリマーを含む層を形成するブロックコポリマー層形成工程と、
    前記ブロックコポリマー層形成工程後、前記ブロックコポリマーを含む層を相分離させる相分離工程と、
    前記相分離工程後、前記ブロックコポリマーを含む層のうち、前記ブロックコポリマーを構成する複数種類のブロックのうちの少なくとも一種類のブロックからなる相を選択的に除去する選択的除去工程と、
    を有し、
    前記薄膜が、感光性又は非感光性の有機膜又は無機膜であり、
    前記薄膜に形成されているホールパターンのホール径が、前記ブロックコポリマーの周期の０．８〜３．１倍であり、
    前記ブロックコポリマー層形成工程において、前記薄膜の上面から前記ブロックコポリマーを含む層の表面までの厚みを、前記薄膜の膜厚の７０％以下にすることを特徴とする、コンタクトホールパターンの形成方法。
  2. 前記選択的除去工程において選択的に除去される相を構成するブロックのブロック径（ｄ１）と、前記ブロックコポリマーの周期（ｄ２）とが、下記式（１）を満たす請求項１に記載のコンタクトホールパターンの形成方法。
    式（１）・・・ｄ２×√（０．２９）＞ ｄ１ ＞ ｄ２×√（０．１７）
  3. 前記ブロックコポリマー層形成工程において、前記ホールパターンのホール底面から前記ブロックコポリマーを含む層の表面までの厚みを、前記選択的除去工程において選択的に除去される相を構成するブロックのブロック径の５０％以上にする請求項１又は２に記載のコンタクトホールパターンの形成方法。
  4. 前記薄膜がレジスト膜である請求項１〜３のいずれか一項に記載のコンタクトホールパターンの形成方法。
  5. 前記ブロックコポリマーが、ポリスチレンとポリメチルメタクリレートからなる請求項１〜４のいずれか一項に記載のコンタクトホールパターンの形成方法。
JP2012026000A 2012-02-09 2012-02-09 コンタクトホールパターンの形成方法 Active JP5979660B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012026000A JP5979660B2 (ja) 2012-02-09 2012-02-09 コンタクトホールパターンの形成方法
KR1020130013896A KR102025949B1 (ko) 2012-02-09 2013-02-07 컨택트홀 패턴의 형성 방법
TW102104888A TWI619201B (zh) 2012-02-09 2013-02-07 接觸孔圖型之形成方法
US13/761,509 US9029262B2 (en) 2012-02-09 2013-02-07 Method of forming contact hole pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012026000A JP5979660B2 (ja) 2012-02-09 2012-02-09 コンタクトホールパターンの形成方法

Publications (2)

Publication Number Publication Date
JP2013164436A true JP2013164436A (ja) 2013-08-22
JP5979660B2 JP5979660B2 (ja) 2016-08-24

Family

ID=48945921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012026000A Active JP5979660B2 (ja) 2012-02-09 2012-02-09 コンタクトホールパターンの形成方法

Country Status (4)

Country Link
US (1) US9029262B2 (ja)
JP (1) JP5979660B2 (ja)
KR (1) KR102025949B1 (ja)
TW (1) TWI619201B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013189571A (ja) * 2012-03-14 2013-09-26 Tokyo Ohka Kogyo Co Ltd 下地剤、ブロックコポリマーを含む層のパターン形成方法
JP2015084373A (ja) * 2013-10-25 2015-04-30 東京応化工業株式会社 相分離構造を含む構造体の製造方法
JP2016004929A (ja) * 2014-06-18 2016-01-12 東レ株式会社 犠牲層用樹脂組成物およびそれを用いた半導体装置の製造方法
JP2016043336A (ja) * 2014-08-26 2016-04-04 東京応化工業株式会社 相分離構造を含む構造体の製造方法
JP2016105455A (ja) * 2014-09-16 2016-06-09 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 基板表面上にパターンを作製するためのグラフォエピタキシー法
JP2017500754A (ja) * 2013-10-20 2017-01-05 東京エレクトロン株式会社 グラホエピタキシャル用途におけるブロックコポリマーの組織化を誘導するトポグラフィの使用
JP2017055021A (ja) * 2015-09-11 2017-03-16 株式会社東芝 パターン形成方法
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
US10490402B2 (en) 2013-09-04 2019-11-26 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9127113B2 (en) 2012-05-16 2015-09-08 Rohm And Haas Electronic Materials Llc Polystyrene-polyacrylate block copolymers, methods of manufacture thereof and articles comprising the same
JP6020991B2 (ja) * 2012-06-28 2016-11-02 国立研究開発法人理化学研究所 微細パターン形成方法、現像液
US10202479B2 (en) * 2013-06-07 2019-02-12 Regents Of The University Of Minnesota Poly(cyclohexylethylene)-polyacrylate block copolymers, methods of manufacture thereof and articles comprising the same
US9448483B2 (en) 2014-07-31 2016-09-20 Dow Global Technologies Llc Pattern shrink methods
JP6404757B2 (ja) * 2015-03-27 2018-10-17 信越化学工業株式会社 レジスト下層膜材料用重合体、レジスト下層膜材料、及びパターン形成方法
TWI615460B (zh) 2015-06-03 2018-02-21 羅門哈斯電子材料有限公司 用於圖案處理的組合物和方法
CN106249540A (zh) 2015-06-03 2016-12-21 陶氏环球技术有限责任公司 图案处理方法
TWI617900B (zh) 2015-06-03 2018-03-11 羅門哈斯電子材料有限公司 圖案處理方法
TWI627220B (zh) 2015-06-03 2018-06-21 羅門哈斯電子材料有限公司 用於圖案處理之組合物及方法
TWI612108B (zh) 2015-10-31 2018-01-21 Rohm And Haas Electronic Materials Llc 嵌段共聚物及圖案處理組合物以及方法
US10162265B2 (en) 2015-12-09 2018-12-25 Rohm And Haas Electronic Materials Llc Pattern treatment methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269763A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 集積回路装置の製造方法
US20100236309A1 (en) * 2009-03-23 2010-09-23 Celia Wayne M Method and matrix for enhancing growth media
US20100297847A1 (en) * 2009-05-22 2010-11-25 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP2011515537A (ja) * 2008-03-21 2011-05-19 マイクロン テクノロジー， インク． 等しい優先性で両ブロックを湿潤にするために、制約を受ける上部界面を有するブロック共重合体膜の熱アニーリング
JP2011518652A (ja) * 2008-03-21 2011-06-30 マイクロン テクノロジー， インク． イオン液体を有するブロック共重合体膜の自己組織化における長距離秩序を改善する方法
JP2011522707A (ja) * 2008-02-05 2011-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ナノスケール構造及びその製造方法
JP2012527752A (ja) * 2009-05-19 2012-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
JP4673266B2 (ja) 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269763A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 集積回路装置の製造方法
JP2011522707A (ja) * 2008-02-05 2011-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ナノスケール構造及びその製造方法
JP2011515537A (ja) * 2008-03-21 2011-05-19 マイクロン テクノロジー， インク． 等しい優先性で両ブロックを湿潤にするために、制約を受ける上部界面を有するブロック共重合体膜の熱アニーリング
JP2011518652A (ja) * 2008-03-21 2011-06-30 マイクロン テクノロジー， インク． イオン液体を有するブロック共重合体膜の自己組織化における長距離秩序を改善する方法
US20100236309A1 (en) * 2009-03-23 2010-09-23 Celia Wayne M Method and matrix for enhancing growth media
JP2012527752A (ja) * 2009-05-19 2012-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法
US20100297847A1 (en) * 2009-05-22 2010-11-25 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013189571A (ja) * 2012-03-14 2013-09-26 Tokyo Ohka Kogyo Co Ltd 下地剤、ブロックコポリマーを含む層のパターン形成方法
US10490402B2 (en) 2013-09-04 2019-11-26 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
US11538684B2 (en) 2013-09-04 2022-12-27 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
JP2017500754A (ja) * 2013-10-20 2017-01-05 東京エレクトロン株式会社 グラホエピタキシャル用途におけるブロックコポリマーの組織化を誘導するトポグラフィの使用
US9715172B2 (en) 2013-10-20 2017-07-25 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
KR101915370B1 (ko) 2013-10-20 2018-11-05 도쿄엘렉트론가부시키가이샤 라인들을 정확하게 컷팅하기 위한 그래포-에피택셜 유도성 자기 조립의 사용
KR101845180B1 (ko) * 2013-10-20 2018-04-03 도쿄엘렉트론가부시키가이샤 그래포-에피택셜 애플리케이션에서의 블록 공중합체들의 유도성 조립에 대한 토포그래피의 사용
KR20150048041A (ko) * 2013-10-25 2015-05-06 도오꾜오까고오교 가부시끼가이샤 상분리 구조를 포함하는 구조체의 제조 방법
KR102255546B1 (ko) * 2013-10-25 2021-05-24 도오꾜오까고오교 가부시끼가이샤 상분리 구조를 포함하는 구조체의 제조 방법
US9816003B2 (en) 2013-10-25 2017-11-14 Tokyo Ohka Kogyo Co., Ltd. Method of producing structure containing phase-separated structure
JP2015084373A (ja) * 2013-10-25 2015-04-30 東京応化工業株式会社 相分離構造を含む構造体の製造方法
JP2016004929A (ja) * 2014-06-18 2016-01-12 東レ株式会社 犠牲層用樹脂組成物およびそれを用いた半導体装置の製造方法
JP2016043336A (ja) * 2014-08-26 2016-04-04 東京応化工業株式会社 相分離構造を含む構造体の製造方法
JP2016105455A (ja) * 2014-09-16 2016-06-09 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 基板表面上にパターンを作製するためのグラフォエピタキシー法
JP2017055021A (ja) * 2015-09-11 2017-03-16 株式会社東芝 パターン形成方法
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning

Also Published As

Publication number Publication date
KR102025949B1 (ko) 2019-09-26
JP5979660B2 (ja) 2016-08-24
TW201403754A (zh) 2014-01-16
US20130210231A1 (en) 2013-08-15
US9029262B2 (en) 2015-05-12
KR20130092480A (ko) 2013-08-20
TWI619201B (zh) 2018-03-21

Similar Documents

Publication Publication Date Title
JP5979660B2 (ja) コンタクトホールパターンの形成方法
KR102098530B1 (ko) 블록 코폴리머 함유 조성물 및 패턴의 축소 방법
JP5846568B2 (ja) 相分離構造を有する層を表面に備える基板の製造方法
JP6027912B2 (ja) 相分離構造を含む構造体の製造方法、及びパターン形成方法、並びにトップコート材料
US9060415B2 (en) Method for producing substrate having surface nanostructure
JP5934565B2 (ja) パターンの縮小方法、及び組成物
TWI655217B (zh) 底劑、含相分離結構的結構體的製造方法
JP6249714B2 (ja) 相分離構造を含む構造体の製造方法
US8961802B2 (en) Method of forming fine pattern, and developer
JP7008403B2 (ja) 相分離構造形成用樹脂組成物、及び、相分離構造を含む構造体の製造方法
JP2016065215A (ja) 相分離構造形成用樹脂組成物
JP6027758B2 (ja) 組成物及びパターン形成方法
JP6232226B2 (ja) 相分離構造を含む構造体の製造方法
JP2015070054A (ja) 相分離構造を含む構造体の製造方法及びブロックコポリマー組成物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160720

R150 Certificate of patent or registration of utility model

Ref document number: 5979660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250