CN103034047B - 一种提高分辨率的光刻工艺 - Google Patents
一种提高分辨率的光刻工艺 Download PDFInfo
- Publication number
- CN103034047B CN103034047B CN201110299002.1A CN201110299002A CN103034047B CN 103034047 B CN103034047 B CN 103034047B CN 201110299002 A CN201110299002 A CN 201110299002A CN 103034047 B CN103034047 B CN 103034047B
- Authority
- CN
- China
- Prior art keywords
- hard mask
- photoresist
- substrate
- photoetching process
- lozenges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种提高分辨率的光刻工艺,包括:于一基底表面设置硬掩模层(hardmask),所述硬掩模层具有与所述基底表面接触的第一表面及与所述第一表面相对的第二表面,其特征在于,所述第二表面包括至少一个楔形面;在所述楔形面涂覆一层光刻胶,并于所述光刻胶中形成一图形(pattern);垂直于所述基底方向进行第一干法刻蚀,移除部分的硬掩模层,将所述图形转换到所述硬掩膜层上;去除所述光刻胶;以及垂直于所述基底方向进行第二干法刻蚀,移除部分的基底,将所述硬掩模层上的图形转换到所述基底上。本光刻工艺可以在光源等技术参数不变的情况下提高光刻机的分辨率。
Description
技术领域
本发明涉及一种光刻工艺,特别涉及一种提高分辨率的光刻工艺。
背景技术
20世纪60年代以来,半导体微芯片的性能有了巨大的提高,判断芯片性能的一种通用指标是芯片运行速度。器件做得越小,在芯片上放置得越紧密,电路的电信号传输的距离就更短,芯片运行的速度就会提高。而让芯片上的器件放置得更紧密的方法就是缩小其物理尺寸特征,即为我们常说的关键尺寸(CD)。
一直以来,关键尺寸的缩小都依赖于光刻,分辨率的表达式可表述为 ,其中代表光刻光源的波长,NA代表光刻设备镜头的通光数值孔径,代表工艺因子。光源的波长越小,能够实现的分辨率越高。1970年开发的第一台步进光刻机采用的是436nm波长G线汞灯,到了80年代后期,随着亚微米技术的需求,波长365nm的光源成为半导体前沿技术,其后248nm的KrF、193nm的ArF、13.4nm的深紫外光EUV不断进入半导体光刻领域。通常光源波长的减小非常困难,往往需要约10年时间开发新的光源,增加物镜的数值孔径NA也是提高分辨率的常用手段,从最初NA为0.28的步进光刻机发展至今,干法光刻机中最大的NA值为0.93,湿法还开发出NA>1的浸没式光刻,最大的NA值可达1.55。k1工艺因子也因为技术的革新而不断提高,传统光刻k1因子理论极限为0.5,一般工艺因子约0.8,光学临近效应校正(OPC)方法使得工艺因子能够接近极限,而后离轴对准使得k1因子的极限减小到0.25,现在用于32nm节点的双掩模(Double Pattern)技术能够使k1因子达到0.15~0.2。
光刻的本质其实是制作一个中间临时层,将掩模上的数据复制到临时层(光刻胶)上,而后通过其他的工序将光刻胶图形转移至硅片表面。目前关键的工艺层都是通过光刻——干法刻蚀来实现,干法刻蚀工艺需要光刻胶具备足够的厚度来抵挡刻蚀,而光刻胶厚度的增加会降低光刻的分辨率,所以如何在光刻胶厚度与分辨率中作平衡一直是光刻的难题。
专利US4244799中提供出了一种方法解决上述难题,引入一层硬掩模(hard mask)材料层作为牺牲层,利用不同的干法刻蚀对不同材料有选择性刻蚀原理,第一次刻蚀选择不易腐蚀光刻胶与硅片并且容易腐蚀硬掩模的刻蚀工艺,将光刻胶的图形转移到硬掩模上,然后去除光刻胶第二次刻蚀,刻蚀工艺选用不易腐蚀硬掩模并且容易腐蚀硅片的刻蚀工艺,将图形由硬掩模转移到硅片上,最后去除硬掩模。该技术在0.13um以下的工艺得到广泛应用。专利US4275286中提及了具体如何实现硬掩模图形转移。
硬掩模(hard mask)是一种将光刻胶图形转移至硅片的中间层。
但是,上述光刻工艺受现有技术条件和工艺参数的影响,光刻分辨率难以进一步提高。
发明内容
本发明要解决的技术问题是光刻机的分辨率受到光源、投影物镜及工艺参数影响难以提高。
为了解决上述技术问题,本发明提供了一种光刻工艺,包括:于一基底表面设置硬掩模层(hard mask),所述硬掩模层具有与所述基底表面接触的第一表面及与所述第一表面相对的第二表面,其特征在于,所述第二表面包括至少一个楔形面;在所述楔形面涂覆一层光刻胶,并于所述光刻胶中形成一图形(pattern);垂直于所述基底方向进行第一干法刻蚀,移除部分的硬掩模层,将所述图形转换到所述硬掩膜层上;去除所述光刻胶;以及垂直于所述基底方向进行第二干法刻蚀,移除部分的基底,将所述硬掩模层上的图形转换到所述基底上。
本发明之光刻工艺还包括去除所述基底表面的硬掩模层。
所述第二表面包括一个楔形面。
所述第二表面包括多个楔形面。
所述多个楔形面按相同楔形方向排列。或所述多个楔形面中相邻楔形面的楔形方向不同。
所述楔形面的楔形角为45°。
上述光刻工艺中,是对所述光刻胶进行曝光、显影、蚀刻制程形成所述图形。
对所述光刻胶进行曝光前,光刻机中的调焦调平系统在与所述光刻胶表面垂直方向上进行调焦调平,对准系统在与所述基底表面垂直方向上进行对准。
对所述光刻胶进行曝光时,光刻机中的曝光系统在与所述光刻胶表面垂直方向上对所述光刻胶进行曝光。
本发明之光刻工艺中,光刻机的分辨率, 为光源波长,NA为投影物镜的通光数值孔径,为工艺因子,α为所述楔形面的楔形角的大小。
本发明的优点在于能实现提高一维图形的刻蚀分辨率,从而提高光刻机的分辨率。
附图说明
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
图1为现有技术传统光刻干法刻蚀工艺中材料层涂覆光刻胶后的示意图;
图2为图1中光刻及显影后光刻胶打开特定区域用于刻蚀的示意图;
图3为图2中材料层刻蚀后的示意图;
图4为图3中光刻胶去胶后的示意图;
图5为现有技术中具有普通硬掩模的刻蚀工艺流程示意图;
图6为本发明应用楔形硬掩模提高分辨率的流程第二步工艺图;
图7为本发明应用楔形硬掩模提高分辨率的流程第三步工艺图;
图8为本发明应用楔形硬掩模提高分辨率的流程第四步工艺图;
图9为本发明应用楔形硬掩模提高分辨率的流程第五步工艺图;
图10为本发明应用楔形硬掩模提高分辨率的流程中最终获得的高分辨率一维图形示意图;
图11为本发明提高分辨率的具体计算示意图;
图12为本发明曝光方式示意图;
图13为本发明中楔形硬掩模的第二种具体实施方式;
图14为本发明中楔形硬掩模的第三种具体实施方式。
具体实施方式
下面结合附图详细说明本发明的具体实施例。
先进半导体制造中,常用光刻干法刻蚀来实现定义图形。图1至图4依次图示了现有技术中光刻干法刻蚀的整个流程中材料层和光刻胶的具体示意图。图1中给出的在整个硅片面(材料层)涂覆光刻胶20,由于光刻胶为有机物,抗刻蚀能力不佳,光刻胶20需要具备足够的厚度才能抵挡干法刻蚀,保护需要加工的材料层10。图2为光刻及显影后光刻胶打开特定区域用于刻蚀。图3与图4分别为刻蚀后与去胶后的示意图。
图5图示了背景专利技术提出的硬掩模方案流程图,该方案在材料层10和光刻胶20之间增加了硬掩模层21,用硬掩模层21代替光刻胶来抵挡刻蚀,将曝光图形转移至硬掩模层21,然后由硬掩模层转移至材料层10。由于硬掩模层21比材料层10要薄,所以可以只需一层薄的光刻胶20来光刻。在已有公知技术中,越薄的光刻胶层,其工艺因子越小,由可知,能够得到更小的分辨率。
本专利提供了一种具有楔形结构的硬掩模层,利用该结构的楔形角度,可以按比例缩小关键尺寸。图6至图10图示了应用这种楔形结构实现提高光刻机分辨率的一种具体实施流程:
第1步,制作一个楔形的硬掩模层21,涂覆于材料层10上,并在硬掩模层21表面涂光刻胶20,该楔形硬掩膜层的直角边与材料层10接触,楔形边与光刻胶20接触;
第2步,如图6所示,在光刻胶20获得光刻设备极限分辨率的图形;
第3步,通过一次垂直于材料层干法刻蚀,得到一个硬掩模模具如图7,要求该刻蚀工艺对硬掩模层21材料灵敏而对材料层10不灵敏;
第4步,如图8所示,去除光刻胶20,仅保留硬掩模层21作为阻挡层;
第5步,如图9所示,再次用干法刻蚀将硬掩模层21图形转移至材料层10,要求该刻蚀工艺对硬掩膜层10材料灵敏而对硬掩模层21的材料不灵敏;
第6步,去除硬掩模层21,得到高分辨一维图形,如图10所示。
本实施例中的材料层10可以是硅片,也可以是玻璃等,其可以统称为基底。
参见图11所示,由于光刻胶所在的平面与基底所在平面存在一个夹角α,所以最终刻蚀后的分辨率。背景技术揭示的普通硬掩模应用在图5中已说明,其作用是使工艺因子能够达到物理极限,而本发明通过使用特殊硬掩模,即楔形硬掩模,使最终的分辨率得以进一步提高。楔形角在45°时,提高分辨率的效果最好。表1显示为每一代光刻技术对应的工艺节点,以及应用本专利实现前一代技术所需的硬掩模倾角。如干法光刻实现工艺节点为65nm,采用本专利并且使得硬掩模倾角达到46.2°时,能够获得湿法光刻的分辨率。而目前最先进的EUV技术工艺节点为22nm,采用本专利倾角43.3°的硬掩模时,分辨率能够达到16nm的下一代节点。
表 1
图5图示了本发明的两种光刻实施方式,左边是工件台不变光学系统倾斜,即曝光面倾斜,右边是工件台倾斜,即基底面倾斜。首先调焦调平系统3需要与光刻胶面20垂直进行调焦调平,然后需要与基底面10垂直方向的对准系统1进行对准,最后曝光系统2在与光刻胶面20垂直的方向进行曝光。
本实施例公开的硬掩模需要制造成一定倾角,造成传输困难。图13和图14分别图示了两种不同结构的硬掩模,可以大幅降低硬掩模厚度。图13中的硬掩模由多个楔形部22组成,每个楔形部之间按相同楔形方向连接;图14中的硬掩模也由多个楔形部23组成,相邻两个楔形部之间按不同楔形方向连接。本实施例公开的硬掩模还可以是圆锥形等其他具体形状,只要硬掩模层和基底之间具有楔形角,则光刻胶的曝光面和基底之间就存在倾斜角。
本说明书中所述的只是本发明的较佳具体实施例,以上实施例仅用以说明本发明的技术方案而非对本发明的限制。凡本领域技术人员依本发明的构思通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在本发明的范围之内。
Claims (9)
1.一种提高分辨率的光刻工艺,包括:
于一基底表面设置硬掩模层(hard mask),所述硬掩模层具有与所述基底表面接触的第一表面及与所述第一表面相对的第二表面,其特征在于,所述第二表面为一个楔形面或由多个楔形面拼接而成;
在所述楔形面涂覆一层光刻胶,并于所述光刻胶中形成一图形( pattern);
垂直于所述基底方向进行第一干法刻蚀,移除部分的硬掩模层,将所述图形转换到所述硬掩膜层上;
去除所述光刻胶;以及
垂直于所述基底方向进行第二干法刻蚀,移除部分的基底,将所述硬掩模层上的图形转换到所述基底上。
2.根据权利要求1所述的光刻工艺,其特征在于,所述多个楔形面按相同楔形方向排列。
3.根据权利要求1所述的光刻工艺,其特征在于,所述多个楔形中相邻楔形面的楔形方向不同。
4.如权利要求1所述的光刻工艺,还包括从所述基底表面移除所述硬掩模层。
5.根据权利要求1所述的光刻工艺,其特征在于,所述楔形面的楔形角为45°。
6.根据权利要求1所述的光刻工艺,其特征在于,对所述光刻胶进行曝光、显影、蚀刻制程形成所述图形。
7.根据权利要求6所述的光刻工艺,其特征在于,对所述光刻胶进行曝光前,光刻机中的调焦调平系统在与所述光刻胶平面垂直方向上进行调焦调平,所述光刻机中的对准系统在与所述基底表面垂直方向上进行对准。
8.根据权利要求6所述的光刻工艺,其特征在于,光刻机中的曝光系统在与所述光刻胶表面垂直方向上对所述光刻胶进行曝光。
9.根据权利要求1所述的光刻工艺,其特征在于,其中R为分辨率,λ为光源波长,NA为投影物镜的通光数值孔径,k1为工艺因子,α为所述楔形面的楔形角的大小。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110299002.1A CN103034047B (zh) | 2011-09-29 | 2011-09-29 | 一种提高分辨率的光刻工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110299002.1A CN103034047B (zh) | 2011-09-29 | 2011-09-29 | 一种提高分辨率的光刻工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103034047A CN103034047A (zh) | 2013-04-10 |
CN103034047B true CN103034047B (zh) | 2014-10-29 |
Family
ID=48021066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110299002.1A Active CN103034047B (zh) | 2011-09-29 | 2011-09-29 | 一种提高分辨率的光刻工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103034047B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108648991B (zh) * | 2018-05-29 | 2020-11-13 | 徐州诚凯知识产权服务有限公司 | 一种晶圆片光刻工艺 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4244799A (en) * | 1978-09-11 | 1981-01-13 | Bell Telephone Laboratories, Incorporated | Fabrication of integrated circuits utilizing thick high-resolution patterns |
US4275286A (en) * | 1978-12-04 | 1981-06-23 | Hughes Aircraft Company | Process and mask for ion beam etching of fine patterns |
CN1950680A (zh) * | 2004-05-25 | 2007-04-18 | 国际商业机器公司 | 光散射euvl掩模 |
CN101271830A (zh) * | 2007-03-19 | 2008-09-24 | 海力士半导体有限公司 | 在半导体器件中形成细微图案的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2858694B1 (fr) * | 2003-08-07 | 2006-08-18 | Commissariat Energie Atomique | Procede de realisation de motifs a flancs inclines par photolithographie |
-
2011
- 2011-09-29 CN CN201110299002.1A patent/CN103034047B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4244799A (en) * | 1978-09-11 | 1981-01-13 | Bell Telephone Laboratories, Incorporated | Fabrication of integrated circuits utilizing thick high-resolution patterns |
US4275286A (en) * | 1978-12-04 | 1981-06-23 | Hughes Aircraft Company | Process and mask for ion beam etching of fine patterns |
CN1950680A (zh) * | 2004-05-25 | 2007-04-18 | 国际商业机器公司 | 光散射euvl掩模 |
CN101271830A (zh) * | 2007-03-19 | 2008-09-24 | 海力士半导体有限公司 | 在半导体器件中形成细微图案的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103034047A (zh) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI403864B (zh) | 製造接觸孔之系統及方法 | |
KR100479600B1 (ko) | 콘택 형성 방법 | |
TW200926263A (en) | Resolution enhancement techniques combining four beam interference-assisted lithography with other photolithography techniques | |
US8455162B2 (en) | Alignment marks for multi-exposure lithography | |
KR20070013305A (ko) | 리버스 톤 공정을 사용하는 리세스형 구조물 형성 방법 | |
KR20120126442A (ko) | 반도체 소자의 패턴 형성 방법 | |
CN108231548B (zh) | 半导体装置的制作方法 | |
US8492054B2 (en) | Mechanisms for patterning fine features | |
US7517637B2 (en) | Method of producing self-aligned mask in conjunction with blocking mask, articles produced by same and composition for same | |
JP4345821B2 (ja) | 露光用マスク及びパターン形成方法 | |
KR101096270B1 (ko) | 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법 | |
JP2005150494A (ja) | 半導体装置の製造方法 | |
CN103034047B (zh) | 一种提高分辨率的光刻工艺 | |
CN101634806A (zh) | 一种细线宽硅化物阻挡层图案形成方法 | |
CN110911553A (zh) | 半导体装置的制造方法 | |
JP5644290B2 (ja) | フォトマスクの製造方法 | |
KR20070087728A (ko) | 폴리머를 이용한 반도체 소자의 게이트 형성 방법 | |
US7604903B1 (en) | Mask having sidewall absorbers to enable the printing of finer features in nanoprint lithography (1XMASK) | |
KR20010063593A (ko) | 이유브이 노광장비용 반사 마스크 | |
KR100930388B1 (ko) | 반도체 소자의 패턴 형성방법 | |
KR100533967B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
Schermer et al. | 2.5 D-patterning via i-line grayscale exposure for photonic structures and micro lens arrays | |
KR100808050B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
Desai | Novel Uses of Directly Patternable Silicon Oxide Based Resist for Advanced Patterning Applications | |
KR100866725B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Zhang Road No. 1525 Patentee after: Shanghai microelectronics equipment (Group) Limited by Share Ltd Address before: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Zhang Road No. 1525 Patentee before: Shanghai Micro Electronics Equipment Co., Ltd. |
|
CP01 | Change in the name or title of a patent holder |