CN109613798A - 制造掩模的方法 - Google Patents

制造掩模的方法 Download PDF

Info

Publication number
CN109613798A
CN109613798A CN201811019646.9A CN201811019646A CN109613798A CN 109613798 A CN109613798 A CN 109613798A CN 201811019646 A CN201811019646 A CN 201811019646A CN 109613798 A CN109613798 A CN 109613798A
Authority
CN
China
Prior art keywords
layer
mask
patterned
opening
absorbed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811019646.9A
Other languages
English (en)
Inventor
E·加拉赫
R·格罗恩海德
J·多伊斯
I·莫池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Katholieke Universiteit Leuven
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Katholieke Universiteit Leuven
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Katholieke Universiteit Leuven, Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Katholieke Universiteit Leuven
Publication of CN109613798A publication Critical patent/CN109613798A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D153/00—Coating compositions based on block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Coating compositions based on derivatives of such polymers
    • C09D153/005—Modified block copolymers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及一种制造用于光刻工艺的掩模结构的方法，该方法包括：‑提供在其一侧上覆盖有吸收层的基材，‑在吸收层上方提供包括至少一个开口的图案化层，‑在至少一个开口中形成至少一个辅助掩模特征；其中，至少一个辅助掩模特征通过进行定向自组装(DSA)图案化工艺形成，该工艺包括诱导设置在至少一个开口中的BCP材料相分离为第一部分和第二部分，所述第一部分是至少一个辅助掩模特征并且相对于第二部分周期性分布。

Description

制造掩模的方法
技术领域
本发明涉及光刻领域。更具体地，本发明涉及一种制造掩模的方法。
发明背景
在IC制造中，光刻是必不可少的工艺步骤。由于特征尺寸的不断减小，使用光学邻近校正技术来计算应该设置什么光掩模图案以产生期望的晶片图案。切换到重度OPC的图案在计算上具有挑战性，而且给掩模及其制造也带来了某些挑战。因此，应该制造高级掩模以实现减小的特征尺寸的图案化。
除主要设计特征外，亚分辨率辅助特征(SRAF)通常也存在于掩模上，以提高设计特征的可印刷性。当掩模被来自光源的光曝光时，光会被更大的设计特征完全阻挡。较小的辅助特征部分地阻挡光，并且不在要被图案化的基材上成像。由于这些辅助特征，最终的基材图案可以实现更好的性能。
高级掩模需要非常小的特征(掩模上<10nm)，这超出了掩模制造方法的分辨率极限。增加小特征迫使电子束图案化系统产生非常小的电子束“射流(shots)”，这大大增加了这种电子束中的写入时间。为了写入这些小的辅助特征，它们必须存在于掩模数据中，这会使数据量猛增-例如-将数据量从65nm逻辑节点的～50Mb增加到7nm逻辑节点的150Gb以上。必须创建和校准复杂模型以设计和添加小辅助特征，这可能使掩模制造过程非常麻烦。
因此，本领域需要不增加数据量和/或不增加现有技术扫描束的写入时间的制造掩模的方法。
发明内容
本发明的一个目的是提供一种制造用于光刻的掩模结构的有效且简单的方法以及由其制造的用于光刻的掩模结构。
本发明实施方式的一个优点在于能够实现超出掩模制造工艺的分辨率的特征尺寸。这样可以保持较小的设计体积同时不增加写入时间。
本发明实施方式的一个优点在于可以制造适合于EUV掩模的辅助特征。本发明实施方式的另一个优点在于可以制造尺寸小于8nm的辅助特征。
另一个优点是掩模数据量将明显更小。
上述目的是通过本发明所述的方法和装置来实现。
在第一方面，本发明涉及一种制造用于光刻工艺的掩模结构的方法。该方法包括提供在一侧上覆盖有吸收层的基材。在吸收层上方提供图案化层。图案化层包括至少一个开口。在所述至少一个开口中形成至少一个辅助掩模特征。通过进行定向自组装(DSA)图案化工艺来形成至少一个辅助掩模特征。DSA图案化工艺包括诱导在至少一个开口中提供的BCP材料相分离成第一部分和第二部分。第一部分是至少一个辅助掩模特征，并且相对于第二部分周期性地分布。
发明人已经认识到，使用DSA图案化工艺来形成辅助掩模特征进一步展示了在具有较小尺寸的吸收层中形成辅助特征，例如小于10nm，这超出了掩模制造工艺的分辨能力。这反过来又解决了增加写入时间的挑战。此外，由于掩模数据中不再需要较小的辅助特征，因此避免了数据量的扩增。因此，本发明实施方式的一个优点在于该方法允许成本和时间有效地制造用于光刻的掩模的工艺。
在第二方面，本发明涉及用于光刻工艺的掩模结构。该掩模结构在一侧上覆盖有吸收层。在吸收层上方存在图案化层，并且图案化层包括至少一个开口。在至少一个开口中存在至少一个辅助掩模特征。所述至少一个辅助掩模特征是BCP材料的第一部分，并且相对于BCP材料的第二部分周期性地分布。
发明人已经认识到，通过这种掩模结构，吸收层将得到保护。这是有利的，因为在BCP材料的提供和相分离之后需要将掩模结构输送到另一个位置或另一个处理工具的情况中，避免了吸收层的污染或损坏。吸收层上的污染或损坏会危害吸收层上的图案保真度，从而影响在基材上形成的实际图案。这可能会对装置性能产生负面影响。
本发明特定和优选的方面在所附独立和从属权利要求中阐述。可以将从属权利要求中的特征与独立权利要求中的特征以及其它从属权利要求中的特征进行适当组合，而并不仅限于权利要求书中明确所述的情况。
虽然本领域中一直存在对用于光刻的掩模的改进、改变和发展，但本发明的概念被认为代表了充分新和新颖的改进，包括改变现有实践，导致提供了该性质的更有效的掩模。
本发明的上述和其他特性、特征和优点会在下文具体实施方式中结合附图变得显而易见，其通过实例说明本发明的原理。本说明书仅为了举例，而不是限制本发明的范围。下文引用的参考图是指附图。
附图说明
图1a至图1e示意性地示出了根据本发明实施方式的制造掩模的步骤，其中通过进行定向自组装(DSA)图案化工艺形成至少一个辅助掩模特征。
图2a至图2f示意性地示出了根据本发明实施方式的制造掩模的步骤，其中通过进行定向自组装(DSA)图案化工艺形成至少一个辅助掩模特征，并且其中在吸收层和图案化层之间存在中性层。
图3a至图3d示意性地示出了根据本发明实施方式的使用掩模在待图案化的层上获得显影的光致抗蚀剂的步骤。
图4a和图4b示意性地示出了根据本发明实施方式的在制造掩模的过程中获得的掩模结构。
具体实施方式
将就具体实施方式并参照某些附图对本发明进行描述，但本发明并不受此限制，仅由权利要求书限定。描述的附图仅是说明性的且是非限制性的。在附图中，一些元素的尺寸可能被夸大且未按比例尺绘画以用于说明目的。所述尺寸和相对尺寸不与本发明实践的实际减小相对应。
应注意，权利要求中使用的术语“包含”不应解释为被限制为其后列出的部分，其不排除其它元件或步骤。因此，其应被理解为指出所述特征、集成、步骤或组分的存在，但这并不排除一种或多种其它特征、集成、步骤或组分或其组合的存在或添加。
说明书中提及的“一个实施方式”或“一种实施方式”是指连同实施方式描述的具体特征、结构或特性包括在本发明的至少一个实施方式中。因此，在说明书中各处出现的短语“在一个实施方式中”或“在一种实施方式中”不一定全部指同一个实施方式，但可能全部都指同一个实施方式。此外，具体特征、结构或特性可以任何合适方式在一个或多个实施方式中组合，这对于本领域普通技术人员而言是显而易见的。
类似地，应理解，在本发明的示例性实施方式的描述中，本发明的不同特征有时组合成一个单一实施方式、特征或其描述，这是为了简化公开内容并帮助理解本发明的一个或多个不同方面。然而，本公开内容中的方法不应被理解为反映一项发明，请求保护的本发明需要比各权利要求中明确引用的具有更多的特征。并且，如同所附权利要求所反映的那样，发明方面包括的特征可能会少于前述公开的一个单一实施方式的全部特征。因此，具体说明之后的权利要求将被明确地纳入该具体说明，并且各权利要求本身基于本发明独立的实施方式。
此外，当本文所述的一些实施方式包括一些但不包括其它实施方式中所包括的其它特征时，不同实施方式的特征的组合应意在包括在本发明范围内，并且形成不同的实施方式，这应被本领域技术人员所理解。例如，在之后的权利要求中，所请求保护的任何实施方式可以任何组合形式使用。
本文的描述中阐述了众多的具体细节。然而应理解，本发明的实施方式可不用这些具体细节进行实施。在其它情况中，为了不混淆对该说明书的理解，没有详细描述众所周知的方法、步骤和技术。
现在通过对本发明若干实施方式的详细描述来描述本发明。很明显，可根据本领域技术人员的知识构建本发明的其它实施方式，而不背离本发明的技术教示，本发明仅受所附权利要求书的限制。
图1a至图1e示意性地示出了依据第一方面的方法。这些图显示了在不同方法阶段的基材的相应截面。纯粹是为了便于理解，不同的层显示为不同的数字，但是不应被解释为任何限制意义。
如本文所用并且除非另有说明，术语“辅助掩模特征”是指通过使用DSA图案化工艺产生的特征，它们还用作掩模以通过蚀刻吸收层在吸收层中产生用于光刻的掩模的真实辅助特征。
如本文所用并且除非另有说明，术语“不对称BCP材料”是指具有一定组成的BCP材料，使得在相分离之后，选择性去除互补部分后保留的部分的宽度小于选择性除去的部分的宽度。
如本文所用并且除非另有说明，术语“中性层的剥离”是指对基材的表面进行清洁，更具体地，将中性层从吸收层表面上清洁掉。
我们现在参考图1。
该方法首先提供在一侧上覆盖有吸收层(20)的基材(10)(图1a)。吸收层在曝光时吸收光。因此，在光刻工艺期间，吸收层在光刻工具中曝光期间吸收光。
在一些实施方式中，基材(10)可适用于制造用于光刻的掩模。基材(10)可以例如是石英基材。还可以使用适合于EUV掩模的图案化的基材或者适合于需要复杂设计的其他掩模的基材。在吸收层(20)上方提供图案化层(30)(图1b)。图案化层(30)包括至少一个开口(80)(图1b)。至少一个开口(80)延伸穿过图案化层(30)的整个厚度，从而形成突起(35)。当转移到吸收层(20)中时，图案化层(30)的这些突起(35)将形成掩模的主要特征。这些突起(35)彼此间隔开间隔距离(g)。换句话说，开口(80)的宽度等于该间隔距离(g)。在一些实施方式中，突起(35)之间的间隔距离g可以优选地大于BCP材料的自然周期L0。因此，间隔距离g可以在5nm至50nm的范围内。
在一些实施方式中，图案化层(30)可以是图案化的光致抗蚀剂层。可以通过在吸收层上提供光致抗蚀剂层并在光刻工具中曝光基材以使光致抗蚀剂层图案化来获得图案化的光致抗蚀剂层。图案化层为图案化的光致抗蚀剂层是有利的，因为它为吸收层的图案化提供了一个图案化步骤，从而使掩模制造工艺成本有效。此外，光致抗蚀剂层与标准掩模处理标准兼容，因此，由于其光敏性，利用在掩模制造中使用的常规图案发生器，其容易地成像，从而获得图案化的光致抗蚀剂层。
在一些实施方式中，图案化层可以是图案化的旋涂碳层(SOC)。在进行DSA图案化工艺时，SOC层通常用作模板材料。
在替代实施方式中，图案化层(30)可以是硬掩模层。即使需要引入其他沉积、光刻和蚀刻步骤以获得这样的图案化层(30)，当提供BCP材料时，该图案化层将用作引导层。
在所述至少一个开口(80)中形成至少一个辅助掩模特征(41)。通过进行定向自组装(DSA)图案化工艺来形成至少一个辅助掩模特征(41)。进行DSA图案化工艺包括在至少一个开口(80)中提供嵌段共聚物(BCP)材料(40)，并通过进行适当的退火处理诱导BCP材料(40)相分离(图1c)为第一部分(41)和第二部分(42)。主要特征将作为DSA图案化工艺的引导图案。诱导BCP材料(40)发生相分离导致第一部分(41)相对于第二部分(42)周期性地分布。第一部分(41)成为至少一个辅助掩模特征，并且至少在开口(80)中相对于第二部分(42)周期性地分布。通过进行用于形成辅助掩模特征的DSA图案化工艺，可以定制这些辅助掩模特征的尺寸。这是有利的，因为在半导体工业中特征尺寸正在缩小以便跟上众所周知的摩尔定律的同时，用于产生这种缩小特征的辅助特征也在缩小。使用电子束技术时，用于光刻的掩模图案化通常在50nm附近开始失效。因此，在高级节点处图案化制造辅助特征变得几乎不可能。因此，DSA图案化工艺提供了传统掩模制造方法(例如电子束技术)不可能达到的辅助特征尺寸的分辨率。因此，DSA图案化工艺提供了在光刻掩模制造(特别是用于EUV掩模制造)中扩展图案化选项的潜力。此外，现在可以使用DSA图案化工艺产生较小尺寸的辅助特征。因此，传统电子束图案化所经历的写入时间增加(其用于图案化较小尺寸特征，包括掩模上的较小尺寸辅助特征)不再是难题。使用DSA图案化工艺还可以避免数据量的猛增，从而降低掩模制造成本，加快制造速度。此外，使用DSA图案化工艺提供更简单的光学邻近校正(OPC)，因为材料本身体现了用于建立特征的规则，不需要对基础设计进行额外的计算操作来生成和放置辅助特征。在一些实施方式中，BCP材料可以是但不限于PS-PMMA嵌段共聚物。在替代实施方式中，也可使用高池(high-chi)嵌段共聚物材料。
在一些实施方式中，至少一个开口(80)可以是沟槽。
当所述至少一个开口(80)是沟槽时，形成图案化层(30)的图案化层(30)的突起(35)可以彼此独立地不连接和隔开的。
当至少一个开口(80)是沟槽时，BCP材料的第一部分和第二部分可以是层状结构的形式。沟槽的宽度可以由突起(35)之间的间隙g限定。可以设置BCP材料的第一部分与第二部分的比例，使得在沟槽中获得层状结构。在该层状结构中，第一部分和第二部分在从沟槽的第一侧壁开始并延伸到沟槽的面对第一侧壁的第二侧壁的水平方向上彼此相邻地对齐。因此，它们彼此平行并且水平地与沟槽平行。沟槽的宽度可以具有适合于所使用的BCP材料的组成的不同宽度，从而可以获得与沟槽的宽度和层状结构相适应的BCP材料的自然周期性Lo。
在一些实施方式中，所述至少一个开口可以是孔，其具有圆形、矩形、椭圆形或正方形形状(图中未示出)。
当所述至少一个开口(80)是孔时，形成图案化层(30)的图案化层(30)的突起(35)可以是连接的。孔可以具有适合于所使用的BCP材料类型的不同尺寸，使得BCP材料的Lo与孔的尺寸相称。
当所述至少一个开口(80)是孔时，第一部分相对于第二部分的周期性分布可以使得第一部分是被第二部分包围的圆柱形结构的形式。根据BCP材料的组成设置孔的尺寸，使得第一部分以圆柱形结构的形式形成。取决于开口的尺寸，圆柱形结构的数量可以多于一个，并且与相邻圆柱体间隔开预定的距离。形成圆柱形结构使得它们相对于被吸收层(20)覆盖的基材(10)的一侧垂直竖立。
选择性地去除第二部分(42)导致第一部分(41)保留在至少一个开口(80)中以形成至少一个辅助掩模特征(41)。如果第一部分(41)和第二部分(42)是层状结构的形式，则在选择性去除之后，第一部分(41)是线和空间辅助掩模特征的形式。如果第一部分(41)是被第二部分(42)围绕的圆柱形结构的形式，则在选择性去除之后，第一部分(41)是圆柱体和空间辅助掩模特征的形式。
DSA图案化工艺还可以包括相对于第一部分(41)选择性地去除第二部分(42)(图1d)。在选择性去除第二部分(42)之后，该方法可以进一步包括使用图案化层(30)和至少一个辅助掩模特征(41)作为掩模来图案化吸收层(20)，从而获得图案化的吸收层(25)。主要特征和辅助特征在吸收层(20)上同时一起图案化的事实提供了以下组合优点：能够产生较小的辅助特征尺寸，提供简化的掩模制造工艺，而且是较低成本且较快的掩模制造工艺。
图案化的吸收层(25)包括主要特征(26)和辅助特征(27)。通过能够调节第一部分(41)的临界尺寸(CD)，可以获得小于10nm的辅助特征。换句话说，由于所用BCP材料的类型和DSA图案化工艺，如果为层状结构的形式，该CD等于第一部分(41)的宽度(w)，如果为圆柱体的形式，该CD等于直径。
在一些实施方式中，DSA图案化工艺还可以包括，在诱导相分离之后，通过连续渗透合成(SIS)过程将金属或陶瓷材料选择性地渗透到第一部分中。进行SIS工艺通常包括将第一前体和第二前体脉冲到基材上。第一前体通常是含金属的前体，并且选择性地与第一部分(41)结合。第二前体通常是含氧前体，其通过与结合到第一部分(41)的金属相互作用而促进陶瓷材料的形成。当辅助掩模特征(41)被转移到吸收层(20)中时，这将进一步有助于改善辅助特征(27)的线宽粗糙度。辅助掩模特征(41)的LWR的改善是量化掩模结构制造中变量的一种方式。辅助掩模特征(41)的改善的LWR可以指示当突起(35)被转移到吸收层(20)中时将获得的主要特征的改善的LWR。这是有利的，因为当掩模结构用于光刻工艺时，正是吸收层上的这些主要特征将被印刷在待图案化的基材上。
在SIS过程之后，在一些实施方式中，DSA过程还可以包括选择性地去除BCP材料的第二部分(42)。
在一些实施方式中，中性层(50)可以与吸收层(20)和图案化层(30)接触并夹在吸收层(20)与图案化层(30)之间(图2b)。在提供图案化层(30)之前，可以将中性层(50)设置在基材(10)上(图2a)。添加中性层(50)以控制BCP材料的各部分的相互作用。这提供了适合于在BCP材料中诱导图案形成的表面能。中性下层(50)也可以用作图案转移的硬掩模。中性层通常是交联的中性层。
在中性层与吸收层(20)和图案化层(30)接触并夹在吸收层(20)和图案化层(30)之间的实施方式中，在DSA图案化工艺的实施中可以包括在至少一个开口(80)中提供BCP材料(40)(图2c)并通过进行适当的退火工艺诱导BCP材料(40)相分离成第一部分(41)和第二部分(42)(图2c)。在这些实施方式中，DSA图案化过程还包括相对于第一部分(41)选择性地去除第二部分(42)(图2d)。在选择性去除第二部分(42)之后，该方法可以进一步包括使用图案化层(30)和至少一个辅助掩模特征(41)作为掩模来图案化吸收层(20)(图2e)。在这些实施方式中，该方法可以进一步包括剥离中性层(50)，从而获得图案化的吸收层(25)(图2f)。
DSA图案化过程可以诱导特定的缺陷模式，例如位错或旋错缺陷。
在一些实施方式中，BCP材料可以是不对称的。BCP材料的不对称性是BCP材料的部分(41；42)如何混合的函数；即BCP材料的组成或配方。因此，可以通过使BCP材料不对称来最大程度地减少BCP材料中被选择性去除的部分(42)中可能形成的位错缺陷。使BCP材料不对称导致与将保留并形成辅助掩模特征的部分(41)相比，BCP材料中将被选择性去除的部分(42)更多。在辅助掩模特征(41)大于印刷阈值或者它们彼此桥接的情况中，这对于吸收层(20)中辅助特征的最终功能造成问题，因为它们将被印刷而不是仅仅改善预期的主要特征的可印刷性。因此，通过采用不对称BCP材料，并且该不对称BCP材料可通过调整其配方使得第一部分(41)的宽度窄于将被选择性除去的第二部分(42)的宽度来获得，这种桥接或更宽的辅助掩模特征的问题将得以避免。相反，如果存在缺陷，则它们导致图案化吸收层(25)中的辅助特征(27)小于设计意图，并且隔离的情形不会引起印刷问题。
图3示意性地示出了掩模(200)如何用于半导体制造的光刻工艺中。在该示意图中使用正性抗蚀剂。使包括图案化的吸收层的掩模(200)面向待图案化的基材(70)的表面(图3a)，并且用具有深UV波长或EUV波长或适合于通过光刻工艺进行图案化处理的任何其他波长的光进行曝光。基材(70)可包括单层或多层，其可为图案化层或覆盖层。基材(70)的表面被适合于光刻工艺的光致抗蚀剂层(60)覆盖(图3b)。光被主要特征(26)完全阻挡。作为辅助特征(27)的较小特征仅部分地阻挡光，因此不会如稍稍指出的那样在基材(70)上成像(62)。光致抗蚀剂层(70)的区域(61)完全曝光。在光致抗蚀剂显影之后，在基材(70)上形成图案化的光致抗蚀剂特征(65)(图3d)。
在第二方面，本发明涉及用于光刻工艺(图4a；图4b)的掩模结构(100；110)。掩模结构(100；110)包括在一侧上覆盖有吸收层(20)的基材。在吸收层(20)上方存在图案化层。图案化层包括至少一个开口(80)。所述至少一个开口(80)延伸穿过图案化层的整个厚度，从而形成突起(35)。在至少一个开口(80)中存在至少一个辅助掩模特征(41)。所述至少一个辅助特征(41)是BCP材料的第一部分，并且相对于BCP材料的第二部分(42)周期性地分布。
在一些实施方式中，掩模结构、基材，图案化层、至少一个辅助掩模特征可以独立地根据第一方面的任何实施方式。
这种掩模结构(100；110)将保护吸收层(20)。这是由于吸收层(20)被覆盖的事实。这是有利的，因为在BCP材料的提供和相分离之后需要将掩模结构输送到另一个位置或另一个处理工具的情况中，避免了吸收层的污染或损坏。吸收层上的污染或损坏会危害吸收层上的图案保真度，从而影响在基材上形成的实际图案。这可能会对装置性能产生负面影响。
在一些实施方式中，图案化层可以是图案化的光致抗蚀剂层。
在一些实施方式中，BCP材料可以是不对称的。
不对称的BCP材料由于其组成，具有与第二部分相比宽度值更小的第一部分。因此，当使用包括不对称BCP材料的掩模结构(110)时，可以在吸收层(20)中制造较小尺寸的辅助特征。利用这种掩模结构(110)，可以制造用于EUV光刻的掩模，由此获得具有小于10nm的CD值的辅助特征。此外，这种掩模结构(110)不仅可用于制造用于EUV光刻的掩模，而且还用于制造采用复杂设计的掩模，由此需要在吸收层中存在小于10nm的宽度的特征尺寸。这些特征可以是由空间分隔的线形特征，或者是孔形或柱形特征。
在一些实施方式中，掩模结构(110)还可以包括与吸收层(20)和图案化层(30)接触并夹在吸收层(20)与图案化层(30)之间的中性层(50)。具有中性层是有利的，因为这样的掩模结构(110)将被带到蚀刻工具中以选择性地去除BCP材料的第二部分(42)。在去除第二部分(42)之后，图案将被转移到中性层(50)和吸收层(20)中。通常，当相对于第一部分(41)移除第二部分(42)时，湿蚀刻工艺提供更好的选择性。例如，当使用PS-PMMA嵌段共聚物时，可以通过使用包含丙酮的湿蚀刻溶液选择性地除去PMMA。然而，优选通过干蚀刻工艺将图案转移到中性层(50)中并进一步转移到吸收层(20)中，以避免在使用湿蚀刻时可能引起的毛细力导致的图案坍塌。因此，需要将掩模结构(110)从进行湿蚀刻以选择性去除第二部分(42)的处理工具中转移到干蚀刻处理工具中，以进一步将图案转移到中性层(50)和吸收层(20)中。正是在这种在不同处理工具之间转移的过程中，中性层(50)通过仍然覆盖吸收层(20)来保护其免受污染或损坏。

Claims (15)

1.一种制造用于光刻工艺的掩模结构的方法，所述方法包括：
-提供在其一侧上覆盖有吸收层(20)的基材(10)，
-在吸收层(20)上方提供包括至少一个开口(80)的图案化层(30)，
-在至少一个开口(80)中形成至少一个辅助掩模特征(41)；
其中，
所述至少一个辅助掩模特征(41)通过进行定向自组装(DSA)图案化工艺形成，该工艺包括诱导设置在所述至少一个开口(80)中的BCP材料相分离为第一部分(41)和第二部分(42)，所述第一部分(41)是至少一个辅助掩模特征并且相对于第二部分(42)周期性分布。
2.如权利要求1或2所述的方法，其特征在于，所述图案化层(30)是图案化的光致抗蚀剂层。
3.如权利要求1或2所述的方法，其特征在于，所述图案化层(30)是图案化的旋涂碳层。
4.如前述权利要求中任一项所述的方法，其中，进行DSA图案化工艺还包括选择性地去除BCP材料的第二部分(42)，并且该方法还包括通过使用图案化层(30)和至少一个辅助掩模特征(41)作为掩模来图案化吸收层(20)。
5.如前述权利要求中任一项所述的方法，其中，进行DSA图案化工艺还包括在诱导相分离之后，选择性地将金属或陶瓷材料注入第一部分(41)中。
6.如前述权利要求中任一项所述的方法，其特征在于，中性层(50)与吸收层(20)和图案化层(30)接触并夹在吸收层(20)与图案化层(30)之间。
7.如权利要求1-6中任一项所述的方法，其特征在于，所述至少一个开口(80)是沟槽。
8.如权利要求7所述的方法，其特征在于，所述第一部分(41)和所述第二部分(42)为层状结构的形式。
9.如权利要求1-6中任一项所述的方法，其特征在于，所述至少一个开口(80)是具有圆形、矩形、椭圆形或正方形形状的孔。
10.如权利要求9所述的方法，其特征在于，所述第一部分(41)是被所述第二部分(42)包围的圆柱形结构的形式。
11.如前述权利要求中任一项所述的方法，其特征在于，所述BCP材料是不对称的。
12.一种用于光刻工艺的掩模结构(100；110)，其包括：
-在其一侧上覆盖有吸收层(20)的基材(10)，
-在吸收层(20)上方的包括至少一个开口(80)的图案化层(30)，
-在至少一个开口(80)中的至少一个辅助掩模特征(41)，其是BCP材料的第一部分(41)并且相对于BCP材料的第二部分(42)周期性分布。
13.如权利要求12所述的掩模结构，其特征在于，所述图案化层是图案化的光致抗蚀剂层。
14.如权利要求12或13所述的掩模结构，其特征在于，所述BCP材料是不对称的。
15.如权利要求12-14中任一项所述的掩模结构，其特征在于，所述掩模结构还包括与吸收层(20)和图案化层(30)接触并夹在吸收层(20)与图案化层(30)之间的中性层(50)。
CN201811019646.9A 2017-09-06 2018-09-03 制造掩模的方法 Pending CN109613798A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17189717.6 2017-09-06
EP17189717.6A EP3454121A1 (en) 2017-09-06 2017-09-06 Method for manufacturing a mask

Publications (1)

Publication Number Publication Date
CN109613798A true CN109613798A (zh) 2019-04-12

Family

ID=59811135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811019646.9A Pending CN109613798A (zh) 2017-09-06 2018-09-03 制造掩模的方法

Country Status (3)

Country Link
US (1) US10720336B2 (zh)
EP (1) EP3454121A1 (zh)
CN (1) CN109613798A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3454120B1 (en) * 2017-09-09 2024-05-01 IMEC vzw Method for manufacturing euv reticles and reticles for euv lithography
US11480869B2 (en) * 2019-08-29 2022-10-25 Taiwan Semiconductor Manufacturing Company Ltd. Photomask with enhanced contamination control and method of forming the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120190205A1 (en) * 2011-01-20 2012-07-26 International Business Machines Corporation Methods for self-aligned self-assembled patterning enhancement
US20120241411A1 (en) * 2011-03-24 2012-09-27 Uchicago Argonne Llc Sequential infiltration synthesis for advanced lithography
JP2014090029A (ja) * 2012-10-29 2014-05-15 Panasonic Corp パターン形成方法及びフォトマスク
CN103809370A (zh) * 2012-11-13 2014-05-21 台湾积体电路制造股份有限公司 使用定向自组装的光刻工艺
CN104380194A (zh) * 2012-04-16 2015-02-25 布鲁尔科技公司 用于导向自组装的硅硬掩模层
US20150235839A1 (en) * 2014-02-20 2015-08-20 GlobalFoundries, Inc. Methods for fabricating integrated circuits using directed self-assembly including lithographically-printable assist features
CN104995715A (zh) * 2013-02-14 2015-10-21 Asml荷兰有限公司 用于通过嵌段共聚物的自组装在衬底上提供间隔的光刻特征的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930966B1 (ko) 2007-09-14 2009-12-10 한국과학기술원 블록공중합체의 나노구조와 일치하지 않는 형태의 표면패턴상에 형성되는 블록공중합체의 나노구조체 및 그 제조방법
US8336003B2 (en) * 2010-02-19 2012-12-18 International Business Machines Corporation Method for designing optical lithography masks for directed self-assembly
KR20130034778A (ko) 2011-09-29 2013-04-08 주식회사 동진쎄미켐 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
WO2013104499A1 (en) * 2012-01-13 2013-07-18 Asml Netherlands B.V. Self-assemblable polymer and methods for use in lithography
WO2013143813A1 (en) * 2012-03-28 2013-10-03 Asml Netherlands B.V. Methods of providing patterned templates for self-assemblable block copolymers for use in device lithography
US9086621B2 (en) * 2012-04-20 2015-07-21 Asml Netherlands B.V. Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
KR20150101875A (ko) 2014-02-27 2015-09-04 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US9523917B2 (en) 2014-09-16 2016-12-20 SK Hynix Inc. Methods of forming patterns
US10418245B2 (en) * 2017-07-31 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrated circuit manufacturing with directed self-assembly (DSA)

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120190205A1 (en) * 2011-01-20 2012-07-26 International Business Machines Corporation Methods for self-aligned self-assembled patterning enhancement
US20120241411A1 (en) * 2011-03-24 2012-09-27 Uchicago Argonne Llc Sequential infiltration synthesis for advanced lithography
CN104380194A (zh) * 2012-04-16 2015-02-25 布鲁尔科技公司 用于导向自组装的硅硬掩模层
JP2014090029A (ja) * 2012-10-29 2014-05-15 Panasonic Corp パターン形成方法及びフォトマスク
CN103809370A (zh) * 2012-11-13 2014-05-21 台湾积体电路制造股份有限公司 使用定向自组装的光刻工艺
CN104995715A (zh) * 2013-02-14 2015-10-21 Asml荷兰有限公司 用于通过嵌段共聚物的自组装在衬底上提供间隔的光刻特征的方法
US20150235839A1 (en) * 2014-02-20 2015-08-20 GlobalFoundries, Inc. Methods for fabricating integrated circuits using directed self-assembly including lithographically-printable assist features

Also Published As

Publication number Publication date
US20190074186A1 (en) 2019-03-07
EP3454121A1 (en) 2019-03-13
US10720336B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
JP5768074B2 (ja) パターン形成方法
CN102122113A (zh) 光刻方法
CN109613798A (zh) 制造掩模的方法
TWI752019B (zh) 具有多層遮光層的光罩
US20050147927A1 (en) Patterning semiconductor layers using phase shifting and assist features
US8881069B1 (en) Process enhancing safe SRAF printing using etch aware print avoidance
US7354682B1 (en) Chromeless mask for contact holes
CN107275193B (zh) 形成半导体图形的方法
WO2005076935A2 (en) Wavelength filtering in nanolithography
TWI553705B (zh) 利用無光罩製程形成半導體結構之方法
Hiraka et al. UV-NIL templates for the 22nm node and beyond
KR101096191B1 (ko) 콘택홀 형성 방법
JP5428401B2 (ja) 凸状パターン形成体の製造方法
KR100596859B1 (ko) 반도체 소자의 미세패턴 형성 방법
KR100815942B1 (ko) 패턴의 해상도를 향상시키기 위한 반도체 소자의 제조 방법
KR100602129B1 (ko) 다단계 노광공정을 이용한 패턴 형성 방법
US9171735B2 (en) Method for fabricating a semiconductor integrated circuit with a litho-etch, litho-etch process for etching trenches
JPH03257825A (ja) 半導体装置の製造方法
JP2005268627A (ja) 半導体装置の製造方法
Fujii et al. UV-NIL mask making and imprint evaluation
US10514613B2 (en) Pattern modification and patterning process
KR970076079A (ko) 미세패턴 형성방법
KR100772784B1 (ko) 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법
KR20100005601A (ko) 반도체 소자의 패턴 형성방법
JP2006318969A (ja) 微細構造の製造方法、及び半導体デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190412

RJ01 Rejection of invention patent application after publication