JP4899871B2 - レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 - Google Patents
レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 Download PDFInfo
- Publication number
- JP4899871B2 JP4899871B2 JP2007001108A JP2007001108A JP4899871B2 JP 4899871 B2 JP4899871 B2 JP 4899871B2 JP 2007001108 A JP2007001108 A JP 2007001108A JP 2007001108 A JP2007001108 A JP 2007001108A JP 4899871 B2 JP4899871 B2 JP 4899871B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- substrate
- processing target
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明は、フォトリソグラフィーによるレジストパターン形成方法及びそれを用いた電子素子の製造方法並びに半導体集積回路の製造方法に関するものである。
近年、主にエレクトロニクス製品などの小型化や特性の向上の要請から、半導体集積回路を始めとし、各種の電子素子の製造に微細加工技術が多用され、また微細化技術が研究開発されている。その他の電子素子としては、有機エレクトロルミネッセンス素子や、磁気センサ素子、表面弾性波素子、などがある。この微細化加工技術として、特にリソグラフィーが主要な技術として現在も研究開発されている。
主要な素子として半導体集積回路を例示すれば、リソグラフィーに利用されるマスクパターンの微細化、露光光の短波長化が進められている。例えば主に回折現象による影響を軽減して微細化を進めるマスクとして、位相シフトマスク（特許文献１、２）、近接効果補正マスク（ＯＰＣOPC(optical proximity correction)）等が開発され、また短波長としてはＫｒＦエキシマレーザ（波長２４８ｎｍ）からＡｒＦエキシマレーザ（波長１９３ｎｍ）、さらにその次にはＦ２エキシマレーザ（波長１５７ｎｍ）の使用が提案され、開発が行われている。このような短波長のためのマスクとしては、近年、反射光を利用した極端紫外線露光用マスクが開発されている。さらに特に線幅６５ｎｍ以下のパターン形成においては、レンズと露光対象ウェハ間を空気よりも屈折率の高い媒体で満たし、実効的な解像度を向上させる液浸リソグラフィー法が注目されている。この方法によれば、従来のＡｒＦエキシマレーザーで形成が困難であった６５ｎｍ以下のパターンを形成することが可能であると期待されている。
半導体集積回路の製造では、基板となるウェハー表面に加工対象層を形成し、レジストを塗布し、このようなマスクを利用しパターン露光し、レジストパターンを形成する。そして加工対象層を加工する。加工対象層としては、たとえば絶縁膜層（ＳｉＯ2が一般的）が例示できる。基板上に絶縁膜を形成し、絶縁膜層上にレジストを塗布し、マスクパターンを露光、現像してレジストパターンを形成し、レジストの残余されていない開口部から、エッチングで絶縁層膜を除去する。さらに、例えば加工対象層として半導体層を基板の上に形成し、つぎにレジストパターンを形成し、不純物を拡散して、不純物半導体領域を形成する。あるいは加工対象層として、基板上に導電膜層を形成し、マスクパターンを露光しレジストパターンを形成後エッチングして配線層とする。このように、種々のレジストパターンを形成し、エッチングや熱酸化処理、不純物導入、薄膜形成等の加工を繰り返し、集積回路を製造する。これは、集積回路以外の他の電子素子にも利用され、製造されている。
このようにリソグラフィー技術の微細化向上のため、特に露光光の短波長化、そのためのマスクの材料や露光方法について開発が進められているが、いずれも高価で大掛かりな露光装置や製膜装置を必要としている。
公知文献を以下に示す。
特開昭５８−１７３７４４号公報
特公昭６２−０５０８１１号公報
特開平０６−０９７０３９号公報
本願発明は、このような問題点を解決するもので、従来の露光装置や製膜装置を利用して、さらに微細なパターンを形成できるレジストパターン形成方法及びそれを利用した電子素子の製造方法並びに半導体集積回路の製造方法を提供することを課題とする。
本発明は係る課題に鑑みなされたもので、請求項１の発明は、基板上にレジストを塗布し、パターン状に露光しレジストのパターンを形成する方法であって、基板上にポジタイプのレジスト又はネガタイプのレジストを塗布し第一レジストとし、次にその上に第一レジストとは逆のタイプのレジストを塗布し第二レジストとし、次にパターン形成されたマスクを介し露光し、次に第二レジストを弱現像し、次に第二レジストが残余されていない領域の第一レジスト及び第二レジストの残余部をエッチングにより除去し、次に第一レジストを弱現像することにより、マスクのパターンの境界に対応する部位に線状レジストパターンを形成することを特徴とするレジストパターン形成方法としたものである。
本発明の請求項２の発明は、基板上にレジストを塗布し、パターン状に露光しレジストのパターンを形成する方法であって、基板上にポジタイプのレジスト又はネガタイプのレジストを塗布し第一レジストとし、次にその上に第一レジストとは逆のタイプのレジストを塗布し第二レジストとし、次にパターン形成されたマスクを介し露光し、次に第二レジストを強現像し、次に第一レジストを強現像することにより、マスクのパターンの境界に対応する部位では線状にレジストの除去された、レジストパターンを形成することを特徴とするレジストパターン形成方法としたものである。
本発明の請求項３の発明は、表面に加工対象層を形成した基板を用意し、加工対象層上に請求項１または２に記載のレジストパターン形成方法でレジストパターンを形成し、加工対象層を加工することを特徴とする電子素子の製造方法としたものである。
本発明の請求項４の発明は、ウェハーの表面に加工対象層を形成した基板を用意し、加工対象層上に請求項１または２に記載のレジストパターン形成方法でレジストパターンを形成し、加工対象層を加工することを特徴とする半導体集積回路の製造方法としたものである。
なお、レジストを弱現像した場合、弱く露光した領域のレジストは残余され、強現像を実施した場合、弱く露光した領域のレジストは除去される。
未露光部、弱露光部、強露光部を有するネガレジストに「弱現像」を行った場合、未露光部だけが除去される。未露光部、弱露光部、強露光部を有するポジレジストに「弱現像」を行った場合、強露光部だけが除去される。「強現像」は強めに現像を行うもので、未露光部、弱露光部、強露光部を有するネガレジストに「強現像」を行った場合、未露光部、弱露光部が除去される。未露光部、弱露光部、強露光部を有するポジレジストに「強現像」を行った場合、弱露光部、強露光部が除去される。
本発明のレジストパターン形成方法では、基板上にポジタイプのレジスト又はネガタイプのレジストを塗布し第一レジストとし、次にその上に逆のタイプのレジストを塗布し第二レジストとし、次にパターン形成されたマスクを介し露光してレジストパターンを形成
する。このとき、マスクのパターンの境界に対応する部位に、回折現象により、光が弱く露光する領域ができ、現像やエッチングすることにより、線状レジストパターンを形成できるので、従来の露光装置や製膜装置を利用して、さらに微細なレジストパターンを形成でき、微細な電子素子を製造できる。
する。このとき、マスクのパターンの境界に対応する部位に、回折現象により、光が弱く露光する領域ができ、現像やエッチングすることにより、線状レジストパターンを形成できるので、従来の露光装置や製膜装置を利用して、さらに微細なレジストパターンを形成でき、微細な電子素子を製造できる。
以下本発明を実施するための最良の形態につき、図面を用いて説明する。図１は、本発明のパターン形成方法の一実施の形態例を断面で示した説明図である。図２は、一実施例に使用するパターン形成されたマスクの例を平面で示した説明図である。
本実施例は、基板上にレジストを塗布し、パターン状に露光しレジストのパターンを形成する方法である。まず図１（ａ）で示すように、表面に加工対象層２を形成した基板１を用意し、基板１の加工対象層２上にネガタイプのレジストを塗布し第一レジスト３とし、次にその上にポジタイプのレジストを塗布し第二レジスト４とする。次に図２に示すようなパターン５１の形成されたマスク５を介し、基板上に露光する（図１（ｂ））。なお、図１（ｂ）に示したマスク５は、図２で示したマスク５のＡ−Ａ’部分に相当し、その断面で示している。このときレジストには、マスクパターン５１の境界に対応する部位では回折現象により、露光光が弱い弱露光領域（第二レジスト４１、第一レジスト３１）が形成される。次に、第二レジストを弱現像し、強光の当った部分を除去する（図１（ｃ））。弱露光領域４１には、レジストが残余される。次に第二レジストが残余されていない領域の第一レジスト３及び第二レジストの残余部（弱露光領域４１及び非露光領域４２）をエッチングにより除去する（図１（ｄ））。次に第一レジストを弱現像することにより非露光領域３２を除去する（図１（ｅ））。この結果、マスク５のパターン５１の境界に対応する部位に、第一レジストの弱露光領域３１が残余し、線状レジストパターンが形成される。ここで基板に対し、所望の加工をすることによって、レジストパターンに覆われていない加工対象層２の領域２１を加工できる（図１（ｆ））。次にレジストを除去することによって所望の加工された基板が得られる（図１（ｇ））。
つぎに、第二の実施の形態例を説明する。図３は、本発明のパターン形成方法の第二の実施の形態例を断面で示した説明図である。本実施例は、基板上にポジレジストを塗布後、その上にネガレジストを塗布し、パターン状に露光しレジストのパターンを形成する方法である。まず図３（ａ）で示すように、表面に加工対象層２０を形成した基板１０を用意し、基板１０の加工対象層２０上にネガタイプのレジストを塗布し第一レジスト３０とし、次にその上にポジタイプのレジストを塗布し第二レジスト４０とする。次に図２に示すようなパターン５１の形成されたマスク５を介し、基板上に露光する（図３（ｂ））。このときレジストには、マスクパターン５１の境界に対応する部位では回折現象により、露光光が弱い弱露光領域（第二レジスト４１０、第一レジスト３１０）が形成される。次に、第二レジストを弱現像し、光の当らない部分を除去する（図３（ｃ））。弱露光領域４１０には、レジストが残余される。次に第二レジストが残余されていない領域の第一レジスト３０及び第二レジストの残余部（弱露光領域４１０及び露光領域４２０）をエッチングにより除去する（図３（ｄ））。次に第一レジストを弱現像することにより露光領域３２０を除去する（図３（ｅ））。この結果、マスク５のパターン５１の境界に対応する部位に、第一レジストの弱露光領域３１０が残余し、線状レジストパターンが形成される。ここで基板に対し、所望の加工をすることによって、レジストパターンに覆われていない加工対象層２０の領域２１０を加工できる（図３（ｆ））。次にレジストを除去することによって所望の加工された基板が得られる（図３（ｇ））。
以上の例では、弱露光領域のレジストが線状に残余される。以下逆に、弱露光領域のレジストが線状に除去された、パターンを形成する例を示す。
第３の実施例では、まず図４（ａ）で示すように、表面に加工対象層２５を形成した基板１５を用意し、基板１５の加工対象層２５上にネガタイプのレジストを塗布し第一レジスト３５とし、次にその上にポジタイプのレジストを塗布し第二レジスト４５とする。次に図２に示すようなパターン５１の形成されたマスク５を介し、基板上に露光する（図４（ｂ））。このときレジストには、マスクパターン５１の境界に対応する部位では回折現象により、露光光が弱い弱露光領域（第二レジスト４５１、第一レジスト３５１）が形成される。次に、第二レジストを強現像し、光の当った部分を除去する（図４（ｃ））。弱露光領域４５１も、レジストが除去される。次に第一レジストを強現像することにより弱露光領域３５１を除去する（図４（ｄ））。この結果、マスク５のパターン５１の境界に対応する部位では、第一レジストの弱露光領域のレジストが線状に除去され、レジストパターンが形成される。ここで基板に対し、所望の加工をすることによって、レジストパターンに覆われていない加工対象層２５の領域２５１を加工できる（図４（ｅ））。次にレジストを除去することによって所望の加工された基板が得られる（図４（ｆ））。
次に第４の実施例では、まず図５（ａ）で示すように、表面に加工対象層２６を形成した基板１６を用意し、基板１６の加工対象層２６上にポジタイプのレジストを塗布し第一レジスト３６とし、次にその上にネガタイプのレジストを塗布し第二レジスト４６とする。次に図２に示すようなパターン５１の形成されたマスク５を介し、基板上に露光する（図５（ｂ））。このときレジストには、マスクパターン５１の境界に対応する部位では回折現象により、露光光が弱い弱露光領域（第二レジスト４６１、第一レジスト３６１）が形成される。次に、第二レジストを強現像し、光の当たらなかった部分を除去する（図５（ｃ））。弱露光領域４６１も、レジストが除去される。次に第一レジストを強現像することにより弱露光領域３６１を除去する（図５（ｄ））。この結果、マスク５のパターン５１の境界に対応する部位では、第一レジストの弱露光領域のレジストが線状に除去され、レジストパターンが形成される。ここで基板に対し、所望の加工をすることによって、レジストパターンに覆われていない加工対象層２６の領域２６１を加工できる（図５（ｅ））。次にレジストを除去することによって所望の加工された基板が得られる（図５（ｆ））。
以上のようにして、所望の加工された基板が得られるが、この基板をウェハとしてこのようなレジストパターンを形成し、所望の加工としてエッチングや熱酸化処理、不純物導入、薄膜形成等の加工を繰り返し、集積回路を製造できる。このようなプロセスは、集積回路以外の他の電子素子にも利用でき、製造できる。
また、本願発明のレジストパターンの形成方法では、マスクパターンの境界部に対応する部位に、線状のパターンが形成される。図６は、本願に係るマスクパターン５１の例と、これを利用して本願発明方法により形成したレジストパターン５２の例を平面で示した部分説明図である。図６（ａ）の幅Ａ、パターン間距離Ｂのマスクパターン５１が形成されたマスク５に対し、図６（ｂ）のようにパターンの境界部に対応した部位にレジストパターン５２が形成される。したがって、マスク５が線のパターン５１であれば、レジストとしては線分パターン５２がリング状に形成できる。これに対し図７は、レジストパターンがリング状とならない線状パターンに形成した例を平面で示した説明図である。図７（ａ）のマスク５０のパターン５５は、パターン幅Ａ1が図６（ｂ）のレジストパターン５２幅とほぼ同等としている。このようなパターン５５の形成されたマスク５０でレジストパターン５４を形成すれば、図７（ｂ）に示したように、輪郭線状のパターンが接することにより、リング状にならない線状のレジストパターン５４が形成される。また、図７（ａ）のマスクパターンの長さを調整することにより、種々の長方形状のレジストパターンを形成することができる。さらにパターン間距離Ｂ1を小さくすることにより、接するパターンを増加し、面積の大きなパターンも形成できる。
なお、以上の説明では、マスクのパターンがそのままレジスト上に露光されることを前提としているが、通常の露光機では、マスクパターンはレジスト上に４、５倍に縮小して露光される。したがってこの場合、マスクパターンは、上記の例より４、５倍の大きさに形成すればよい。
また、以上の例では、弱露光領域のレジストが線状に残余される場合で説明したが、弱露光領域のレジストが、線状に除去されたパターンを形成する場合でも同様である。
本願発明のレジストパターン形成方法及びそれを用いた電子素子の製造方法では、回折現象を利用し露光することにより、微細なレジストパターンを形成し、またそのパターンに対応した微細なパターン状に加工し、電子素子を製造する。したがって、位相シフトマスクやＯＰＣマスクを利用し、また極端紫外線や液浸の露光の光学系とを本願発明の方法と組み合わせることにより、さらに微細な加工ができる。
１・・・・基板
２・・・・加工対象層
２１・・・加工対象領域
３・・・・第一レジスト
３１・・・弱露光領域
３２・・・非露光領域
４・・・・第二レジスト
４１・・・弱露光領域
４２・・・非露光領域
５・・・・マスク
５０・・・マスク
５１・・・マスクパターン
５２・・・レジストパターン
５４・・・レジストパターン
５５・・・マスクパターン
１０・・・基板
２０・・・加工対象層
２１０・・加工対象領域
３０・・・第一レジスト
３１０・・弱露光領域
３２０・・露光領域
４０・・・第二レジスト
４１０・・弱露光領域
４２０・・露光領域
１５・・・基板
２５・・・加工対象層
２５１・・加工対象領域
３５・・・第一レジスト
３５１・・弱露光領域
３５２・・非露光領域
４５・・・第二レジスト
４５１・・弱露光領域
４５２・・非露光領域
１６・・・基板
２６・・・加工対象層
２６１・・加工対象領域
３６・・・第一レジスト
３６１・・弱露光領域
３６２・・露光領域
４６・・・第二レジスト
４６１・・弱露光領域
４６２・・露光領域
２・・・・加工対象層
２１・・・加工対象領域
３・・・・第一レジスト
３１・・・弱露光領域
３２・・・非露光領域
４・・・・第二レジスト
４１・・・弱露光領域
４２・・・非露光領域
５・・・・マスク
５０・・・マスク
５１・・・マスクパターン
５２・・・レジストパターン
５４・・・レジストパターン
５５・・・マスクパターン
１０・・・基板
２０・・・加工対象層
２１０・・加工対象領域
３０・・・第一レジスト
３１０・・弱露光領域
３２０・・露光領域
４０・・・第二レジスト
４１０・・弱露光領域
４２０・・露光領域
１５・・・基板
２５・・・加工対象層
２５１・・加工対象領域
３５・・・第一レジスト
３５１・・弱露光領域
３５２・・非露光領域
４５・・・第二レジスト
４５１・・弱露光領域
４５２・・非露光領域
１６・・・基板
２６・・・加工対象層
２６１・・加工対象領域
３６・・・第一レジスト
３６１・・弱露光領域
３６２・・露光領域
４６・・・第二レジスト
４６１・・弱露光領域
４６２・・露光領域
Claims (4)
- 基板上にレジストを塗布し、パターン状に露光しレジストのパターンを形成する方法であって、基板上にポジタイプのレジスト又はネガタイプのレジストを塗布し第一レジストとし、次にその上に第一レジストとは逆のタイプのレジストを塗布し第二レジストとし、次にパターン形成されたマスクを介し露光し、次に第二レジストを弱現像し、次に第二レジストが残余されていない領域の第一レジスト及び第二レジストの残余部をエッチングにより除去し、次に第一レジストを弱現像することにより、マスクのパターンの境界に対応する部位に線状レジストパターンを形成することを特徴とするレジストパターン形成方法。
- 基板上にレジストを塗布し、パターン状に露光しレジストのパターンを形成する方法であって、基板上にポジタイプのレジスト又はネガタイプのレジストを塗布し第一レジストとし、次にその上に第一レジストとは逆のタイプのレジストを塗布し第二レジストとし、次にパターン形成されたマスクを介し露光し、次に第二レジストを強現像し、次に第一レジストを強現像することにより、マスクのパターンの境界に対応する部位では線状にレジストの除去された、レジストパターンを形成することを特徴とするレジストパターン形成方法。
- 表面に加工対象層を形成した基板を用意し、加工対象層上に請求項１または２に記載のレジストパターン形成方法でレジストパターンを形成し、加工対象層を加工することを特徴とする電子素子の製造方法。
- ウェハーの表面に加工対象層を形成した基板を用意し、加工対象層上に請求項１または２に記載のレジストパターン形成方法でレジストパターンを形成し、加工対象層を加工することを特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007001108A JP4899871B2 (ja) | 2007-01-09 | 2007-01-09 | レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007001108A JP4899871B2 (ja) | 2007-01-09 | 2007-01-09 | レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008171859A JP2008171859A (ja) | 2008-07-24 |
| JP4899871B2 true JP4899871B2 (ja) | 2012-03-21 |
Family
ID=39699704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007001108A Expired - Fee Related JP4899871B2 (ja) | 2007-01-09 | 2007-01-09 | レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4899871B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5086149B2 (ja) * | 2008-03-26 | 2012-11-28 | 日本電信電話株式会社 | 微細構造の作製方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5259580A (en) * | 1975-11-11 | 1977-05-17 | Matsushita Electric Ind Co Ltd | Photo etching method |
| JPS63157421A (ja) * | 1986-12-22 | 1988-06-30 | Oki Electric Ind Co Ltd | レジストパタ−ン形成方法 |
| JP3091886B2 (ja) * | 1991-07-25 | 2000-09-25 | セイコーインスツルメンツ株式会社 | レジストパターンの形成方法 |
| JP3050965B2 (ja) * | 1991-09-27 | 2000-06-12 | 沖電気工業株式会社 | レジストパタンの形成方法 |
| JPH05315242A (ja) * | 1992-05-06 | 1993-11-26 | Fujitsu Ltd | 微細レジストパターンの形成方法 |
| JP2000221691A (ja) * | 1999-02-04 | 2000-08-11 | Kansai Paint Co Ltd | レジストパターン形成方法 |
| JP3553897B2 (ja) * | 2001-03-05 | 2004-08-11 | 株式会社半導体先端テクノロジーズ | 微細レジストパターンの形成方法及び半導体装置の製造方法 |
-
2007
- 2007-01-09 JP JP2007001108A patent/JP4899871B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008171859A (ja) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7691549B1 (en) | Multiple exposure lithography technique and method | |
| JP5409238B2 (ja) | フォトマスク、フォトマスクの製造方法、パターン転写方法及び表示装置用画素電極の製造方法 | |
| US20080241708A1 (en) | Sub-resolution assist feature of a photomask | |
| TWI480679B (zh) | 多灰階光罩、多灰階光罩之製造方法、圖案轉印方法及薄膜電晶體之製造方法 | |
| JP2011215197A5 (ja) | ||
| US7846616B2 (en) | Lithography masks and methods | |
| JP2006527398A (ja) | レチクルを設計し、半導体素子をレチクルで作製する方法 | |
| JP2003151875A (ja) | パターンの形成方法および装置の製造方法 | |
| US7859645B2 (en) | Masks and methods of manufacture thereof | |
| JP2013109265A (ja) | マスクおよびパターン形成方法 | |
| JP4899871B2 (ja) | レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 | |
| KR20090097471A (ko) | 노광마스크 및 이를 이용한 반도체소자의 형성방법 | |
| JP5644290B2 (ja) | フォトマスクの製造方法 | |
| US20040151989A1 (en) | Photo mask, method of manufacturing electronic device, and method of manufacturing photo mask | |
| JP2923905B2 (ja) | フォトマスク | |
| KR100835469B1 (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 | |
| JP2007173609A (ja) | 半導体装置の製造方法 | |
| KR100314743B1 (ko) | 반도체소자의위상반전마스크제조방법 | |
| JP2011176042A (ja) | 半導体回路パターンの形成方法 | |
| US8765329B2 (en) | Sub-resolution rod in the transition region | |
| KR100930388B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100790292B1 (ko) | 반도체 소자의 미세패턴 형성 방법 | |
| KR100772784B1 (ko) | 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법 | |
| CN113253564A (zh) | 光掩模、光掩模的制造方法、显示装置用器件的制造方法 | |
| US20070020531A1 (en) | Phase shift mask for patterning ultra-small hole features |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |