JP3553897B2 - 微細レジストパターンの形成方法及び半導体装置の製造方法 - Google Patents
微細レジストパターンの形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3553897B2 JP3553897B2 JP2001059799A JP2001059799A JP3553897B2 JP 3553897 B2 JP3553897 B2 JP 3553897B2 JP 2001059799 A JP2001059799 A JP 2001059799A JP 2001059799 A JP2001059799 A JP 2001059799A JP 3553897 B2 JP3553897 B2 JP 3553897B2
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- resist
- resist pattern
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、微細レジストパターンの形成方法及び半導体装置の製造方法に関し、特に、ウエハ等の表面に微細なパターンを形成するための微細レジストパターンの形成方法及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図２にて、半導体装置を製造する際の従来の微細レジストパターンの形成方法、すなわち２層レジストプロセスについて説明する。
図２（Ａ）〜（Ｄ）は、従来の微細レジストパターンの形成方法において、各工程における半導体装置を示す概略断面図である。
【０００３】
まず、同図（Ａ）に示すように、レジスト積層工程が行われる。すなわち、基板１上に、下層レジスト２を塗布した後に、これを熱架橋する。その後、さらに、下層レジスト２上に、シリコンを含有した上層レジスト３を塗布する。これにより、半導体装置のレジスト積層工程が終了する。
【０００４】
次に、同図（Ｂ）に示すように、露光工程が行われる。すなわち、レジスト積層工程後の半導体装置において、上層レジスト３上に露光４をして、所望の潜像としての上層レジストパターンを作成する。これにより、半導体装置の露光工程が終了する。
【０００５】
次に、同図（Ｃ）に示すように、現像工程が行われる。すなわち、露光工程後の半導体装置において、露光工程にて潜像化された上層レジストパターンを、現像化された上層レジストパターン３ａとする。これにより、半導体装置の現像工程が終了する。なお、同図において、露光４がされる領域と、上層レジストパターン３ａが形成される領域とは、一致している。すなわち、ここでの上層レジスト３は、いわゆるネガ型レジストである。
【０００６】
最後に、同図（Ｄ）に示すように、エッチング工程が行われる。すなわち、現像工程後の半導体装置において、現像化された上層レジストパターン３ａをエッチングマスクとして、下層レジスト２の露出した領域を、酸素プラズマ等により除去する。これにより、所望の下層レジストパターン２ａが形成されて、半導体装置の微細レジストパターン形成についての全工程が完了することになる。
【０００７】
【発明が解決しようとする課題】
近年、半導体装置の微細化に対する要求は益々高まる傾向にあり、これにともなって、ウエハ等の表面に微細なパターンを形成する新しい技術の開発が盛んに進められている。
【０００８】
ところが、上記の従来の技術においては、微細なレジストパターンを形成するためには、露光・現像工程にて形成される上層レジストパターンを、それに対応した微細なパターンとする必要があった。したがって、さらなる微細化されたレジストパターン形成が可能であるか否かは、露光装置の解像力によるところが大きかった。しかし、露光装置の解像力を向上するためには、光線波長やレンズ開口数をさらに厳しい条件に設定する必要があり、設備費用が高くなる等の経済的問題の他にも、難しい技術的問題が多々あった。
【０００９】
この発明は上述したような問題点を解消するためになされたもので、露光装置の解像力によることなく、半導体装置の表面にさらに微細なパターンを形成することができる微細レジストパターンの形成方法及び半導体装置の製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本願発明者は、上記課題を解決するために研究を重ねた結果、次の事項を知るに至った。すなわち、所定の分子量を有するポリビニルフェノール樹脂にて形成されたレジストは、その表面の露出した領域を特定の元素としてのシリコン（Ｓｉ元素）を含むガス（シリル化ガス）にさらすと、その露出領域とその近傍の領域とがシリコンと結合（シリル化）をしてシリル化領域を形成する。そして、このシリル化領域は、所定のエッチングガスとしての酸素ガスに対する耐性が強化されるという性質を有する。
さらに、このレジスト（シリル化レジスト）の膜厚と、シリコンとの結合条件（処理温度、処理時間、圧力、シリコン含有量等）とを一定値に管理することで、シリル化される近傍領域の範囲を、微細レジストパターンに対応した極めて微細な範囲とすることができる。
【００１１】
本発明は上記研究結果より、上述の課題を解決するためになされたものである。すなわち、本発明の微細レジストパターンの形成方法は、基板上に第一のレジスト層を形成する工程と、前記第一のレジスト層の上に、特定の元素を含む特定のガスに接触して当該特定の元素と結合し所定のエッチングガスに対する耐性が強化される性質を有する第二のレジスト層を形成する工程と、前記第二のレジスト層の上に、前記特定の元素を含む特定のガスに接触しても前記特定の元素と結合しない性質を有する第三のレジスト層のレジストパターンを形成する工程と、前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域を前記特定の元素を含む特定のガスにさらすことにより前記露出した領域とその近傍の領域とを前記特定の元素と結合させる工程と、前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域をエッチング除去する工程と、前記第三のレジスト層のレジストパターンと前記第二のレジスト層の前記特定の元素と結合していない領域とを除去するとともに、前記第二のレジスト層の前記特定の元素と結合した残存領域をマスクとして前記第一のレジスト層をエッチング除去して前記第一のレジスト層の微細レジストパターンを形成する工程とを備え、前記第二のレジスト層の前記特定の元素と結合した残存領域は、前記第二のレジスト層の膜厚又は前記特定の元素との結合条件によって制御されたことを特徴とするものである。
【００１２】
また、本発明の微細レジストパターンの形成方法は、基板上に第一のレジスト層を形成する工程と、前記第一のレジスト層の上に、シリコン含有ガスに接触してシリル化反応を起こす第二のレジスト層を形成する工程と、前記第二のレジスト層の上に、前記シリコン含有ガスに接触してシリル化反応を起こさない第三のレジスト層のレジストパターンを形成する工程と、前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域を前記シリコン含有ガスに曝すことにより前記露出した領域とその近傍の領域とにシリル化反応を起こす工程と、前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域をエッチング除去する工程と、前記第三のレジスト層のレジストパターンと前記第二のレジスト層のシリル化反応を起こしていない領域とを除去するとともに、前記第二のレジスト層のシリル化反応を起こした残存領域をマスクとして前記第一のレジスト層をエッチング除去して前記第一のレジスト層の微細レジストパターンを形成する工程とを備え、前記露出した領域の近傍の領域の範囲を、前記第二のレジスト層の膜厚および前記第二のレジスト層とシリコンとの結合条件によって制御することを特徴とするものである。
【００１３】
さらに、本発明の半導体装置の製造方法は、本発明の微細レジストパターンの形成方法を用いることを特徴とするものである。
【００１７】
【発明の実施の形態】
実施の形態．
以下、この発明の実施の形態を図面に基づいて詳細に説明する。図１（Ａ）〜（Ｇ）は、本実施の形態の微細レジストパターンの形成方法において、各工程における半導体装置を示す概略断面図である。
なお、同図において、半導体装置における基板１より下方の領域については、簡単のため図示を省略する。
【００１８】
まず、図１（Ａ）に示すように、レジスト積層工程が行われる。すなわち、まず、第一のレジスト層としての下層レジスト２を、基板１上に塗布した後に、これを熱架橋する。ここで、下層レジスト２としては、例えば、材質にノボラックレジスト（例えば、住友化学製ｉ線レジストＰＦＩ−３８）を用いることができる。さらに、このときの下層レジスト２の膜厚は、いわゆる回転塗布により０．５μｍ程度の膜厚とすることが好適であり、その場合の熱架橋は ２００〜３００℃の温度にて達成することができる。
【００１９】
次に、第二のレジスト層としての中間層レジスト５を、下層レジスト２上に塗布した後に、これを熱架橋する。ここで、中間層レジスト５は、一定のシリコンを含むガス中にてシリコンと結合してシリル化領域を形成する性質を有するシリル化レジストであり、例えば、材質としては分子量が２〜３万のポリビニルフェノール樹脂を用いることができる。さらに、このときの中間層レジスト５の膜厚は、０．０５〜０．０７μｍの膜厚とすることが好適であり、その場合の熱架橋は１３０〜１５０℃にて達成することができる。
【００２０】
そして最後に、第三のレジスト層としての上層レジスト６を、中間層レジスト５上に塗布する。ここで、上層レジスト６は、特定ガスとしてのシリコン含有気体と接触しても、シリル化せずにシリル化領域を形成しない性質を有する非シリル化レジストであり、例えば、材質としてはＡｒＦエキシマ露光用のアクリル系ポジ型レジストを用いることができる。さらに、このときの上層レジスト６の膜厚は、回転塗布により０．３〜０．４μｍの膜厚とすることが好適である。
【００２１】
このようにして、半導体装置のレジスト積層工程が終了する。なお、下層レジスト２又は中間層レジスト５は、上述のように、塗布工程後に高温で熱処理されている。そのため、その後に塗布される中間層レジスト５又は上層レジスト６は、下層レジスト２又は中間層レジスト５と混ざり合うことなく良好に塗布されることになる。
【００２２】
次に、図１（Ｂ）に示すように、露光工程が行われる。すなわち、レジスト積層工程後の半導体装置において、上層レジスト６上に露光７をして、所望の潜像としての上層レジストパターンを作成する。これにより、半導体装置の露光工程が終了する。
ここで、露光７としては、紫外線、Ｘ線、電子線等の高エネルギ照射が可能な光源を用いることができ、 例えば、ＡｒＦエキシマレーザを光源とした場合には、その照射量を３〜８ｍＪ／ｃｍ２とすることが好適である。
【００２３】
次に、図１（Ｃ）に示すように、現像工程が行われる。すなわち、露光工程後の半導体装置は、約９０℃にて約１分間熱処理される。そして、露光工程にて潜像化された上層レジストパターンを、現像化された上層レジストパターン６ａとする。これにより、半導体装置の現像工程が終了する。
なお、同図において、露光７がされる領域と、上層レジストパターン６ａが形成されない領域とは、一致している。すなわち、ここでの上層レジスト３は、いわゆるポジ型レジストである。また、ここでの現像は、いわゆる湿式現像方式とすることができる。
【００２４】
次に、図１（Ｄ）、（Ｅ）に示すように、シリル化処理工程が行われる。すなわち、同図（Ｄ）に示すように、現像工程後の半導体装置は、シリル化ガスとしてのシリコン含有気体にさらされる。
ここで、シリコン含有気体としては、例えば、ジメチルシリルジメチルアミン（ＤＭＳＤＭＡ）を用いることができる。なお、図１（Ｄ）中の記号Ｓｉはシリコン含有気体を示し、半導体装置の露出面がシリコン含有気体と接触している状態である。
【００２５】
そして、図１（Ｅ）に示すように、半導体装置における中間層レジスト５の露出領域は、シリコン含有気体と接触することにより、シリル化領域５ａを形成する。
ここで、シリル化領域５ａは、例えば、フェノール性水酸基とＤＭＳＤＭＡとの化学反応により形成されたものであり、結果的に中間層レジスト５内にシリコン元素が取り込まれることになる。
【００２６】
また、シリル化領域５ａは、シリコン含有気体に直接さらされる露出領域５ａ１と、シリコン含有気体には直接接触せずに露出領域の近傍の領域５ａ２（後述する残存シリル化領域としての中間層レジストパターン５ｃの領域である。）とで、形成される。すなわち、上層レジストパターン６ａの下方には、シリル化された近傍領域５ａ２と、シリル化されていない非シリル化領域５ｂとが存在することになる。
【００２７】
そして、この近傍領域５ａ２の範囲（中間層レジストパターン５ｃ）は、上述したように、処理温度、処理時間、圧力、シリコン含有量等のシリコンとの結合条件によって、任意に設定することができる。例えば、上述のＤＭＳＤＭＡをシリコン含有気体とした場合であれば、処理温度を８０℃とし、圧力を７．３ｋＰａ（５５Ｔｏｒｒ）として、処理時間を１５秒間とすると、近傍領域５ａ２の幅を０．０３μｍに設定することができる。
このようにして、半導体装置のシリル化処理工程が終了する。
【００２８】
次に、図１（Ｆ）に示すように、第一除去処理工程が行われる。すなわち、シリル化処理工程後の半導体装置において、上層レジストパターン６ａをマスクとして、シリル化領域５ａの露出領域５ａ１を除去する。すなわち、中間層レジスト５について、非シリル化領域５ｂと、中間層レジストパターン５ｃとが、除去されずに残存する。
【００２９】
ここで、第一除去工程における除去方法としては、例えば、ＣＦ系ガスを用いたプラズマ処理（異方性エッチング処理）を用いることができる。この場合、例えば、ＣＦ系ガスがＣ２Ｆ６と酸素の混合ガスであれば、最高出力が２００Ｗ、最低出力が５Ｗの処理装置（例えば、ラムリサーチ社製ＴＣＰ−９４００）を用いて、その処理時間は３０秒程度となる。
このようにして、半導体装置の第一除去処理工程が終了する。
【００３０】
最後に、図１（Ｇ）に示すように、第二除去処理工程が行われる。すなわち、第一除去処理工程後の半導体装置において、上層レジストパターン６ａと非シリル化領域５ｂとを除去するとともに、中間層レジストパターン５ｃをマスクとしてその領域以外の領域の下層レジスト２を除去する。すなわち、３層のレジスト層のうち、残存シリル化領域としての中間層レジストパターン５ｃと、下層レジストパターン２ａとが、除去されずに残存する。
【００３１】
ここで、第二除去工程における除去方法としては、例えば、酸素ガスを用いたプラズマ処理を用いることができる。すなわち、中間層レジストパターン５ｃについては、シリル化されており所定のエッチングガスとしての酸素ガスに対する耐性が強化されているために、酸素プラズマ処理を受けてもエッチング除去されないことになる。また、下層レジストパターン２ａについても、上述したように、高温熱処理にて熱架橋されているため、酸素プラズマ処理による損傷が生じにくくなっている。
このようにして、半導体装置の第二除去処理工程が終了し、所望の微細レジストパターンが形成された半導体装置が完成する。
【００３２】
以上説明したように、本実施の形態のように構成された微細レジストパターンの形成方法及び半導体装置においては、極めて微細であって、パターン変形等のない良好なパターンを形成することができる。
なお、本実施例においては、上層レジスト６としてポジ型レジストを用いたが、その代わりに、上層レジスト６としてネガ型レジストを用いても、本実施例と同様の効果を奏することになる。
【００３３】
さらに、本発明が上記実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【００３４】
【発明の効果】
本発明は以上のように構成されているので、特に露光装置の解像力を向上しなくても、ウエハ等の半導体装置の表面に極めて微細かつ良好なパターンを形成することができる微細レジストパターンの形成方法及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す微細レジストパターン形成方法において、各工程における半導体装置を示す概略断面図である。
【図２】従来の微細レジストパターン形成方法において、各工程における半導体装置を示す概略断面図である。
【符号の説明】
１ 基板、 ２ 下層レジスト、 ２ａ 下層レジストパターン、
３、６ 上層レジスト、 ３ａ、６ａ 上層レジストパターン、
４、７ 露光、 ５ 中間層レジスト、 ５ａ シリル化領域、
５ａ１ 露出領域、 ５ａ２ 近傍領域、 ５ｂ 非シリル化領域、
５ｃ 中間層レジストパターン。
【発明の属する技術分野】
この発明は、微細レジストパターンの形成方法及び半導体装置の製造方法に関し、特に、ウエハ等の表面に微細なパターンを形成するための微細レジストパターンの形成方法及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図２にて、半導体装置を製造する際の従来の微細レジストパターンの形成方法、すなわち２層レジストプロセスについて説明する。
図２（Ａ）〜（Ｄ）は、従来の微細レジストパターンの形成方法において、各工程における半導体装置を示す概略断面図である。
【０００３】
まず、同図（Ａ）に示すように、レジスト積層工程が行われる。すなわち、基板１上に、下層レジスト２を塗布した後に、これを熱架橋する。その後、さらに、下層レジスト２上に、シリコンを含有した上層レジスト３を塗布する。これにより、半導体装置のレジスト積層工程が終了する。
【０００４】
次に、同図（Ｂ）に示すように、露光工程が行われる。すなわち、レジスト積層工程後の半導体装置において、上層レジスト３上に露光４をして、所望の潜像としての上層レジストパターンを作成する。これにより、半導体装置の露光工程が終了する。
【０００５】
次に、同図（Ｃ）に示すように、現像工程が行われる。すなわち、露光工程後の半導体装置において、露光工程にて潜像化された上層レジストパターンを、現像化された上層レジストパターン３ａとする。これにより、半導体装置の現像工程が終了する。なお、同図において、露光４がされる領域と、上層レジストパターン３ａが形成される領域とは、一致している。すなわち、ここでの上層レジスト３は、いわゆるネガ型レジストである。
【０００６】
最後に、同図（Ｄ）に示すように、エッチング工程が行われる。すなわち、現像工程後の半導体装置において、現像化された上層レジストパターン３ａをエッチングマスクとして、下層レジスト２の露出した領域を、酸素プラズマ等により除去する。これにより、所望の下層レジストパターン２ａが形成されて、半導体装置の微細レジストパターン形成についての全工程が完了することになる。
【０００７】
【発明が解決しようとする課題】
近年、半導体装置の微細化に対する要求は益々高まる傾向にあり、これにともなって、ウエハ等の表面に微細なパターンを形成する新しい技術の開発が盛んに進められている。
【０００８】
ところが、上記の従来の技術においては、微細なレジストパターンを形成するためには、露光・現像工程にて形成される上層レジストパターンを、それに対応した微細なパターンとする必要があった。したがって、さらなる微細化されたレジストパターン形成が可能であるか否かは、露光装置の解像力によるところが大きかった。しかし、露光装置の解像力を向上するためには、光線波長やレンズ開口数をさらに厳しい条件に設定する必要があり、設備費用が高くなる等の経済的問題の他にも、難しい技術的問題が多々あった。
【０００９】
この発明は上述したような問題点を解消するためになされたもので、露光装置の解像力によることなく、半導体装置の表面にさらに微細なパターンを形成することができる微細レジストパターンの形成方法及び半導体装置の製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本願発明者は、上記課題を解決するために研究を重ねた結果、次の事項を知るに至った。すなわち、所定の分子量を有するポリビニルフェノール樹脂にて形成されたレジストは、その表面の露出した領域を特定の元素としてのシリコン（Ｓｉ元素）を含むガス（シリル化ガス）にさらすと、その露出領域とその近傍の領域とがシリコンと結合（シリル化）をしてシリル化領域を形成する。そして、このシリル化領域は、所定のエッチングガスとしての酸素ガスに対する耐性が強化されるという性質を有する。
さらに、このレジスト（シリル化レジスト）の膜厚と、シリコンとの結合条件（処理温度、処理時間、圧力、シリコン含有量等）とを一定値に管理することで、シリル化される近傍領域の範囲を、微細レジストパターンに対応した極めて微細な範囲とすることができる。
【００１１】
本発明は上記研究結果より、上述の課題を解決するためになされたものである。すなわち、本発明の微細レジストパターンの形成方法は、基板上に第一のレジスト層を形成する工程と、前記第一のレジスト層の上に、特定の元素を含む特定のガスに接触して当該特定の元素と結合し所定のエッチングガスに対する耐性が強化される性質を有する第二のレジスト層を形成する工程と、前記第二のレジスト層の上に、前記特定の元素を含む特定のガスに接触しても前記特定の元素と結合しない性質を有する第三のレジスト層のレジストパターンを形成する工程と、前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域を前記特定の元素を含む特定のガスにさらすことにより前記露出した領域とその近傍の領域とを前記特定の元素と結合させる工程と、前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域をエッチング除去する工程と、前記第三のレジスト層のレジストパターンと前記第二のレジスト層の前記特定の元素と結合していない領域とを除去するとともに、前記第二のレジスト層の前記特定の元素と結合した残存領域をマスクとして前記第一のレジスト層をエッチング除去して前記第一のレジスト層の微細レジストパターンを形成する工程とを備え、前記第二のレジスト層の前記特定の元素と結合した残存領域は、前記第二のレジスト層の膜厚又は前記特定の元素との結合条件によって制御されたことを特徴とするものである。
【００１２】
また、本発明の微細レジストパターンの形成方法は、基板上に第一のレジスト層を形成する工程と、前記第一のレジスト層の上に、シリコン含有ガスに接触してシリル化反応を起こす第二のレジスト層を形成する工程と、前記第二のレジスト層の上に、前記シリコン含有ガスに接触してシリル化反応を起こさない第三のレジスト層のレジストパターンを形成する工程と、前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域を前記シリコン含有ガスに曝すことにより前記露出した領域とその近傍の領域とにシリル化反応を起こす工程と、前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域をエッチング除去する工程と、前記第三のレジスト層のレジストパターンと前記第二のレジスト層のシリル化反応を起こしていない領域とを除去するとともに、前記第二のレジスト層のシリル化反応を起こした残存領域をマスクとして前記第一のレジスト層をエッチング除去して前記第一のレジスト層の微細レジストパターンを形成する工程とを備え、前記露出した領域の近傍の領域の範囲を、前記第二のレジスト層の膜厚および前記第二のレジスト層とシリコンとの結合条件によって制御することを特徴とするものである。
【００１３】
さらに、本発明の半導体装置の製造方法は、本発明の微細レジストパターンの形成方法を用いることを特徴とするものである。
【００１７】
【発明の実施の形態】
実施の形態．
以下、この発明の実施の形態を図面に基づいて詳細に説明する。図１（Ａ）〜（Ｇ）は、本実施の形態の微細レジストパターンの形成方法において、各工程における半導体装置を示す概略断面図である。
なお、同図において、半導体装置における基板１より下方の領域については、簡単のため図示を省略する。
【００１８】
まず、図１（Ａ）に示すように、レジスト積層工程が行われる。すなわち、まず、第一のレジスト層としての下層レジスト２を、基板１上に塗布した後に、これを熱架橋する。ここで、下層レジスト２としては、例えば、材質にノボラックレジスト（例えば、住友化学製ｉ線レジストＰＦＩ−３８）を用いることができる。さらに、このときの下層レジスト２の膜厚は、いわゆる回転塗布により０．５μｍ程度の膜厚とすることが好適であり、その場合の熱架橋は ２００〜３００℃の温度にて達成することができる。
【００１９】
次に、第二のレジスト層としての中間層レジスト５を、下層レジスト２上に塗布した後に、これを熱架橋する。ここで、中間層レジスト５は、一定のシリコンを含むガス中にてシリコンと結合してシリル化領域を形成する性質を有するシリル化レジストであり、例えば、材質としては分子量が２〜３万のポリビニルフェノール樹脂を用いることができる。さらに、このときの中間層レジスト５の膜厚は、０．０５〜０．０７μｍの膜厚とすることが好適であり、その場合の熱架橋は１３０〜１５０℃にて達成することができる。
【００２０】
そして最後に、第三のレジスト層としての上層レジスト６を、中間層レジスト５上に塗布する。ここで、上層レジスト６は、特定ガスとしてのシリコン含有気体と接触しても、シリル化せずにシリル化領域を形成しない性質を有する非シリル化レジストであり、例えば、材質としてはＡｒＦエキシマ露光用のアクリル系ポジ型レジストを用いることができる。さらに、このときの上層レジスト６の膜厚は、回転塗布により０．３〜０．４μｍの膜厚とすることが好適である。
【００２１】
このようにして、半導体装置のレジスト積層工程が終了する。なお、下層レジスト２又は中間層レジスト５は、上述のように、塗布工程後に高温で熱処理されている。そのため、その後に塗布される中間層レジスト５又は上層レジスト６は、下層レジスト２又は中間層レジスト５と混ざり合うことなく良好に塗布されることになる。
【００２２】
次に、図１（Ｂ）に示すように、露光工程が行われる。すなわち、レジスト積層工程後の半導体装置において、上層レジスト６上に露光７をして、所望の潜像としての上層レジストパターンを作成する。これにより、半導体装置の露光工程が終了する。
ここで、露光７としては、紫外線、Ｘ線、電子線等の高エネルギ照射が可能な光源を用いることができ、 例えば、ＡｒＦエキシマレーザを光源とした場合には、その照射量を３〜８ｍＪ／ｃｍ２とすることが好適である。
【００２３】
次に、図１（Ｃ）に示すように、現像工程が行われる。すなわち、露光工程後の半導体装置は、約９０℃にて約１分間熱処理される。そして、露光工程にて潜像化された上層レジストパターンを、現像化された上層レジストパターン６ａとする。これにより、半導体装置の現像工程が終了する。
なお、同図において、露光７がされる領域と、上層レジストパターン６ａが形成されない領域とは、一致している。すなわち、ここでの上層レジスト３は、いわゆるポジ型レジストである。また、ここでの現像は、いわゆる湿式現像方式とすることができる。
【００２４】
次に、図１（Ｄ）、（Ｅ）に示すように、シリル化処理工程が行われる。すなわち、同図（Ｄ）に示すように、現像工程後の半導体装置は、シリル化ガスとしてのシリコン含有気体にさらされる。
ここで、シリコン含有気体としては、例えば、ジメチルシリルジメチルアミン（ＤＭＳＤＭＡ）を用いることができる。なお、図１（Ｄ）中の記号Ｓｉはシリコン含有気体を示し、半導体装置の露出面がシリコン含有気体と接触している状態である。
【００２５】
そして、図１（Ｅ）に示すように、半導体装置における中間層レジスト５の露出領域は、シリコン含有気体と接触することにより、シリル化領域５ａを形成する。
ここで、シリル化領域５ａは、例えば、フェノール性水酸基とＤＭＳＤＭＡとの化学反応により形成されたものであり、結果的に中間層レジスト５内にシリコン元素が取り込まれることになる。
【００２６】
また、シリル化領域５ａは、シリコン含有気体に直接さらされる露出領域５ａ１と、シリコン含有気体には直接接触せずに露出領域の近傍の領域５ａ２（後述する残存シリル化領域としての中間層レジストパターン５ｃの領域である。）とで、形成される。すなわち、上層レジストパターン６ａの下方には、シリル化された近傍領域５ａ２と、シリル化されていない非シリル化領域５ｂとが存在することになる。
【００２７】
そして、この近傍領域５ａ２の範囲（中間層レジストパターン５ｃ）は、上述したように、処理温度、処理時間、圧力、シリコン含有量等のシリコンとの結合条件によって、任意に設定することができる。例えば、上述のＤＭＳＤＭＡをシリコン含有気体とした場合であれば、処理温度を８０℃とし、圧力を７．３ｋＰａ（５５Ｔｏｒｒ）として、処理時間を１５秒間とすると、近傍領域５ａ２の幅を０．０３μｍに設定することができる。
このようにして、半導体装置のシリル化処理工程が終了する。
【００２８】
次に、図１（Ｆ）に示すように、第一除去処理工程が行われる。すなわち、シリル化処理工程後の半導体装置において、上層レジストパターン６ａをマスクとして、シリル化領域５ａの露出領域５ａ１を除去する。すなわち、中間層レジスト５について、非シリル化領域５ｂと、中間層レジストパターン５ｃとが、除去されずに残存する。
【００２９】
ここで、第一除去工程における除去方法としては、例えば、ＣＦ系ガスを用いたプラズマ処理（異方性エッチング処理）を用いることができる。この場合、例えば、ＣＦ系ガスがＣ２Ｆ６と酸素の混合ガスであれば、最高出力が２００Ｗ、最低出力が５Ｗの処理装置（例えば、ラムリサーチ社製ＴＣＰ−９４００）を用いて、その処理時間は３０秒程度となる。
このようにして、半導体装置の第一除去処理工程が終了する。
【００３０】
最後に、図１（Ｇ）に示すように、第二除去処理工程が行われる。すなわち、第一除去処理工程後の半導体装置において、上層レジストパターン６ａと非シリル化領域５ｂとを除去するとともに、中間層レジストパターン５ｃをマスクとしてその領域以外の領域の下層レジスト２を除去する。すなわち、３層のレジスト層のうち、残存シリル化領域としての中間層レジストパターン５ｃと、下層レジストパターン２ａとが、除去されずに残存する。
【００３１】
ここで、第二除去工程における除去方法としては、例えば、酸素ガスを用いたプラズマ処理を用いることができる。すなわち、中間層レジストパターン５ｃについては、シリル化されており所定のエッチングガスとしての酸素ガスに対する耐性が強化されているために、酸素プラズマ処理を受けてもエッチング除去されないことになる。また、下層レジストパターン２ａについても、上述したように、高温熱処理にて熱架橋されているため、酸素プラズマ処理による損傷が生じにくくなっている。
このようにして、半導体装置の第二除去処理工程が終了し、所望の微細レジストパターンが形成された半導体装置が完成する。
【００３２】
以上説明したように、本実施の形態のように構成された微細レジストパターンの形成方法及び半導体装置においては、極めて微細であって、パターン変形等のない良好なパターンを形成することができる。
なお、本実施例においては、上層レジスト６としてポジ型レジストを用いたが、その代わりに、上層レジスト６としてネガ型レジストを用いても、本実施例と同様の効果を奏することになる。
【００３３】
さらに、本発明が上記実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【００３４】
【発明の効果】
本発明は以上のように構成されているので、特に露光装置の解像力を向上しなくても、ウエハ等の半導体装置の表面に極めて微細かつ良好なパターンを形成することができる微細レジストパターンの形成方法及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す微細レジストパターン形成方法において、各工程における半導体装置を示す概略断面図である。
【図２】従来の微細レジストパターン形成方法において、各工程における半導体装置を示す概略断面図である。
【符号の説明】
１ 基板、 ２ 下層レジスト、 ２ａ 下層レジストパターン、
３、６ 上層レジスト、 ３ａ、６ａ 上層レジストパターン、
４、７ 露光、 ５ 中間層レジスト、 ５ａ シリル化領域、
５ａ１ 露出領域、 ５ａ２ 近傍領域、 ５ｂ 非シリル化領域、
５ｃ 中間層レジストパターン。
Claims (7)
- 基板上に第一のレジスト層を形成する工程と、
前記第一のレジスト層の上に、特定の元素を含む特定のガスに接触して当該特定の元素と結合し所定のエッチングガスに対する耐性が強化される性質を有する第二のレジスト層を形成する工程と、
前記第二のレジスト層の上に、前記特定の元素を含む特定のガスに接触しても前記特定の元素と結合しない性質を有する第三のレジスト層のレジストパターンを形成する工程と、
前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域を前記特定の元素を含む特定のガスにさらすことにより前記露出した領域とその近傍の領域とを前記特定の元素と結合させる工程と、
前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域をエッチング除去する工程と、
前記第三のレジスト層のレジストパターンと前記第二のレジスト層の前記特定の元素と結合していない領域とを除去するとともに、前記第二のレジスト層の前記特定の元素と結合した残存領域をマスクとして前記第一のレジスト層をエッチング除去して前記第一のレジスト層の微細レジストパターンを形成する工程とを備え、
前記第二のレジスト層の前記特定の元素と結合した残存領域は、前記第二のレジスト層の膜厚又は前記特定の元素との結合条件によって制御されたことを特徴とする微細レジストパターンの形成方法。 - 前記特定の元素は、シリコンであることを特徴とする請求項１に記載の微細レジストパターンの形成方法。
- 前記所定のエッチングガスは、酸素ガスであることを特徴とする請求項１又は請求項２に記載の微細レジストパターンの形成方法。
- 基板上に第一のレジスト層を形成する工程と、
前記第一のレジスト層の上に、シリコン含有ガスに接触してシリル化反応を起こす第二のレジスト層を形成する工程と、
前記第二のレジスト層の上に、前記シリコン含有ガスに接触してシリル化反応を起こさない第三のレジスト層のレジストパターンを形成する工程と、
前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域を前記シリコン含有ガスに曝すことにより前記露出した領域とその近傍の領域とにシリル化反応を起こす工程と、
前記第三のレジスト層のレジストパターンをマスクにして前記第二のレジスト層の露出した領域をエッチング除去する工程と、
前記第三のレジスト層のレジストパターンと前記第二のレジスト層のシリル化反応を起こしていない領域とを除去するとともに、前記第二のレジスト層のシリル化反応を起こした残存領域をマスクとして前記第一のレジスト層をエッチング除去して前記第一のレジスト層の微細レジストパターンを形成する工程とを備え、
前記露出した領域の近傍の領域の範囲を、前記第二のレジスト層の膜厚、シリル化処理温度、シリル化処理時間、シリル化処理圧力および前記シリコン含有ガス中のシリコン含有量よりなる群から選ばれる少なくとも１つによって制御することを特徴とする微細レジストパターンの形成方法。 - 前記第一のレジスト層の微細レジストパターンを形成する工程は、酸素ガスを用いたプラズマ処理工程であることを特徴とする請求項４に記載の微細レジストパターンの形成方法。
- 前記第二のレジスト層の露出した領域をエッチング除去する工程は、ＣＦ系ガスを用いたプラズマ処理工程であることを特徴とする請求項１〜請求項５のいずれかに記載の微細レジストパターンの形成方法。
- 請求項１〜請求項６のいずれかに記載の微細レジストパターンの形成方法を用いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059799A JP3553897B2 (ja) | 2001-03-05 | 2001-03-05 | 微細レジストパターンの形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059799A JP3553897B2 (ja) | 2001-03-05 | 2001-03-05 | 微細レジストパターンの形成方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002260990A JP2002260990A (ja) | 2002-09-13 |
| JP3553897B2 true JP3553897B2 (ja) | 2004-08-11 |
Family
ID=18919308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001059799A Expired - Fee Related JP3553897B2 (ja) | 2001-03-05 | 2001-03-05 | 微細レジストパターンの形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3553897B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100816753B1 (ko) | 2006-10-09 | 2008-03-25 | 삼성전자주식회사 | 반도체 소자의 형성방법 |
| JP4899871B2 (ja) * | 2007-01-09 | 2012-03-21 | 凸版印刷株式会社 | レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 |
| JP2009016653A (ja) * | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 |
| KR100859636B1 (ko) | 2007-09-14 | 2008-09-23 | 주식회사 동부하이텍 | 반도체 장치의 제조 방법 |
-
2001
- 2001-03-05 JP JP2001059799A patent/JP3553897B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002260990A (ja) | 2002-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039195B2 (en) | Si device making method by using a novel material for packing and unpacking process | |
| JP4885930B2 (ja) | リソグラフィによるダブルパターンニング方法 | |
| US7384728B2 (en) | Method of fabricating a semiconductor device | |
| JP3660258B2 (ja) | 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 | |
| US20080160459A1 (en) | Method of forming a pattern | |
| JP3553897B2 (ja) | 微細レジストパターンの形成方法及び半導体装置の製造方法 | |
| JP2008078649A (ja) | 部分エッチングによる反射防止コーティングのパターニング法 | |
| US7883835B2 (en) | Method for double patterning a thin film | |
| JP2009016789A (ja) | 半導体素子の微細パターン形成方法 | |
| US6465360B2 (en) | Method for fabricating an ultra small opening | |
| CN101221889A (zh) | 形成图案的方法 | |
| US5356758A (en) | Method and apparatus for positively patterning a surface-sensitive resist on a semiconductor wafer | |
| US6551938B1 (en) | N2/H2 chemistry for dry development in top surface imaging technology | |
| JPH09232428A (ja) | 半導体装置の製造方法 | |
| JP2010073899A (ja) | 基板処理方法および基板処理装置 | |
| JP2010118501A (ja) | 半導体装置の製造方法 | |
| JP3451825B2 (ja) | 半導体装置の製造方法 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR100546130B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100610762B1 (ko) | 패턴 형성 방법 | |
| JP3441439B2 (ja) | 微細レジストパターン形成方法および半導体装置の製造方法 | |
| JP2006186020A (ja) | 半導体装置の製造方法 | |
| JP3544358B2 (ja) | 下地段差平坦化方法および半導体装置の製造方法 | |
| JP3453370B2 (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| KR100192932B1 (ko) | 반도체소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040430 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080514 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090514 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100514 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120514 |
|
| LAPS | Cancellation because of no payment of annual fees |