JP2002260990A - 微細レジストパターンの形成方法及び半導体装置 - Google Patents
微細レジストパターンの形成方法及び半導体装置Info
- Publication number
- JP2002260990A JP2002260990A JP2001059799A JP2001059799A JP2002260990A JP 2002260990 A JP2002260990 A JP 2002260990A JP 2001059799 A JP2001059799 A JP 2001059799A JP 2001059799 A JP2001059799 A JP 2001059799A JP 2002260990 A JP2002260990 A JP 2002260990A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist pattern
- layer
- forming
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 微細なパターンを形成することができる微細
レジストパターンの形成方法及び半導体装置を提供す
る。 【解決手段】 基板１上に第一レジスト層２を形成する
工程と、特定ガスに接触して特定元素と結合しエッチン
グガスに対する耐性が強化される性質を有する第二レジ
スト層５を形成する工程と、特定ガスに接触しても特定
元素と結合しない性質を有する第三レジスト層６のレジ
ストパターン６ａを形成する工程と、レジストパターン
６ａをマスクにして第二レジスト層５の露出領域５ａ１
とその近傍領域５ａ２とを特定元素と結合させる工程
と、レジストパターン６ａをマスクにして第二レジスト
層５の露出領域５ａ１をエッチング除去する工程と、レ
ジストパターン６ａと非結合領域５ｂとを除去するとと
もに、残存領域５ｃをマスクとして第一レジスト層２を
エッチング除去する工程とを備えた。
レジストパターンの形成方法及び半導体装置を提供す
る。 【解決手段】 基板１上に第一レジスト層２を形成する
工程と、特定ガスに接触して特定元素と結合しエッチン
グガスに対する耐性が強化される性質を有する第二レジ
スト層５を形成する工程と、特定ガスに接触しても特定
元素と結合しない性質を有する第三レジスト層６のレジ
ストパターン６ａを形成する工程と、レジストパターン
６ａをマスクにして第二レジスト層５の露出領域５ａ１
とその近傍領域５ａ２とを特定元素と結合させる工程
と、レジストパターン６ａをマスクにして第二レジスト
層５の露出領域５ａ１をエッチング除去する工程と、レ
ジストパターン６ａと非結合領域５ｂとを除去するとと
もに、残存領域５ｃをマスクとして第一レジスト層２を
エッチング除去する工程とを備えた。
Description
【０００１】
【発明の属する技術分野】この発明は、微細レジストパ
ターンの形成方法及び半導体装置に関し、特に、ウエハ
等の表面に微細なパターンを形成するための微細レジス
トパターンの形成方法及び半導体装置に関するものであ
る。
ターンの形成方法及び半導体装置に関し、特に、ウエハ
等の表面に微細なパターンを形成するための微細レジス
トパターンの形成方法及び半導体装置に関するものであ
る。
【０００２】
【従来の技術】図２にて、半導体装置を製造する際の従
来の微細レジストパターンの形成方法、すなわち２層レ
ジストプロセスについて説明する。図２（Ａ）〜（Ｄ）
は、従来の微細レジストパターンの形成方法において、
各工程における半導体装置を示す概略断面図である。
来の微細レジストパターンの形成方法、すなわち２層レ
ジストプロセスについて説明する。図２（Ａ）〜（Ｄ）
は、従来の微細レジストパターンの形成方法において、
各工程における半導体装置を示す概略断面図である。
【０００３】まず、同図（Ａ）に示すように、レジスト
積層工程が行われる。すなわち、基板１上に、下層レジ
スト２を塗布した後に、これを熱架橋する。その後、さ
らに、下層レジスト２上に、シリコンを含有した上層レ
ジスト３を塗布する。これにより、半導体装置のレジス
ト積層工程が終了する。
積層工程が行われる。すなわち、基板１上に、下層レジ
スト２を塗布した後に、これを熱架橋する。その後、さ
らに、下層レジスト２上に、シリコンを含有した上層レ
ジスト３を塗布する。これにより、半導体装置のレジス
ト積層工程が終了する。
【０００４】次に、同図（Ｂ）に示すように、露光工程
が行われる。すなわち、レジスト積層工程後の半導体装
置において、上層レジスト３上に露光４をして、所望の
潜像としての上層レジストパターンを作成する。これに
より、半導体装置の露光工程が終了する。
が行われる。すなわち、レジスト積層工程後の半導体装
置において、上層レジスト３上に露光４をして、所望の
潜像としての上層レジストパターンを作成する。これに
より、半導体装置の露光工程が終了する。
【０００５】次に、同図（Ｃ）に示すように、現像工程
が行われる。すなわち、露光工程後の半導体装置におい
て、露光工程にて潜像化された上層レジストパターン
を、現像化された上層レジストパターン３ａとする。こ
れにより、半導体装置の現像工程が終了する。なお、同
図において、露光４がされる領域と、上層レジストパタ
ーン３ａが形成される領域とは、一致している。すなわ
ち、ここでの上層レジスト３は、いわゆるネガ型レジス
トである。
が行われる。すなわち、露光工程後の半導体装置におい
て、露光工程にて潜像化された上層レジストパターン
を、現像化された上層レジストパターン３ａとする。こ
れにより、半導体装置の現像工程が終了する。なお、同
図において、露光４がされる領域と、上層レジストパタ
ーン３ａが形成される領域とは、一致している。すなわ
ち、ここでの上層レジスト３は、いわゆるネガ型レジス
トである。
【０００６】最後に、同図（Ｄ）に示すように、エッチ
ング工程が行われる。すなわち、現像工程後の半導体装
置において、現像化された上層レジストパターン３ａを
エッチングマスクとして、下層レジスト２の露出した領
域を、酸素プラズマ等により除去する。これにより、所
望の下層レジストパターン２ａが形成されて、半導体装
置の微細レジストパターン形成についての全工程が完了
することになる。
ング工程が行われる。すなわち、現像工程後の半導体装
置において、現像化された上層レジストパターン３ａを
エッチングマスクとして、下層レジスト２の露出した領
域を、酸素プラズマ等により除去する。これにより、所
望の下層レジストパターン２ａが形成されて、半導体装
置の微細レジストパターン形成についての全工程が完了
することになる。
【０００７】
【発明が解決しようとする課題】近年、半導体装置の微
細化に対する要求は益々高まる傾向にあり、これにとも
なって、ウエハ等の表面に微細なパターンを形成する新
しい技術の開発が盛んに進められている。
細化に対する要求は益々高まる傾向にあり、これにとも
なって、ウエハ等の表面に微細なパターンを形成する新
しい技術の開発が盛んに進められている。
【０００８】ところが、上記の従来の技術においては、
微細なレジストパターンを形成するためには、露光・現
像工程にて形成される上層レジストパターンを、それに
対応した微細なパターンとする必要があった。したがっ
て、さらなる微細化されたレジストパターン形成が可能
であるか否かは、露光装置の解像力によるところが大き
かった。しかし、露光装置の解像力を向上するために
は、光線波長やレンズ開口数をさらに厳しい条件に設定
する必要があり、設備費用が高くなる等の経済的問題の
他にも、難しい技術的問題が多々あった。
微細なレジストパターンを形成するためには、露光・現
像工程にて形成される上層レジストパターンを、それに
対応した微細なパターンとする必要があった。したがっ
て、さらなる微細化されたレジストパターン形成が可能
であるか否かは、露光装置の解像力によるところが大き
かった。しかし、露光装置の解像力を向上するために
は、光線波長やレンズ開口数をさらに厳しい条件に設定
する必要があり、設備費用が高くなる等の経済的問題の
他にも、難しい技術的問題が多々あった。
【０００９】この発明は上述したような問題点を解消す
るためになされたもので、露光装置の解像力によること
なく、半導体装置の表面にさらに微細なパターンを形成
することができる微細レジストパターンの形成方法及び
半導体装置を提供することを課題とする。
るためになされたもので、露光装置の解像力によること
なく、半導体装置の表面にさらに微細なパターンを形成
することができる微細レジストパターンの形成方法及び
半導体装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】本願発明者は、上記課題
を解決するために研究を重ねた結果、次の事項を知るに
至った。すなわち、所定の分子量を有するポリビニルフ
ェノール樹脂にて形成されたレジストは、その表面の露
出した領域を特定の元素としてのシリコン（Ｓｉ元素）
を含むガス（シリル化ガス）にさらすと、その露出領域
とその近傍の領域とがシリコンと結合（シリル化）をし
てシリル化領域を形成する。そして、このシリル化領域
は、所定のエッチングガスとしての酸素ガスに対する耐
性が強化されるという性質を有する。さらに、このレジ
スト（シリル化レジスト）の膜厚と、シリコンとの結合
条件（処理温度、処理時間、圧力、シリコン含有量等）
とを一定値に管理することで、シリル化される近傍領域
の範囲を、微細レジストパターンに対応した極めて微細
な範囲とすることができる。
を解決するために研究を重ねた結果、次の事項を知るに
至った。すなわち、所定の分子量を有するポリビニルフ
ェノール樹脂にて形成されたレジストは、その表面の露
出した領域を特定の元素としてのシリコン（Ｓｉ元素）
を含むガス（シリル化ガス）にさらすと、その露出領域
とその近傍の領域とがシリコンと結合（シリル化）をし
てシリル化領域を形成する。そして、このシリル化領域
は、所定のエッチングガスとしての酸素ガスに対する耐
性が強化されるという性質を有する。さらに、このレジ
スト（シリル化レジスト）の膜厚と、シリコンとの結合
条件（処理温度、処理時間、圧力、シリコン含有量等）
とを一定値に管理することで、シリル化される近傍領域
の範囲を、微細レジストパターンに対応した極めて微細
な範囲とすることができる。
【００１１】本発明は上記研究結果より、上述の課題を
解決するためになされたものであり、すなわち、この発
明の請求項１記載の発明にかかる微細レジストパターン
形成方法は、基板上に第一のレジスト層を形成する工程
と、前記第一のレジスト層の上に、特定の元素を含む特
定のガスに接触して当該特定の元素と結合し所定のエッ
チングガスに対する耐性が強化される性質を有する第二
のレジスト層を形成する工程と、前記第二のレジスト層
の上に、前記特定の元素を含む特定のガスに接触しても
前記特定の元素と結合しない性質を有する第三のレジス
ト層のレジストパターンを形成する工程と、前記第三の
レジスト層のレジストパターンをマスクにして前記第二
のレジスト層の露出した領域を前記特定の元素を含む特
定のガスにさらすことにより前記露出した領域とその近
傍の領域とを前記特定の元素と結合させる工程と、前記
第三のレジスト層のレジストパターンをマスクにして前
記第二のレジスト層の露出した領域をエッチング除去す
る工程と、前記第三のレジスト層のレジストパターンと
前記第二のレジスト層の前記特定の元素と結合していな
い領域とを除去するとともに、前記第二のレジスト層の
前記特定の元素と結合した残存領域をマスクとして前記
第一のレジスト層をエッチング除去して前記第一のレジ
スト層の微細レジストパターンを形成する工程とを備え
たものである。
解決するためになされたものであり、すなわち、この発
明の請求項１記載の発明にかかる微細レジストパターン
形成方法は、基板上に第一のレジスト層を形成する工程
と、前記第一のレジスト層の上に、特定の元素を含む特
定のガスに接触して当該特定の元素と結合し所定のエッ
チングガスに対する耐性が強化される性質を有する第二
のレジスト層を形成する工程と、前記第二のレジスト層
の上に、前記特定の元素を含む特定のガスに接触しても
前記特定の元素と結合しない性質を有する第三のレジス
ト層のレジストパターンを形成する工程と、前記第三の
レジスト層のレジストパターンをマスクにして前記第二
のレジスト層の露出した領域を前記特定の元素を含む特
定のガスにさらすことにより前記露出した領域とその近
傍の領域とを前記特定の元素と結合させる工程と、前記
第三のレジスト層のレジストパターンをマスクにして前
記第二のレジスト層の露出した領域をエッチング除去す
る工程と、前記第三のレジスト層のレジストパターンと
前記第二のレジスト層の前記特定の元素と結合していな
い領域とを除去するとともに、前記第二のレジスト層の
前記特定の元素と結合した残存領域をマスクとして前記
第一のレジスト層をエッチング除去して前記第一のレジ
スト層の微細レジストパターンを形成する工程とを備え
たものである。
【００１２】また、請求項２記載の発明にかかる微細レ
ジストパターン形成方法は、上記請求項１に記載の発明
において、前記特定の元素を、シリコンとしたものであ
る。
ジストパターン形成方法は、上記請求項１に記載の発明
において、前記特定の元素を、シリコンとしたものであ
る。
【００１３】また、請求項３記載の発明にかかる微細レ
ジストパターン形成方法は、上記請求項１又は請求項２
に記載の発明において、前記所定のエッチングガスを、
酸素ガスとしたものである。
ジストパターン形成方法は、上記請求項１又は請求項２
に記載の発明において、前記所定のエッチングガスを、
酸素ガスとしたものである。
【００１４】また、請求項４記載の発明にかかる微細レ
ジストパターン形成方法は、上記請求項１〜請求項３の
いずれかに記載の発明において、前記第二のレジスト層
の露出した領域をエッチング除去する工程を、ＣＦ系ガ
スを用いたプラズマ処理工程としたものである。
ジストパターン形成方法は、上記請求項１〜請求項３の
いずれかに記載の発明において、前記第二のレジスト層
の露出した領域をエッチング除去する工程を、ＣＦ系ガ
スを用いたプラズマ処理工程としたものである。
【００１５】また、請求項５記載の発明にかかる微細レ
ジストパターン形成方法は、上記請求項１〜請求項４の
いずれかに記載の発明において、前記第二のレジスト層
の前記特定の元素と結合した残存領域を、前記第二のレ
ジスト層の膜厚又は前記特定の元素との結合条件によっ
て制御したものである。
ジストパターン形成方法は、上記請求項１〜請求項４の
いずれかに記載の発明において、前記第二のレジスト層
の前記特定の元素と結合した残存領域を、前記第二のレ
ジスト層の膜厚又は前記特定の元素との結合条件によっ
て制御したものである。
【００１６】さらに、この発明の請求項６記載の発明に
かかる半導体装置は、前記請求項１〜請求項５のいずれ
かに記載の微細レジストパターンの形成方法によって製
造されたものである。
かかる半導体装置は、前記請求項１〜請求項５のいずれ
かに記載の微細レジストパターンの形成方法によって製
造されたものである。
【００１７】
【発明の実施の形態】実施の形態．以下、この発明の実
施の形態を図面に基づいて詳細に説明する。図１（Ａ）
〜（Ｇ）は、本実施の形態の微細レジストパターンの形
成方法において、各工程における半導体装置を示す概略
断面図である。なお、同図において、半導体装置におけ
る基板１より下方の領域については、簡単のため図示を
省略する。
施の形態を図面に基づいて詳細に説明する。図１（Ａ）
〜（Ｇ）は、本実施の形態の微細レジストパターンの形
成方法において、各工程における半導体装置を示す概略
断面図である。なお、同図において、半導体装置におけ
る基板１より下方の領域については、簡単のため図示を
省略する。
【００１８】まず、図１（Ａ）に示すように、レジスト
積層工程が行われる。すなわち、まず、第一のレジスト
層としての下層レジスト２を、基板１上に塗布した後
に、これを熱架橋する。ここで、下層レジスト２として
は、例えば、材質にノボラックレジスト（例えば、住友
化学製ｉ線レジストＰＦＩ-３８）を用いることができ
る。さらに、このときの下層レジスト２の膜厚は、いわ
ゆる回転塗布により0.5μｍ程度の膜厚とすることが好
適であり、その場合の熱架橋は 200〜300℃の温度にて
達成することができる。
積層工程が行われる。すなわち、まず、第一のレジスト
層としての下層レジスト２を、基板１上に塗布した後
に、これを熱架橋する。ここで、下層レジスト２として
は、例えば、材質にノボラックレジスト（例えば、住友
化学製ｉ線レジストＰＦＩ-３８）を用いることができ
る。さらに、このときの下層レジスト２の膜厚は、いわ
ゆる回転塗布により0.5μｍ程度の膜厚とすることが好
適であり、その場合の熱架橋は 200〜300℃の温度にて
達成することができる。
【００１９】次に、第二のレジスト層としての中間層レ
ジスト５を、下層レジスト２上に塗布した後に、これを
熱架橋する。ここで、中間層レジスト５は、一定のシリ
コンを含むガス中にてシリコンと結合してシリル化領域
を形成する性質を有するシリル化レジストであり、例え
ば、材質としては分子量が２〜３万のポリビニルフェノ
ール樹脂を用いることができる。さらに、このときの中
間層レジスト５の膜厚は、0.05〜0.07μｍの膜厚とする
ことが好適であり、その場合の熱架橋は130〜150℃にて
達成することができる。
ジスト５を、下層レジスト２上に塗布した後に、これを
熱架橋する。ここで、中間層レジスト５は、一定のシリ
コンを含むガス中にてシリコンと結合してシリル化領域
を形成する性質を有するシリル化レジストであり、例え
ば、材質としては分子量が２〜３万のポリビニルフェノ
ール樹脂を用いることができる。さらに、このときの中
間層レジスト５の膜厚は、0.05〜0.07μｍの膜厚とする
ことが好適であり、その場合の熱架橋は130〜150℃にて
達成することができる。
【００２０】そして最後に、第三のレジスト層としての
上層レジスト６を、中間層レジスト５上に塗布する。こ
こで、上層レジスト６は、特定ガスとしてのシリコン含
有気体と接触しても、シリル化せずにシリル化領域を形
成しない性質を有する非シリル化レジストであり、例え
ば、材質としてはＡｒＦエキシマ露光用のアクリル系ポ
ジ型レジストを用いることができる。さらに、このとき
の上層レジスト６の膜厚は、回転塗布により0.3〜0.4μ
ｍの膜厚とすることが好適である。
上層レジスト６を、中間層レジスト５上に塗布する。こ
こで、上層レジスト６は、特定ガスとしてのシリコン含
有気体と接触しても、シリル化せずにシリル化領域を形
成しない性質を有する非シリル化レジストであり、例え
ば、材質としてはＡｒＦエキシマ露光用のアクリル系ポ
ジ型レジストを用いることができる。さらに、このとき
の上層レジスト６の膜厚は、回転塗布により0.3〜0.4μ
ｍの膜厚とすることが好適である。
【００２１】このようにして、半導体装置のレジスト積
層工程が終了する。なお、下層レジスト２又は中間層レ
ジスト５は、上述のように、塗布工程後に高温で熱処理
されている。そのため、その後に塗布される中間層レジ
スト５又は上層レジスト６は、下層レジスト２又は中間
層レジスト５と混ざり合うことなく良好に塗布されるこ
とになる。
層工程が終了する。なお、下層レジスト２又は中間層レ
ジスト５は、上述のように、塗布工程後に高温で熱処理
されている。そのため、その後に塗布される中間層レジ
スト５又は上層レジスト６は、下層レジスト２又は中間
層レジスト５と混ざり合うことなく良好に塗布されるこ
とになる。
【００２２】次に、図１（Ｂ）に示すように、露光工程
が行われる。すなわち、レジスト積層工程後の半導体装
置において、上層レジスト６上に露光７をして、所望の
潜像としての上層レジストパターンを作成する。これに
より、半導体装置の露光工程が終了する。ここで、露光
７としては、紫外線、Ｘ線、電子線等の高エネルギ照射
が可能な光源を用いることができ、 例えば、ＡｒＦエ
キシマレーザを光源とした場合には、その照射量を３〜
８mJ/cm２とすることが好適である。
が行われる。すなわち、レジスト積層工程後の半導体装
置において、上層レジスト６上に露光７をして、所望の
潜像としての上層レジストパターンを作成する。これに
より、半導体装置の露光工程が終了する。ここで、露光
７としては、紫外線、Ｘ線、電子線等の高エネルギ照射
が可能な光源を用いることができ、 例えば、ＡｒＦエ
キシマレーザを光源とした場合には、その照射量を３〜
８mJ/cm２とすることが好適である。
【００２３】次に、図１（Ｃ）に示すように、現像工程
が行われる。すなわち、露光工程後の半導体装置は、約
９０℃にて約１分間熱処理される。そして、露光工程に
て潜像化された上層レジストパターンを、現像化された
上層レジストパターン６ａとする。これにより、半導体
装置の現像工程が終了する。なお、同図において、露光
７がされる領域と、上層レジストパターン６ａが形成さ
れない領域とは、一致している。すなわち、ここでの上
層レジスト３は、いわゆるポジ型レジストである。ま
た、ここでの現像は、いわゆる湿式現像方式とすること
ができる。
が行われる。すなわち、露光工程後の半導体装置は、約
９０℃にて約１分間熱処理される。そして、露光工程に
て潜像化された上層レジストパターンを、現像化された
上層レジストパターン６ａとする。これにより、半導体
装置の現像工程が終了する。なお、同図において、露光
７がされる領域と、上層レジストパターン６ａが形成さ
れない領域とは、一致している。すなわち、ここでの上
層レジスト３は、いわゆるポジ型レジストである。ま
た、ここでの現像は、いわゆる湿式現像方式とすること
ができる。
【００２４】次に、図１（Ｄ）、（Ｅ）に示すように、
シリル化処理工程が行われる。すなわち、同図（Ｄ）に
示すように、現像工程後の半導体装置は、シリル化ガス
としてのシリコン含有気体にさらされる。ここで、シリ
コン含有気体としては、例えば、ジメチルシリルジメチ
ルアミン(DMSDMA)を用いることができる。なお、図１
（Ｄ）中の記号Ｓｉはシリコン含有気体を示し、半導体
装置の露出面がシリコン含有気体と接触している状態で
ある。
シリル化処理工程が行われる。すなわち、同図（Ｄ）に
示すように、現像工程後の半導体装置は、シリル化ガス
としてのシリコン含有気体にさらされる。ここで、シリ
コン含有気体としては、例えば、ジメチルシリルジメチ
ルアミン(DMSDMA)を用いることができる。なお、図１
（Ｄ）中の記号Ｓｉはシリコン含有気体を示し、半導体
装置の露出面がシリコン含有気体と接触している状態で
ある。
【００２５】そして、図１（Ｅ）に示すように、半導体
装置における中間層レジスト５の露出領域は、シリコン
含有気体と接触することにより、シリル化領域５ａを形
成する。ここで、シリル化領域５ａは、例えば、フェノ
ール性水酸基とDMSDMAとの化学反応により形成されたも
のであり、結果的に中間層レジスト５内にシリコン元素
が取り込まれることになる。
装置における中間層レジスト５の露出領域は、シリコン
含有気体と接触することにより、シリル化領域５ａを形
成する。ここで、シリル化領域５ａは、例えば、フェノ
ール性水酸基とDMSDMAとの化学反応により形成されたも
のであり、結果的に中間層レジスト５内にシリコン元素
が取り込まれることになる。
【００２６】また、シリル化領域５ａは、シリコン含有
気体に直接さらされる露出領域５ａ １と、シリコン含有
気体には直接接触せずに露出領域の近傍の領域５ａ
２（後述する残存シリル化領域としての中間層レジスト
パターン５ｃの領域である。）とで、形成される。すな
わち、上層レジストパターン６ａの下方には、シリル化
された近傍領域５ａ２と、シリル化されていない非シリ
ル化領域５ｂとが存在することになる。
気体に直接さらされる露出領域５ａ １と、シリコン含有
気体には直接接触せずに露出領域の近傍の領域５ａ
２（後述する残存シリル化領域としての中間層レジスト
パターン５ｃの領域である。）とで、形成される。すな
わち、上層レジストパターン６ａの下方には、シリル化
された近傍領域５ａ２と、シリル化されていない非シリ
ル化領域５ｂとが存在することになる。
【００２７】そして、この近傍領域５ａ２の範囲（中間
層レジストパターン５ｃ）は、上述したように、処理温
度、処理時間、圧力、シリコン含有量等のシリコンとの
結合条件によって、任意に設定することができる。例え
ば、上述のDMSDMAをシリコン含有気体とした場合であれ
ば、処理温度を８０℃とし、圧力を7.3kPa（55Torr）と
して、処理時間を15秒間とすると、近傍領域５ａ２の幅
を0.03μｍに設定することができる。このようにして、
半導体装置のシリル化処理工程が終了する。
層レジストパターン５ｃ）は、上述したように、処理温
度、処理時間、圧力、シリコン含有量等のシリコンとの
結合条件によって、任意に設定することができる。例え
ば、上述のDMSDMAをシリコン含有気体とした場合であれ
ば、処理温度を８０℃とし、圧力を7.3kPa（55Torr）と
して、処理時間を15秒間とすると、近傍領域５ａ２の幅
を0.03μｍに設定することができる。このようにして、
半導体装置のシリル化処理工程が終了する。
【００２８】次に、図１（Ｆ）に示すように、第一除去
処理工程が行われる。すなわち、シリル化処理工程後の
半導体装置において、上層レジストパターン６ａをマス
クとして、シリル化領域５ａの露出領域５ａ１を除去す
る。すなわち、中間層レジスト５について、非シリル化
領域５ｂと、中間層レジストパターン５ｃとが、除去さ
れずに残存する。
処理工程が行われる。すなわち、シリル化処理工程後の
半導体装置において、上層レジストパターン６ａをマス
クとして、シリル化領域５ａの露出領域５ａ１を除去す
る。すなわち、中間層レジスト５について、非シリル化
領域５ｂと、中間層レジストパターン５ｃとが、除去さ
れずに残存する。
【００２９】ここで、第一除去工程における除去方法と
しては、例えば、ＣＦ系ガスを用いたプラズマ処理（異
方性エッチング処理）を用いることができる。この場
合、例えば、ＣＦ系ガスがＣ２Ｆ６と酸素の混合ガスで
あれば、最高出力が２００Ｗ、最低出力が５Ｗの処理装
置（例えば、ラムリサーチ社製ＴＣＰ-９４００）を用
いて、その処理時間は３０秒程度となる。このようにし
て、半導体装置の第一除去処理工程が終了する。
しては、例えば、ＣＦ系ガスを用いたプラズマ処理（異
方性エッチング処理）を用いることができる。この場
合、例えば、ＣＦ系ガスがＣ２Ｆ６と酸素の混合ガスで
あれば、最高出力が２００Ｗ、最低出力が５Ｗの処理装
置（例えば、ラムリサーチ社製ＴＣＰ-９４００）を用
いて、その処理時間は３０秒程度となる。このようにし
て、半導体装置の第一除去処理工程が終了する。
【００３０】最後に、図１（Ｇ）に示すように、第二除
去処理工程が行われる。すなわち、第一除去処理工程後
の半導体装置において、上層レジストパターン６ａと非
シリル化領域５ｂとを除去するとともに、中間層レジス
トパターン５ｃをマスクとしてその領域以外の領域の下
層レジスト２を除去する。すなわち、３層のレジスト層
のうち、残存シリル化領域としての中間層レジストパタ
ーン５ｃと、下層レジストパターン２ａとが、除去され
ずに残存する。
去処理工程が行われる。すなわち、第一除去処理工程後
の半導体装置において、上層レジストパターン６ａと非
シリル化領域５ｂとを除去するとともに、中間層レジス
トパターン５ｃをマスクとしてその領域以外の領域の下
層レジスト２を除去する。すなわち、３層のレジスト層
のうち、残存シリル化領域としての中間層レジストパタ
ーン５ｃと、下層レジストパターン２ａとが、除去され
ずに残存する。
【００３１】ここで、第二除去工程における除去方法と
しては、例えば、酸素ガスを用いたプラズマ処理を用い
ることができる。すなわち、中間層レジストパターン５
ｃについては、シリル化されており所定のエッチングガ
スとしての酸素ガスに対する耐性が強化されているため
に、酸素プラズマ処理を受けてもエッチング除去されな
いことになる。また、下層レジストパターン２ａについ
ても、上述したように、高温熱処理にて熱架橋されてい
るため、酸素プラズマ処理による損傷が生じにくくなっ
ている。このようにして、半導体装置の第二除去処理工
程が終了し、所望の微細レジストパターンが形成された
半導体装置が完成する。
しては、例えば、酸素ガスを用いたプラズマ処理を用い
ることができる。すなわち、中間層レジストパターン５
ｃについては、シリル化されており所定のエッチングガ
スとしての酸素ガスに対する耐性が強化されているため
に、酸素プラズマ処理を受けてもエッチング除去されな
いことになる。また、下層レジストパターン２ａについ
ても、上述したように、高温熱処理にて熱架橋されてい
るため、酸素プラズマ処理による損傷が生じにくくなっ
ている。このようにして、半導体装置の第二除去処理工
程が終了し、所望の微細レジストパターンが形成された
半導体装置が完成する。
【００３２】以上説明したように、本実施の形態のよう
に構成された微細レジストパターンの形成方法及び半導
体装置においては、極めて微細であって、パターン変形
等のない良好なパターンを形成することができる。な
お、本実施例においては、上層レジスト６としてポジ型
レジストを用いたが、その代わりに、上層レジスト６と
してネガ型レジストを用いても、本実施例と同様の効果
を奏することになる。
に構成された微細レジストパターンの形成方法及び半導
体装置においては、極めて微細であって、パターン変形
等のない良好なパターンを形成することができる。な
お、本実施例においては、上層レジスト６としてポジ型
レジストを用いたが、その代わりに、上層レジスト６と
してネガ型レジストを用いても、本実施例と同様の効果
を奏することになる。
【００３３】さらに、本発明が上記実施の形態に限定さ
れず、本発明の技術思想の範囲内において、実施の形態
は適宜変更され得ることは明らかである。また、上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。
れず、本発明の技術思想の範囲内において、実施の形態
は適宜変更され得ることは明らかである。また、上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。
【００３４】
【発明の効果】本発明は以上のように構成されているの
で、特に露光装置の解像力を向上しなくても、ウエハ等
の半導体装置の表面に極めて微細かつ良好なパターンを
形成することができる微細レジストパターンの形成方法
及び半導体装置を提供することができる。
で、特に露光装置の解像力を向上しなくても、ウエハ等
の半導体装置の表面に極めて微細かつ良好なパターンを
形成することができる微細レジストパターンの形成方法
及び半導体装置を提供することができる。
【図１】 本発明の実施の形態を示す微細レジストパタ
ーン形成方法において、各工程における半導体装置を示
す概略断面図である。
ーン形成方法において、各工程における半導体装置を示
す概略断面図である。
【図２】 従来の微細レジストパターン形成方法におい
て、各工程における半導体装置を示す概略断面図であ
る。
て、各工程における半導体装置を示す概略断面図であ
る。
１ 基板、 ２ 下層レジスト、 ２ａ 下層レジスト
パターン、３、６ 上層レジスト、 ３ａ、６ａ 上層
レジストパターン、４、７ 露光、 ５ 中間層レジス
ト、 ５ａ シリル化領域、５ａ１ 露出領域、 ５
ａ２ 近傍領域、 ５ｂ 非シリル化領域、５ｃ 中
間層レジストパターン。
パターン、３、６ 上層レジスト、 ３ａ、６ａ 上層
レジストパターン、４、７ 露光、 ５ 中間層レジス
ト、 ５ａ シリル化領域、５ａ１ 露出領域、 ５
ａ２ 近傍領域、 ５ｂ 非シリル化領域、５ｃ 中
間層レジストパターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/302 Ｊ
Claims (6)
- 【請求項１】 基板上に第一のレジスト層を形成する工
程と、前記第一のレジスト層の上に、特定の元素を含む
特定のガスに接触して当該特定の元素と結合し所定のエ
ッチングガスに対する耐性が強化される性質を有する第
二のレジスト層を形成する工程と、前記第二のレジスト
層の上に、前記特定の元素を含む特定のガスに接触して
も前記特定の元素と結合しない性質を有する第三のレジ
スト層のレジストパターンを形成する工程と、前記第三
のレジスト層のレジストパターンをマスクにして前記第
二のレジスト層の露出した領域を前記特定の元素を含む
特定のガスにさらすことにより前記露出した領域とその
近傍の領域とを前記特定の元素と結合させる工程と、前
記第三のレジスト層のレジストパターンをマスクにして
前記第二のレジスト層の露出した領域をエッチング除去
する工程と、前記第三のレジスト層のレジストパターン
と前記第二のレジスト層の前記特定の元素と結合してい
ない領域とを除去するとともに、前記第二のレジスト層
の前記特定の元素と結合した残存領域をマスクとして前
記第一のレジスト層をエッチング除去して前記第一のレ
ジスト層の微細レジストパターンを形成する工程とを備
えたことを特徴とする微細レジストパターンの形成方
法。 - 【請求項２】 前記特定の元素は、シリコンであること
を特徴とする請求項１に記載の微細レジストパターンの
形成方法。 - 【請求項３】 前記所定のエッチングガスは、酸素ガス
であることを特徴とする請求項１又は請求項２に記載の
微細レジストパターンの形成方法。 - 【請求項４】 前記第二のレジスト層の露出した領域を
エッチング除去する工程は、ＣＦ系ガスを用いたプラズ
マ処理工程であることを特徴とする請求項１〜請求項３
のいずれかに記載の微細レジストパターンの形成方法。 - 【請求項５】 前記第二のレジスト層の前記特定の元素
と結合した残存領域は、前記第二のレジスト層の膜厚又
は前記特定の元素との結合条件によって制御されたこと
を特徴とする請求項１〜請求項４のいずれかに記載の微
細レジストパターンの形成方法。 - 【請求項６】 前記請求項１〜請求項５のいずれかに記
載の微細レジストパターンの形成方法によって製造され
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059799A JP3553897B2 (ja) | 2001-03-05 | 2001-03-05 | 微細レジストパターンの形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059799A JP3553897B2 (ja) | 2001-03-05 | 2001-03-05 | 微細レジストパターンの形成方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002260990A true JP2002260990A (ja) | 2002-09-13 |
| JP3553897B2 JP3553897B2 (ja) | 2004-08-11 |
Family
ID=18919308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001059799A Expired - Fee Related JP3553897B2 (ja) | 2001-03-05 | 2001-03-05 | 微細レジストパターンの形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3553897B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100816753B1 (ko) | 2006-10-09 | 2008-03-25 | 삼성전자주식회사 | 반도체 소자의 형성방법 |
| JP2008171859A (ja) * | 2007-01-09 | 2008-07-24 | Toppan Printing Co Ltd | レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 |
| KR100859636B1 (ko) | 2007-09-14 | 2008-09-23 | 주식회사 동부하이텍 | 반도체 장치의 제조 방법 |
| JP2009016653A (ja) * | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 |
-
2001
- 2001-03-05 JP JP2001059799A patent/JP3553897B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100816753B1 (ko) | 2006-10-09 | 2008-03-25 | 삼성전자주식회사 | 반도체 소자의 형성방법 |
| JP2008171859A (ja) * | 2007-01-09 | 2008-07-24 | Toppan Printing Co Ltd | レジストパターン形成方法及び電子素子の製造方法並びに半導体集積回路の製造方法 |
| JP2009016653A (ja) * | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 |
| KR100859636B1 (ko) | 2007-09-14 | 2008-09-23 | 주식회사 동부하이텍 | 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3553897B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039195B2 (en) | Si device making method by using a novel material for packing and unpacking process | |
| US7384728B2 (en) | Method of fabricating a semiconductor device | |
| JP3660258B2 (ja) | 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 | |
| JP3553897B2 (ja) | 微細レジストパターンの形成方法及び半導体装置の製造方法 | |
| JP2009016789A (ja) | 半導体素子の微細パターン形成方法 | |
| US7883835B2 (en) | Method for double patterning a thin film | |
| CN101221889A (zh) | 形成图案的方法 | |
| US6551938B1 (en) | N2/H2 chemistry for dry development in top surface imaging technology | |
| JPH09232428A (ja) | 半導体装置の製造方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JP4480424B2 (ja) | パターン形成方法 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| JP2010118501A (ja) | 半導体装置の製造方法 | |
| JP3257126B2 (ja) | パターン形成方法 | |
| KR100546130B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006186020A (ja) | 半導体装置の製造方法 | |
| JP2000091309A (ja) | 半導体パターン形成装置及び半導体パターン形成方法 | |
| JP3544358B2 (ja) | 下地段差平坦化方法および半導体装置の製造方法 | |
| JPH05249697A (ja) | レジストパターン形成方法 | |
| JP2000147790A (ja) | 半導体装置の製造方法および製造装置 | |
| JP2004103901A (ja) | マスク積層体の除去方法、並びにマスク積層体の形成および除去方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPH09232307A (ja) | シリコン含有感応性膜を用いた平坦化絶縁膜の形成法 | |
| JP2002260989A (ja) | 微細レジストパターン形成方法および半導体装置の製造方法 | |
| JP2004077836A (ja) | パターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040430 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080514 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090514 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100514 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120514 |
|
| LAPS | Cancellation because of no payment of annual fees |