CN101221889A - 形成图案的方法 - Google Patents

形成图案的方法 Download PDF

Info

Publication number
CN101221889A
CN101221889A CNA200710001495XA CN200710001495A CN101221889A CN 101221889 A CN101221889 A CN 101221889A CN A200710001495X A CNA200710001495X A CN A200710001495XA CN 200710001495 A CN200710001495 A CN 200710001495A CN 101221889 A CN101221889 A CN 101221889A
Authority
CN
China
Prior art keywords
resist layer
layer
patterning
top surface
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710001495XA
Other languages
English (en)
Inventor
林思闽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNA200710001495XA priority Critical patent/CN101221889A/zh
Publication of CN101221889A publication Critical patent/CN101221889A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明揭示一种形成图案的方法,包括下列步骤。提供一基板,基板包括一待蚀刻层;形成一第一抗蚀剂层于基板上;将第一抗蚀剂层的顶部图案化;形成一第二抗蚀剂层于图案化的第一抗蚀剂层上;移除一部分的第二抗蚀剂层;及蚀刻第二抗蚀剂层、第一抗蚀剂层、及待蚀刻层。使用本发明的方法,可形成微细图案,但是所使用的抗蚀剂层厚度不会太薄,因此,不会产生抗蚀剂层与基板的黏着问题,而且抗蚀剂层不会有不耐蚀刻而不能保护下层结构的问题。

Description

形成图案的方法
技术领域
本发明涉及一种形成图案的方法,尤其涉及一种使用于半导体装置等制法中形成微细图案步骤的形成图案的方法。
背景技术
在集成电路工艺中,光刻工艺(lithographic process)早已成为一不可或缺的技术。藉由光刻工艺,半导体制造者才能够顺利将电子电路布局图案精确且清晰地转移至半导体芯片上。光刻工艺主要是先将设计的图案,诸如电路图案或者是注入区域布局图案等,形成于一个或多个光掩模上,然后再藉由曝光将光掩模上的图案利用步进及扫瞄机台(stepper&scanner)转移到半导体芯片上的光致抗蚀剂层。
现有的投射式光刻成像系统(projection lithography system)将图案透过辐射照光,通过光掩模而投射至基板上。基板在此文中是指一结构,其上有光致抗蚀剂形成,而不限于任何特别的材料或结构。基板一般包括半导体晶片,且可进一步包括另外的材料层、装置、及结构。投射式光刻成像系统一般结构为包括一辐射光源、聚光镜组合、光掩模、接物镜组、及平台。平台是用以放置基板,而可相对于接物镜组移动基板。现有的投射式光刻成像系统可进一步包括镜子、分光镜、及其他部件,依据所需的设计安排。投射式光刻成像系统可进一步包括光刻成像用的照相机或步进机。
由于半导体产业的元件尺寸日益缩小,因此如何强化光刻工艺的解析度(resolution)即成为重要的课题,现有利用短波长的光(例如紫外线、真空紫外线(vacuum ultra-violet(VUV)light)、深紫外线(deep ultra violet light)、x射线、及电子束照射)对光致抗蚀剂来进行曝光,波长越短,则图案的解析度越高。此图案的解析度,将成为所制得的IC装置尺寸的最小化极限。然而,在使用短波长的光以增进图案的解析度时,也需要随之使用薄的光致抗蚀剂层,以应短波长光的曝光。然而,当光致抗蚀剂层太薄时,其在后续的蚀刻工艺中,就可能受损而无法提供保护下层免于被蚀刻的功能,使得工艺结果不是很好。
美国专利第6,689,541号揭示一种形成光掩模的方法,以获得更细的线条。如图1所示,此方法包括在基板上施加一光致抗蚀剂层26,基板可包括例如一源极/漏极扩散层20、一栅极绝缘层22、一栅极层24;于光致抗蚀剂层26中形成一硅化区域28,再经含氧等离子体蚀刻,将硅化区域28转化氧化物盖层29并同时将未经氧化物盖层29覆盖的光致抗蚀剂层26部分蚀刻移除。再次进行蚀刻,将蚀刻后的光致抗蚀剂层26侧壁再予以蚀刻,使得光致抗蚀剂层26线条更细,如图2所示。最后去除氧化物盖层29,获得光掩模于基板上。
然而,对于获得更大解析度的图案的方法,仍有需求。
发明内容
本发明的一目的是提供一种形成图案的方法,其可形成微细图案,但是所使用的抗蚀剂层厚度不会太薄,因此,不会产生抗蚀剂层与基板的黏着问题,而且抗蚀剂层不会有不耐蚀刻而不能保护下层结构的问题。
于本发明的一方面,依据本发明的形成图案的方法,包括下列步骤。提供一基板,基板包括一待蚀刻层;形成一第一抗蚀剂层于基板上;将第一抗蚀剂层的顶部图案化;形成一第二抗蚀剂层于图案化的第一抗蚀剂层上;移除一部分的第二抗蚀剂层;及蚀刻第二抗蚀剂层、第一抗蚀剂层、及待蚀刻层。
于本发明的另一方面,依据本发明的形成图案的方法,包括下列步骤。提供一基板,基板包括一待蚀刻层;形成一第一抗蚀剂层于基板上;将第一抗蚀剂层的顶部图案化;形成一第二抗蚀剂层于图案化的第一抗蚀剂层上,并且覆盖图案化的第一抗蚀剂层;移除一部分的第二抗蚀剂层以露出部分的第一抗蚀剂层;及蚀刻露出部分的第一抗蚀剂层及其下方的待蚀刻层。
附图说明
图1及图2显示一现有的形成光掩模的方法;
图3至图9显示依据本发明的形成图案的方法。
主要元件符号说明
20 源极/漏极扩散层     22 栅极绝缘层
24 栅极层              26 光致抗蚀剂层
28 硅化区域            29 氧化物盖层
30 硅基材              32 栅极介电层
34 多晶硅层            36 第一抗蚀剂层
38 掩模                40 压印掩模
42 抗蚀剂材料层        44 抗蚀剂材料层
46 第二抗蚀剂层
具体实施方式
请参阅图3至图9,其显示的是本发明的形成图案的方法的一具体实施例的截面示意图,其中相同的元件或部位仍沿用相同的符号来表示。需注意的是图式仅以说明为目的,并未依照原尺寸作图。
首先,提供一基板,基板可包括绝缘层、导电层、或是其他要形成图案的层,例如硅、铝、氧化铟锡、钼、二氧化硅、经掺杂的二氧化硅、氮化硅、钽、铜、多晶硅、陶瓷、铝/铜混合物、种种聚合物树脂,等等,但不限于此。基板上具有一待蚀刻层。如图3所示,于此具体实施例中,基板包括一硅基材30及其上的栅极介电层32与多晶硅层34作为待蚀刻层。于多晶硅层34上形成一第一抗蚀剂层36。第一抗蚀剂层可包括例如现有的光致抗蚀剂材料,例如酚-甲醛聚合物类的正光致抗蚀剂或异戊二烯聚合物类的负光致抗蚀剂。形成抗蚀剂层的方法可举例有浸渍、喷涂、及旋涂(spincoating)等。或可进一步进行软烤(soft bake)。
然后,将第一抗蚀剂层36的顶部图案化,而不必将整层抗蚀剂层图案化。图案化的方法可举例有:压印法(imprint method)、光刻蚀刻法(litho-etchmethod)、电子束光刻法(electron beam lithography)等等。请参阅图4,显示本发明的一具体实施例,是使用光刻蚀刻法形成顶部图案,即,经由掩模38的使用而照射光线(亦包括辐射线)至抗蚀剂层36上。在使用正型抗蚀剂时,照到光线的抗蚀剂部分,在进行显影时,将被去除,未照到光线的抗蚀剂部分,将留下来,成为图案。在使用负型抗蚀剂时,照到光线的抗蚀剂部分,在进行显影时,将留下来,成为图案,未照到光线的抗蚀剂部分,将被移除。可使用短波长的光照射,以增进解析度。在本发明中,并不刻意使用总厚度薄的抗蚀剂层以配合短波长光,因为,在曝光时,并不需要全部的抗蚀剂层厚度都曝到光,而仅是顶层曝光即已足够。因此,所涂覆的抗蚀剂层厚度不需刻意的薄,而可以较所需曝光深度为厚,如此,不会有抗蚀剂层太薄所导致的问题,但是,又可具有优点,即,所形成的表面图案可依所使用的波长的光,轻易获得最佳的解析度。再者,虽然表面图形的厚度可为薄,但是于本发明中,抗蚀剂层本身具有一定的总厚度,因此,在进行显影及后续的部分移除时,可保持与下层材料有良好的黏着。
或者,第一抗蚀剂层的顶部亦可利用压印法以形成图案。如图5所示,显示本发明的另一具体实施例,使用一压印掩模40,其具有与所欲形成的顶部图形反相的图形(reverse pattern)。如此,使用压印掩模40按压第一抗蚀剂层36,可获得所欲的抗蚀剂层顶部图案。此时,抗蚀剂层应选择适合压印的材料,不必为感光性质的光致抗蚀剂材料。使用压印法所获得的抗蚀剂层,其具有的厚度可能会比利用光刻蚀刻法所获得的抗蚀剂层的厚度厚一些,但不必迁就于光致抗蚀剂曝光时所使用的光波长所造成的解析度。
或者,于本发明的又一具体实施例中,可使用电子束光刻法(图未示出),将图案直接写至第一抗蚀剂层的顶层,以形成顶部图案。于电子束光刻法中,由电子枪产生电子束,可加速至例如10~50keV(10keV的电子其波长为0.012nm);使用聚焦透镜将电子束聚焦至直径为0.01~0.1微米的电子束,利用电脑控制电子束遮黑平板及偏角线圈,可直接将聚焦的电子束扫描至基底上,完成各种图形的曝光。使用电子束光刻法可产生很细微的图形,例如0.05微米的线条,可直接写在芯片上的抗蚀剂层,亦即不经光掩模而直接由电子束进行芯片上光致抗蚀剂曝光。使用的抗蚀剂材料为适合电子束曝光者。电子束曝光处通常为被移除者,未曝光处则留下图案。
第一抗蚀剂层可为单层结构或多层结构。多层结构例如图6所示,第一抗蚀剂层是由抗蚀剂材料层42及抗蚀剂材料层44所组成。图中虽显示上层的抗蚀剂材料层44部分被去除而露出下层的抗蚀剂材料层42;但是并不限于如此,亦可是抗蚀剂材料层42及抗蚀剂材料层44层叠,而仅是抗蚀剂材料层44的上层部分形成图案的情形;或是抗蚀剂材料层42及抗蚀剂材料层44层叠,而抗蚀剂材料层44连同抗蚀剂材料层42一起形成顶部图案。抗蚀剂材料层42与抗蚀剂材料层44亦可进一步是多层的情形。
其次,如图7所示,于图案化的第一抗蚀剂层36上形成一第二抗蚀剂层46。第二抗蚀剂层46的材料优选为抗蚀刻能力较第一抗蚀剂层36的材料为高者,如此在后续蚀刻时,可轻易移除所要移除的第一抗蚀剂层部分。例如:第二抗蚀剂层可包括硬掩模(hard mask)材料,例如,聚合物、硅、硅氧化物、聚硅烷、有机硅聚合物、或交联材料等等,但不限于此。形成第二抗蚀剂层的方法举例来说,可为涂覆或沉积的方法。涂覆方法可为例如浸渍、喷涂、及旋涂(spin coating)等等。沉积方法可为例如化学气相沉积法、物理气相沉积法等等。当使用聚合物材料作为第二抗蚀剂层时,在形成第二抗蚀剂层后,可进一步进行一固化(curing)工艺。
然后,如图8所示,移除一部分的第二抗蚀剂层46。移除的方法可为回蚀刻法或化学机械抛光法。回蚀刻方法可为例如干蚀刻或湿蚀刻。
美国专利第6,025,117号所揭示的一种使用聚硅烷形成图案的方法,其中所使用的聚硅烷材料作为掩模及其移除的方法,可作为本发明的方法所使用的第二抗蚀剂层及其部分移除时可参考的,因此,将其并入本文以供参考。
部分移除第二抗蚀剂层46之后的第二抗蚀剂层的顶表面与第一抗蚀剂层36的顶表面的高度关系,并无特别严格的限制,可为第二抗蚀剂层的顶表面高于第一抗蚀剂层的顶表面、第二抗蚀剂层的顶表面与第一抗蚀剂层的顶表面共平面、或是第二抗蚀剂层的顶表面低于第一抗蚀剂层的顶表面的情形之一。如此一来,于本发明中,第二抗蚀剂层的部分移除并无特别的关键高度限制,因此,在进行回蚀刻或化学机械抛光以部分移除第二抗蚀剂层时,可有充裕的工艺操作容许度,不易发生工艺缺陷,可增加工艺的成功率。
进行化学机械抛光时,首要考虑各物层间的黏着性是否良好,才能避免因为摩擦而掀起(lift-off)的缺陷。于本发明中,因为第一抗蚀剂层有一定的厚度,并不会太薄,并且有第二抗蚀剂层以类似镶嵌的结构覆盖于其上,因此于进行化学机械抛光时,并不会产生掀起的问题。
于化学机械抛光工艺之前或之后,依第二抗蚀剂材料性质,可对第二抗蚀剂层进行交联处理(cross-link treatment)。
最后,如图9所示,以第二抗蚀剂层为硬掩模,蚀刻而移除曝露的第一抗蚀剂层及第一抗蚀剂层下方的待蚀刻层,即,多晶硅层34及栅极介电层32,即形成所欲的图案。最后,可进一步将第二抗蚀剂层46及第一抗蚀剂层36图案移除,留下基板上的待蚀刻层图案。于此具体实施例中,亦即,留下多晶硅层及栅极介电层形成的图案,作为栅极结构。如此,于本发明中,使用第二抗蚀剂层作为硬掩模,以蚀刻而移除曝露的第一抗蚀剂层及第一抗蚀剂层下方的待蚀刻层,由于硬掩模图案的形成是相对经由第一抗蚀剂层表面成像而得,因此具有极佳的解析度。并且,在蚀刻移除第一抗蚀剂层及第一抗蚀剂层下方的待蚀刻层时,硬掩模具有相对的高耐蚀刻性,其下层受到保护,不会在蚀刻工艺中损坏。再者,第一抗蚀剂层与第二抗蚀剂层有一定的厚度,与基板的待蚀刻层黏合良好,不会有掀起(lift-off)的问题。因此,最后可获得良好的微细图案。
值得注意的是,于本发明的方法中,在以蚀刻方式进行第二抗蚀剂层的部分移除后,可有例如下列的方式进行下一步骤的蚀刻,即,以第二抗蚀剂层为硬掩模,蚀刻而移除曝露的第一抗蚀剂层及第一抗蚀剂层下方的待蚀刻层:在同一反应室(chamber)中进行;更换机台的方式进行;或是在同一机台但是换不同反应室进行。因此,可依所需而定,增加工艺的便利性。
于图8所示,为移除一部分的第二抗蚀剂层46,至第一抗蚀剂层36露出的情形。但是,移除一部分的第二抗蚀剂层46后,使得第一抗蚀剂层36上方仍覆盖一层较薄的第二抗蚀剂层46的情形,亦在本发明的范畴中。因为第二抗蚀剂层的抗蚀刻能力较第一抗蚀剂层的抗蚀刻能力为高,仍可利用蚀刻依序将较薄处的第二抗蚀剂层、其下方的第一抗蚀剂层及待蚀刻层移除,形成图案。
可注意的是,依据本发明的方法的具体实施例可有多种变化,例如:
使用压印法将第一抗蚀剂层的顶部形成图案,于图案化的第一抗蚀剂层上形成第二抗蚀剂层后,使用化学机械抛光法移除部分的第二抗蚀剂层;
使用压印法将第一抗蚀剂层的顶部形成图案,于图案化的第一抗蚀剂层上形成第二抗蚀剂层后,使用回蚀刻法移除部分的第二抗蚀剂层;
使用光刻蚀刻法将第一抗蚀剂层的顶部形成图案,于图案化的第一抗蚀剂层上形成第二抗蚀剂层后,使用化学机械抛光法移除部分的第二抗蚀剂层;
使用光刻蚀刻法将第一抗蚀剂层的顶部形成图案,于图案化的第一抗蚀剂层上形成第二抗蚀剂层后,使用回蚀刻法移除部分的第二抗蚀剂层;
使用电子束光刻法将第一抗蚀剂层的顶部形成图案,于图案化的第一抗蚀剂层上形成第二抗蚀剂层后,使用化学机械抛光法移除部分的第二抗蚀剂层;或是
使用电子束光刻法将第一抗蚀剂层的顶部形成图案,于图案化的第一抗蚀剂层上形成第二抗蚀剂层后,使用回蚀刻法移除部分的第二抗蚀剂层。
依据本发明的形成图案的方法,具有下述优点。其一,经过回蚀刻后,可控制光致抗蚀剂膜厚使小于
Figure A20071000149500111
,此是依形成第二抗蚀剂层于图案化的第一抗蚀剂层上时的填沟工艺(gap filling process)而定,并且无黏着问题。此填沟工艺可供90nm及65nm后段工艺(beol process)使用。其二,由于可使用较无机硬掩模为便宜的聚合物硬掩模材料,不需额外的清洗、沉积机台、及移除程序,且在形成图案后不需将硬掩模移除,所以较经济。其三,一般使用CMP移除部分的抗蚀剂层时,也许会有使得所欲图形掀起(lift-off)的问题,但是,于本发明中,因为具有类似双镶嵌(damascene)结构,所以此掀起的可能性小许多。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (28)

1.一种形成图案的方法,包括:
提供基板,该基板包括待蚀刻层;
形成第一抗蚀剂层于该基板上;
将该第一抗蚀剂层的顶部图案化;
形成第二抗蚀剂层于该图案化的第一抗蚀剂层上;
移除一部分的该第二抗蚀剂层;及
蚀刻该第二抗蚀剂层、该第一抗蚀剂层、及该待蚀刻层。
2.如权利要求1所述的方法,其中该第二抗蚀剂层的抗蚀刻能力大于该第一抗蚀剂层的抗蚀刻能力。
3.如权利要求1所述的方法,其中,移除一部分的该第二抗蚀剂层之后,该第二抗蚀剂层的顶表面高于该第一抗蚀剂层的顶表面。
4.如权利要求1所述的方法,其中,移除一部分的该第二抗蚀剂层之后,该第二抗蚀剂层的顶表面与该第一抗蚀剂层的顶表面共平面。
5.如权利要求1所述的方法,其中,移除一部分的该第二抗蚀剂层之后,该第二抗蚀剂层的顶表面低于该第一抗蚀剂层的顶表面。
6.如权利要求1所述的方法,其中该第一抗蚀剂层包括光致抗蚀剂材料。
7.如权利要求1所述的方法,其中该第二抗蚀剂层包括硬掩模材料。
8.如权利要求7所述的方法,其中该硬掩模材料包括聚合物、硅、硅氧化物、有机硅聚合物、聚硅烷、或交联材料。
9.如权利要求1所述的方法,其中,将该第一抗蚀剂层的顶部图案化是使用压印法、光刻蚀刻法、或电子束光刻法进行。
10.如权利要求1所述的方法,其中,形成该第二抗蚀剂层于该图案化的第一抗蚀剂层上,是以涂覆法或沉积法进行。
11.如权利要求1所述的方法,在形成该第二抗蚀剂层于该图案化的第一抗蚀剂层上之后,进一步包括固化工艺以将该第二抗蚀剂层固化。
12.如权利要求1所述的方法,其中,移除一部分的该第二抗蚀剂层,是以化学机械抛光法或回蚀刻法进行。
13.如权利要求12所述的方法,其中,移除一部分的该第二抗蚀剂层是以化学机械抛光法进行,及在进行该化学机械抛光法之前或之后,对该第二抗蚀剂层进行交联处理。
14.如权利要求1所述的方法,其中该第一抗蚀剂层包括多层结构。
15.一种形成图案的方法,包括:
提供基板,该基板包括待蚀刻层;
形成第一抗蚀剂层于该基板上;
将该第一抗蚀剂层的顶部图案化;
形成第二抗蚀剂层于该图案化的第一抗蚀剂层上,并且覆盖该图案化的第一抗蚀剂层;
移除一部分的该第二抗蚀剂层以露出部分的该第一抗蚀剂层;及
蚀刻该露出部分的第一抗蚀剂层及其下方的该待蚀刻层。
16.如权利要求15所述的方法,其中该第二抗蚀剂层的抗蚀刻能力大于该第一抗蚀剂层的抗蚀刻能力。
17.如权利要求15所述的方法,其中,移除一部分的该第二抗蚀剂层之后,该第二抗蚀剂层的顶表面高于该第一抗蚀剂层的顶表面。
18.如权利要求15所述的方法,其中,移除一部分的该第二抗蚀剂层之后,该第二抗蚀剂层的顶表面与该第一抗蚀剂层的顶表面共平面。
19.如权利要求15所述的方法,其中,移除一部分的该第二抗蚀剂层之后,该第二抗蚀剂层的顶表面低于该第一抗蚀剂层的顶表面。
20.如权利要求15所述的方法,其中该第一抗蚀剂层包括光致抗蚀剂材料。
21.如权利要求15所述的方法,其中该第二抗蚀剂层包括硬掩模材料。
22.如权利要求21所述的方法,其中该硬掩模材料包括聚合物、硅、硅氧化物、有机硅聚合物、聚硅烷、或交联材料。
23.如权利要求15所述的方法,其中,将该第一抗蚀剂层的顶部图案化是使用压印法、光刻蚀刻法、或电子束光刻法进行。
24.如权利要求15所述的方法,其中,形成该第二抗蚀剂层于该图案化的第一抗蚀剂层上,是以涂覆法或沉积法进行。
25.如权利要求15所述的方法,在形成该第二抗蚀剂层于该图案化的第一抗蚀剂层上之后,进一步包括固化工艺以将该第二抗蚀剂层固化。
26.如权利要求15所述的方法,其中,移除一部分的该第二抗蚀剂层,是以化学机械抛光法或回蚀刻法进行。
27.如权利要求26所述的方法,其中,移除一部分的该第二抗蚀剂层是以化学机械抛光法进行,及在进行该化学机械抛光法之前或之后,进一步对该第二抗蚀剂层进行交联处理。
28.如权利要求15所述的方法,其中该第一抗蚀剂层包括多层结构。
CNA200710001495XA 2007-01-10 2007-01-10 形成图案的方法 Pending CN101221889A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA200710001495XA CN101221889A (zh) 2007-01-10 2007-01-10 形成图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA200710001495XA CN101221889A (zh) 2007-01-10 2007-01-10 形成图案的方法

Publications (1)

Publication Number Publication Date
CN101221889A true CN101221889A (zh) 2008-07-16

Family

ID=39631636

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710001495XA Pending CN101221889A (zh) 2007-01-10 2007-01-10 形成图案的方法

Country Status (1)

Country Link
CN (1) CN101221889A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311101A (zh) * 2012-03-13 2013-09-18 台湾积体电路制造股份有限公司 制造半导体器件的方法
CN104714364A (zh) * 2013-12-11 2015-06-17 国际商业机器公司 形成器件图案的方法
CN110373649A (zh) * 2019-08-21 2019-10-25 维达力实业(深圳)有限公司 镀层图形的加工方法
EP3969633A4 (en) * 2019-04-16 2023-12-06 Applied Materials, Inc. METHOD FOR THIN FILM DEPOSITION IN TRENCHES

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311101A (zh) * 2012-03-13 2013-09-18 台湾积体电路制造股份有限公司 制造半导体器件的方法
CN103311101B (zh) * 2012-03-13 2016-06-29 台湾积体电路制造股份有限公司 制造半导体器件的方法
CN104714364A (zh) * 2013-12-11 2015-06-17 国际商业机器公司 形成器件图案的方法
CN104714364B (zh) * 2013-12-11 2019-03-01 国际商业机器公司 形成器件图案的方法
EP3969633A4 (en) * 2019-04-16 2023-12-06 Applied Materials, Inc. METHOD FOR THIN FILM DEPOSITION IN TRENCHES
CN110373649A (zh) * 2019-08-21 2019-10-25 维达力实业(深圳)有限公司 镀层图形的加工方法

Similar Documents

Publication Publication Date Title
US10642148B2 (en) High durability extreme ultraviolet photomask
US6008123A (en) Method for using a hardmask to form an opening in a semiconductor substrate
US7384728B2 (en) Method of fabricating a semiconductor device
US8158332B2 (en) Method of manufacturing a semiconductor device
JPH0777809A (ja) シリレーションを利用したパターン形成方法
US20200335349A1 (en) Method Composition and Methods Thereof
US20090219496A1 (en) Methods of Double Patterning, Photo Sensitive Layer Stack for Double Patterning and System for Double Patterning
US7767386B2 (en) Method of patterning an organic planarization layer
US20080073321A1 (en) Method of patterning an anti-reflective coating by partial etching
CN101221889A (zh) 形成图案的方法
US20080160459A1 (en) Method of forming a pattern
US20130045591A1 (en) Negative tone develop process with photoresist doping
US7883835B2 (en) Method for double patterning a thin film
US20020132189A1 (en) Multiple resist layer photolithographic process
TWI358789B (en) Method for dual damascene process
US10863630B2 (en) Material composition and methods thereof
US7811747B2 (en) Method of patterning an anti-reflective coating by partial developing
JP3553897B2 (ja) 微細レジストパターンの形成方法及び半導体装置の製造方法
TW201128683A (en) Lithography patterning method and double patterning method
JP3986927B2 (ja) 半導体装置の製造方法
US8003305B2 (en) Method for patterning a semiconductor wafer
TW202407456A (zh) 形成阻劑圖案的方法
TW200828402A (en) Method of forming a pattern
KR20090106885A (ko) 스페이서를 이용한 반도체 소자의 패턴 형성방법
KR20080009581A (ko) 반도체 장치의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication