CN101939253B - 采用自组装材料的图形形成 - Google Patents

采用自组装材料的图形形成 Download PDF

Info

Publication number
CN101939253B
CN101939253B CN200980104087.4A CN200980104087A CN101939253B CN 101939253 B CN101939253 B CN 101939253B CN 200980104087 A CN200980104087 A CN 200980104087A CN 101939253 B CN101939253 B CN 101939253B
Authority
CN
China
Prior art keywords
opening
nano
self
scale
alignment structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980104087.4A
Other languages
English (en)
Other versions
CN101939253A (zh
Inventor
C·T·布莱克
T·J·达尔顿
B·B·多里斯
C·拉登斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101939253A publication Critical patent/CN101939253A/zh
Application granted granted Critical
Publication of CN101939253B publication Critical patent/CN101939253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0369—Static structures characterized by their profile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/882—Assembling of separate components, e.g. by attaching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/887—Nanoimprint lithography, i.e. nanostamp
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/888—Shaping or removal of materials, e.g. etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457—Parallel ribs and/or grooves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628—Nonplanar uniform thickness material
    • Y10T428/24736—Ornamental design or indicia
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Micromachines (AREA)
  • Finishing Walls (AREA)

Abstract

在一个实施例中，包围大区域的六边形瓦片被分为三个群组，每个群组含有彼此分离的所有六边形瓦片的三分之一。在模板层(2OA，2OB，20C)中形成每个群组(01，02，03)中的六边形瓦片的开口，且在每个开口内施加并构图自组装嵌段共聚物的组。重复该过程三次以涵盖所有三个群组，产生遍布宽广区域的自对准图形。在另一实施例中，该大区域被分为两个不重迭且互补的群组的矩形瓦片。每个矩形区域的宽度小于自组装嵌段共聚物的有序范围。以顺序方式在每一群组中形成自组装自对准的线与间隔结构(4OA，5OA；4OB，5OB；4OC，50C)，从而线与间隔图形形成为遍及了延伸超出有序范围的大区域。

Description

采用自组装材料的图形形成
技术领域
本发明一般涉及纳米尺寸结构，更特别地，涉及规则周期性阵列(regular periodic array)中的自组装的亚光刻纳米尺寸结构及其制造方法。
背景技术
在半导体产业中日益关注使用由下而上的方式进行半导体制造。一种这样的方式是利用自组装的嵌段共聚物来产生亚光刻基本规则(groundrule)纳米尺寸图形。
能够自行组织成为纳米尺寸图形的自组装共聚物材料被施加在模板层的凹陷区域内以形成纳米尺寸结构。在适当条件下，两种或更多种不混溶的聚合物嵌段成分分离为两种或更多种纳米尺寸的不同相，从而形成由隔离的纳米尺寸结构单位组成的有序图形。这种通过自组装嵌段共聚物形成的由隔离的纳米尺寸结构单位组成的有序图形可用于制造半导体、光学、及磁性装置中的纳米尺寸结构单位。这样形成的结构单位的尺寸一般在5至40nm的范围内，其是亚光刻的(sublithographic)(即，低于光刻工具的分辨率)。
自组装嵌段共聚物首先被溶解在适当溶剂系统中以形成嵌段共聚物溶液，该溶液接着被施加到一底层的表面上以形成嵌段共聚物层。在升高的温度下对自组装嵌段共聚物进行退火，以形成含有两种不同聚合物嵌段成分的两组聚合物嵌段结构。聚合物嵌段结构为线或柱。一组聚合物嵌段结构被嵌在另一组聚合物嵌段结构中，或者属于不同组的聚合物嵌段结构交错。自组装嵌段共聚物是非光敏性抗蚀剂，对其的构图不是通过光子(即光辐射)实现的，而是在适当条件(例如，退火)下通过自组装实现的。
尽管通过退火对两组聚合物嵌段结构的自组装是自组装嵌段共聚物的一种固有的化学性质，但两组聚合物嵌段结构的自对准需要自组装嵌段共聚物与物理上限制的环境互相作用。换言之，两组聚合物嵌段结构的自对准需要一外部结构以对齐(register)该自对准结构。这种外部结构用作在退火期间对齐该自对准结构的模板，其使第一聚合物嵌段成分和第二聚合物嵌段成分分离。
产生了由外部结构产生的有序(order)的有效范围，且在退火期间对自组装嵌段共聚物的自对准的实现是有限的。换言之，作为模板的外部结构的存在效应的空间范围是受限的，而非无限延伸。如果自组装嵌段共聚物与外部结构之间的距离超过有效范围，有序的连贯性(coherence)会丧失。在此情况下，这两组聚合物嵌段结构不再与外部结构对齐。尽管自组装自对准纳米尺寸结构的尺寸会根据自组装嵌段共聚物的组成而变化，但有限的范围内一般包含第一聚合物嵌段成分与第二聚合物嵌段成分的少于100次变化。因此，难以形成尺寸(dimension)超过约1微米的自组装自对准纳米尺寸结构。
然而，对于先进半导体器件和纳米尺寸器件，高度需要大的重复构图的结构。因此，需要一种在大面积内延伸、且尺寸不受自组装嵌段共聚物的固有有效范围限制的纳米尺寸自组装自对准结构以及形成这种纳米尺寸自组装自对准结构的方法。
发明内容
本发明通过提供遍布这样的区域的连续的纳米尺寸自组装自对准结构及其形成方法而解决上述需求，该区域延伸超出了由外部结构产生的自组装嵌段共聚物的有序范围。
在一个实施例中，延伸超出自对准的有序连贯范围的大区域被分为具有光刻尺寸的六边形瓦片(tile)。这些六边形瓦片被分为三个群组，每个群组含有彼此分离的所有六边形瓦片的1/3。每个群组中的六边形瓦片为六边形阵列。在模板层中形成每个群组中的六边形瓦片的开口，且在每个开口中施加并构图自组装嵌段共聚物的组；重复该过程三次以涵盖所有三个群组，产生遍布宽广区域的自对准图形。在第二实施例中，该大区域被分为两个不重迭且互补的群组的矩形瓦片。每个矩形区域的宽度小于自组装嵌段共聚物的有序范围。以顺序方式(in a sequential manner)在每一群组中形成自组装自对准的线与间隔(line and space)结构，从而线与间隔图形形成为遍及了延伸超出有序范围的大区域。本发明还涵盖六边形瓦片的变化例，例如矩形、方形、以及三角形瓦片。
根据本发明的一方面，提供了一种在衬底上形成纳米尺寸图形的方法。该方法包括：
形成第一模板层，其包围衬底上的预定区域；
在所述第一模板层中构图第一开口，每个第一开口具有正六边形的形状，其中所述第一开口被排列为第一六边形阵列；
在所述第一开口中形成第一纳米尺寸自组装自对准结构；
在所述第一纳米尺寸自组装自对准结构上形成包围所述区域的第二模板层；
在所述第二模板层中构图第二开口，每个第二开口具有所述正六边形的形状，其中所述第二开口被排列为第二六边形阵列；
在所述第二开口中形成第二纳米尺寸自组装自对准结构；
在所述第一和第二纳米尺寸自组装自对准结构上形成包围所述区域的第三模板层；
在所述第三模板层中构图第三开口，每个第三开口具有所述正六边形的形状，其中所述第三开口被排列为第三六边形阵列；以及
在所述第三开口中形成第三纳米尺寸自组装自对准结构。
在一个实施例中，所述第一开口、所述第二开口和所述第三开口中的每一个不与任何其它的所述第一开口、所述第二开口和所述第三开口重迭。
在另一实施例中，所述预定区域与所述第一开口的组合区域、所述第二开口的组合区域和所述第三开口的组合区域的并集(union)相同。
在又一实施例中，所述第二六边形阵列从所述第一六边形阵列偏移所述正六边形的一个例元(instance)，所述第三六边形阵列从所述第一六边形阵列偏移所述正六边形的另一个例元，且所述第三六边形阵列从所述第二六边形阵列偏移所述正六边形的又一个例元。
在又一实施例中，所述第一、第二和第三纳米尺寸自组装自对准结构中的每一个与所述第一、第二和第三纳米尺寸自组装自对准结构中的另一个一致(congruent)。
在又一实施例中，该方法还包括：
在所述形成第一纳米尺寸自组装自对准结构之前，在每一个所述第一开口内施加非光敏性聚合物抗蚀剂，所述非光敏性聚合物抗蚀剂含有第一聚合物嵌段成分与第二聚合物嵌段成分；
在所述形成第二纳米尺寸自组装自对准结构之前，在每一个所述第二开口内施加所述非光敏性聚合物抗蚀剂；以及
在所述形成第三纳米尺寸自组装自对准结构之前，在每一个所述第三开口内施加所述非光敏性聚合物抗蚀剂。
在又一实施例中，每一个所述第一、第二和第三纳米尺寸自组装自对准结构包括聚合物基体和至少一个圆形圆柱体(circular cylinder)，所述至少一个圆形圆柱体含有所述第一聚合物嵌段成分，所述聚合物基体含有所述第二聚合物嵌段成分并横向邻接所述至少一个圆形圆柱体。
在再一实施例中，每一个所述第一、第二和第三纳米尺寸自组装自对准结构还包括六个三分之一圆形圆柱体的例元，每一个例元具有所述至少一个圆形圆柱体的总体积的三分之一的体积且在脊部处具有120度的角。
在又一实施例中，所述六个例元与所述聚合物基体横向邻接所述第一、第二和第三开口中的一个的边界。
在又一实施例中，每一个所述第一、第二和第三纳米尺寸自组装自对准结构包括聚合物基体和多个圆形圆柱体，所述多个圆形圆柱体含有所述第一聚合物嵌段成分，所述聚合物基体含有所述第二聚合物嵌段成分并横向邻接所述至少一个圆形圆柱体，且所述多个圆形圆柱体中的每一个从所述第一、第二和第三开口的边界分离。
在又一实施例中，该方法还包括相对于所述圆形圆柱体的组和所述聚合物基体的组中的一者选择性地蚀刻该圆形圆柱体的组和该聚合物基体的组中的另一者。
在又一实施例中，该方法还包括利用所述圆形圆柱体和所述聚合物基体的剩余部分作为蚀刻掩模，在所述衬底中形成具有亚光刻尺寸的图形。
根据本发明的另一方面，提供了一种在衬底上形成纳米尺寸图形的方法。该方法包括：
形成第一模板层，其包围衬底上的预定区域；
在所述第一模板层中构图第一开口，每个第一开口具有矩形形状和光刻宽度；
在所述第一开口中形成第一纳米尺寸自组装自对准结构；
直接在所述第一纳米尺寸自组装自对准结构上形成第二模板层；
在所述第一模板层中构图第二开口，每个第二开口具有矩形形状和光刻宽度，其中在所述预定区域内所述第二开口与所述第一开口互补(complement)；以及
在所述第一开口中形成第一纳米尺寸自组装自对准结构。
在一个实施例中，该方法还包括：
在所述形成第一纳米尺寸自组装自对准结构之前，在每一个所述第一开口内施加非光敏性聚合物抗蚀剂，所述非光敏性聚合物抗蚀剂含有第一聚合物嵌段成分和第二聚合物嵌段成分；以及
在所述形成第二纳米尺寸自组装自对准结构之前，在每一个所述第二开口内施加所述非光敏性聚合物抗蚀剂。
在另一实施例中，所述第一和第二纳米尺寸自组装自对准结构中的每一个包括至少一条标称宽度线和两条边缘线，这些线中的每一条都含有所述第一聚合物成分，其中所述两条边缘线中的每一条邻接所述第一开口中的一个的边界，其中所述至少一条标称宽度线与所述两条边缘线分离，其中所述至少一条标称宽度线具有标称线宽且所述两条边缘线具有边缘线宽，其中所述标称线宽为亚光刻的且大于所述边缘线宽。
在又一实施例中，所述第一和第二纳米尺寸自组装自对准结构中的每一个还包括补线(complementary line)，所述补线含有所述第二聚合物成分，其中每一条所述补线横向邻接所述至少一条标称宽度线和所述两条边缘线中的两条线，并具有亚光刻的另一宽度。
在又一实施例中，该方法还包括：
相对于所述第一聚合物成分和所述第二聚合物成分中的一者选择性地蚀刻另一者；以及
在所述衬底中形成具有亚光刻尺寸的图形，其中该图形包括具有第一亚光刻尺寸的至少一条第一线和具有第二亚光刻尺寸的第二线的周期性重复，其中所述至少一条第一线与所述第二线的每一个相邻对被相同的亚光刻间隔所分隔。
在本发明的又一方面中，提供了一种包括衬底的结构，所述衬底具有从基本上平面的表面突起或凹陷的图形，其中所述图形包括单位图形的六边形阵列，其中所述六边形阵列具有光刻尺寸的最小周期性，其中所述单位图形具有正六边形的形状并包括相同直径的圆形，其中来自所述单位图形的两个相邻例元的所述圆形的集合不具有六边形周期性。
在一个实施例中，所述相同直径为亚光刻的。
在另一实施例中，所述图形是突起的图形，其中所述结构还包括具有所述相同直径的多个圆柱体，所述多个圆柱体含有非光敏性聚合物抗蚀剂的聚合物成分且直接位于所述突起的图形的每一个上，其中所述圆形的边缘与所述多个圆柱体的圆柱体表面相符。
在另一实施例中，所述图形为凹陷的图形，其中所述结构还包括非光敏性聚合物抗蚀剂的聚合物成分的基体，其中所述基体含有圆柱体开口，其中所述圆形的边缘与所述圆柱体开口的圆柱体表面相符。
在本发明的又一方面中，提供了一种包括衬底的结构，所述衬底具有单位图形的一维周期性重复，其中所述单位图形包括在基本上平面的表面上的第二线和至少一条第一线的突起或凹陷，其中所述至少一条第一线中的每一条具有第一亚光刻宽度，其中所述第二线具有第二亚光刻宽度，其中所述至少一条第一线与所述第二线的每个相邻的对被相同的亚光刻间隔所分隔。
在一个实施例中，所述第一亚光刻宽度与所述第二亚光刻宽度不同。
在另一实施例中，所述图形是突起的图形，其中所述结构还包括多条聚合物线，所述多条聚合物线含有非光敏性聚合物抗蚀剂的聚合物成分且直接位于所述至少一条第一线和所述第二线中的每一条线上，其中所述聚合物线的每个边缘与所述至少一条第一线或所述第二线的边缘垂直相符。
在又一实施例中，所述图形是凹陷的图形，其中所述结构还包括多条聚合物线，所述多条聚合物线含有非光敏性聚合物抗蚀剂的聚合物成分且直接位于所述基本上平面的表面上，其中所述聚合物线的每一个边缘与所述至少一条第一线或所述第二线的边缘垂直相符。
附图说明
具有相同数字标示的图对应于相同的制造阶段。具有后缀“A”的图是自顶向下视图。具有后缀“B”或“C”的图分别为具有相同数字标示且具有后缀“A”的对应图的沿着平面B-B’或C-C’的垂直截面视图。
图1A-16B为根据本发明第一实施例的第一示例性纳米尺寸结构的顺序视图；
图17A-18B为根据本发明第一实施例的第一示例性纳米尺寸结构的变化例的顺序视图；
图19A-23B为根据本发明第二实施例的第二示例性纳米尺寸结构的变化例的顺序视图；
图24A和24B为根据本发明第二实施例的第二示例性纳米尺寸结构的变化例的顺序视图；以及
图25A-33B为根据本发明第三实施例的第三示例性纳米尺寸结构的顺序视图。
具体实施方式
如上所述，本发明涉及规则周期性阵列中的自组装亚光刻纳米尺寸结构及其制造方法，现在参考附图对其进行详细说明。应注意，相同或相应的要素以相同的参考标号表示。
参照图1，根据本发明第一实施例的第一示例性纳米尺寸结构包括形成于衬底10上的第一模板层20A。第一模板层20A和衬底10的横向范围可超过随后采用的非光敏性聚合物抗蚀剂的横向有序范围。衬底10可以是半导体衬底、绝缘体衬底、金属衬底、或其组合。半导体衬底可为硅衬底、其它IV族元素半导体衬底、或化合物半导体衬底。半导体衬底也可为体衬底、绝缘体上半导体(SOI)衬底、或具有体部分和SOI部分的复合衬底。第一模板层20A可包含半导体材料或绝缘体材料。示例的半导体材料包括多晶硅、非晶硅、含有多晶硅的合金(其包含锗或碳)、或者含有非晶硅的合金(其包含锗或硅)。示例性的绝缘体材料包括介电氧化物、介电氮氧化物、介电氮化物、以及多孔性或非多孔性低介电常数的绝缘体材料(其介电常数低于氧化硅的介电常数3.9)。此外，第一模板层20A可包括非晶碳或类金刚石碳，例如无氢非晶碳、四面体无氢非晶碳、含有金属的无氢非晶碳、氢化非晶碳、四面体氢化非晶碳、含有金属的氢化非晶碳、以及改性的氢化非晶碳。
第一模板层20A首先形成为覆盖衬底10的整个顶表面的覆盖层(blanket layer)，接着利用光致抗蚀剂(未示出)的施加、光致抗蚀剂的构图、以及将光致抗蚀剂中的图形转移至第一模板层20A中的各向异性蚀刻的光刻方法进行构图。该图形包含第一模板层20A中的第一开口O1，在第一开口O1之下，衬底10的顶表面暴露。每一个第一开口O1具有相同大小的正六边形的形状。由于第一开口O1是通过光刻方法所形成，特征尺寸(例如正六边形的边长)为光刻尺寸。
尺寸是光刻尺寸或亚光刻尺寸取决于该尺寸是否通过光刻构图方法形成。通过光刻构图方法形成的最小尺寸在本文中即称为“光刻最小尺寸”或“临界尺寸”。尽管光刻最小尺寸被定义为仅与给定的光刻工具有关，且其通常随半导体技术的世代而改变，但应理解，光刻最小尺寸与亚光刻尺寸被定义为与在半导体制造时可用的光刻工具的最佳性能有关。在2007年，光刻最小尺寸为约45nm且预期未来会缩小。小于光刻最小尺寸的尺寸为亚光刻尺寸，而等于或大于光刻最小尺寸的尺寸为光刻尺寸。
通过用正六边形的假想六边形阵列填充通过覆盖沉积或覆盖施加含有第一模板层20A的材料且不含任何图形的刚形成的第一模板层20A的顶表面，确定第一开口O1的位置。正六边形填充第一模板层20A的顶表面，其方式与采用六边形瓦片填充预定区域相同。正六边形的边界由图1A中的虚线表示，三分之一正六边形的组包括第一开口O1，以便该组中的每一个正六边形都与同一组中的其它正六边形分隔，并形成另一六边形阵列，该另一六边形阵列的单位六边形由图1A中的双点划线示出。在本文中，第一开口的该六边形阵列称为“第一六边形阵列”。由此，第一开口O1的面积约为在构图前第一模板层20A的顶表面的整体面积的三分之一。
该正六边形的边长为光刻尺寸，例如，其可大于45nm。在2007年可实用的正六边形的边长的典型范围为从约45nm至约1000nm，更典型地，从约45nm至约100nm。
参照图2A与图2B，通过本领域中公知的方法(例如旋涂)在每一个第一开口O1内施加第一非光敏性聚合物抗蚀剂，以形成第一非光敏性聚合物抗蚀剂部分30A。优选地，第一非光敏性聚合物抗蚀剂部分30A的顶表面与第一模板层20A的顶表面共面，或凹陷为低于第一模板层20A的顶表面。第一非光敏性聚合物抗蚀剂包括能够自组织成纳米尺寸图形的自组装嵌段共聚物。
第一非光敏性聚合物抗蚀剂包括彼此不混溶的第一聚合物嵌段成分与第二聚合物嵌段成分。该非光敏性聚合物抗蚀剂可自平面化。可替代地，可通过化学机械平面化、凹陷蚀刻、或其组合而使该非光敏性聚合物抗蚀剂平面化。
在2006年6月19日提交的共同受让、共同待审的美国专利申请No.11/424,963中，描述了第一聚合物嵌段成分和第二聚合物嵌段成分的示例性材料，通过引用将其内容并入本文中。可用于形成本发明的结构单位的非光敏性聚合物抗蚀剂的自组装嵌段共聚物的具体实例包括但不限于：聚苯乙烯-聚甲基丙烯酸甲酯嵌段共聚物(PS-b-PMMA)、聚苯乙烯-聚异戊二烯嵌段共聚物(PS-b-PI)、聚苯乙烯-聚丁二烯嵌段共聚物(PS-b-PBD)、聚苯乙烯-聚乙烯吡啶嵌段共聚物(PS-b-PVP)、聚苯乙烯-聚环氧乙烷嵌段共聚物(PS-b-PEO)、聚苯乙烯-聚乙烯嵌段共聚物(PS-b-PE)、聚苯乙烯-聚有机硅酸盐嵌段共聚物(PS-b-POS)、聚苯乙烯-聚二茂铁二甲基硅烷嵌段共聚物(PS-b-PFS)、聚环氧乙烷-聚异戊二烯嵌段共聚物(PEO-b-PI)、聚环氧乙烷-聚丁二烯嵌段共聚物(PEO-b-PBD)、聚环氧乙烷-聚甲基丙烯酸甲酯嵌段共聚物(PS-b-PMMA)、聚环氧乙烷-聚乙基乙烯嵌段共聚物(PEO-b-PEE)、聚丁二烯-聚乙烯吡啶嵌段共聚物(PBD-b-PVP)、以及聚异戊二烯-聚甲基丙烯酸甲酯嵌段共聚物(PI-b-PMMA)。自组装的嵌段共聚物首先被溶解在适当溶剂系统中以形成嵌段共聚物溶液，该嵌段共聚物溶液接着被施加到第一示例性结构的表面上以形成非光敏性聚合物抗蚀剂。用于溶解嵌段共聚物且形成嵌段共聚物溶液的溶剂系统可包括任何适当溶剂，该溶剂包括但不限于：甲苯、丙二醇单甲醚乙酸酯(PGMEA)、丙二醇单甲醚(PGME)、以及丙酮。非光敏性聚合物抗蚀剂并非在暴露至紫外光或可见光(optical light)时可显影的传统光致抗蚀剂，并且，非光敏性聚合物抗蚀剂也不是传统的低k介电材料。
参照图3A与图3B，通过利用退火引起自组装嵌段共聚物的交联，在每一个第一开口O1内形成第一纳米尺寸自组装自对准结构。具体而言，通过紫外光处理或在升高的温度下进行热退火而退火第一非光敏性聚合物抗蚀剂，以形成含有第一聚合物嵌段成分的第一柱状聚合物结构40A以及含有第二聚合物嵌段成分且横向邻接第一柱状聚合物结构40A的侧壁的第一聚合物基体50A。
在Nealey等人的“Self-assembling resists for nanolithography”，IEDMTechnical Digest，Dec.，2005，Digital Object Identifier10.1109/IEDM.2005.1609349中描述了对嵌段共聚物层中的自组装嵌段共聚物进行退火以形成两组聚合物嵌段的示例性处理，通过引用将其内容并入本文中。可采用’963申请案中所描述的退火方法。例如，可在约200℃至约300℃的温度下进行从小于约1小时至约100小时的退火。
第一柱状聚合物结构40A包括至少一个圆形圆柱体和六个部分圆形圆柱体，每一个部分圆形圆柱体对应于至少一个圆形圆柱体中的一个的三分之一且含有跨过基本等于120度(或2π/3)的角度的圆弧。换言之，六个部分圆形圆柱体中的每一个是通过三个径向切面(radial cut)将至少一个圆形圆柱体中的一个细分为三个相等部分而获得的，每个径向切面相隔120度并源自该一个圆形圆柱体的中央轴。因此，该六个部分圆形圆柱体中的每一个都具有两个矩形表面，这两个矩形表面交会于120度角的边缘处的脊部处。部分圆形圆柱体的脊部位于形成第一纳米尺寸自组装自对准结构(40A，50A)之一的正六边形的拐角处。通过选择第一模板层20A以及第一和第二聚合物嵌段成分的材料以使第一聚合物嵌段成分通过表面张力“润湿”第一模板层20A的壁，实现六个部分圆形圆柱体的形成。例如，第一聚合物嵌段成分的组成和平均分子量被控制为使第一聚合物嵌段成分更加润湿或更不润湿被选择用于第一模板层20A的材料的表面。
第一纳米尺寸自组装自对准结构(40A，50A)被“自组装”。第一非光敏性聚合物抗蚀剂的化学组成使得第一和第二聚合物嵌段成分的不混溶性能够将第一聚合物嵌段成分自组装为第一柱状聚合物结构40A，即，所述至少一个圆形圆柱体和六个部分圆形圆柱体。第二聚合物嵌段成分组装为第一聚合物嵌段基体50A。
第一纳米尺寸自组装自对准结构(40A，50A)与第一模板层20A的限定第一开口O1的壁“自对准”。具体而言，每一个第一纳米尺寸自组装自对准结构(40A，50A)被限制在与其中一个第一开口O1(见图1A)对应的正六边形的区域中。此外，由于自组装与润湿特性，所述至少一个圆形圆柱体和六个部分圆形圆柱体中的每一个相对于该正六边形而自对准。所述至少一个圆形圆柱体可包括单个圆柱体、七个圆柱体或与每一个第一开口O1内的圆柱体的六边形阵列的形成相兼容的任意多个圆柱体。当在每一个第一开口O1中所述至少一个圆形圆柱体的总数超过七个时，可在每一个第一开口O1内形成半圆柱体(未示出)，所述半圆柱体中的每一个等同于所述至少一个圆形圆柱体之一的一半且含有第一聚合物嵌段成分，以便通过所述至少一个圆形圆柱体、所述六个部分圆形圆柱体以及所述半圆柱体而满足六边形周期性。
在一种示例性情况下，在聚甲基丙烯酸甲酯-b-苯乙烯(PMMA-b-S)嵌段共聚物中形成“蜂窝式”结构。在圆柱相双嵌段的情况下，PMMA-b-S嵌段可分离以在热退火时在聚苯乙烯嵌段的衬底内形成垂直取向的圆柱体。
参照图4A与图4B，相对于第一纳米尺寸自组装自对准结构(40A，50A)和衬底10而选择性去除第一模板层20A。可采用湿式蚀刻或干式蚀刻。第一纳米尺寸自组装自对准结构(40A，50A)的集合构成六边形阵列，其中单位单元包括第一纳米尺寸自组装自对准结构(40A，50A)的一个例元和不含任何第一纳米尺寸自组装自对准结构(40A，50A)的间隔，所述间隔的体积等于第一纳米尺寸自组装自对准结构(40A，50A)的两个例元的体积。
参照图5A与图5B，在第一纳米尺寸自组装自对准结构(40A，50A)和衬底10之上形成第二模板层20B。第二模板层20B可选自可用作第一模板层20A的材料。第二模板层20B可包括与第一模板层20A相同或不同的材料。第二模板层20B被形成为覆盖层，且覆盖第一纳米尺寸自组装自对准结构(40A，50A)的顶表面。
参照图6A与图6B，随后通过利用施加光致抗蚀剂(未示出)、构图光致抗蚀剂、以及将光致抗蚀剂中的图形转移至第二模板层20B中的各向异性蚀刻的光刻方法，构图第二模板层20B。该图形包含第二模板层20B中的第二开口O2，在第二开口O2之下，衬底10的顶表面暴露。每一个第二开口O2具有正六边形的形状，即第一开口O1的形状(见图1A)。由于第二开口O2是由光刻方法形成，特征尺寸(例如正六边形的边长)为光刻尺寸。
每一个第二开口O2的大小和方向都与每一个第一开口O1的大小相同。第二开口O2的位置是通过将第一开口O1的图形在与正六边形的一个边垂直的方向上偏移第一开口O1之一的大小的一个正六边形而获得的。因此，第二开口O2的每一个例元并不与任何一个第一开口O1或第二开口O2的任何其它例元重迭。图1A中的三分之一正六边形的组包括第二开口O2，因而该组中的每一个正六边形与同一组中的其它正六边形分隔。第二开口O2形成另一个六边形阵列，其单位六边形由图6A中的双点划线表示。在本文中，该六边形阵列也称为“第二六边形阵列”。第二六边形阵列从第一六边形阵列偏移了正六边形的一例元。第二开口O2的面积约等于构图之前的第二模板层20B的顶表面的总面积的三分之一。
参照图7A与图7B，通过本领域中公知的方法(例如旋涂)在每一个第二开口O2内施加第二非光敏性聚合物抗蚀剂，以形成第二非光敏性聚合物抗蚀剂部分30B。优选地，第二非光敏性聚合物抗蚀剂部分30B的顶表面被凹陷为低于第二模板层20B的顶表面。同样优选地，第二非光敏性聚合物抗蚀剂部分30B的顶表面与第一纳米尺寸自组装自对准结构(40A，50A)的顶表面共面。第二非光敏性聚合物抗蚀剂还可被施加为与第二模板层20B的顶表面共面、或高于第二模板层20B的顶表面，然后通过凹陷蚀刻(recess etch)或通过采用随后溶剂从其中蒸发而引起各第二开口O2内的体积收缩的稀释溶液，将第二非光敏性聚合物抗蚀剂凹陷至第一纳米尺寸自组装自对准结构(40A，50A)的顶表面高度。
第二非光敏性聚合物抗蚀剂包括能够自组织成纳米尺寸图形的自组装嵌段共聚物。因此，上面列出的用于第一非光敏性聚合物抗蚀剂的任何材料可被用于第二非光敏性聚合物抗蚀剂。第二非光敏性聚合物抗蚀剂可包括与第一非光敏性聚合物抗蚀剂相同或不同的材料。为了示例本发明，假设第一非光敏性聚合物抗蚀剂与第二非光敏性聚合物抗蚀剂采用相同的材料。
参照图8A与图8B，通过利用退火引起自组装嵌段共聚物的交联，在每一个第二开口O2内形成第二纳米尺寸自组装自对准结构。可采用与用于形成第一纳米尺寸自组装自对准结构(40A，50A)的形成方法相同的方法来形成第二纳米尺寸自组装自对准结构。
每一个第二纳米尺寸自组装自对准结构包括第二柱状聚合物结构40B和第二聚合物嵌段基体50B。第二柱状聚合物结构40B包括至少一个圆形圆柱体和六个部分圆形圆柱体，每一个部分圆形圆柱体对应于所述至少一个圆形圆柱体之一的三分之一且含有跨过基本等于120度(或2π/3)的角度的圆弧。因此，每一个第二柱状聚合物结构40B具有与上述第一柱状聚合物结构40A之一相同的结构，且由相同的方法形成。第二聚合物基体50B包括第二聚合物嵌段成分并横向邻接每一个第二柱状聚合物结构40B。
由于相同的机制被用于第二纳米尺寸自组装自对准结构(40B，50B)的不同成分的自组装和自对准，因此第二纳米尺寸自组装自对准结构(40B，50B)是以与第一纳米尺寸自组装自对准结构(40A，50A)的自组装和自对准相同的方式自组装和自对准而成。因此，第二柱状聚合物结构40B的每一个例元包括相同成分且与第一柱状聚合物结构40A的例元一致，且第二聚合物基体50B的每一个例元包括相同材料并与第一聚合物基体50A的例元一致。
参照图9A与图9B，相对于第一纳米尺寸自组装自对准结构(40A，50A)、第二纳米尺寸自组装自对准结构(40B，50B)和衬底10而选择性去除第二模板层20B。可采用湿式蚀刻或干式蚀刻。
参照图10A-10C，在第一纳米尺寸自组装自对准结构(40A，50A)、第二纳米尺寸自组装自对准结构(40B，50B)和衬底10之上形成第三模板层20C。第三模板层20C可选自可用作第一模板层20A的材料。第三模板层20C可包括与第一模板层20A相同或不同的材料。第三模板层20C覆盖第一纳米尺寸自组装自对准结构(40A，50A)和第二纳米尺寸自组装自对准结构(40B，50B)的顶表面。
参照图11A-11C，随后通过利用施加光致抗蚀剂(未示出)、构图光致抗蚀剂、以及将光致抗蚀剂中的图形转移至第三模板层20C中的各向异性蚀刻的光刻方法，构图第三模板层20C。该图形包含第三模板层20C的第三开口O3，在第三开口O3之下，衬底10的顶表面暴露。每一个第三开口O3具有正六边形的形状，即第一开口O1的形状(见图1A)。由于第三开口O3是由光刻方法形成，特征尺寸(例如正六边形的边长)为光刻尺寸。
每一个第三开口O3的大小和方向都与每一个第一开口O1的大小相同。第三开口O3的位置是通过将第一开口O1的图形在与正六边形的一个边垂直的方向上偏移第一开口O1之一的大小的一个正六边形而获得的，以便该偏移方向从用于偏离第一开口O1产生第二开口O2而偏移的方向分开60度。因此，第三开口O3的每一个例元并不与任何一个第一开口O1、第二开口O2、或第三开口O3的任何其它例元重迭。图1A中的三分之一正六边形的组包括第三开口O3，因而该组中的每一个正六边形与同一组中的其它正六边形分隔。第三开口O3形成另一个六边形阵列，其单位六边形由图11A中的双点划线示出。在本文中，该六边形阵列也称为“第三六边形阵列”。第三六边形阵列从第一六边形阵列偏移了正六边形的一例元。第三六边形阵列也从第二六边形阵列偏移了正六边形的另一例元。第三开口O3的面积约等于构图之前的第三模板层20C的顶表面的总面积的三分之一。
参照图12A与图12B，通过本领域中公知的方法(例如旋涂)在每一个第三开口O3内施加第三非光敏性聚合物抗蚀剂，以形成第三非光敏性聚合物抗蚀剂部分30C。优选地，第三非光敏性聚合物抗蚀剂部分30C的顶表面被凹陷为低于第三模板层20C的顶表面。同样优选地，第三非光敏性聚合物抗蚀剂部分30C的顶表面与第一纳米尺寸自组装自对准结构(40A，50A)和第二纳米尺寸自组装自对准结构(40B，50B)的顶表面共面。第三非光敏性聚合物抗蚀剂还可被施加为与第三模板层20C的顶表面共面、或高于第三模板层20C的顶表面，然后通过凹陷蚀刻或通过采用随后溶剂从其中蒸发而引起各第三开口O3内的体积收缩的稀释溶液，将第三非光敏性聚合物抗蚀剂凹陷至第一纳米尺寸自组装自对准结构(40A，50A)的顶表面高度。
第三非光敏性聚合物抗蚀剂包括能够自组织成纳米尺寸图形的自组装嵌段共聚物。因此，上面列出的用于第一非光敏性聚合物抗蚀剂的任何材料可被用于第三非光敏性聚合物抗蚀剂。第三非光敏性聚合物抗蚀剂可包括与第一非光敏性聚合物抗蚀剂相同或不同的材料。为了示例本发明，假设第一非光敏性聚合物抗蚀剂与第三非光敏性聚合物抗蚀剂采用相同的材料。
参照图13A与图13B，通过利用退火引起自组装嵌段共聚物的交联，在每一个第三开口O3内形成第三纳米尺寸自组装自对准结构。可采用与用于形成第一纳米尺寸自组装自对准结构(40A，50A)的形成方法相同的方法来形成第三纳米尺寸自组装自对准结构。
每一个第三纳米尺寸自组装自对准结构包括第三柱状聚合物结构40C和第三聚合物嵌段基体50C。第三柱状聚合物结构40C包括至少一个圆形圆柱体和六个部分圆形圆柱体，每一个部分圆形圆柱体对应于所述至少一个圆形圆柱体之一的三分之一且含有跨过基本等于120度(或2π/3)的角度的圆弧。因此，每一个第三柱状聚合物结构40C具有与上述第一柱状聚合物结构40A之一相同的结构，且由相同的方法形成。第三聚合物基体50C包括第二聚合物嵌段成分并横向邻接每一个第三柱状聚合物结构40C。
由于相同的机制被用于第三纳米尺寸自组装自对准结构(40C，50C)的不同成分的自组装和自对准，因此第三纳米尺寸自组装自对准结构(40C，50C)是以与第一纳米尺寸自组装自对准结构(40A，50A)的自组装和自对准相同的方式自组装和自对准而成。因此，第三柱状聚合物结构40C的每一个例元包括相同成分且与第一柱状聚合物结构40A的例元一致，且第三聚合物基体50C的每一个例元包括相同材料并与第三柱状聚合物基体50A的例元一致。
参照图14A-14C，相对于第一纳米尺寸自组装自对准结构(40A，50A)、第二纳米尺寸自组装自对准结构(40B，50B)和第三纳米尺寸自组装自对准结构(40C，50C)而选择性去除第三模板层20C。可采用湿式蚀刻或干式蚀刻。
各个部分圆形圆柱体和半圆柱体(如果存在)组合而形成完整圆柱体，该完整圆柱体的圆形水平截面区域的直径与各个圆形圆柱体的截面区域的直径相同。无论含有第一聚合物嵌段成分的任何圆柱体是仅由第一、第二和第三非光敏性聚合物抗蚀剂中的一种形成或是由第一、第二和第三非光敏性聚合物抗蚀剂中的至少两种形成，所有的这种圆形圆柱体在本文中合称为圆形聚合物圆柱体。换言之，第一、第二和第三柱状聚合物结构(40A，40B，40C)共同构成圆形聚合物圆柱体。
参照图15A与图15B，通过相对于第一聚合物嵌段成分而选择性去除第二聚合物嵌段成分的蚀刻，来相对于第一、第二和第三柱状聚合物结构(40A，40B，40C)而选择性去除第一、第二和第三聚合物嵌段基体(50A，50B，50C)。该蚀刻可以为各向同性或各向异性的。在去除第一、第二和第三聚合物嵌段基体(50A，50B，50C)之后，在衬底10上形成圆形聚合物圆柱体40的六边形阵列，即，圆形聚合物圆柱体40被排列而形成六边形阵列，其中该六边形阵列的周期性与圆形聚合物圆柱体40的相邻的轴对之间的距离相同。
参照图16A与图16B，通过相对于圆形聚合物圆柱体40而选择性去除衬底10的暴露部分的各向异性蚀刻，将圆形聚合物圆柱体40的六边形阵列的图形转移到衬底10中。衬底10的凹陷表面11被暴露于衬底10与圆形聚合物圆柱体40的六边形阵列之间的界面下方。凹陷表面11含有多个孔，所述多个孔与圆形聚合物圆柱体40的六边形阵列的位置相符。由于圆形聚合物圆柱体40的直径为亚光刻的，因此凹陷表面11的图形含有亚光刻的单位图形。
通过相对于衬底10而选择性去除圆形聚合物圆柱体40的六边形阵列，提供了包括衬底10的结构，其中衬底10具有从基本上平面的表面(即凹陷的表面11)的突起图形。该图形包括单位图形的六边形阵列，该单位图形是具有与圆形聚合物圆柱体40之一的直径基本相同的直径的圆形圆柱体。该六边形阵列具有亚光刻尺寸的最小周期性。
参照图17A与图17B，通过相对于第一、第二和第三聚合物嵌段基体(50A，50B，50C)的组合(本文中合称为组合的聚合物嵌段基体50)而选择性去除第一、第二和第三柱状聚合物结构(40A，40B，40C)，由图14A-14C的第一示例性纳米尺寸结构形成第一示例性纳米尺寸结构的变型。可采用相对于第二聚合物嵌段成分而选择性去除第一聚合物嵌段成分的蚀刻。该蚀刻可为各向同性或各向异性的。
在去除第一、第二和第三柱状聚合物结构(40A，40B，40C)之后，在组合的聚合物嵌段基体50中形成了圆柱状腔的六边形阵列。换言之，在组合的聚合物嵌段基体50中的圆柱状腔被排列为形成六边形阵列，在该六边形阵列中，六边形阵列的周期性与圆柱状腔的相邻的轴对之间的距离相同。
参照图18A与图18B，通过相对于组合的聚合物嵌段基体50而选择性去除衬底10的暴露部分的各向异性蚀刻，将圆柱状腔的六边形阵列的图形转移到衬底10中。通过从组合的聚合物嵌段基体50内的圆柱状腔内去除衬底材料，形成衬底10的凹陷的沟槽底表面12。衬底10内的圆柱状沟槽被排列为六边形阵列。由于圆柱状沟槽的直径为亚光刻的，因此圆柱状沟槽的图形含有亚光刻的单位图形。
通过相对于衬底10而选择性去除组合的聚合物嵌段基体50的六边形阵列，提供了包括衬底10的结构，其中衬底10具有从基本上平面的表面(即凹陷的沟槽底表面12)的凹陷图形。该图形包括单位图形的六边形阵列，该单位图形是具有与圆形聚合物圆柱体40之一的直径基本上相同的直径的圆形沟槽)。该六边形阵列具有亚光刻尺寸的最小周期性。
根据本发明的第二实施例，第二示例性纳米尺寸结构始于图1A-2B的第一示例性纳米尺寸结构。然而，为了形成第二示例性纳米尺寸结构，第一和第二聚合物嵌段成分的润湿特性被修改为使得第一聚合物嵌段成分不润湿第一模板层20A的表面，而第二聚合物嵌段成分润湿第一模板层20A的表面。
参照图19A与图19B，通过利用退火而引起自组装嵌段共聚物的交联，在每一个第一开口O1(见图1A和图1B)内形成第一纳米尺寸自组装自对准结构。可采用与第一实施例中相同的退火工艺。通过利用退火而引起自组装嵌段共聚物的交联，在每一个第一开口O1内形成第一纳米尺寸自组装自对准结构。具体而言，通过进行紫外光处理或通过在升高的温度下进行热退火，退火第一非光敏性聚合物抗蚀剂，以形成含有第一聚合物嵌段成分的第一柱状聚合物结构40A以及含有第二聚合物嵌段成分且横向邻接第一柱状聚合物结构40A的侧壁的第一聚合物基体50A。第一柱状聚合物结构40A不接触第一开口O1的侧壁，而第一聚合物基体50A邻接每一个第一开口O1中的第一模板层20A的侧壁。由于与第一实施例中相同的机制，第一纳米尺寸自组装自对准结构(40A，50A)被“自组装”和“自对准”。
参照图20A与图20B，相对于第一纳米尺寸自组装自对准结构(40A，50A)和衬底10而选择性去除第一模板层20A。可使用湿式蚀刻或干式蚀刻。第一纳米尺寸自组装自对准结构(40A，50A)的集合构成六边形阵列，其中单位单元包括第一纳米尺寸自组装自对准结构(40A，50A)的一个例元和不含任何第一纳米尺寸自组装自对准结构(40A，50A)的间隔，所述间隔的体积等于第一纳米尺寸自组装自对准结构(40A，50A)的两个例元的体积。
参照图21A与图21B，在第一纳米尺寸自组装自对准结构(40A，50A)和衬底10之上形成第二模板层20B。第二模板层20B可选自可用作第一模板层20A的材料。第二模板层20B可包括与第一模板层20A相同或不同的材料。第二模板层20B被形成为覆盖层，且覆盖第一纳米尺寸自组装自对准结构(40A，50A)的顶表面。
执行与第一实施例的图6A-13B对应的处理步骤，以形成第二纳米尺寸自组装自对准结构(40B，50B)和第三纳米尺寸自组装自对准结构(40C，50C)。通过调整第一和第二聚合物嵌段成分的润湿特性，第二柱状聚合物结构40B不接触第二开口O2的侧壁，而每一个第二聚合物基体50B邻接每一个第二开口O2中的第二模板层20B的侧壁。同样地，第三柱状聚合物结构40C不接触第三开口O3的侧壁，而每一个第三聚合物基体50C邻接每一个第三开口O3中的第三模板层20C的侧壁。
参照图22A与图22B，相对于第一纳米尺寸自组装自对准结构(40A，50A)、第二纳米尺寸自组装自对准结构(40B，50B)和第三纳米尺寸自组装自对准结构(40C，50C)而选择性去除第三模板层20C。可使用湿式蚀刻或干式蚀刻。
参照图23A与图23B，通过相对于第一聚合物嵌段成分而选择性去除第二聚合物嵌段成分的蚀刻，来相对于第一、第二和第三柱状聚合物结构(40A，40B，40C)而选择性去除第一、第二和第三聚合物嵌段基体(50A，50B，50C)。该蚀刻为各向同性或各向异性的。第一、第二和第三柱状聚合物结构(40A，40B，40C)共同构成圆形聚合物圆柱体40。圆形聚合物圆柱体40被排列为形成六边形阵列。然而，该六边形阵列的周期性与圆形聚合物圆柱体40的相邻轴对之间的距离不同。相反地，该六边形阵列所具有的单位单元具有与第一开口O1、第二开口O2和第三开口O3(分别见图1A、图6A和图11A)中的每一者的尺寸相同的尺寸，且含有多个圆形聚合物圆柱体40。该六边形阵列的两个示例性单位单元被标示为“G1”和“G2”。
通过相对于圆形聚合物圆柱体40而选择性去除衬底10的暴露部分的各向异性蚀刻，将圆形聚合物圆柱体40的六边形阵列的图形转移到衬底10中。衬底10的凹陷表面11被暴露于衬底10与圆形聚合物圆柱体40的六边形阵列之间的界面下方。凹陷表面11含有多个孔，所述多个孔与圆形聚合物圆柱体40的六边形阵列的位置相符。由于圆形聚合物圆柱体40的直径为亚光刻的，因此凹陷表面11的图形含有亚光刻的单位图形。
通过相对于衬底10而选择性去除圆形聚合物圆柱体40的六边形阵列，提供了包括衬底10的结构，其中衬底10具有从基本上平面的表面(即凹陷的表面11)的突起图形。该图形包括单位图形(例如G1或G2)的六边形阵列，该六边形阵列包括具有与衬底10成整体结构的多个圆柱体，即，作为衬底10的一部分并具有与圆形聚合物圆柱体40之一基本上相同的直径。该六边形阵列具有光刻尺寸的最小周期性。单位图形(例如G1或G2)具有正六边形的形状且包括相同直径(即每一个圆形聚合物圆柱体40的直径)的圆形。然而，来自单位图形的两个相邻例元的圆形的集合并不具有六边形周期性。例如，G1与G2的单位组中的圆形的集合并不具有六边形周期性，这是因为圆形聚合物圆柱体40的任何六边形周期性的连贯性都不延伸超出第一、第二和第三开口(O1，O2，O3)之一的区域。
参照图24A与图24B，通过相对于第一、第二和第三聚合物嵌段基体(50A，50B，50C)的组合(本文中称为组合的聚合物嵌段基体50)而选择性去除第一、第二和第三柱状聚合物结构(40A，40B，40C)，由图22A-22B的第二示例性纳米尺寸结构形成第二示例性纳米尺寸结构的变型。可采用相对于第二聚合物嵌段成分而选择性去除第一聚合物嵌段成分的蚀刻。该蚀刻可为各向同性或各向异性的。
在去除第一、第二和第三柱状聚合物结构(40A，40B，40C)之后，在组合的聚合物嵌段基体50中形成了圆柱状腔的阵列。通过相对于组合的聚合物嵌段基体50而选择性去除衬底10的暴露部分的各向异性蚀刻，将该圆柱状腔的阵列的图形转移到衬底10中。通过从组合的聚合物嵌段基体50内的圆柱状腔中去除衬底材料，形成衬底10的凹陷的沟槽底表面12。衬底10内的圆柱状沟槽被排列为形成六边形阵列。然而，该六边形阵列的周期性与圆柱状沟槽的相邻轴对之间的距离不同。相反地，该六边形阵列所具有的单位单元具有与第一开口O1、第二开口O2和第三开口O3(分别见图1A、图6A和图11A)中的每一者的尺寸相同的尺寸，且含有多个圆柱状沟槽。该六边形阵列的两个示例性单位单元被标示为“G3”和“G4”。
通过相对于衬底10而选择性去除组合的聚合物嵌段基体50，提供了包括衬底10的结构，其中衬底10具有从基本上平面的表面(即衬底10的顶表面，即，衬底10与组合的聚合物嵌段基体50之间的先前界面)的凹陷图形。该图形含有单位图形(例如G3或G4)的六边形阵列，该六边形阵列包括多个具有衬底10的圆柱状沟槽(即具有与圆形聚合物圆柱体40之一基本上相同的直径)。该六边形阵列具有光刻尺寸的最小周期性。单位图形(例如G3或G4)具有正六边形的形状且包括相同直径(即每一个圆柱状沟槽的直径)的圆形。然而，来自单位图形的两个相邻例元的圆形的集合并不具有六边形周期性。例如，G3与G4的单位组中的圆形的集合并不具有六边形周期性，这是因为圆柱状沟槽的任何六边形周期性的连贯性都不延伸超出第一、第二和第三开口(O1，O2，O3)之一的区域。
参照图25A与图25B，其示出了根据本发明第三实施例的第三示例性纳米尺寸结构，该结构包括衬底10和第一模板层20A。第一模板层20A和衬底10的横向范围可超过随后所采用的非光敏性聚合物抗蚀剂的横向有序范围。衬底10和第一模板层20A可包括与第一实施例相同的材料，且可通过与第一实施例相同的方法形成。
第一模板层20A被构图为具有第一矩形开口以暴露衬底10。每一个第一矩形开口的横向宽度为光刻尺寸。此外，相邻的第一矩形开口之间的间隔也同样为光刻尺寸。尽管第一矩形开口的宽度可在不同开口之间变化，但为了说明本发明，假设第一矩形开口具有相同的横向宽度，在本文中将其称为第一横向宽度LW1。同样地，为了说明本发明，假设相邻的第一矩形开口之间具有相同的间隔，在本文中将其称为第二横向宽度LW2。本文中还明确地预期其中第一矩形开口具有不同的横向宽度和/或相邻的第一矩形开口具有不同的间隔的实施例。
每一个第一矩形开口的长度方向充分地大于第一横向宽度LW1，而足以在随后沿着第一矩形开口的长度方向(即，在与第一矩形开口的横向宽度的方向垂直的方向上)形成自对准图形。
参照图26A与图26B，通过本领域中公知的方法(例如旋涂)在每一个第一矩形开口内施加第一非光敏性聚合物抗蚀剂，以形成第一非光敏性聚合物抗蚀剂部分30A。优选地，第一非光敏性聚合物抗蚀剂部分30A的顶表面与第一模板层20A的顶表面共面，或凹陷为低于第一模板层20A的顶表面。第一非光敏性聚合物抗蚀剂包括能够自组织成纳米尺寸图形的自组装嵌段共聚物。
第一非光敏性聚合物抗蚀剂包括彼此不混溶的第一聚合物嵌段成分与第二聚合物嵌段成分。该非光敏性聚合物抗蚀剂可自平面化。可替代地，可通过化学机械平面化、凹陷蚀刻、或其组合而使该非光敏性聚合物抗蚀剂平面化。可使用与第一实施例中用于第一聚合物嵌段成分和第二聚合物嵌段成分相同的材料。并且，可使用与第一实施例相同的施加方法。
参照图27A与图27B，通过利用退火引起自组装嵌段共聚物的交联，在每一个第一矩形开口内形成第一纳米尺寸自组装自对准结构NS1。具体而言，通过紫外光处理或在升高的温度下进行热退火而退火第一非光敏性聚合物抗蚀剂，以形成含有第一聚合物嵌段成分的第一主片状结构(primary lamellar structure)43A以及含有第二聚合物嵌段成分的第一补片状结构(complementary lamellar structure)53A。第一主片状结构43A和第一补片状结构53A在第一横向宽度LW1的方向上周期性交替。
调整第一非光敏性聚合物抗蚀剂的组成和润湿特性，以使得部分第一主片状结构43A邻接第一模板层20A的侧壁，而第一补片状结构53则与第一模板层20A的侧壁分离。第一聚合物嵌段成分的润湿特性被调整为使得第一主片状结构43A的宽度取决于第一主片状结构43是否接触第一模板层20A的侧壁。在此将不接触第一模板层20A的侧壁的第一主片状结构43A的宽度称为第一宽度W1。在此将与第一模板层20A的侧壁接触的第一主片状结构43A的宽度称为第二宽度W2。第一宽度W1和第二宽度W2都为亚光刻的，例如，在约1nm至约40nm的范围内，典型地在约5nm至约30nm的范围内。第一宽度W1大于第二宽度W2。第一宽度W1可以大于、等于或小于第二宽度W2的两倍。第一补片状结构53A的宽度相同，在此将其称为片状间隔S，其也是亚光刻的。第一宽度W1与片状间隔S之和也是亚光刻的。
第一纳米尺寸自组装自对准结构NS1被“自组装”。第一非光敏性聚合物抗蚀剂的化学组成使得第一和第二聚合物嵌段成分的不混溶性能够将第一聚合物嵌段成分自组装为第一主片状结构43A且将第二聚合物嵌段成分组装为第一补片状结构53A。
第一纳米尺寸自组装自对准结构NS1与第一模板层20A的限定矩形开口的壁“自对准”。第一主片状结构43A和第一补片状结构53A沿着第一模板层20A中的矩形开口的长度方向延伸。
随后相对于第一纳米尺寸自组装自对准结构NS1和衬底10而选择性去除第一模板层20A。可使用湿式蚀刻或干式蚀刻。
参照图28A与图28B，在第一纳米尺寸自组装自对准结构NS1和衬底10之上形成第二模板层20B。第二模板层20B可选自可用作第一模板层20A的材料。第二模板层20B可包括与第一模板层20A相同或不同的材料。第二模板层20B被形成为覆盖层，且覆盖第一纳米尺寸自组装自对准结构NS1的顶表面。
通过施加光致抗蚀剂(未示出)、光刻构图光致抗蚀剂、以及借助于各向异性蚀刻将光致抗蚀剂中的图形转移到第二模板层中，对第二模板层20B光刻构图。在第二模板层20B中形成第二矩形开口的组，其覆盖第一矩形开口的互补区域。因此，第二矩形开口形成在第一纳米尺寸自组装自对准结构NS1之间，且第二矩形开口的边界与第一纳米尺寸自组装自对准结构NS1的边界实质上相符。每一个第二矩形开口的宽度为第二横向宽度LW2，其为光刻尺寸且可与第一横向宽度LW1相同或不同。
参照图29A与图29B，通过本领域中公知的方法(例如旋涂)在每一个第二矩形开口内施加第二非光敏性聚合物抗蚀剂，以形成第二非光敏性聚合物抗蚀剂部分30B。优选地，第二非光敏性聚合物抗蚀剂部分30B的顶表面被凹陷为低于第二模板层20B的顶表面。同样优选地，第二非光敏性聚合物抗蚀剂部分30B的顶表面与第一纳米尺寸自组装自对准结构NS1的顶表面共面。第二非光敏性聚合物抗蚀剂可被施加为与第二模板层20B的顶表面共面、或高于第二模板层20B的顶表面，然后通过凹陷蚀刻或通过采用随后溶剂从其中蒸发而引起各第二矩形开口内的体积收缩的稀释溶液，将第二非光敏性聚合物抗蚀剂凹陷至第一纳米尺寸自组装自对准结构NS1的顶表面高度。
第二非光敏性聚合物抗蚀剂包括能够自组织成纳米尺寸图形的自组装嵌段共聚物。因此，上面列出的用于第一非光敏性聚合物抗蚀剂的任何材料可被用于第二非光敏性聚合物抗蚀剂。第二非光敏性聚合物抗蚀剂可包括与第一非光敏性聚合物抗蚀剂相同或不同的材料。为了示例本发明，假设第一非光敏性聚合物抗蚀剂与第二非光敏性聚合物抗蚀剂采用相同的材料。
参照图30A与图30B，通过利用退火引起自组装嵌段共聚物的交联，在每一个第二矩形开口内形成第二纳米尺寸自组装自对准结构NS2。可采用与用于形成第一纳米尺寸自组装自对准结构NS1的形成方法相同的方法来形成第二纳米尺寸自组装自对准结构NS2。
具体而言，通过紫外光处理或通过在升高的温度下进行热退火而退火第二非光敏性聚合物抗蚀剂，以形成含有第一聚合物嵌段成分的第二主片状结构43B以及含有第二聚合物嵌段成分的第二补片状结构53B。第二主片状结构43B和第二补片状结构53B在第二横向宽度LW2的方向上周期性交替。
调整第二非光敏性聚合物抗蚀剂的组成和润湿特性，以使得部分第二主片状结构43B邻接第一主片状结构43A的暴露侧壁，而第二补片状结构53B与第一主片状结构43A的侧壁分离。调整第一聚合物嵌段成分的润湿特性，以使得第二主片状结构43B的宽度取决于第二主片状结构43B是否接触第一主片状结构43A的侧壁。优选地，不接触第一主片状结构43A的侧壁的第二主片状结构43B的宽度与第一宽度W1相同。与第一主片状结构43A的侧壁接触的第二主片状结构43B的宽度可与第二宽度W2相同或不同。第二补片状结构53B的宽度在它们之间是相同的，其可与第一补片状结构53A的宽度(片状间隔S)相同或不同。
由于相同的机制被用于第二纳米尺寸自组装自对准结构NS2的不同成分的自组装和自对准，因此第二纳米尺寸自组装自对准结构NS2是以与第一纳米尺寸自组装自对准结构NS1的自组装和自对准相同的方式自组装和自对准而成。
参照图31A与图31B，相对于第一纳米尺寸自组装自对准结构NS1、第二纳米尺寸自组装自对准结构NS2和衬底10而选择性去除第二模板层20B。可使用湿式蚀刻或干式蚀刻。
参照图32A与图32B，通过相对于第一聚合物嵌段成分而选择性去除第二聚合物嵌段成分的各向异性蚀刻，相对于第一和第二主片状结构(43A，43B)而选择性去除第一和第二补片状结构(53A，53B)。来自相同第一矩形开口的第一片状结构43A的组构成了第一一维阵列A1，阵列A1具有的间隔为片状间隔S。同样地，来自相同第二矩形开口的第二片状结构43B的组构成了第二一维阵列A2，阵列A2具有的间隔为片状间隔S。然而，第一一维阵列A1与第二一维阵列A2的相邻对可彼此一致或不一致，即，它们构成另一个具有周期性的一维阵列。如果第二宽度W2为第一宽度的一半时，第一一维阵列A1与第二一维阵列A2的集合构成一扩展的一维阵列，其周期性为第一宽度W1与片状间隔S之和。然而，当第二宽度W2不等于第一宽度W1的一半时，该扩展的一维阵列(包括多个第一一维阵列A1和第二一维阵列A2)具有的周期性为第一横向宽度LW1与第二横向宽度LW2之和。因此，最小周期性为光刻尺寸。
参照图33A与图33B，通过相对于第一和第二主片状结构(43A，43B)而选择性去除衬底10的暴露部分的各向异性蚀刻，将包括第一一维阵列A1和第二一维阵列A2的扩展的阵列的图形转移到衬底10中。在衬底内形成线性沟槽，以在线性沟槽的底部处暴露出沟槽底表面13。随后去除第一和第二主片状结构(43A，43B)。
第三示例性纳米尺寸结构包括具有单位图形的一维周期性重复的衬底10。该单位图形包括位于基本上平面的表面(即沟槽底表面13的集合)上的第二线和至少一条第一线的突起。所述至少一条第一线中的每一个被形成为直接在不邻接第二主片状结构43B的第一主片状结构43A下方，或者直接在不邻接第一片状结构43A的第二主片状结构43B下方。第二线被形成为直接在邻接第二主片状结构43B的第一主片状结构43A下方。所述至少一条第一线中的每一个都具有第一亚光刻宽度(即第一宽度W1)，且第二线具有第二亚光刻宽度(即第二宽度W2的两倍)。第二线与所述至少一条第一线的每个相邻的对被相同的亚光刻间隔(即片状间隔S)分隔。
如果第一宽度W1是第二宽度W2的两倍，则第一亚光刻宽度与第二亚光刻宽度相同。该一维单位图形具有的最小周期性等于第一宽度W1与片状间隔S之和。然而，如果第一宽度W1不等于第二宽度W2的两倍，第一亚光刻宽度与第二亚光刻宽度则不同。如果第一横向宽度LW1与第二横向宽度LW2相同，则该一维单位图形具有的最小周期性等于第一横向宽度LW1，其为光刻尺寸。如果第一横向宽度LW1与第二横向宽度LW2不同，则该一维单位图形具有的最小周期性等于第一横向宽度LW1与第二横向宽度LW2之和，其为光刻尺寸。
在去除第一和第二主片状结构(43A，43B)之前，第三示例性纳米尺寸结构还包括多条聚合物线，所述多条聚合物线为第一和第二主片状结构(43A，43B)，含有非光敏性聚合物抗蚀剂的聚合物成分且直接位于第二线和所述至少一条第一线的每一条线上。聚合物线的每一个边缘都与第二线或所述至少一条第一线的边缘垂直相符。
替代从图31A和图31B的第三示例性纳米尺寸结构相对于第一和第二主片状结构(43A，43B)而选择性去除第一和第二补片状结构(53A，53B)，可以相对于第一和第二补片状结构(53A，53B)而选择性去除第一和第二主片状结构(43A，43B)。接着将第一和第二主片状结构(43A，43B)的图形转移到衬底10中，以形成具有与图33A和图33B的结构相反极性的另一个纳米尺寸结构。所产生的图形是一凹陷图形而非突起图形，其中该结构还包括多条聚合物线，所述多条聚合物线含有非光敏性聚合物抗蚀剂的聚合物成分并直接位于基本上平面的表面上，且聚合物线的每一个边缘都与第二线或所述至少一条第一线的边缘垂直相符。
还可预期瓦片或开口的几何形状的变化。瓦片或开口可包括一种形状(例如六边形、矩形、菱形、平行四边形、三角形或正多边形)，或者可包括至少两种不同形状的集合。
虽然关于具体实施例说明了本发明，但很明显，鉴于前述说明，对于本领域技术人员而言，众多替代例、修饰例和变化例是显而易见的。因此，本发明旨在涵盖所有落入本发明的范围和精神以及下述权利要求内的所有这样的替代例、修饰例和变化例。
工业适用性
本发明对在半导体衬底上设计和制造纳米尺寸图形具有工业适用性，尤其适合在各种电子和电学装置中使用的集成电路芯片，尤其可用于计算机和通信领域。

Claims (12)

1.一种在衬底上形成纳米尺寸图形的方法，所述方法包括以下步骤：
形成第一模板层(20A)，其包围衬底上的预定区域，其中所述第一模板层的全部底表面是平坦的；
在所述第一模板层(20A)中构图第一开口(O1)，每个第一开口(O1)具有正六边形的形状，其中所述第一开口(O1)被排列为第一六边形阵列；
在所述第一开口(O1)中形成第一纳米尺寸自组装自对准结构(40A，50A)；
在所述第一纳米尺寸自组装自对准结构(40A，50A)上形成包围所述区域的第二模板层(20B)；
在所述第二模板层(20B)中构图第二开口(O2)，每个第二开口(O2)具有所述正六边形的形状，其中所述第二开口(O2)被排列为第二六边形阵列；
在所述第二开口(O2)中形成第二纳米尺寸自组装自对准结构(40B)；
在所述第一和第二纳米尺寸自组装自对准结构(40A，50A，40B)上形成包围所述区域的第三模板层(20C)；
在所述第三模板层(20C)中构图第三开口(O3)，每个第三开口(O3)具有所述正六边形的形状，其中所述第三开口(O3)被排列为第三六边形阵列；
在所述第三开口(O3)中形成第三纳米尺寸自组装自对准结构(40C，50C)；
其中还包括以下步骤：
在所述形成第一纳米尺寸自组装自对准结构之前，在每一个所述第一开口内施加非光敏性聚合物抗蚀剂，所述非光敏性聚合物抗蚀剂含有第一聚合物嵌段成分与第二聚合物嵌段成分；
在所述形成第二纳米尺寸自组装自对准结构之前，在每一个所述第二开口内施加所述非光敏性聚合物抗蚀剂；以及
在所述形成第三纳米尺寸自组装自对准结构之前，在每一个所述第三开口内施加所述非光敏性聚合物抗蚀剂。
2.根据权利要求1的方法，其中所述第一开口、所述第二开口和所述第三开口中的每一个不与任何其它的所述第一开口、所述第二开口和所述第三开口重迭。
3.根据权利要求2的方法，其中所述预定区域与所述第一开口的组合区域、所述第二开口的组合区域和所述第三开口的组合区域的并集相同。
4.根据权利要求1的方法，其中所述第二六边形阵列从所述第一六边形阵列偏移所述正六边形的一个例元，其中所述第三六边形阵列从所述第一六边形阵列偏移所述正六边形的另一个例元，且其中所述第三六边形阵列从所述第二六边形阵列偏移所述正六边形的再一个例元。
5.根据权利要求1的方法，其中所述第一、第二和第三纳米尺寸自组装自对准结构中的每一个与所述第一、第二和第三纳米尺寸自组装自对准结构中的另一个一致。
6.根据权利要求1的方法，其中每一个所述第一、第二和第三纳米尺寸自组装自对准结构包括聚合物基体和至少一个圆形圆柱体，所述至少一个圆形圆柱体含有所述第一聚合物嵌段成分，所述聚合物基体含有所述第二聚合物嵌段成分并横向邻接所述至少一个圆形圆柱体。
7.根据权利要求6的方法，其中每一个所述第一、第二和第三纳米尺寸自组装自对准结构还包括六个三分之一圆形圆柱体的例元，每一个例元具有所述至少一个圆形圆柱体的总体积的三分之一的体积且在脊部处具有120度的角。
8.根据权利要求7的方法，其中所述例元和所述聚合物基体横向邻接所述第一、第二和第三开口中的一个的边界。
9.根据权利要求6的方法，其中每一个所述第一、第二和第三纳米尺寸自组装自对准结构包括聚合物基体和多个圆形圆柱体，所述多个圆形圆柱体含有所述第一聚合物嵌段成分，所述聚合物基体含有所述第二聚合物嵌段成分并横向邻接所述至少一个圆形圆柱体，其中所述多个圆形圆柱体中的每一个从所述第一、第二和第三开口的边界分离。
10.根据权利要求6的方法，还包括相对于所述圆形圆柱体的组和所述聚合物基体的组中的一者而选择性地蚀刻所述圆形圆柱体的所述组和所述聚合物基体的所述组中的另一者。
11.根据权利要求10的方法，还包括利用所述圆形圆柱体和所述聚合物基体的剩余部分作为蚀刻掩模，在所述衬底中形成具有亚光刻尺寸的图形。
12.一种在衬底上形成纳米尺寸图形的方法，所述方法包括以下步骤：
形成第一模板层，其包围衬底上的预定区域，其中所述第一模板层的全部底表面是平坦的；
在所述第一模板层中构图第一开口，每个第一开口具有矩形形状和光刻宽度；
在所述第一开口中形成第一纳米尺寸自组装自对准结构；
直接在所述第一纳米尺寸自组装自对准结构上形成第二模板层；
在所述第二模板层中构图第二开口，每个第二开口具有矩形形状和光刻宽度，其中在所述预定区域内所述第二开口与所述第一开口互补；以及
在所述第二开口中形成第二纳米尺寸自组装自对准结构；
其中还包括以下步骤：
在所述形成第一纳米尺寸自组装自对准结构之前，在每一个所述第一开口内施加非光敏性聚合物抗蚀剂，所述非光敏性聚合物抗蚀剂含有第一聚合物嵌段成分和第二聚合物嵌段成分；以及
在所述形成第二纳米尺寸自组装自对准结构之前，在每一个所述第二开口内施加所述非光敏性聚合物抗蚀剂。
CN200980104087.4A 2008-02-05 2009-02-03 采用自组装材料的图形形成 Active CN101939253B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/026,123 2008-02-05
US12/026,123 US8215074B2 (en) 2008-02-05 2008-02-05 Pattern formation employing self-assembled material
PCT/US2009/032936 WO2009100053A2 (en) 2008-02-05 2009-02-03 Pattern formation employing self-assembled material

Publications (2)

Publication Number Publication Date
CN101939253A CN101939253A (zh) 2011-01-05
CN101939253B true CN101939253B (zh) 2014-07-23

Family

ID=40952661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980104087.4A Active CN101939253B (zh) 2008-02-05 2009-02-03 采用自组装材料的图形形成

Country Status (8)

Country Link
US (3) US8215074B2 (zh)
EP (1) EP2250123B1 (zh)
JP (1) JP5528355B2 (zh)
KR (1) KR20100110839A (zh)
CN (1) CN101939253B (zh)
RU (1) RU2462412C2 (zh)
TW (1) TWI480950B (zh)
WO (1) WO2009100053A2 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8404600B2 (en) * 2008-06-17 2013-03-26 Micron Technology, Inc. Method for forming fine pitch structures
US8168449B2 (en) * 2009-11-04 2012-05-01 International Business Machines Corporation Template-registered diblock copolymer mask for MRAM device formation
KR20130063072A (ko) * 2011-12-06 2013-06-14 삼성전자주식회사 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법
JP5979660B2 (ja) * 2012-02-09 2016-08-24 東京応化工業株式会社 コンタクトホールパターンの形成方法
US9478429B2 (en) * 2012-03-13 2016-10-25 Massachusetts Institute Of Technology Removable templates for directed self assembly
WO2014010592A1 (ja) * 2012-07-10 2014-01-16 株式会社ニコン マーク形成方法及びデバイス製造方法
JP6239813B2 (ja) 2012-07-18 2017-11-29 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板処理装置および基板処理方法
JP5537628B2 (ja) * 2012-10-09 2014-07-02 株式会社東芝 自己組織化パターンの形成方法
USD688882S1 (en) 2012-10-15 2013-09-03 Polymer Group, Inc. Nonwoven fabric
US9581899B2 (en) * 2012-11-27 2017-02-28 International Business Machines Corporation 2-dimensional patterning employing tone inverted graphoepitaxy
KR102062676B1 (ko) 2012-12-06 2020-01-06 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP5802233B2 (ja) * 2013-03-27 2015-10-28 株式会社東芝 パターン形成方法
KR102105196B1 (ko) * 2013-07-25 2020-04-29 에스케이하이닉스 주식회사 반도체 소자 제조 방법
KR102394994B1 (ko) 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
KR20150101875A (ko) 2014-02-27 2015-09-04 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
JP6177723B2 (ja) 2014-04-25 2017-08-09 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP6122906B2 (ja) 2014-06-27 2017-04-26 ダウ グローバル テクノロジーズ エルエルシー ブロックコポリマーを製造するための方法およびそれから製造される物品
JP6356096B2 (ja) 2014-06-27 2018-07-11 ダウ グローバル テクノロジーズ エルエルシー ブロックコポリマーを製造するための方法およびそれから製造される物品
KR102270752B1 (ko) 2014-08-11 2021-07-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
FR3025937B1 (fr) * 2014-09-16 2017-11-24 Commissariat Energie Atomique Procede de grapho-epitaxie pour realiser des motifs a la surface d'un substrat
US10269622B2 (en) * 2014-12-24 2019-04-23 Intel Corporation Materials and deposition schemes using photoactive materials for interface chemical control and patterning of predefined structures
US9738765B2 (en) * 2015-02-19 2017-08-22 International Business Machines Corporation Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
KR102293134B1 (ko) 2015-04-17 2021-08-26 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
WO2017111822A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Pitch division using directed self-assembly
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
JP6835969B2 (ja) 2016-12-21 2021-02-24 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ ブロックコポリマーの自己組織化のための新規組成物及び方法
USD912996S1 (en) * 2017-01-09 2021-03-16 Under Armour, Inc. Textile including a surface pattern
TWI680563B (zh) 2018-10-22 2019-12-21 國立中山大學 固態光子晶體之製備方法
USD927860S1 (en) * 2019-08-06 2021-08-17 Msa Technology, Llc Strap with stitching pattern

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2179526C2 (ru) * 1999-11-29 2002-02-20 Институт катализа им. Г.К. Борескова СО РАН Способ получения твердофазных наноструктурированных материалов
AU784574B2 (en) * 2000-05-04 2006-05-04 Qunano Ab Nanostructures
US7105118B2 (en) 2002-12-02 2006-09-12 North Carolina State University Methods of forming three-dimensional nanodot arrays in a matrix
US7045851B2 (en) * 2003-06-20 2006-05-16 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
US7924397B2 (en) * 2003-11-06 2011-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-corrosion layer on objective lens for liquid immersion lithography applications
JP2006055982A (ja) * 2004-08-23 2006-03-02 Ind Technol Res Inst 組織化分解ジブロックコポリマー薄膜からのナノパターン化テンプレート
JP4665720B2 (ja) * 2005-11-01 2011-04-06 株式会社日立製作所 パターン基板，パターン基板の製造方法、微細金型および磁気記録用パターン媒体
WO2007097242A1 (ja) * 2006-02-24 2007-08-30 Matsushita Electric Industrial Co., Ltd. 発光素子
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
US20070289943A1 (en) * 2006-06-14 2007-12-20 Jennifer Lu Block copolymer mask for defining nanometer-scale structures
US7605081B2 (en) * 2006-06-19 2009-10-20 International Business Machines Corporation Sub-lithographic feature patterning using self-aligned self-assembly polymers
JP4719717B2 (ja) * 2006-06-27 2011-07-06 株式会社リコー 画像処理装置、画像処理方法及び画像処理プログラム
WO2008027571A2 (en) * 2006-08-30 2008-03-06 Liquidia Technologies, Inc. Nanoparticles having functional additives for self and directed assembly and methods of fabricating same
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US8083953B2 (en) * 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) * 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8372295B2 (en) * 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8030108B1 (en) * 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices
US9138965B2 (en) * 2009-10-30 2015-09-22 The Board Of Trustees Of The Leland Stanford Junior University Conductive fibrous materials
WO2011140120A1 (en) * 2010-05-05 2011-11-10 Walker Jeffrey P Medical devices, methods of producing medical devices, and projection photolithography apparatus for producing medical devices
KR101108769B1 (ko) * 2010-05-28 2012-02-24 삼성전기주식회사 금속분말의 제조 방법 및 이를 이용한 적층콘덴서용 내부전극의 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C.A.Ross.Nanostructured Surfaces with Long-range order for Controlled Self-Assembly.《NSF Nanoscale Science and Engineering Grantees Conference》.2003,
Nanostructured Surfaces with Long-range order for Controlled Self-Assembly;C.A.Ross;《NSF Nanoscale Science and Engineering Grantees Conference》;20031218;摘要、第2页第8-44行 *

Also Published As

Publication number Publication date
US8486511B2 (en) 2013-07-16
EP2250123A2 (en) 2010-11-17
US20120138571A1 (en) 2012-06-07
US20120183736A1 (en) 2012-07-19
WO2009100053A2 (en) 2009-08-13
US20120183742A1 (en) 2012-07-19
RU2462412C2 (ru) 2012-09-27
RU2010136662A (ru) 2012-03-20
CN101939253A (zh) 2011-01-05
KR20100110839A (ko) 2010-10-13
TWI480950B (zh) 2015-04-11
EP2250123A4 (en) 2014-10-15
TW200952072A (en) 2009-12-16
JP2011522707A (ja) 2011-08-04
EP2250123B1 (en) 2017-04-26
US8486512B2 (en) 2013-07-16
WO2009100053A3 (en) 2009-12-30
US8215074B2 (en) 2012-07-10
JP5528355B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
CN101939253B (zh) 采用自组装材料的图形形成
US9087699B2 (en) Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
JP5505904B2 (ja) 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング）
CN101611349B (zh) 使用自组装聚合物进行亚光刻互连构图的方法
US7497958B2 (en) Methods of forming capacitors
EP1376663A2 (en) Method and system for forming a semiconductor device
CN106057651B (zh) 形成不同尺寸图案的方法
CN103839785B (zh) 形成构图结构的方法
CN101159256A (zh) 半导体器件和形成半导体器件的方法
KR102127784B1 (ko) 패턴 형성 방법
CN101044596A (zh) 使用间距倍增的集成电路制造方法
CN104995715A (zh) 用于通过嵌段共聚物的自组装在衬底上提供间隔的光刻特征的方法
KR20150064264A (ko) 나노 스케일 형상 구조 및 형성 방법
US20170287702A1 (en) Nano-scale structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171108

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171108

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right