CN101159256A - 半导体器件和形成半导体器件的方法 - Google Patents

半导体器件和形成半导体器件的方法 Download PDF

Info

Publication number
CN101159256A
CN101159256A CNA200710138261XA CN200710138261A CN101159256A CN 101159256 A CN101159256 A CN 101159256A CN A200710138261X A CNA200710138261X A CN A200710138261XA CN 200710138261 A CN200710138261 A CN 200710138261A CN 101159256 A CN101159256 A CN 101159256A
Authority
CN
China
Prior art keywords
sub
block
transistor
interconnect structure
lithographic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710138261XA
Other languages
English (en)
Inventor
杨海宁
杰克·A.·曼德尔曼
李伟健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101159256A publication Critical patent/CN101159256A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种半导体器件，其包含位于半导体衬底中并且通过其间的隔离区域彼此隔离的第一和第二有源器件区域，同时该半导体器件包括宽度为大约20nm到大约40nm的第一亚光刻互连结构，用于将第一有源器件区域与第二有源器件区域连接。该半导体器件优选包含至少一个位于半导体衬底中的静态随机存取存储器(SRAM)单元，而且第一亚光刻互连结构直接将SRAM单元的第一下拉晶体管和其第一上拉晶体管直接交叉连接，而在它们之间没有任何金属触点。第一亚光刻互连结构可以通过光刻构图掩模层，然后利用自组装嵌段共聚物或电介质侧壁间隔件形成亚光刻特征来很容易形成。

Description

半导体器件和形成半导体器件的方法
技术领域
本发明涉及包括具有亚光刻(sub-lithographic)宽度的局部导电互连的半导体器件。具体地说，本发明涉及具有亚光刻宽度的局部导电互连的亚45nm或亚32nm静态随机存取存储器(SRAM)单元，以及制造这种SRAM单元的方法。
背景技术
静态随机存取存储器(SRAM)由于其高速度、低功耗和简单的操作而成为重要的存储器件。与动态随机存取存储器(DRAM)单元不同，SRAM不需要定期刷新存储的数据而且具有简单的设计。
典型的六晶体管SRAM(6T-SRAM)单元中的每个位都存储在通常称为负载晶体管(或上拉晶体管)和驱动晶体管(或下拉晶体管)的四个晶体管上，这些晶体管形成包含两个交叉耦合反相器的触发电路。该存储单元具有两个用于表示0和1的稳定状态。另外两个存取晶体管(或传送门(pass-gate)晶体管)用于控制在读取和写入操作期间对存储单元的存取。
图1A示出示例性互补金属氧化物半导体(CMOS)6T-SRAM单元在第一金属互连层次(level)(M1)之下的从上到下视图。6T-SRAM单元包含：(1)四个有源器件区域(即掺杂阱区域)112、114、116、118，(2)四个栅极结构122、124、126、128，它们形成六个典型的金属氧化物半导体(MOS)晶体管101-106。具体地说，n沟道传送门晶体管101和104以及n沟道下拉晶体管102和103形成在n型有源器件区域112和114内，p沟道上拉晶体管105和106形成在p型有源器件区域116和118内。有源器件区域112、114、116、118形成在相同的半导体衬底内，该衬底优选可以是分别在p沟道晶体管和n沟道晶体管附近掺杂了n型和p型杂质的硅衬底。栅极结构122和126在有源器件区域112上延伸以分别形成下拉晶体管102和传送门晶体管101的栅极。类似地，栅极结构124和128在有源器件区域114上延伸以分别形成下拉晶体管103和传送门晶体管104的栅极。此外，栅极结构122和124在有源器件区域116和118上延伸以分别形成上拉晶体管105和106的栅极。每个SRAM单元还包括多个金属触点(CA)，用于接入晶体管101-106的各个部件，如图1A所示。
图1B示出图1A的示例性SRAM单元在M1层次、即第一金属互连层次从上到下的视图。在M1层次的SRAM单元包含多个外部互连或节点(EN)以及内部互连或节点(IN)，每个互连覆盖一个或多个SRAM金属触点(CA)并形成与CA的电连接。例如，位于SRAM单元中部左、右边界的两个EN分别覆盖了覆盖传送门晶体管101和104的栅极结构126和128的CA，并与其形成电连接。位于SRAM单元上、下边界的六个EN分别覆盖了覆盖晶体管101-106的源极或漏极区的CA，并与其形成电连接。位于SRAM单元中部的两个IN分别将下拉晶体管102和103与上拉晶体管105和106交叉连接。
图1C示出SRAM单元沿着图1B的线I-I的截面视图。在M1层次沿着SRAM单元的中部左、右边界的两个EN在接触层次将下面的CA(未示出)与第一通路(via)层次(V1)中的金属通路132电连接，而第一通路层次又与上方金属层次(未示出)如M2、M3…等中的金属互连(未示出)和/或上方通路层次(未示出)如V2、V3…等中的金属通路(未示出)电连接。位于SRAM单元中部M1层次的两个IN中的每一个将一个CA与接触层次的另一个CA电连接。通过这种方式，IN将位于有源器件区域112和114的下拉晶体管102和103分别与位于下面的衬底110中的有源器件区域116和118的上拉晶体管105和106电连接。注意，有源器件区域112、114、116、118的表面被硅化，由此形成相应的表面金属硅化物层112S、114S、116S和118S。IN只沿着M1层次延伸，而且不连接到任何金属通路和/或上方通路和/或金属层次中的互连。因此，IN在下文中也称为“局部互连”，其在上文中是指只存在于M1层次和/或下面的接触层次但不存在于任何位于M1层次之上的其它通路和/或金属层次的互连。
当产生互补金属氧化物半导体(CMOS)器件的45nm节点和32nm节点时，SRAM单元的按比例缩放(scaling)就成为必需的。但是，按比例缩放的努力受到用于对SRAM单元的金属触点和金属互连构图的传统光刻印刷的极大限制。由于SRAM单元的在CA层次的金属触点以及在M1层次的金属互连的数量更大，因此传统光刻印刷的覆盖限制已经达到，因此难以按比例缩放SRAM单元以匹配产生45nm节点和32nm节点的空间要求。
因此，需要减小SRAM单元中的金属触点和金属互连的尺寸和数量，从而使得能够为产生45nm节点和32nm节点而进一步按比例缩放SRAM单元。
发明内容
本发明通过提供改进的SRAM结构解决了上述问题，每个SRAM结构包括两个亚光刻互连以取代在接触层次的四个金属触点和在M1层次上的两个局部互连，从而直接连接下拉和上拉晶体管而在它们之间没有任何金属触点。按照这种方式，每个SRAM单元中的金属触点和金属互连的数量大大减少，还可以进一步按比例缩放SRAM布局。
在一个方面，本发明涉及一种半导体器件，其包含位于半导体衬底中并且通过其间的隔离区域相互隔离的第一和第二有源器件区域，其中该半导体器件包括宽度为大约20nm到大约40nm的第一亚光刻互连结构，其中所述第一亚光刻互连结构将第一有源器件区域与第二有源器件区域连接。
所述第一亚光刻互连结构可以包括任何合适的导电材料，如掺杂的多晶硅、W、Cu、SiGe、NiSi、TaN及其混合物。优选的但不是必要的，第一亚光刻互连结构是L形的。第一亚光刻互连结构可以将第一和第二有源器件区域直接连接而在它们之间没有任何金属触点。
如上所述的半导体器件结构还可以包括位于半导体衬底中并且通过其间的隔离区域相互隔离的附加器件区域，其中该半导体器件还包括附加的亚光刻互连结构，用于将附加的有源器件区域相互连接。
在另一方面，本发明涉及一种包含至少一个位于半导体衬底中的静态随机存取存储器(SRAM)单元的半导体器件，其中SRAM单元包括宽度为大约20nm到大约40nm并且将SRAM单元的第一下拉晶体管与其第一上拉晶体管交叉连接的第一亚光刻互连结构。
优选地，第一亚光刻互连结构直接将SRAM单元的第一下拉晶体管和第一上拉晶体管直接交叉连接，而在它们之间没有任何金属触点。
如上所述的SRAM单元还可以包括第二下拉晶体管、第二上拉晶体管和分别将第二下拉晶体管与第二上拉晶体管交叉连接的第二亚光刻互连结构。接触层次和第一金属互连层次可以设置在半导体衬底上，而第一金属互连层次与上述现有技术SRAM单元中的M1层次不同，不与任何用于将SRAM单元的第一或第二下拉晶体管与第一或第二上拉晶体管交叉连接的局部互连接触。
在另一方面，本发明涉及一种用于形成半导体器件的方法，包括：
在半导体衬底中形成第一和第二有源器件区域，其中第一和第二有源器件区域通过它们之间的隔离区域相互隔离；以及
形成宽度为大约20nm到大约40nm的第一亚光刻互连结构，用于将第一有源器件区域与第二有源器件区域连接。
在本发明的第一具体实施例中，第一亚光刻互连结构通过以下步骤形成：
在第一和第二有源器件区域上形成层间电介质(ILD)层；
在ILD层上形成光刻构图的掩模层，其中该光刻构图的掩模层限定宽度为大约20nm到大约120nm的第一光刻掩模开口；
在光刻构图的掩模层上涂敷嵌段共聚物(block copolymer)层，其中该嵌段共聚物至少包括不能彼此融合的第一和第二聚合嵌段组分(polymeric block component)；
对嵌段共聚物层退火，以在第一光刻掩模开口中形成具有大约20nm到大约40nm的亚光刻宽度的单个单位聚合物嵌段，其中该单个单位聚合物嵌段包括第二聚合嵌段组分，并且嵌在包括第一聚合嵌段组分的聚合矩阵(matrix)中；
相对于第一聚合嵌段组分选择性地去除第二聚合嵌段组分，以在第一光刻掩模开口内的聚合矩阵中形成宽度为大约20nm到大约120nm的第一亚光刻开口；以及
利用第一亚光刻开口对所述ILD层构图，并用导电材料填充第一亚光刻开口。
优选地，如上所述的第一亚光刻开口的宽度为大约60nm到大约100nm。
上述嵌段共聚物优选包括重量比大约60∶40到大约40∶60的第一和第二聚合嵌段组分，所述单个单位聚合物嵌段优选包括与ILD层的上表面垂直的薄片。嵌段共聚物优选是从聚苯乙烯-嵌段-聚甲基丙烯酸甲脂(PS-b-PMMA)、聚苯乙烯-嵌段-聚异戊二烯(PS-b-PI)、聚苯乙烯-嵌段-聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚乙烯基吡啶(PS-b-PVP，polystyrene-block-polyvinylpyridine)、聚苯乙烯-嵌段-聚环氧乙烷(PS-b-PEO)、聚苯乙烯-嵌段-聚乙烯(PS-b-PE)、聚苯乙烯-b-聚有机硅酸盐(PS-b-POS)、聚苯乙烯-嵌段-聚二茂铁二甲基甲硅烷(PS-b-PFS，polystyrene-block-polyferrocenyldimethylsilane)、聚环氧乙烷-嵌段-聚异戊二烯(PEO-b-PI)、聚环氧乙烷-嵌段-聚丁二烯(PEO-b-PBD)、聚环氧乙烷-嵌段-聚甲基丙烯酸甲脂(PEO-b-PMMA)、聚环氧乙烷-嵌段-聚乙基乙烯(PEO-b-PEE，polyethyleneoxide-block-polyethylethylene)、聚丁二烯-嵌段-聚乙烯基吡啶(PBD-b-PVP)和聚异戊二烯-嵌段-聚甲基丙烯酸甲脂(PI-b-PMMA)中选择的A-B嵌段共聚物。
在本发明的第二替换实施例中，第一亚光刻互连结构由以下步骤形成：
在第一和第二有源器件区域上形成层间电介质(ILD)层；
在所述ILD层上形成光刻构图的掩模层，其中所述光刻构图的掩模层限定宽度为大约20nm到大约120nm的第一光刻掩模开口；
在第一光刻掩模开口中形成电介质侧壁间隔件，以限定宽度为大约20nm到大约40nm的第一亚光刻开口；以及
利用第一亚光刻开口对所述ILD层构图，并用导电材料填充第一亚光刻开口。
本发明的其它方面、特征和优点将从下面的公开内容和权利要求而更为明显。
附图说明
图1A示出从M1层次之下看传统6T-SRAM单元的顶视图。
图1B示出图1B的传统6T-SRAM单元在M1层次的顶视图。
图1C示出图1A-1B的传统6T-SRAM单元通过图1B中线I-I的截面视图。
图2示出按照本发明一个实施例在M1层次以下具有L形亚光刻局部互连的6T-SRAM单元的顶视图。
图3-17B是示出按照本发明的一个实施例用自组装嵌段共聚物形成具有L形亚光刻局部互连的改进的SRAM单元的示例性处理步骤的顶视图或截面视图。
图18A-20B是示出按照本发明的一个实施例用电介质侧壁间隔件形成具有L形亚光刻局部互连的改进的SRAM单元的示例性处理步骤的顶视图或截面视图。
具体实施方式
在下面的描述中，提出很多具体的细节，如特定的结构、部件、材料、尺寸、处理步骤和技术，以提供对本发明的完全理解。但是，本领域的技术人员可以理解，本发明可以在没有这些具体细节的情况下实施。在其它实例中，为了避免使本发明不明显而没有详细描述公知的结构或处理步骤。
应当理解，当作为层、区域或衬底的要素称为“在另一个要素上”时，该要素可以直接位于该另一个要素上，或者也可以存在中间要素。相反，当要素称为“直接在另一个要素上”时，不存在中间要素。还应当理解，当要素称为“在另一个要素之下”时，该要素可以直接位于该另一个要素之下，或者可以存在中间要素。相反，当要素称为“直接在另一个要素之下”时，不存在中间要素。
如上所述，本发明提供一种改进的SRAM单元结构，其包括两个将SRAM单元中的下拉和上拉晶体管在它们之间没有任何金属触点的情况下直接交叉连接的亚光刻局部互连。这种亚光刻局部互连的使用消除了在接触层次的四个金属触点和在M1层次的两个局部互连，由此明显减小了在每个SRAM单元中金属触点和金属互连的总数。此外，局部互连的亚光刻尺寸减小了每个SRAM单元的器件密度，并允许对SRAM单元的进一步按比例缩放。
图2示出6T-SRAM单元在第一金属互连层次(M1)之下的顶视图。6T-SRAM单元包含：(1)四个有源器件区域(即掺杂阱区域)12、14、16、18，以及(2)四个栅极结构22、24、26、28，它们形成六个典型的金属氧化物半导体(MOS)晶体管1-6。具体地说，n沟道传送门晶体管1和4以及n沟道下拉晶体管2和3形成在n型有源器件区域12和14内，p沟道上拉晶体管5和6形成在p型有源器件区域16和18内。有源器件区域12、14、16、18形成在相同的半导体衬底内，该衬底优选是分别在p沟道晶体管和n沟道晶体管附近掺杂了n型和p型杂质的硅衬底。栅极结构22和26在有源器件区域12上延伸以分别形成下拉晶体管2和传送门晶体管1的栅极。类似地，栅极结构24和28在有源器件区域14上延伸以分别形成下拉晶体管3和传送门晶体管4的栅极。此外，栅极结构22和24在有源器件区域16和18上延伸以分别形成上拉晶体管5和6的栅极。
每个SRAM单元还包括两个宽度为大约20nm到大约40nm的L形亚光刻局部互连30。L形亚光刻局部互连30用于将下拉晶体管2、3分别与上拉晶体管5、6和栅极结构24、22交叉连接。多个金属触点(CA)也设置在SRAM单元的外围，以接入SRAM单元中晶体管101-106的各个部件，如图2所示。
图2的改进的SRAM单元结构可以通过图3-18B所示的按照本发明一个实施例的示例性处理步骤很容易形成。
具体地说，首先提供基本上完全的SRAM单元结构，其包含图2所示的所有元件，只是没有两个L形亚光刻局部互连30和多个外围的金属触点(CA)，如图3所示。要注意，图2所示的SRAM单元结构是利用本领域公知的传统处理来制造的。
图4A示出如图3的虚线框所示SRAM单元的选择部分的放大顶视图。具体地说，图4A示出有源器件区域14、18的部分，栅极结构22、28的部分，及其它们关联的侧壁电介质间隔件22S、28S。图4B示出SRAM单元的选定部分沿着图4A的线II-II的截面视图。具体地说，图4B示出传送门晶体管4的部分，其具有位于有源器件区域14中的源极、漏极和沟道区域(未示出)和包括栅极电介质层46、栅极导体28和电介质侧壁间隔件28S的栅极结构。传送门晶体管4还可以在其源极、漏极和栅极区域包括金属硅化物表面层42S、44S和48S。
如图5A和5B所示，层间电介质(ILD)层62沉积在整个SRAM单元结构上以覆盖其所有晶体管，包括传送门晶体管4。
然后，将电介质硬掩模层64沉积在ILD层62上，如图6A-6B所示。优选但非必要地，电介质硬掩模层64包括氮化硅。
接着，通过使用传统的光刻术和光致抗蚀剂显影技术在电介质硬掩模层64上形成图案光致抗蚀剂66，以限定出具有宽度(W)的L形光刻掩模开口68，如图7A-7B所示。通过传统的图案转印技术，在经过构图的光致抗蚀剂层66中的L形光刻掩模开口68可以延伸通过电介质硬掩模层64，如图8A-8B所示。在图案转印之后，通过剥去抗蚀剂去除光致抗蚀剂层66以暴露下面的电介质硬掩模层64的上表面，在该电介质硬掩模层中具有L形光刻掩模开口68。
L形光刻掩模开口68的宽度(W)受传统光刻术的最小印刷临界尺寸(CD)的限制，而且单独使用传统的光刻技术不能进一步减小。因此本发明采用自组装嵌段共聚物来形成L形光刻掩模开口中的亚光刻特征。
已经公知某些材料能够自发地将材料组织成有序的图案而不需要人工介入，这通常称为材料的自组装。材料自组装的示例从雪花、海贝壳到沙丘，它们都响应外部条件而形成某种类型的规则或有序图案。
在各种自组装材料中，能够自组织为纳米尺度图案的自组装嵌段共聚物特别有希望使得未来在半导体技术中实现进步。每个自组装嵌段共聚物系统典型地包含不能彼此融合的两个或更多不同的聚合嵌段组分。在合适的条件下，两个或更多不可融合的聚合嵌段组分分为纳米尺度的两个或更多不同的相，由此形成隔离的纳米尺寸结构单元的有序图案。
这种通过自组装嵌段共聚物形成的隔离的纳米尺寸结构单元的有序图案可以用于制造半导体、光和磁装置中的纳米尺度结构单元。具体地说，这样形成的结构单元的尺寸通常在10至40nm的范围内，该范围是亚光刻的(即小于光刻工具的分辨率)。此外，自组装嵌段共聚物与传统的半导体、光和磁处理兼容。因此，通过这种嵌段共聚物形成的纳米尺寸结构单元的有序图案已集成到需要重复结构单元的大型有序阵列的半导体、光和磁装置中。
但是，CMOS技术需要各个结构单元的精确放置或配准，以形成布线层中的金属线和通路。因此，通过自组装嵌段共聚物形成的重复结构单元的大型有序阵列不能用在CMOS器件中，因为无法使单个结构单元的位置对齐或配准。
本发明提供一种将传统的光刻技术与自组装嵌段共聚物技术结合以形成亚光刻特征的方法。
具体地说，首先将自组装嵌段共聚物的薄层(厚度典型地为大约20nm到大约100nm)涂敷在图8A-8B所示的器件结构上，然后对其退火以在已经形成的L形光刻掩模开口68内形成包含重复结构单元的有序图案。
仔细地调整L形光刻掩模开口68的宽度(W)，使得在该L形光刻掩模开口68中由自组装嵌段共聚物只形成单个单位聚合物嵌段。该单个单位聚合物嵌段嵌在聚合矩阵中，而该聚合矩阵又位于L形光刻掩模开口68中，而且该单个单位聚合物嵌段具有小于掩模开口的直径的宽度。可以相对于聚合矩阵选择性地去除所述单个单位聚合物嵌段，由此在L形光刻掩模开口68内部的聚合矩阵中留下更小宽度的单个开口。然后该更小宽度的单个开口可用于对该器件结构进行亚光刻构图。
存在很多不同类型的嵌段共聚物可以用于实施本发明。只要嵌段共聚物包含彼此不能融合的两个或更多个不同聚合嵌段组分，这两个或更多个不同聚合嵌段组分就能够分为纳米尺度的两个或更多个不同的相，由此在合适的条件下形成隔离的纳米尺寸的结构单元的图案。
在本发明优选但非必要的实施例中，嵌段共聚物基本上包括彼此不能融合的第一和第二聚合嵌段组分A和B。该嵌段共聚物可以包含以任何方式排列的任何数量的聚合嵌段组分A和B。嵌段共聚物可以具有线性或含分支的结构。优选地，这种嵌段共聚物是具有A-B分子式的线性双嵌段共聚物。
可用于形成本发明的结构单元的合适的嵌段共聚物的具体例子可以包括但不限于：聚苯乙烯-嵌段-聚甲基丙烯酸甲脂(PS-b-PMMA)、聚苯乙烯-嵌段-聚异戊二烯(PS-b-PI)、聚苯乙烯-嵌段-聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚乙烯基吡啶(PS-b-PVP)、聚苯乙烯-嵌段-聚环氧乙烷(PS-b-PEO)、聚苯乙烯-嵌段-聚乙烯(PS-b-PE)、聚苯乙烯-嵌段-聚有机硅酸盐(PS-b-POS)、聚苯乙烯-嵌段-聚二茂铁二甲基甲硅烷(PS-b-PFS)、聚环氧乙烷-嵌段-聚异戊二烯(PEO-b-PI)、聚环氧乙烷-嵌段-聚丁二烯(PEO-b-PBD)、聚环氧乙烷-嵌段-聚甲基丙烯酸甲脂(PEO-b-PMMA)、聚环氧乙烷-嵌段-聚乙基乙烯(PEO-b-PEE)、聚丁二烯-嵌段-聚乙烯基吡啶(PBD-b-PVP)和聚异戊二烯-嵌段-聚甲基丙烯酸甲脂(PI-b-PMMA)。
由嵌段共聚物形成的具体结构单元通过第一和第二聚合嵌段组分A和B之间的分子量比来确定。例如，当第一聚合嵌段组分A的分子量与第二聚合嵌段组分B的分子量之比大于大约80∶20时，嵌段共聚物将在由第一聚合嵌段组分A构成的矩阵中形成由第二聚合嵌段组分B构成的有序球阵列。当第一聚合嵌段组分A的分子量与第二聚合嵌段组分B的分子量之比小于大约80∶20但大于大约60∶40时，嵌段共聚物将在由第一聚合嵌段组分A构成的矩阵中形成由第二聚合嵌段组分B构成的有序圆柱体阵列。当第一聚合嵌段组分A的分子量与第二聚合嵌段组分B的分子量之比小于大约60∶40但大于大约40∶60时，嵌段共聚物将形成由第一和第二聚合嵌段组分A和B构成的交替薄片(lamella)。因此，为了形成期望的结构单元，可以在本发明的嵌段共聚物中方便地调节第一和第二聚合嵌段组分A和B之间的分子量之比。
在本发明的优选实施例中，第一聚合嵌段组分A的分子量与第二聚合嵌段组分B的分子量之比为大约60∶40到大约40∶60，从而本发明的嵌段共聚物将形成第一聚合嵌段组分A和第二聚合嵌段组分B的交替层。
优选地，组分A和B之一可以相对于另一个被选择性地去除，从而导致任一由未去除的组分构成的有序排列的结构单元。例如，当第二聚合嵌段组分B可相对于第一聚合嵌段组分A而被选择性地去除时，可以形成有序排列的沟槽。
在本发明的具体的优选实施例中，用于形成本发明的自组装周期性图案的嵌段共聚物是PS-b-PMMA，其中PS∶PMMA的分子量之比为大约60∶40到大约40∶60。
典型地，在嵌段共聚物中不同聚合嵌段组分之间的相互排斥由项χN表征，其中χ是Flory-Huggins相互作用参数，N是聚合度。χN越高，嵌段共聚物中不同嵌段之间的排斥越大，而且它们之间也越有可能出现相分离(phase separation)。当χN＞10(下面称为“强隔离限制”)时，在嵌段共聚物的不同嵌段之间有出现相分离的很大趋势。
对于PS-b-PMMA双嵌段共聚物来说，χ可以计算为大约0.028+3.9/T，其中T是绝对温度。因此，χ在473K(≈200℃)时大约是0.0362。当PS-b-PMMA双嵌段共聚物的分子量(Mn)大约为64Kg/mol，其中分子量比(PS∶PMMA)大约为66∶34时，聚合度N大约是622.9，从而χN在200℃时大约为22.5。
按照这种方式，通过调整一个或多个参数如成分、总分子量和退火温度，可以方便地控制本发明的嵌段共聚物中不同聚合嵌段组分之间的相互排斥以实现不同嵌段组分之间期望的相分离。该相分离又导致形成包含重复结构单元(即球、圆柱体或薄片)有序阵列的自组装周期性图案，如上所述。
为了形成自组装周期性图案，嵌段共聚物首先溶解在合适的溶解系统中以形成嵌段共聚物溶液，然后将该溶液涂敷在表面上以形成嵌段共聚物薄层，接着对该嵌段共聚物薄层退火，由此实现包含在该嵌段共聚物中的不同聚合嵌段组分之间的相分离。
用于溶解该嵌段共聚物并形成嵌段共聚物溶液的溶解系统可以包含任何合适的溶剂，包括但不限于：甲苯、丙二醇单甲基醚乙酸脂(PGMEA，propylene glycol monomethyl ether acetate)、丙二醇单甲基醚(PGME，propylene glycol monomethyl ether)和丙酮。该嵌段共聚物溶液优选包含与总溶液重量相比的浓度范围为从大约0.1％到大约2％的嵌段共聚物。更为优选地，该嵌段共聚物溶液包含浓度范围为从大约0.5wt％到大约1.5wt％的嵌段共聚物。在本发明的具体优选实施例中，该嵌段共聚物溶液包含溶解在甲苯或PGMEA中的大约0.5wt％到大约1.5wt％的PS-b-PMMA。
嵌段共聚物溶液可以通过任何合适的技术涂敷在器件结构的表面上，该技术包括但不限于：旋涂(spin casting)、涂敷、喷涂、墨涂敷、浸渍涂敷等。优选地，该嵌段共聚物溶液被旋涂在器件结构的表面上以在其上形成嵌段共聚物薄层。
在将嵌段共聚物薄层涂敷到器件表面上之后，对整个器件结构退火以实现嵌段共聚物所包含的不同嵌段组分的微相隔离，从而形成具有重复结构单元的周期性图案。在本发明中对嵌段共聚物的退火可以通过本领域的各种公知方法实现，包括但不限于：热退火(在真空中或在包含氮气或氩气的惰性气氛中)、紫外线退火、激光退火、溶剂蒸汽辅助退火(在室温下或高于室温)以及超临界流体辅助退火，为避免使本发明模糊，不在此详细描述这些技术。
在本发明的具体的优选实施例中，执行热退火步骤，以在超过嵌段共聚物的玻璃化转变温度(Tg)但是低于嵌段共聚物的分解或降解温度(Td)的升高的退火温度下对嵌段共聚物层进行退火。更优选地，在大约200℃-300℃的退火温度下执行该热退火步骤。热退火可以持续少于大约1小时到大约100小时，更为典型的是持续大约1小时到大约15小时。在本发明的替换实施例中，通过紫外线(UV)处理对嵌段共聚物层进行退火。
图9A示出形成在由嵌段共聚物薄膜在基本上平坦的表面上形成的重复结构单元的有序图案或阵列的从上至下扫描电子显微镜(SEM)照片。重复结构化单位B包括第一和第二嵌段共聚物组分A和B的交替层，第一和第二嵌段共聚物组分A和B位于沟槽中并且垂直于沟槽的底表面。
本发明采用光刻特征来限制由自组装嵌段共聚物材料形成的结构单元的形成和放置。具体地说，本发明采用的光刻特征的尺寸调整为使得仅单个单位聚合物嵌段可由自组装嵌段共聚物形成并放置在每个光刻特征内。
为了实现这种单个结构单位的形成和放置，在本发明中采用的光刻特征应当具有合适的尺寸。对于分子量(Mn)为大约64Kg/mol且PS∶PMMA分子量之比为大约50∶50的PS-b-PMMA嵌段共聚物来说，宽度(W1)大于大约120nm的光刻开口将在每个光刻开口中形成两个或更多个重复结构单位，如图9B所示；宽度(W2)为大约20nm到大约120nm(更为优选的是大约60nm到大约100nm)的光刻开口将在每个光刻开口中形成单个结构单位，如图9C所示；而在宽度(W3)小于大约20nm的光刻开口中不形成结构单位，如图9D所示。
因此，通过提供宽度(W)为大约20nm到大约120nm、而且更为优选的是大约60nm到大约100nm的L形光刻掩模开口68，本发明使得能够在L形光刻掩模开口68中形成单个亚光刻结构单位。
可选的但不是必要的，在涂敷嵌段共聚物层之前处理L形光刻掩模开口68的内表面。具体地说，在L形光刻掩模开口68的底表面和侧壁表面上形成一个或多个表面层，以提供期望的润湿性，以将用L形光刻掩模开口68形成的单位聚合物嵌段的交替层对齐。
在此讨论的润湿性是指特定表面相对于嵌段共聚物的不同嵌段组分的表面亲合力。例如，如果表面对嵌段共聚物的嵌段组分A和B具有基本上相同的表面亲合力，则这种表面被认为是中性表面或非偏向性表面，即嵌段组分A和B都可以弄湿这种表面或者对这种表面具有亲合力。相反，如果表面对嵌段组分A和B具有明显不同的表面亲合力，则这种表面被认为是偏向性表面，即嵌段组分A和B中只有一个可以弄湿这种表面，但是另一个不能。
包括硅天然氧化物、氧化硅和氮化硅中之一的表面偏向被PMMA嵌段组分弄湿，但不能被PS嵌段组分弄湿。因此，这种表面可以用作PS-b-PMMA嵌段共聚物的偏向性表面。另一方面，包括PS和PMMA组分的基本上均匀的混合物的单层(如随机PS-r-PMMA共聚物层)为PS-b-PMMA嵌段共聚物提供了中性表面或非偏向性表面。
为了由PS-b-PMMA形成垂直于L形光刻掩模开口68的底表面而对齐的交替聚合嵌段层，期望在L形光刻掩模开68的底表面上沉积中性或非偏向性单层(例如PS和PMMA组分的基本上均匀的混合物)，而优选包括氮化硅或氧化硅的L形光刻掩模开口68的侧壁表面不被处理或者被涂敷上偏向性润湿材料(例如硅天然氧化物、氧化硅和氮化硅)。按照这种方式，由PS-b-PMMA形成的聚合嵌段交替层将垂直于L形光刻掩模开口68的底表面。
接着，在整个结构(包括L形光刻掩模开口68)上涂敷自组装嵌段共聚物的薄层70，如图10A和10B所示。
优选但非必要地，自组装嵌段共聚物70包括PS∶PMMA分子量之比为大约50∶50且总分子量(Mn)为大约64Kg/mol的PS-b-PMMA。当这种PS-b-PMMA嵌段共聚物放置在基本上平坦的表面上并且退火时，其能够形成高度均匀的交替的PS和PMMA层。每个PMMA层具有大约20nm的厚度，而且相邻PMMA层之间的间隔是大约40nm。但是，由于宽度W的L形光刻掩模开68的存在，自组装嵌段共聚物70的退火仅形成嵌在L形光刻掩模开口68内的PS矩阵70A中的单个PMMA层70B，如图11A和11B所示。单个PMMA层70B具有大约20nm到大约40nm的厚度，该厚度明显小于L形光刻掩模开口68的宽度(W)，因此是亚光刻的。
然后，将图11A和11B所示的整个结构在含有大约30％乙酸的乙酸溶液中浸泡大约2分钟。单个PMMA层70B被乙酸溶液选择性地去除，由此在L形光刻掩模开口68内的PS矩阵70A中留下了单个L形亚光刻开口72，如图12A和12B所示。
该单个L形亚光刻开口72具有大约20nm到大约40nm的亚光刻宽度或厚度，并且可以随后用于对ILD层62构图。具体地说，L形亚光刻开口72通过一个或多个干法和/或湿法蚀刻步骤延伸穿过ILD层26而到传送门晶体管4的源极或漏极金属硅化物层44S上，其中聚合矩阵70A用作蚀刻掩模，如图13A和13B所示。
随后可以用导电材料填充L形亚光刻开口72，然后进行平面化步骤以形成L形亚光刻互连74，如图14A-14B所示。任何合适的导电材料如掺杂的半导体、金属、金属合金、金属硅化物、金属氮化物等都可以用于形成L形亚光刻互连74。可以用传统的化学机械抛光(CMP)技术来平面化所沉积的导电材料。
接着，可以在整个结构上沉积第二ILD层76，如图15A-15B所示，随后形成外围金属触点(CA)，如图16A和16B所示。可以在第二ILD层76上沉积第三ILD层78以定义第一金属层次M1，而且可以在M1中外部节点(EN)形成以接触CA，如图17A-17B所示。CA与在M1上面的上方通路或金属层次中另外的金属通路和/或金属互连连接，而L形亚光刻互连74位于M1下面并且不进一步向上延伸。因此，L形亚光刻互连74是局部互连。
L形亚光刻互连74也可以利用L形光刻掩模开口与电介质侧壁间隔件来形成，如图18A-20B所示。
具体地说，薄氧化物层80直接沉积在电介质硬掩模层64上，如图18A-18B所示。接着，经过构图的光致抗蚀剂层66沉积在薄氧化物层80上。经过构图的光致抗蚀剂层66包含L形光刻掩模开口68，该开口可以通过一个或多个干法和/或湿法蚀刻步骤而延伸穿过薄氧化物层80和电介质硬掩模层64，如图19A-19B所示。接着，通过剥去抗蚀剂来去除经过构图的光致抗蚀剂层66以暴露薄氧化物层80的上表面，然后沿着L形光刻掩模开口68的侧壁形成电介质侧壁间隔件82以限定L形亚光刻开口72，如图20A-20B所示。电介质侧壁间隔件82优选包括氮化硅，而且该电介质侧壁间隔件82可以通过传统的氮化物沉积然后选择性地蚀刻氧化物上的氮化物来很容易形成。
然后，可以用由电介质侧壁间隔件82限定的L形亚光刻开口来对下面的ILD层62构图并形成L形亚光刻互连74，与上面的描述一致。
可以进一步进行本领域公知的其它CMOS和线后端(BEOL)处理步骤来形成完整的6T-SRAM单元。
由于如上所述的L形亚光刻互连在位于不同有源器件区域的下拉和上拉晶体管之间提供直接的交叉连接，因此，在接触层次，SRAM单元只需要八个外围金属触点(CA)。此外，在M1层次，SRAM单元只需要八个外部互连或节点(EN)。
尽管仅为了简化和说明目的，上面的描述主要是根据SRAM单元结构来提供的，但是本领域的技术人员根据在此描述的原理可以很容易地确定，本发明不限于SRAM单元，而是可以在具有或没有修正和变化的情况下广泛地用于在相邻有源器件区域之间需要交叉连接的其它半导体器件结构。
虽然在此参照具体实施例、特征和方面描述了本发明，但是将认识到，本发明并不因此而受到限制，而是在使用中扩展到其它修正、变化、应用和实施例，而且因此所有这样的其它修正、变化、应用和实施例都应当被看作在本发明的精神和范围之内。

Claims (20)

1.一种半导体器件，包括位于半导体衬底中并且通过其间的隔离区域彼此隔离的第一和第二有源器件区域，其中所述半导体器件包括宽度为大约20nm到大约40nm的第一亚光刻互连结构，并且其中所述第一亚光刻互连结构将第一有源器件区域与第二有源器件区域连接。
2.根据权利要求1的半导体器件，其中所述第一亚光刻互连结构包括从被掺杂的多晶硅、W、Cu、SiGe、NiSi、TaN及其混合物中选择的一种或多种导电材料。
3.根据权利要求1的半导体器件，其中所述第一亚光刻互连结构是L形的。
4.根据权利要求1的半导体器件，其中所述第一亚光刻互连结构将第一和第二有源器件区域直接连接而在它们之间没有金属触点。
5.根据权利要求1的半导体器件，还包括位于半导体衬底中并且通过其间的附加隔离区域彼此隔离的附加器件区域，其中所述半导体器件包括用于将所述附加有源器件区域相互连接的附加亚光刻互连结构。
6.一种包含至少一个位于半导体衬底中的静态随机存取存储器(SRAM)单元的半导体器件，其中所述SRAM单元包括宽度为大约20nm到大约40nm并且将所述SRAM单元的第一下拉晶体管与其第一上拉晶体管交叉连接的第一亚光刻互连结构。
7.根据权利要求6的半导体器件，其中所述第一亚光刻互连结构包括从掺杂的多晶硅、W、Cu、SiGe、NiSi、TaN及其混合物中选择的一种或多种导电材料。
8.根据权利要求6的半导体器件，其中所述第一亚光刻互连结构是L形的。
9.根据权利要求6的半导体器件，其中所述第一亚光刻互连结构将SRAM单元的第一下拉晶体管和第一上拉晶体管直接交叉连接而在它们之间没有金属触点。
10.根据权利要求6的半导体器件，其中所述SRAM单元还包括第二下拉晶体管、第二上拉晶体管和分别将第二下拉晶体管与第二上拉晶体管交叉连接的第二亚光刻互连结构。
11.根据权利要求10的半导体器件，还包括位于所述半导体衬底上的接触层次和位于所述接触层次上的第一金属互连层次，其中第一金属互连层次不包含任何用于将SRAM单元的第一或第二下拉晶体管与第一或第二上拉晶体管交叉连接的局部互连。
12.一种用于形成半导体器件的方法，包括：
在半导体衬底中形成第一和第二有源器件区域，其中所述第一和第二有源器件区域通过它们之间的隔离区域相互隔离；以及
形成宽度为大约20nm到大约40nm的第一亚光刻互连结构，以连接第一和第二有源器件区域。
13.根据权利要求12的方法，其中所述第一亚光刻互连结构通过以下步骤形成：
在第一和第二有源器件区域上形成层间电介质(ILD)层；
在所述ILD层上形成光刻构图的掩模层，其中所述光刻构图的掩模层限定宽度为大约20nm到大约120nm的第一光刻掩模开口；
在所述光刻构图的掩模层上涂敷嵌段共聚物层，其中所述嵌段共聚物至少包括不能彼此融合的第一和第二聚合嵌段组分；
对嵌段共聚物层退火，以在第一光刻掩模开口中形成具有大约20nm到大约40nm的亚光刻宽度的单个单位聚合物嵌段，其中该单个单位聚合物嵌段包括第二聚合嵌段组分，并且嵌在包括第一聚合嵌段组分的聚合矩阵中；
相对于第一聚合嵌段组分选择性地去除第二聚合嵌段组分，以在第一光刻掩模开口内的聚合矩阵中形成宽度为大约20nm到大约120nm的第一亚光刻开口；以及
利用第一亚光刻开口对所述ILD层构图，并用导电材料填充第一亚光刻开口。
14.根据权利要求13的方法，其中所述第一光刻掩模开口的宽度为大约60nm到大约100nm。
15.根据权利要求13的方法，其中所述嵌段共聚物包括重量比为大约60∶40到大约40∶60的第一和第二聚合嵌段组分，并且其中所述单个单位聚合物嵌段包括与所述ILD层的上表面垂直的薄片。
16.根据权利要求13的方法，其中所述嵌段共聚物从聚苯乙烯-嵌段-聚甲基丙烯酸甲脂(PS-b-PMMA)、聚苯乙烯-嵌段-聚异戊二烯(PS-b-PI)、聚苯乙烯-嵌段-聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚乙烯基吡啶(PS-b-PVP)、聚苯乙烯-嵌段-聚环氧乙烷(PS-b-PEO)、聚苯乙烯-嵌段-聚乙烯(PS-b-PE)、聚苯乙烯-嵌段-聚有机硅酸盐(PS-b-POS)、聚苯乙烯-嵌段-聚二茂铁二甲基甲硅烷(PS-b-PFS)、聚环氧乙烷-嵌段-聚异戊二烯(PEO-b-PI)、聚环氧乙烷-嵌段-聚丁二烯(PEO-b-PBD)、聚环氧乙烷-嵌段-聚甲基丙烯酸甲脂(PEO-b-PMMA)、聚环氧乙烷-嵌段-聚乙基乙烯(PEO-b-PEE)、聚丁二烯-嵌段-聚乙烯基吡啶(PBD-b-PVP)和聚异戊二烯-嵌段-聚甲基丙烯酸甲脂(PI-b-PMMA)中选择。
17.根据权利要求13的方法，其中所述嵌段共聚物包括PS∶PMMA重量比为大约60∶40到大约40∶60的PS-b-PMMA。
18.根据权利要求12的方法，其中所述第一亚光刻互连结构通过以下步骤形成：
在第一和第二有源器件区域上形成层间电介质(ILD)层；
在所述ILD层上形成光刻构图的掩模层，其中所述光刻构图的掩模层限定宽度为大约20nm到大约120nm的第一光刻掩模开口；
在第一光刻掩模开口中形成电介质侧壁间隔件，以限定宽度为大约20nm到大约40nm的第一亚光刻开口；以及
利用第一亚光刻开口对所述ILD层构图，并用导电材料填充第一亚光刻开口。
19.根据权利要求12的方法，其中所述半导体器件包括SRAM单元，该SRAM单元具有形成在第一有源器件区域中的第一下拉晶体管和形成在第二有源器件区域中的第一上拉晶体管，其中第一下拉晶体管和第一上拉晶体管通过第一亚光刻互连结构交叉连接。
20.根据权利要求19的方法，其中所述SRAM单元还包括形成在所述半导体衬底的第三有源器件区域中的第二下拉晶体管和形成在所述半导体衬底的第四有源器件区域中的第二上拉晶体管，其中第二亚光刻互连结构将第二下拉晶体管与第二上拉晶体管交叉连接。
CNA200710138261XA 2006-10-04 2007-07-31 半导体器件和形成半导体器件的方法 Pending CN101159256A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/538,550 US7592247B2 (en) 2006-10-04 2006-10-04 Sub-lithographic local interconnects, and methods for forming same
US11/538,550 2006-10-04

Publications (1)

Publication Number Publication Date
CN101159256A true CN101159256A (zh) 2008-04-09

Family

ID=39301198

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710138261XA Pending CN101159256A (zh) 2006-10-04 2007-07-31 半导体器件和形成半导体器件的方法

Country Status (2)

Country Link
US (1) US7592247B2 (zh)
CN (1) CN101159256A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282655A (zh) * 2013-07-12 2015-01-14 三星电子株式会社 半导体器件及其制造方法
CN106158738A (zh) * 2015-05-15 2016-11-23 美国亚德诺半导体公司 用于增强沟槽隔离集成电路中的带宽的装置和方法
CN106952917A (zh) * 2016-01-07 2017-07-14 中国科学院上海微系统与信息技术研究所 一种soi六晶体管sram单元及其制作方法
CN110890329A (zh) * 2018-09-10 2020-03-17 半导体元件工业有限责任公司 形成半导体器件的方法
CN112582410A (zh) * 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940546B2 (ja) 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7943452B2 (en) * 2006-12-12 2011-05-17 International Business Machines Corporation Gate conductor structure
US8394483B2 (en) * 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) * 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8114300B2 (en) * 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8336003B2 (en) 2010-02-19 2012-12-18 International Business Machines Corporation Method for designing optical lithography masks for directed self-assembly
US20110235407A1 (en) * 2010-03-24 2011-09-29 Sun-Me Lim Semiconductor memory device and a method of manufacturing the same
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US8642451B2 (en) * 2010-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Active region patterning in double patterning processes
US8580675B2 (en) 2011-03-02 2013-11-12 Texas Instruments Incorporated Two-track cross-connect in double-patterned structure using rectangular via
US8735972B2 (en) * 2011-09-08 2014-05-27 International Business Machines Corporation SRAM cell having recessed storage node connections and method of fabricating same
CN103094182B (zh) * 2011-10-28 2015-06-17 中芯国际集成电路制造(北京)有限公司 一种半导体器件制作方法
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9006841B2 (en) * 2011-12-30 2015-04-14 Stmicroelectronics International N.V. Dual port SRAM having reduced cell size and rectangular shape
JP2013183014A (ja) * 2012-03-01 2013-09-12 Toshiba Corp パターン形成方法
US8823178B2 (en) * 2012-09-14 2014-09-02 Globalfoundries Inc. Bit cell with double patterned metal layer structures
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
KR20140049356A (ko) * 2012-10-17 2014-04-25 삼성전자주식회사 반도체 소자
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US9574107B2 (en) 2015-02-16 2017-02-21 International Business Machines Corporation Fluoro-alcohol additives for orientation control of block copolymers
US9391080B1 (en) 2015-04-28 2016-07-12 Globalfoundries Inc. Memory bit cell for reduced layout area
US9691615B2 (en) 2015-08-28 2017-06-27 International Business Machines Corporation Chemoepitaxy-based directed self assembly process with tone inversion for unidirectional wiring
US11152376B2 (en) 2017-12-26 2021-10-19 Stmicroelectronics International N.V. Dual port memory cell with improved access resistance
US11744059B2 (en) * 2019-12-12 2023-08-29 Qualcomm Incorporated Fin field-effect transistor (FinFET) static random access memory (SRAM) having pass-gate transistors with offset gate contact regions
CN112038296B (zh) * 2020-11-04 2021-02-09 晶芯成(北京)科技有限公司 一种半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4565700B2 (ja) * 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
US6630288B2 (en) * 2001-03-28 2003-10-07 Advanced Micro Devices, Inc. Process for forming sub-lithographic photoresist features by modification of the photoresist surface
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US7405147B2 (en) * 2004-01-30 2008-07-29 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282655A (zh) * 2013-07-12 2015-01-14 三星电子株式会社 半导体器件及其制造方法
CN104282655B (zh) * 2013-07-12 2018-05-29 三星电子株式会社 半导体器件及其制造方法
CN106158738A (zh) * 2015-05-15 2016-11-23 美国亚德诺半导体公司 用于增强沟槽隔离集成电路中的带宽的装置和方法
CN106158738B (zh) * 2015-05-15 2019-05-10 美国亚德诺半导体公司 用于增强沟槽隔离集成电路中的带宽的装置和方法
CN106952917A (zh) * 2016-01-07 2017-07-14 中国科学院上海微系统与信息技术研究所 一种soi六晶体管sram单元及其制作方法
CN110890329A (zh) * 2018-09-10 2020-03-17 半导体元件工业有限责任公司 形成半导体器件的方法
CN110890329B (zh) * 2018-09-10 2023-10-03 半导体元件工业有限责任公司 形成半导体器件的方法
CN112582410A (zh) * 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
US20080083991A1 (en) 2008-04-10
US7592247B2 (en) 2009-09-22

Similar Documents

Publication Publication Date Title
CN101159256A (zh) 半导体器件和形成半导体器件的方法
CN101170126B (zh) 半导体结构及其制造方法
CN106024788B (zh) 具有垂直器件的双端口sram单元结构
CN101611349B (zh) 使用自组装聚合物进行亚光刻互连构图的方法
TW202008436A (zh) 使用單元隔離柱對主動奈米結構間的ｎ－ｐ空間之功函數金屬圖案化
EP2089909B1 (en) Fully and uniformly silicided gate structure and method for forming same
CN110060972B (zh) 用于后段(beol)互连的自对准过孔及插塞图案化
TWI305008B (en) Dual damascene copper gate and interconnect therefore
US8071467B2 (en) Methods of forming patterns, and methods of forming integrated circuits
CN101221927A (zh) 制造浅沟槽隔离结构的方法和半导体器件
US8809915B2 (en) Gate conductor with a diffusion barrier
CN108074799B (zh) 使用半双向图案化形成半导体器件的方法
US9659824B2 (en) Graphoepitaxy directed self-assembly process for semiconductor fin formation
TW202143522A (zh) 記憶體胞元及其製造方法
CN107004595A (zh) 用于化学辅助图案化的光可界定的对准层
US20020180068A1 (en) Compact SRAM cell incorporating refractory metal-silicon-nitrogen resistive elements and method for fabricating
US7871895B2 (en) Method and structure for relieving transistor performance degradation due to shallow trench isolation induced stress
US9704722B2 (en) Method of forming fine pattern and method of manufacturing integrated circuit device using the method
CN101952947B (zh) 自组装侧壁间隙壁
TWI736820B (zh) 半導體元件的製造方法
CN115995386A (zh) 一种后段金属线的形成方法
Widmann et al. Process integration
Chang et al. Diblock copolymer directed self-assembly for CMOS device fabrication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication