CN108074799B - 使用半双向图案化形成半导体器件的方法 - Google Patents

使用半双向图案化形成半导体器件的方法 Download PDF

Info

Publication number
CN108074799B
CN108074799B CN201710840745.2A CN201710840745A CN108074799B CN 108074799 B CN108074799 B CN 108074799B CN 201710840745 A CN201710840745 A CN 201710840745A CN 108074799 B CN108074799 B CN 108074799B
Authority
CN
China
Prior art keywords
lines
hard mask
mask layer
nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710840745.2A
Other languages
English (en)
Other versions
CN108074799A (zh
Inventor
荻野敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108074799A publication Critical patent/CN108074799A/zh
Application granted granted Critical
Publication of CN108074799B publication Critical patent/CN108074799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种使用半双向图案化形成半导体器件的方法。提供了使用半双向图案化制造集成电路器件的器件和方法。一种方法例如包括：获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件；图案化第一组线；在第一组线之间图案化第二组线；蚀刻以限定第一和第二组线的组合；沉积第二光刻叠层；沿垂直于第一和第二组线的方向图案化第三组线；蚀刻以限定第三组线，留下OPL；在OPL上沉积间隔物；蚀刻间隔物，留下垂直间隔物的组；以及使用第三硬掩模层和垂直间隔物的组作为掩模蚀刻第二硬掩模层。

Description

使用半双向图案化形成半导体器件的方法
技术领域
本发明涉及制造半导体器件的方法，更具体地，涉及使用具有临界间隔控制的半双向图案化的方法。
背景技术
对于节点(尤其是在7nm节点)的64纳米(nm)及以下的间距，节点的自对准双重图案化(SADP)存在挑战。例如，由于连接能力，功率轨道(rail)变为挑战，例如，金属1、2和3区域对于金属取向需要更多的方向性，最终像“订书钉(staple)”而不是传统的“轨道”。有限的图案变化不允许适当的节点的间隔和图案化来控制端部结构。
因此，可能需要开发使用半双向图案化制造节点的方法。
发明内容
通过在一方面提供一种方法来克服现有技术的缺点并且提供其它优点，此方法例如包括：获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件；沿第一方向图案化第一组线；在所述第一组线之间沿所述第一方向图案化第二组线；蚀刻所述光刻叠层以限定所述第三硬掩模层中的所述第一和第二组线的组合；在所述第二硬掩模层和所述第三硬掩模层上沉积第二光刻叠层；沿垂直于所述第一和第二组线的第二方向图案化第三组线；蚀刻限定所述第三硬掩模层中的所述第三组线的所述第二光刻叠层，在所述第三组线未被蚀刻的所述第三硬掩模层上方留下光学平坦化层(OPL)；在所述OPL和所述第三组线中的所述第二硬掩模层之上沉积间隔物；蚀刻所述间隔物，留下衬在所述第三组线上的垂直间隔物的组；去除所述OPL；以及使用所述第三硬掩模层和所述垂直间隔物的组作为掩模蚀刻所述第二硬掩模层。
在另一方面，提供一种中间半导体器件，其例如包括：电介质层；第一硬掩模层；氮化物线的组，所述氮化物线为沿第一方向上且周期性设置并为约15nm到约35nm宽；以及连接氮化物线的组，所述连接氮化物线为沿第二方向并为约10nm到约30nm宽，其中所述组的连接氮化物线的宽度小于所述组的氮化物线的宽度。
附图说明
本发明的一个或多个方面作为说明书结尾处的权利要求中的示例而被特别指出并且明确地要求保护。当结合附图阅读以下详细描述时，本发明的前述及其它目的、特征和优点是显而易见的，其中：
图1示出了根据本发明的一个或多个方面的用于形成中间半导体互连结构的方法的一个实施例；
图2A示出了根据本发明的一个或多个方面的具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层以及具有图案化的第一组线的光刻叠层的中间半导体互连结构的一个实施例的俯视图；
图2B示出了根据本发明的一个或多个方面的图2A的结构的横截面立体等距三维图；
图3A示出了根据本发明的一个或多个方面的在图案化第二组线之后的图2A的结构；
图3B示出了根据本发明的一个或多个方面的图3A的结构的横截面立体等距三维图；
图4A示出了根据本发明的一个或多个方面的在蚀刻光刻叠层以限定第三硬掩模层中的第一和第二组线的组合之后的图3A的结构；
图4B示出了根据本发明的一个或多个方面的图4A的结构的横截面立体等距三维图；
图5A示出了根据本发明的一个或多个方面的在沉积第二光刻叠层并图案化第三组线之后的图4A的结构；
图5B示出了根据本发明的一个或多个方面的图5A的结构的横截面立体等距三维图；
图6A示出了根据本发明的一个或多个方面的在蚀刻第二光刻叠层以限定第三硬掩模层中的第三组线，在第三组线未被蚀刻的第三硬掩模层上方留下OPL之后的图5A的结构；
图6B示出了根据本发明的一个或多个方面的图6A的结构的横截面立体等距三维图；
图7A示出了根据本发明的一个或多个方面的在OPL和第三组线中的第二硬掩模层上沉积间隔物并蚀刻该间隔物，留下垂直间隔物的组之后的图6A的结构；
图7B示出了根据本发明的一个或多个方面的图7A的结构的横截面立体等距三维图；
图7C示出了根据本发明的一个或多个方面的在蚀刻间隔物之后的图 7B的结构；
图8A示出了根据本发明的一个或多个方面的在去除OPL之后的图7C 的结构；
图8B示出了根据本发明的一个或多个方面的图8A的结构的横截面立体等距三维图；
图9A示出了根据本发明的一个或多个方面的在使用第三硬掩模层和该组的垂直间隔物作为掩模蚀刻第二硬掩模层之后的图8A的结构；
图9B示出了根据本发明的一个或多个方面的图9A的结构的横截面立体等距三维图；
图10示出了根据本发明的一个或多个方面的在处理器件之后的图9A 的结构的展开俯视图，其中详细描述了图案化的结果；
图11示出了根据本发明的一个或多个方面的用于在不同方向上取向的具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层以及具有图案化的第一组线的光刻叠层的替代单元的中间半导体互连结构的一个实施例的俯视图；
图12示出了根据本发明的一个或多个方面的在图案化第二组线之后的图11的结构；
图13示出了根据本发明的一个或多个方面的在蚀刻光刻叠层以限定第三硬掩模层中的第一和第二组线的组合之后的图12的结构；
图14示出了根据本发明的一个或多个方面的在沉积第二光刻叠层以及图案化第三组线之后的图13的结构；
图15示出了根据本发明的一个或多个方面的在蚀刻第二光刻叠层以限定第三硬掩模层中的第三组线，在第三组线未被蚀刻的第三硬掩模层上方留下OPL之后的图14的结构；
图16示出了根据本发明的一个或多个方面的在OPL和第三组线中的第二硬掩模层上沉积间隔物并蚀刻该间隔物，留下垂直间隔物的组之后的图15的结构；
图17示出了根据本发明的一个或多个方面的在去除OPL之后的图16 的结构；以及
图18示出了根据本发明的一个或多个方面的在使用第三硬掩模层和该组的垂直间隔物作为掩模蚀刻第二硬掩模层之后的图17的结构。
具体实施方式
下面参考附图中所示例的非限制性实施例更充分地解释了本发明的各方面及其特征、优点和细节。省略了公知的材料、制造工具、处理技术等的描述，以免不必要地模糊本发明的细节。然而，应当理解，在指示本发明的实施例的同时，详细说明和具体例子仅仅是为了示例而不是为了限制而给出的。通过本公开，在以下发明概念的精神和/或范围内的各种替换、修改、添加和/或布置对于本领域技术人员来说将是显而易见的。还应注意，下面参考为了便于理解而未按比例绘制的附图，其中在不同附图中使用的相同的参考标号表示相同或相似的组件。
一般来说，本文所公开的是某些集成电路，其提供优于上述存在的半导体器件和制造工艺的优点。有利地，本文公开的集成电路器件制造工艺提供利用半双向图案化方法的独特结构。
在一方面，在一个实施例中，如图1所示，根据本发明的一个或多个方面的集成电路器件形成工艺例如可以包括：获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体互连器件 100；沿第一方向图案化第一组线105；在第一组线之间沿第一方向图案化第二组线110；蚀刻光刻叠层以限定第三硬掩模层中的第一和第二组线的组合115；在第二硬掩模层和第三硬掩模层上沉积第二光刻叠层120；在垂直于第一和第二组线的第二方向上图案化第三组线125；蚀刻限定第三硬掩模层中的第三组线的第二光刻叠层，在第三组线未被蚀刻的第三硬掩模层上方留下OPL130；在OPL和第三组线中的第二硬掩模层上沉积间隔物 135；蚀刻间隔物，留下衬在第三组线上的垂直间隔物的组140；去除 OPL145，以及使用第三硬掩模层和该组的垂直间隔物作为掩模蚀刻第二硬掩模层150。
图2A-10仅举例示出了根据本发明的一个或多个方面的半导体器件形成工艺的一部分和中间半导体结构的一部分的一个详细实施例。应注意，为了便于理解本发明，这些附图未按比例绘制，并且在不同附图中使用的相同参考标号表示相同或相似的元件。
图2A示出了在中间半导体制造阶段中描绘的一般表示为200的中间半导体器件的一部分。在这些实施例中，如所示例的，器件200可以是逻辑器件，包括但不限于6T逻辑器件或7.5T逻辑器件。器件200可能已经根据被制造的器件200的设计通过初始器件处理步骤而被处理。例如，器件200例如可以包括电介质层205，该层可以包括具有比二氧化硅小的介电常数(k)的任何材料。该层可以作为衬底，或者可以沉积在衬底(未示出)上。电介质层205可以包括任何电介质材料，其中包括但不限于任何无机电介质材料、有机电介质材料或其组合。合适的电介质材料可包括碳掺杂二氧化硅材料；氟化硅酸盐玻璃(FSG)；有机聚合物热固性材料；碳氧化硅；SiCOH电介质；氟掺杂氧化硅；旋涂玻璃；硅倍半氧烷，包括氢硅倍半氧烷(HSQ)、甲基硅倍半氧烷(MSQ)以及HSQ和MSQ的混合物或共聚物；基于苯并环丁烯(BCB)的聚合物电介质，以及任何含硅低k电介质。使用硅倍半氧烷化学的具有SiCOH型化合物的旋涂低k膜的例子包括HOSPTM(可从Honeywell获得)、JSR 5109和5108(可从Japan SyntheticRubber获得)、ZirkonTM(可从Rohm and Haas的分部Shipley Microelectronics获得)以及多孔低k(ELk)材料(可从Applied Materials 获得)。碳掺杂二氧化硅材料或有机硅烷的例子包括Black DiamondTM(可从Applied Materials获得)和CoralTM(可从Novellus获得)。HSQ材料的例子是FOxTM(可从Dow Corning获得)。在一些实施例中，电介质材料包括基本上由碳、氧和氢组成的有机聚合物热固性材料。此外，电介质材料可以包括被称为SiLKTM(可从The Dow Chemical Company获得)的低 k聚亚芳基醚聚合物材料和被称为FLARETM(可从Honeywell获得)的低 k聚合物材料。
在另一实施例(未示出)中，器件200的衬底例如可以是绝缘体上硅 (SOI)衬底(未示出)。例如，SOI衬底可以包括隔离层(未示出)，其可以是与栅极结构对准的用于电隔离晶体管的局部掩埋氧化物区域(BOX) 或任何合适的材料。在一些实施例中，该器件是集成电路(IC)的后端 (BEOL)部分的一部分。
仍然参考图2A，电介质层205上方可以是在最终器件200中暴露的第一硬掩模层210，诸如SacSiN、SiN、SiO2、SiON或其它掩蔽材料。第一硬掩模层210上方可以是第二硬掩模层215，例如SiN、SiO2、SiON或诸如氮化钛(TiN)的氮化物材料，其通常不同于第一硬掩模层210。第二硬掩模层215上方可以是第三硬掩模层220，其可以由上述硬掩模材料的任一者组成。虽然描述了三个硬掩模层，但是可以使用任何数量的硬掩模层。在硬掩模层210、215和220上方的是光刻叠层225。光刻叠层225可以包括多个层并且可以依赖于用于图案化和蚀刻器件200的光刻类型而变化。例如，光刻叠层225可以包括光学平坦化层(OPL)230、SiON层235、底部抗反射涂层(BARC)层240和光致抗蚀剂层245。这些材料可以变化，并且本公开应被理解为包括用在与本领域相关的光刻和蚀刻技术中的层的任何变化和组合。
如图2B所示，可以沿第一方向图案化第一组线250。如从图2B中可以看到，图案化可以包括将光致抗蚀剂层245暴露于将要按照第一组线250 的形状去除光致抗蚀剂层245的光。
如图3A所示，为了创建较小的线，例如在互连器件中，可以在相同的光刻叠层225或如图3B所示的新的光刻叠层325中图案化第二组线255。第二组线255可以沿与第一组线250相同的第一方向被图案化，并且可以位于第一组线250之间以缩小两组线之间的空间。如图3B所示，在添加新的光刻叠层325之前，将第一组线蚀刻到第三硬掩模层220中，该新的光刻叠层325可以包括与第一光刻叠层225相同的层和材料。
如图4A所示，光刻叠层225和/或325都可以被图案化，从而创建线的组合的图案。如图4B所示，可以蚀刻组合图案，去除光刻叠层，以便将第一组线250和第二组线255的组合限定到第三硬掩模层220中。例如，当第二组线255位于第一组线250之间时，一旦按照组合蚀刻，则每相邻的线可以彼此相距约26nm。由于图案化并蚀刻两组不同的线250和255，因此图2A-4B中描述和示例出的工艺有时被称为LELE或光刻蚀刻/光刻蚀刻。在其中器件200是逻辑器件的实施例中，第一和第二组线250/255可以为约30nm宽。
如图5A所示，在蚀刻前两组线的组合之后，可以沿例如垂直于前两组线250/255的方向的第二方向图案化第三组线260。如图5B所示，为了图案化第三组线260，可以将第二光刻叠层525沉积在第二硬掩模层215 和第三硬掩模层220上，第二硬掩模层215通过蚀刻第一和第二组线 250/255而被限定和暴露，第三硬掩模层220现在由前两组线250和255 之间的空间限定。如从图5B中可以看出，这些线垂直于先前的线延伸，并且与前两组线类似而在光刻叠层525(图5A)的光致抗蚀剂层245中被图案化。
如图6A所示，第三组线260沿第二方向设置。图6B示出了可以蚀刻第二光刻叠层525以限定在下方的第三硬掩模层220中的第三组线260，从而基本上产生与第一和第二组线250/255组合的网格图案，但留下 OPL630，该OPL630通常在蚀刻第二光刻叠层525之后留下，但其可以在蚀刻之后添加。在任何情况下，OPL630应仅位于在蚀刻第三组线260时未被蚀刻的区域上方。在其中器件200为逻辑器件的实施例中，第三组线 260中的每条线对于6T逻辑器件可以相距约164nm，或者对于7.5T逻辑器件相距约226nm。第三组线260可以是约76nm宽。这些宽度是近似的并且可以包括+/-5nm。还应当理解，这些值用于特定的逻辑器件，但是可以依赖于所需的逻辑器件而变化。
如图7A和7B所示，间隔物265沉积在存在的OPL630和第三组线260 中的第二硬掩模层215上。如从图7B可以看出，间隔物265形成在OPL630 的顶表面上并且衬在第三组线260的壁和底部上。间隔物265可以包括氧化物掩模，例如SiO2。它例如可以通过原子层沉积(ALD)而被沉积，以便在所有表面上形成均匀的层。图7C示出了在蚀刻间隔物265之后的器件200，其中通过蚀刻间隔物形成垂直间隔物270的组，有效地去除间隔物265的任何水平部分，位于OPL630之上的部分和在第三组线260底部的第二硬掩模层215之上的部分这两者。由于使用在被蚀刻的第三组线260 中的间隔物，因此图6A-7C所示例的工艺可以被认为是自对准图案化(SAP)。由此，在一些实施例中，本公开的方面包括LELE技术和SAP技术的新颖组合以形成新的结构。
如图8A所示，可以去除OPL630，留下被垂直的第三组线260断开的平行的第一和第二组线250/255以及平行于第三组线260的该组的垂直间隔物270的组合图案。图8B示出了垂直间隔物270的组的三维图。
如图9A和9B所示，留在所有组的线之间的第三硬掩模层和该组的垂直间隔物270用作用于蚀刻下方的第二硬掩模层215以形成所示例的网格图案的掩模。因此，图9A和9B中示例出了器件200，其包括电介质层205、第一硬掩模层210，该第一硬掩模层210通过未被剩余的第二硬掩模层215 覆盖的区域而被部分暴露。例如，剩余的第二硬掩模层215已被蚀刻以形成周期性地设置的氮化物线950的组，其通过图2A和3A的第一和第二组线250/255而留下。还根据图5A的第三组线260形成了连接氮化物线960 的组。
如图10所示例，在形成氮化物线之后，所得图案用于使用已知的BEOL 处理技术形成单元。例如，使用该图案作为硬掩模，再次蚀刻结构，并且使用诸如铜的金属填充沟槽和通孔，并抛光以实现图10中所看到的结构。这示出了根据一些实施例的线之间的可能间隔，以形成双向金属线的组。例如，该组的线950约15nm宽到约35nm宽，在一些实施例中约26nm宽。该宽度由上述光刻步骤确定。该组的连接线约10nm到约30nm宽，在一些实施例中约20nm宽，其由间隔物厚度限定，并且在垂直方向上取向，由于工艺差异，通常小于第一组线的宽度。在其中器件200包括逻辑器件的实施例中，氮化物线可以通常均匀地相距约30nm。连接线960通常被分组成两条相邻的线的组，其可以与任何相邻的线相距约36nm。这些线组成了逻辑器件的单元、SRAM单元或其它受益于图示取向的器件的位线。为了提高单元的M1晶体管的效率，对这些线进行图案化，由此可以以操作所需的逻辑器件单元或SRAM单元时必要的间隔进行图案化。
图10中示例出了一些示例性距离。例如，a可以是约20nm，b可以是约36nm，c可以是约8nm，d可以是约60nm，e可以是约12nm，f可以是约30nm，以及g可以是约26nm，其中约可以包括正或负20％。应当理解，图10所示例的图案例如能够用在逻辑器件200中，但是可以依赖于所需的结构和功能而以不同的方式和以不同的间隔被图案化。例如，如下面将描述的，类似的方法可以用于涉及垂直取向的单元的实施例。
图11-18仅借助示例示出了根据本发明的一个或多个方面的半导体器件形成工艺的一部分和中间半导体结构的一部分的一个替代实施例。应注意，为了便于理解本发明，这些附图未按比例绘制，并且在不同附图中使用的相同参考标号表示相同或相似的元件。
图11示出了在中间半导体制造阶段中描绘的一般表示为200的中间半导体器件的一部分。在这些实施例中并且如所示例的，器件200可以是SRAM单元或类似的器件。器件200可能已经根据被制造的器件200的设计通过初始器件处理步骤而被处理。在图11-18中，仅示出了俯视图，因为示出的叠层剖面图基本上与图2A-10所示例的实施例的类似。因此，下面的参考标号表示相同的材料。例如，器件200例如可以包括电介质层205，该层可以包括具有比二氧化硅小的介电常数(k)的任何材料。该层可以作为衬底，或者可以被沉积在衬底(未示出)上。
在另一实施例(未示出)中，器件200的衬底例如可以是绝缘体上硅 (SOI)衬底(未示出)。例如，SOI衬底可以包括隔离层(未示出)，其可以是与栅极结构对准的用于电隔离晶体管的局部掩埋氧化物区域(BOX) 或任何合适的材料。在一些实施例中，该器件是集成电路(IC)的后端 (BEOL)部分的一部分。
仍然参考图11，电介质层205上方可以是第一硬掩模层210，其可以在最终器件200中被暴露。第一硬掩模层210上方可以是例如氮化钛(TiN) 的第二硬掩模层215、第三硬掩模层220和光刻叠层225。光刻叠层225可以包括多个层并且可以依赖于用于图案化和蚀刻器件200的光刻类型而变化。例如，光刻叠层225可以包括OPL230、SiON层235、BARC层240 和光致抗蚀剂层245。这些材料可以变化，并且本公开应被理解为包括用在与本领域相关的光刻和蚀刻技术中的层的任何变化和组合。
如图11所示，第一组线250可以沿第一方向被图案化。图案化可以包括将光致抗蚀剂层245暴露于将要按照第一组线250的形状去除光致抗蚀剂层245的光。
如图12所示，为了创建较小的线，例如在互连器件中，可以在相同的光刻叠层225或新的光刻叠层325中图案化第二组线255。第二组线255 可以沿与第一组线250相同的第一方向被图案化，并且可以位于第一组线 250之间以缩小两组线之间的空间。
如图13所示，光刻叠层225和/或325可以被蚀刻掉以限定第一组线 250和第二组线255的组合。例如，当第二组线255位于第一组线250之间时，一旦按照组合蚀刻，则每相邻的线可以彼此相距约26nm。由于图案化并蚀刻两组不同的线250和255，因此图11-13中描述和示例出的工艺有时被称为LELE或光刻蚀刻/光刻蚀刻。在其中器件200是SRAM单元的实施例中，第一和第二组线250/255可以是约64nm宽，并且通常垂直于如图 2-10所示的逻辑器件中的那些而取向。
如图14所示，在蚀刻前两组线的组合之后，可以在第二硬掩模层215 和第三硬掩模层220上沉积第二光刻叠层525，第二硬掩模层215通过蚀刻第一和第二组线250/255而被限定和暴露，第三硬掩模层220现在由前两组线之间的空间限定。可以沿例如垂直于前两组线250/255的方向的第二方向图案化第三组线260。如从图14可以看出，这些线垂直于先前的线而延伸，并且与前两组线类似而在光致抗蚀剂层中被图案化。
如图15所示，可以蚀刻第二光刻叠层525以限定下方的第三硬掩模层 220中的第三组线260，从而基本上产生与第一和第二组线250/255组合的网格图案(未被示出，在俯视图中的层下方)，但留下OPL630，该OPL630 通常在蚀刻第二光刻叠层525之后留下，但其可以在蚀刻之后添加。在任何情况下，OPL630应仅位于在蚀刻第三组线260时未被蚀刻的区域上方。在其中器件200为SRAM单元的实施例中，第三组线260中的每条线可以相距约36nm。第三组线260可以是约76nm宽。这些宽度是近似的并且可以包括+/-5nm。还应当理解，这些值用于特定的SRAM单元，但是可以依赖于所需的逻辑器件而变化。
如图16所示，间隔物层265(未示出)被沉积在存在的OPL630和第三组线260中的第二硬掩模层215上，并且被蚀刻掉以形成垂直间隔物270。由于使用在被蚀刻的第三组线260中的间隔物，图15-16所示例的工艺可以被认为是自对准图案化(SAP)。由此，在一些实施例中，本公开的方面包括LELE技术和SAP技术的新颖组合以形成新的结构。
如图17所示，OPL630可以被去除，留下被垂直的第三组线260断开的平行的第一和第二组线250/255以及平行于第三组线260的该组的垂直间隔物270的组合图案。
如图18所示，留在所有组的线之间的第三硬掩模层和该组的垂直间隔物270用作用于蚀刻下方的第二硬掩模层215以形成所示例的网格图案的掩模。因此，在图18中示例出器件200，其包括电介质层205、第一硬掩模层210，该第一硬掩模层210通过未被剩余的第二硬掩模层215覆盖的区域而被部分暴露。例如，剩余的第二硬掩模层215已被蚀刻以形成周期性地设置的氮化物线950的组，其通过图11和12的第一和第二组线 250/255而留下。还根据图14的第三组线260形成了连接氮化物线960的组。在一些实施例中，由于较早的图案化，该组的氮化物线950约为26nm 宽，该组的连接氮化物线约为20nm宽。在其中器件200包括SRAM单元的实施例中，氮化物线可以通常均匀地相距约64nm。连接氮化物线960 通常被分组成两条相邻的线的组，其可以与任何相邻的线相距约36nm。应当理解，图18所示例的图案例如能够被用在SRAM单元200中，但是可以依赖于所需的结构和功能而以不同的方式和以不同的间隔被图案化。
由此，使用上述实施例，在半双向图案化技术中组合LELE和SAP方法允许更受控制的图案化。这可以减轻现有方法中的功率问题，并允许器件200的部分之间的更好的连接，或两个实施例的方法的组合。
此处使用的术语只是为了描述特定的实施例，并非旨在作为限制本发明。如此处所使用的，单数形式“一”、“一个”和“所述”旨在同样包括复数形式，除非上下文明确地另有所指。将进一步理解，术语“包括” (以及包括的任何形式，例如“包括”和“包括”)，“具有”(以及具有的任何形式，例如“具有”和“具有”)，“包含”(以及包含的任何形式，例如“包含”和“包含”)和“含有”(以及含有的任何形式，例如“含有”和“含有”)都是开放式连接动词。结果，“包括”、“具有”、“包含”或“含有”一个或多个步骤或元件的方法或装置拥有这些一个或多个步骤或元件，但不限于仅拥有这些一个或多个步骤或元件。同样地，“包括”、“具有”、“包含”或“含有”一个或多个特征的方法的步骤或装置的元件拥有这些一个或多个特征，但不限于仅拥有这些一个或多个特征。此外，以某种方式配置的装置或结构至少以这种方式配置，但也可以以未列出的方式进行配置。
以下权利要求中的所有装置或步骤加上功能元件的对应结构、材料、操作等同物，如果有，旨在包括用于与特别主张的的其它要求保护的元件组合地执行该功能的任何结构、材料或操作。本发明的描述是为了示例和描述的目的而提出的，并非旨在穷尽性的或并非旨在将本发明限定到所公开的形式。在不偏离本发明范围和精神的情况下，许多修改和变型对于所属技术领域的普通技术人员来说将是显而易见的。为了最好地解释本发明一个或多个方面的原理和实际应用而选择和描述了实施例，以使本领域的普通技术人员中的其他人能够理解本发明的一个或多个方面的关于适合所要的特定用途的具有各种变型的各种实施例。

Claims (20)

1.一种制造中间半导体器件方法，包括：
获得具有依序设置的电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和第一光刻叠层的所述中间半导体器件；
沿第一方向图案化所述第一光刻叠层的光致抗蚀剂层以形成第一组线；
在所述第一组线之间沿所述第一方向图案化所述第一光刻叠层的所述光致抗蚀剂层以形成第二组线；
蚀刻所述第一光刻叠层以限定所述第三硬掩模层中的所述第一和所述第二组线的组合；
在所述第二硬掩模层和所述第三硬掩模层上沉积第二光刻叠层；
沿垂直于所述第一和所述第二组线的第二方向图案化第三组线；
蚀刻限定所述第三硬掩模层中的所述第三组线的所述第二光刻叠层，在所述第三组线未被蚀刻的所述第三硬掩模层上方留下OPL；
在所述OPL和所述第三组线中的所述第二硬掩模层之上沉积间隔物；
蚀刻所述间隔物，留下衬在所述第三组线上的垂直间隔物的组；
去除所述OPL；以及
使用所述第三硬掩模层和所述组的垂直间隔物作为掩模蚀刻所述第二硬掩模层以分别形成氮化物线的组和连接氮化物线的组，其中所述氮化物线的组垂直于所述连接氮化物线的组。
2.根据权利要求1所述的方法，其中所述第一和所述第二组线中的每相邻的线相距26nm。
3.根据权利要求2所述的方法，其中所述中间半导体器件包括逻辑器件。
4.根据权利要求3所述的方法，其中所述第一和所述第二组线为30nm宽。
5.根据权利要求4所述的方法，其中对于6T逻辑器件，所述第三组线中的每相邻的线相距164nm，对于7.5T逻辑器件，所述第三组线中的每相邻的线相距226nm。
6.根据权利要求5所述的方法，其中所述第三组线为76nm宽。
7.根据权利要求2所述的方法，其中所述中间半导体器件包括SRAM单元。
8.根据权利要求7所述的方法，其中所述第一和所述第二组线为64nm宽。
9.根据权利要求8所述的方法，其中所述第三组线中的每相邻的线相距36nm。
10.根据权利要求9所述的方法，其中所述第三组线为76nm宽。
11.根据权利要求1所述的方法，其中所述间隔物包括氧化物掩模。
12.根据权利要求11所述的方法，其中所述氧化物掩模包括SiO2。
13.根据权利要求12所述的方法，其中所述间隔物的沉积包括原子层沉积。
14.根据权利要求1所述的方法，其中所述第二硬掩模层包括TiN。
15.一种中间半导体器件，包括：
电介质层；
第一硬掩模层，位在所述电介质层上；
氮化物线的组，位在所述第一硬掩模层上，所述氮化物线沿第一方向且周期性设置并为15nm到35nm宽；以及
连接氮化物线的组，位在所述第一硬掩模层上，所述连接氮化物线为沿第二方向并为10nm到30nm的宽，其中所述组的连接氮化物线的宽度小于所述组的氮化物线的宽度，其中所述第二方向垂直于所述第一方向，且所述氮化物线的组垂直于所述连接氮化物线的组。
16.根据权利要求15所述的器件，其中器件包括逻辑器件，并且所述氮化物线相距30nm。
17.根据权利要求16所述的器件，其中所述连接氮化物线与相邻的连接氮化物线相距36nm。
18.根据权利要求15所述的器件，其中所述器件包括SRAM单元。
19.根据权利要求18所述的器件，其中所述氮化物线相距64nm。
20.根据权利要求19所述的器件，其中所述连接氮化物线与相邻的连接氮化物线相距36nm。
CN201710840745.2A 2016-11-15 2017-09-18 使用半双向图案化形成半导体器件的方法 Active CN108074799B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/352,102 US9748251B1 (en) 2016-11-15 2016-11-15 Methods of forming semiconductor devices using semi-bidirectional patterning
US15/352102 2016-11-15

Publications (2)

Publication Number Publication Date
CN108074799A CN108074799A (zh) 2018-05-25
CN108074799B true CN108074799B (zh) 2021-12-07

Family

ID=59653474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710840745.2A Active CN108074799B (zh) 2016-11-15 2017-09-18 使用半双向图案化形成半导体器件的方法

Country Status (3)

Country Link
US (2) US9748251B1 (zh)
CN (1) CN108074799B (zh)
TW (1) TWI654665B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102430501B1 (ko) * 2015-12-29 2022-08-09 삼성전자주식회사 반도체 단결정구조, 반도체 디바이스 및 그 제조방법
US10366954B1 (en) 2018-04-25 2019-07-30 Globalfoundries Inc. Structure and method for flexible power staple insertion
US11164772B2 (en) 2018-10-30 2021-11-02 International Business Machines Corporation Spacer-defined process for lithography-etch double patterning for interconnects
US11177132B2 (en) * 2019-07-03 2021-11-16 International Business Machines Corporation Self aligned block masks for implantation control
US11227792B2 (en) 2019-09-19 2022-01-18 International Business Machines Corporation Interconnect structures including self aligned vias
US11195995B2 (en) 2020-01-06 2021-12-07 International Business Machines Corporation Back-end-of-line compatible processing for forming an array of pillars
TWI754408B (zh) * 2020-10-06 2022-02-01 華邦電子股份有限公司 半導體記憶體結構的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073060A1 (en) * 2003-10-02 2005-04-07 Suman Datta Method and apparatus for improving stability of a 6T CMOS SRAM cell
CN1855495A (zh) * 2005-04-09 2006-11-01 三星电子株式会社 具有垂直定向的栅电极的场效应晶体管及其制造方法
CN103426731A (zh) * 2012-05-16 2013-12-04 三星电子株式会社 利用具有非金属部分的掩模形成半导体器件的方法
CN104377197A (zh) * 2013-08-12 2015-02-25 三星电子株式会社 半导体器件及其制造方法
US20150056800A1 (en) * 2013-08-20 2015-02-26 Bencherki Mebarki Self-aligned interconnects formed using substractive techniques

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208742A1 (en) * 2004-03-17 2005-09-22 International Business Machines Corporation Oxidized tantalum nitride as an improved hardmask in dual-damascene processing
US7153780B2 (en) 2004-03-24 2006-12-26 Intel Corporation Method and apparatus for self-aligned MOS patterning
US8415010B2 (en) * 2008-10-20 2013-04-09 Molecular Imprints, Inc. Nano-imprint lithography stack with enhanced adhesion between silicon-containing and non-silicon containing layers
US9281207B2 (en) * 2011-02-28 2016-03-08 Inpria Corporation Solution processible hardmasks for high resolution lithography
US9818640B1 (en) * 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in a non-mandrel line of an array of metal lines

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073060A1 (en) * 2003-10-02 2005-04-07 Suman Datta Method and apparatus for improving stability of a 6T CMOS SRAM cell
CN1855495A (zh) * 2005-04-09 2006-11-01 三星电子株式会社 具有垂直定向的栅电极的场效应晶体管及其制造方法
CN103426731A (zh) * 2012-05-16 2013-12-04 三星电子株式会社 利用具有非金属部分的掩模形成半导体器件的方法
CN104377197A (zh) * 2013-08-12 2015-02-25 三星电子株式会社 半导体器件及其制造方法
US20150056800A1 (en) * 2013-08-20 2015-02-26 Bencherki Mebarki Self-aligned interconnects formed using substractive techniques

Also Published As

Publication number Publication date
US9748251B1 (en) 2017-08-29
CN108074799A (zh) 2018-05-25
TWI654665B (zh) 2019-03-21
US10229918B2 (en) 2019-03-12
TW201834021A (zh) 2018-09-16
US20180138187A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
CN108074799B (zh) 使用半双向图案化形成半导体器件的方法
CN108074808B (zh) 使用半双向图案化和岛形成半导体器件的方法
US10522348B2 (en) Methods for device fabrication using pitch reduction
US9437480B2 (en) Methods of forming semiconductor structures including tight pitch contacts and lines
JP5545524B2 (ja) 効率的なピッチマルチプリケーションプロセス
US8962432B2 (en) Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same
KR101671464B1 (ko) 반도체 소자의 제조 방법
US20120313251A1 (en) Interconnect structure with improved alignment for semiconductor devices
US8716133B2 (en) Three photomask sidewall image transfer method
JP2017500744A (ja) リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト
US20080085600A1 (en) Method of forming lithographic and sub-lithographic dimensioned structures
CN107464812B (zh) 一种半导体器件的制造方法
US9543502B2 (en) Small pitch and high density contact array
KR101422944B1 (ko) 자가 정렬된 상호연결부들을 갖춘 반도체 디바이스
US8541311B2 (en) Integrated circuit fabrication methods utilizing embedded hardmask layers for high resolution patterning
US10692725B2 (en) Directed self-assembly process with size-restricted guiding patterns
US20140054754A1 (en) Optically reactive masking

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210419

Address after: Hsinchu City, Taiwan, China

Applicant after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Grand Cayman Islands

Applicant before: GF

GR01 Patent grant
GR01 Patent grant