KR20130063072A - 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법 - Google Patents

패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법 Download PDF

Info

Publication number
KR20130063072A
KR20130063072A KR1020110129380A KR20110129380A KR20130063072A KR 20130063072 A KR20130063072 A KR 20130063072A KR 1020110129380 A KR1020110129380 A KR 1020110129380A KR 20110129380 A KR20110129380 A KR 20110129380A KR 20130063072 A KR20130063072 A KR 20130063072A
Authority
KR
South Korea
Prior art keywords
forming
pattern
hexagons
layer
holes
Prior art date
Application number
KR1020110129380A
Other languages
English (en)
Inventor
김천배
이규필
조창현
진교영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110129380A priority Critical patent/KR20130063072A/ko
Priority to US13/608,232 priority patent/US20130140265A1/en
Publication of KR20130063072A publication Critical patent/KR20130063072A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

패턴 구조물 형성을 위하여, 기판 상에 희생막을 형성한다. 상기 희생막을 패터닝하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 각 꼭지점 부위에 홀들이 생성된 희생막 패턴을 형성한다. 상기 홀들 내부에 제1 및 제2 도전 패턴들을 형성한다. 상기 희생막 패턴을 제거한다. 상기 각 육각형들의 중심 부위에 추가적으로 홀이 생성되도록, 상기 제1 및 제2 도전 패턴들 측벽에 스페이서 형상의 층간 절연막을 형성한다. 또한, 상기 홀 내부에 제3 도전 패턴을 형성한다. 상기 패턴 구조물은 간단한 공정을 통해 형성될 수 있다.

Description

패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법{Method of forming a pattern structure and method of forming a capacitor}
본 발명은 패턴 구조물 형성 방법에 관한 것이다. 보다 상세하게는, 벌집 모양(Honeycomb)의 배치를 갖는 개구부 또는 패턴들의 형성 방법에 관한 것이다.
반도체 소자들이 고집적화됨에 따라, 개구부들 또는 패턴들이 매우 밀집하여 배치되고 있으며 상기 개구부들 또는 패턴들의 크기도 매우 감소되고 있다. 따라서, 원하는 위치에 정확한 크기로 상기 개구부들 또는 패턴들을 형성하는 것이 용이하지 않다. 그러므로, 서로 이웃하는 개구부들 또는 패턴들이 서로 브릿지되는 등의 불량이 발생될 수 있다. 또한, 상기 개구부들 또는 패턴들이 하부 패턴들과 정확히 얼라인되지 못하는 등의 불량이 발생될 수 있다.
본 발명의 제1 목적은 벌집 모양의 배치를 갖는 개구부들을 포함하는 패턴 구조물의 형성 방법을 제공하는데 있다.
본 발명의 제2 목적은 벌집 모양의 배치를 갖는 고립된 형태의 패턴들을 포함하는 패턴 구조물의 형성 방법을 제공하는데 있다.
본 발명의 제2 목적은 벌집 모양의 배치를 갖는 커패시터의 형성 방법을 제공하는데 있다.
상기한 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따른 패턴 구조물 형성 방법으로, 기판 상에 몰드막 및 마스크막을 형성한다. 상기 마스크막을 패터닝하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 각 꼭지점 부위에 홀들이 생성된 마스크 패턴을 형성한다. 상기 홀들 내부에 매립막 패턴들을 형성한다. 상기 마스크 패턴을 제거한다. 상기 각 육각형들의 중심 부위에 추가적으로 홀이 생성되도록, 상기 매립막 패턴들 측벽에 스페이서를 형성한다. 상기 매립막 패턴을 제거하여, 남아있는 스페이서들로 형성된 식각 마스크 패턴을 형성한다. 또한, 상기 식각 마스크 패턴을 이용하여 상기 몰드막을 식각하여, 상기 육각형들의 각 꼭지점 및 중심 부위에 개구부를 포함하는 구조물을 형성한다.
본 발명의 일 실시예로, 상기 스페이서의 두께를 조절하여 각 육각형들의 중심 부위에 추가적으로 생성되는 홀의 사이즈를 조절할 수 있다.
본 발명의 일 실시예로, 상기 몰드막과 마스크막 사이에 하드 마스크막을 추가적으로 더 형성할 수 있다.
본 발명의 일 실시예로, 상기 마스크 패턴은 2회의 사진 공정을 통해 형성할 수 있다.
상기 마스크 패턴을 형성하기 위하여, 상기 마스크막 상에 1차 사진 식각 공정을 통해, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 일부 꼭지점 부위에 홀들을 형성하여 예비 마스크 패턴을 형성한다. 또한, 상기 예비 마스크 패턴 상에 2차 사진 식각 공정을 수행하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 나머지 꼭지점 부위에 홀들을 형성한다.
상기 예비 마스크 패턴은 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 홀수열 및 짝수열 중 어느 하나의 열에 배치되는 각 육각형의 꼭지점 부위에 홀이 형성될 수 있다.
상기한 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따른 패턴 구조물 형성 방법으로, 기판 상에 희생막을 형성한다. 상기 희생막을 패터닝하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 각 꼭지점 부위에 홀들이 생성된 희생막 패턴을 형성한다. 상기 홀들 내부에 제1 및 제2 도전 패턴들을 형성한다. 상기 희생막 패턴을 제거한다. 상기 각 육각형들의 중심 부위에 추가적으로 홀이 생성되도록, 상기 제1 및 제2 도전 패턴들 측벽에 스페이서 형상의 층간 절연막을 형성한다. 또한, 상기 홀 내부에 제3 도전 패턴을 형성한다.
본 발명의 일 실시예에서, 상기 희생막 패턴은 2회의 사진 공정을 통해 형성할 수 있다.
상기 희생막 패턴을 형성하기 위하여, 상기 희생막 상에 1차 사진 식각 공정을 통해, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 일부 꼭지점 부위에 홀들을 형성하여 예비 희생막 패턴을 형성한다. 상기 예비 희생막 패턴 상에 2차 사진 식각 공정을 수행하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 나머지 꼭지점 부위에 홀들을 형성한다.
상기한 제3 목적을 달성하기 위한 본 발명의 일 실시예에 따른 커패시터 형성 방법으로, 기판 상에, 벌집 모양을 갖는 연속적인 육각형들의 각 꼭지점 및 중심 부위에 배치되는 패드 전극들을 형성한다. 상기 패드 전극들을 덮는 몰드막 및 마스크막을 형성한다. 상기 마스크막을 패터닝하여, 벌집 모양에서 육각형들의 각 꼭지점 부위에 홀들이 생성된 마스크 패턴을 형성한다. 상기 홀들 내부에 매립막 패턴들을 형성한다. 상기 마스크 패턴을 제거한다. 상기 각 육각형들의 중심 부위에 추가적으로 홀이 생성되도록, 상기 매립막 패턴들 측벽에 스페이서를 형성한다. 상기 매립막 패턴을 제거하여, 남아있는 스페이서들로 형성된 식각 마스크 패턴을 형성한다. 상기 식각 마스크 패턴을 이용하여 상기 몰드막을 식각하여, 상기 패드 전극들을 각각 노출하는 개구부들을 형성한다. 상기 개구부들 내부에 하부 전극을 형성한다. 또한, 상기 하부 전극 상에 유전막 및 상부 전극을 형성한다.
본 발명의 일 실시예에서, 상기 패드 전극들을 형성하기 위한 공정으로, 상기 기판 상에 희생막을 형성한다. 상기 희생막을 패터닝하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 각 꼭지점 부위에 홀들이 생성된 희생막 패턴을 형성한다. 상기 홀들 내부에 제1 및 제2 패드 전극들을 형성한다. 상기 희생막 패턴을 제거한다. 상기 각 육각형들의 중심 부위에 추가적으로 홀이 생성되도록, 상기 제1 및 제2 도전 패턴들 측벽에 스페이서 형상의 층간 절연 패턴을 형성한다. 또한, 상기 홀 내부에 제3 패드 전극들을 형성한다.
본 발명의 일 실시예에서, 상기 스페이서의 두께를 조절하여 각 육각형들의 중심 부위에 추가적으로 생성되는 홀의 사이즈를 조절할 수 있다.
본 발명의 일 실시예에서, 상기 패드 전극들 상에 식각 저지막을 더 형성할 수 있다.
본 발명의 일 실시예에서, 상기 하부 전극을 형성한 다음, 상기 하부 전극의 측벽이 노출되도록 상기 몰드막을 제거할 수 있다.
본 발명의 일 실시예에서, 상기 마스크 패턴은 2회의 사진 공정을 통해 형성할 수 있다.
본 발명의 방법에 의하면, 간단한 공정을 통해 벌집 모양의 배치를 갖는 매우 미세한 폭의 개구부들 및 패턴들을 형성할 수 있다. 또한, 상기 개구부들 및 패턴들 간에 발생되는 브릿지 불량들 및 미스 얼라인 불량들을 감소시킬 수 있다. 이에 더하여, 본 발명의 방법을 사용하여 반도체 소자의 커패시터 를 형성함으로써, 저비용으로 높은 수율을 갖는 고집적화된 반도체 소자를 제조할 수 있다.
도 1a 및 도 1b는 본 발명의 실시예 1에 따른 패턴 구조물을 나타내는 단면도 및 평면도이다.
도 2a 내지 도 9a는 도 1a에 도시된 패턴 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 3b 내지 도 9b는 도 1b에 도시된 패턴 구조물의 형성 방법을 설명하기 위한 평면도들이다.
도 10a 및 도 10b는 본 발명의 실시예 2에 따른 패턴 구조물을 나타내는 단면도 및 평면도이다.
도 11a 내지 도 14a는 도 10a에 도시된 패턴 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 11b 내지 도 14b는 도 10b에 도시된 패턴 구조물의 형성 방법을 설명하기 위한 평면도들이다.
도 15는 본 발명의 실시예 3에 따른 커패시터를 설명하기 위한 단면도이다.
도 16 내지 도 19는 도 15에 도시된 커패시터의 형성 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본 발명의 각 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에 있어서, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.
즉, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예 1
도 1a 및 도 1b는 본 발명의 실시예 1에 따른 패턴 구조물을 나타내는 단면도 및 평면도이다.
도 1a는 도 1b의 A-A'를 절단하였을 때 보여지는 단면도이다. 본 실시예에 따른 패턴 구조물은 몰드막에 개구부들이 생성되어 있는 형상을 갖는다.
도 1a 및 도 1b를 참조하면, 하부 구조물들(도시안됨)이 형성된 기판(100)에 몰드막(102)이 구비된다. 상기 몰드막(102)에는 벌집 모양의 배치를 갖는 개구부들(120a~120c)이 생성되어 있다.
도 1b에 도시된 것과 같이, 상기 개구부들(120a~120c)은 육각형이 연속적으로 배치되어 있는 벌집 모양의 도형들을 그렸을 때 각 육각형들의 꼭지점과 중심에 각각 배치된다. 이와같이, 상기 개구부들(120a~120c)은 매우 조밀하게 배치되어 있다. 상기 육각형은 정육각형 일 수 있다.
이하의 설명에서, 상기 육각형들의 꼭지점에 위치하는 각 개구부들 중에서 홀수열에 배치되는 개구부들을 제1 개구부들(120a)이라고 한다. 상기 육각형들의 꼭지점에 위치하는 각 개구부들 중에서 짝수열에 배치되는 개구부들을 제2 개구부들(120b)이라고 한다. 또한, 상기 육각형들의 중심에 위치하는 각 개구부들을 제3 개구부들(120c)이라고 한다.
상기 제1 내지 제3 개구부들(120a~120c)은 동일한 내부 폭을 가질 수 있다. 또한, 이웃하는 개구부들(120a~120c) 간의 이격되는 간격도 서로 동일할 수 있다.
도 2a 내지 도 9a는 도 1a에 도시된 패턴 구조물의 형성 방법을 설명하기 위한 단면도들이다. 도 3b 내지 도 9b는 도 1b에 도시된 패턴 구조물의 형성 방법을 설명하기 위한 평면도들이다.
도 2a를 참조하면, 하부 구조물들(도시안됨)이 형성된 기판(100) 상에 몰드막(102)을 형성한다. 상기 하부 구조물은 트랜지스터, 콘택 플러그 및 층간 절연막 등을 포함할 수 있다. 상기 몰드막은 최종적으로 형성되는 막 또는 패턴에 따라 사용되는 막의 종류가 달라질 수 있으며, 단일막으로 형성하거나 2 종류 이상의 막을 적층하여 형성할 수도 있다. 예를들어, 상기 몰드막(102)은 실리콘 산화물 또는 폴리실리콘 등으로 형성할 수 있다. 본 실시예에서, 상기 몰드막(102)은 실리콘 산화물로 형성하는 것으로 설명한다.
상기 몰드막(102) 상에 제1 하드 마스크막(104)을 형성한다. 상기 제1 하드 마스크막(104)은 상기 몰드막(102)의 식각 마스크로 제공되기 위한 막이다. 그러므로, 상기 제1 하드 마스크막(104)은 상기 몰드막(102)과의 식각 선택비가 높은 물질로 형성될 수 있다. 본 실시예에서, 상기 몰드막(102)이 실리콘 산화물로 형성되므로, 상기 제1 하드 마스크막(104)은 폴리실리콘으로 형성할 수 있다.
상기 제1 하드 마스크막(104) 상에 제2 하드 마스크막(106)을 형성한다. 상기 제2 하드 마스크막(106)은 상기 제1 하드 마스크막(104)과 식각 선택비가 높은 물질로 형성될 수 있다. 본 실시예에서, 상기 제2 하드 마스크막(106)은 실리콘 산화물 또는 실리콘 산 질화물로 형성할 수 있다.
도 3a 및 도 3b를 참조하면, 상기 제2 하드 마스크막(106) 상에 개구부들이 형성되어야 할 부위를 설정한다.
도 1a 및 도 1b를 참조로 설명한 것과 같이, 상기 개구부들은 육각형이 연속적으로 배치되어 있는 벌집 모양으로 도형들을 그렸을 때 각 육각형들의 꼭지점과 중심에 배치된다. 또한, 상기 개구부들의 위치별로 제1 내지 제3 개구부들로 구분된다.
상기 제2 하드 마스크막(106) 상에 제1 포토레지스트막을 형성하고, 상기 제1 포토레지스트막을 노광 및 현상 공정에 의해 패터닝하여 제1 포토레지스트 패턴(108)을 형성한다. 상기 제1 포토레지스트 패턴(108)은 상기 제1 개구부가 형성될 부위를 선택적으로 노출하도록 형성된다.
상기 제1 포토레지스트 패턴(108)을 이용하여 상기 제2 하드 마스크막(106)을 식각함으로써, 예비 제2 하드 마스크 패턴(106a)을 형성한다. 상기 예비 제2 하드 마스크 패턴(106a)은 상기 제1 개구부가 형성될 위치에 대응하여 제1 홀들(107a)이 생성되어 있다. 이 후, 상기 제1 포토레지스트 패턴(108)을 제거한다.
도 4a 및 도 4b를 참조하면, 상기 예비 제2 하드 마스크 패턴(106a) 상에 제2 포토레지스트막을 형성하고, 상기 제2 포토레지스트막을 노광 및 현상 공정에 의해 패터닝하여 제2 포토레지스트 패턴(110)을 형성한다. 상기 제2 포토레지스트 패턴(110)은 상기 제2 개구부가 형성될 부위를 선택적으로 노출하도록 형성된다.
상기 제2 포토레지스트 패턴(110)을 이용하여 상기 제2 예비 하드 마스크 패턴(106a)을 재식각함으로써, 제2 하드 마스크 패턴(106b)을 형성한다. 상기 제2 하드 마스크 패턴(106b)은 상기 제1 및 제2 개구부가 형성될 위치에 대응하여 제1 및 제2 홀들(107a, 107b)이 생성되어 있다. 이 후, 상기 제2 포토레지스트 패턴(110)을 제거한다.
도 5a 및 도 5b를 참조하면, 상기 제2 하드 마스크 패턴(106b)에 형성된 제1 및 제2 홀들(107a, 107b) 내부에 매립막을 형성한다. 상기 매립막은 상기 제2 하드 마스크 패턴(106b)과의 식각 선택비가 높은 물질로 형성할 수 있다. 예를들어, 상기 제2 하드 마스크 패턴(106b)이 실리콘 산화물로 형성되면, 상기 매립막은 실리콘 질화물 또는 실리콘 산 질화물로 형성할 수 있다.
이 후, 상기 제2 하드 마스크 패턴(106b)의 상부면이 노출되도록 상기 매립막을 연마 또는 에치백하여 상기 제1 및 제2 홀들(107a, 107b) 내부에 매립막 패턴들(112)을 형성한다.
도 6a 및 도 6b를 참조하면, 상기 제2 하드 마스크 패턴(106b)을 제거한다. 상기 제2 하드 마스크 패턴(106b)은 습식 식각 공정을 통해 제거될 수 있다.
상기 제거 공정을 수행하면, 제1 및 제2 개구부가 형성될 부위에 대응하여, 기둥 형상을 갖는 매립막 패턴(112)이 형성된다. 상기 매립막 패턴(112)은 육각형들이 연속적으로 배치되는 벌집 모양의 도형들을 그렸을 때 각 육각형들의 꼭지점에 위치하게 된다.
도 7a 및 도 7b를 참조하면, 상기 매립막 패턴(112)의 측벽 및 상부면을 따라 스페이서막(도시안됨)을 형성한다. 상기 스페이서막은 상기 매립막 패턴과 높은 식각 선택비를 갖는 물질로 형성한다.
상기 스페이서막은 이웃하고 있는 상기 매립막 패턴들(112) 사이의 좁은 갭 부위를 매립하도록 형성된다. 따라서, 상기 스페이서막은 상기 매립막 패턴(112)의 측벽을 서로 연결하여야 한다.
상기 스페이서막이 형성되면, 상기 매립막 패턴들(112) 사이에는 제3 홀들(116)이 생성된다. 즉, 상기 제3 홀들(116)은 상기 육각형들이 연속적으로 배치되는 벌집 모양의 도형들을 그렸을 때 각 육각형들의 중심에 위치하게 된다. 상기 생성된 제3 홀들(116)은 제3 개구부를 형성하기 위한 식각 마스크 패턴을 형성하는데 사용되어야 한다. 그러므로, 상기 제3 홀들의 사이즈는 상기 매립막 패턴들(112)의 직경과 거의 동일하게 되도록 하는 것이 바람직하다.
상기 제3 홀들(116)의 사이즈는 상기 스페이서막의 두께에 따라 조절될 수 있다. 예를들어, 상기 스페이서막을 두껍게 형성할수록 상기 제3 홀들(116)의 사이즈가 감소된다.
계속하여, 상기 스페이서막을 이방성으로 식각하여 상기 매립막 패턴(116)들 측벽에 스페이서를 형성한다. 도시된 것과 같이, 상기 스페이서(114)는 상기 매립막 패턴(112)의 측벽을 둘러싸면서 벌집 모양을 갖는다. 상기 식각 공정에 의해 상기 제3 홀(116)의 저면에는 상기 제1 하드 마스크막(104)이 노출된다.
도 8a 및 도 8b를 참조하면, 상기 매립막 패턴(112)을 선택적으로 제거하여 상기 제1 하드 마스크막(104) 상에 스페이서(114)만 남도록 한다.
상기 스페이서(114)는 상기 제1 내지 제3 개구부와 대응하는 부위에 홀들(118)이 생성되어 있다. 특히, 상기 제3 개구부와 대응하는 홀들은 사진 공정을 통해 형성된 것이 아니라, 증착 및 제거 공정을 통해 자연적으로 생성된 것이다.
도 9a 및 도 9b를 참조하면, 상기 스페이서(114)를 식각 마스크로 이용하여 상기 제1 하드 마스크막(104)을 식각하여 제1 하드 마스크 패턴(104a)을 형성한다. 상기 제1 하드 마스크 패턴(104a)을 식각 마스크로 사용하여 상기 몰드막(102)을 식각한다.
이 후, 상기 제1 하드 마스크 패턴(104a)을 제거할 수 있다. 이와는 달리, 상기 제1 하드 마스크 패턴(104a)을 그대로 남겨둘 수도 있다.
따라서, 도 1a 및 1b에 도시된 것과 같이, 상기 몰드막(102)에는 육각형들이 연속적으로 배치되는 벌집 모양의 도형들을 그렸을 때 각 육각형들의 꼭지점과 중심에 각각 개구부들(120a~120c)이 형성된다.
상기 벌집 모양의 배치를 갖는 개구부들(120a~120c)을 형성할 때, 각 개구부들 간의 이격되는 거리가 매우 좁기 때문에 수 회의 사진 공정을 통해 식각 마스크 패턴을 형성한다. 통상적으로는, 3회 이상의 사진 공정을 수행하여 식각 마스크 패턴을 형성한다. 그러나, 3회 이상의 사진 공정을 수행하는 경우 각 사진 공정에서 미스얼라인이 발생되면 개구부들이 정상적으로 형성되지 않는다. 또한, 상기 각 사진 공정 시의 공정 편차로 인해 기판 전체에 대해 균일한 직경을 갖는 개구부들을 형성하는 것이 용이하지 않다.
그러나, 본 실시예의 방법에 의하면, 2회의 사진 공정만으로 벌집 모양의 조밀한 배치를 갖는 개구부들(120a~120c)을 형성할 수 있다. 따라서, 사진 공정 시에 소요되는 비용을 감소시킬 수 있어, 저 비용으로 패턴 구조물을 형성할 수 있다.
또한, 스페이서막의 증착 두께에 따라 일부 개구부들의 사이즈를 조절할 수 있어서, 각 개구부들 간의 공정 편차를 감소시킬 수 있다. 특히, 정육각형들이 연속적으로 배치되는 벌집 모양의 도형들의 각 꼭지점에 개구부를 형성하는 경우, 기판 전체에 대해 균일한 직경을 갖는 개구부를 형성할 수 있다.
실시예 2
도 10a 및 도 10b는 본 발명의 실시예 2에 따른 패턴 구조물을 나타내는 단면도 및 평면도이다.
도 10a는 도 10b의 B-B'를 절단하였을 때 보여지는 단면도이다.
본 실시예의 패턴 구조물은 고립된 형상의 패턴들을 포함한다.
도 10a 및 도 10b를 참조하면, 기판(200) 상에 고립된 형상의 패턴들(210a~210c)이 구비된다. 상기 패턴들 사이의 갭 내부에는 층간 절연막이 구비된다.
상기 패턴들(210a~210c)은 도전 물질을 포함한다. 상기 패턴들(210a~ 210c)은 전극 패드로 사용될 수 있다. 상기 패턴들은 벌집 모양의 배치를 갖는다.
도 10b에 도시된 것과 같이, 상기 패턴들(210a~210c)은 육각형들이 연속적으로 배치되는 벌집 모양의 도형들을 그렸을 때 각 육각형들의 꼭지점과 중심에 각각 배치된다. 이와같이, 상기 패턴들(210a~210c)은 매우 조밀하게 배치되어 있다.
이하의 설명에서, 상기 육각형들의 꼭지점에 위치하는 각 패턴들 중에서 홀수열에 배치되는 패턴을 제1 패턴들(210a)이라고 한다. 상기 육각형들의 꼭지점에 위치하는 각 패턴들 중에서 짝수열에 배치되는 패턴들을 제2 패턴들(210b)이라고 한다. 또한, 상기 육각형들의 중심에 위치하는 각 패턴들을 제3 패턴들(210c)이라고 한다.
상기 제1 및 제2 패턴(210a, 210b)은 동일한 형상을 갖고, 상기 제3 패턴(210c)은 다른 형상을 가질 수 있다. 또한, 이웃하는 각 패턴들(210a~210c) 간의 이격되는 간격은 서로 동일할 수 있다.
도 11a 내지 도 14a는 도 10a에 도시된 패턴 구조물의 형성 방법을 설명하기 위한 단면도들이다. 도 11b 내지 도 14b는 도 10b에 도시된 패턴 구조물의 형성 방법을 설명하기 위한 평면도들이다.
도 11a 및 11b를 참조하면, 기판(200) 상에 희생막을 형성한다.
상기 희생막 상에 제1 포토레지스트막을 형성하고, 상기 제1 포토레지스트막을 노광 및 현상 공정에 의해 패터닝하여 제1 포토레지스트 패턴(204)을 형성한다. 상기 제1 포토레지스트 패턴(204)은 상기 제1 패턴이 형성될 부위를 선택적으로 노출하도록 형성된다.
상기 제1 포토레지스트 패턴(204)을 이용하여 상기 희생막을 식각함으로써, 예비 희생막 패턴(202)을 형성한다. 상기 예비 희생막 패턴(202)은 상기 제1 패턴이 형성될 부위에 제1 홀들(206a)이 생성되어 있는 형상을 갖는다. 이 후, 상기 제1 포토레지스트 패턴(204)을 제거한다.
도 12a 및 도 12b를 참조하면, 상기 예비 희생막 패턴(202) 상에 제2 포토레지스트막을 형성하고, 상기 제2 포토레지스트막을 노광 및 현상 공정에 의해 패터닝하여 제2 포토레지스트 패턴(208)을 형성한다. 상기 제2 포토레지스트 패턴(208)은 상기 제2 패턴이 형성될 부위를 선택적으로 노출하도록 형성된다.
상기 제2 포토레지스트 패턴(208)을 이용하여 상기 예비 희생막 패턴(202)을 재식각함으로써, 제1 및 제2 홀들(206a, 206b)을 포함하는 희생막 패턴(202a)을 형성한다. 이 후, 상기 제2 포토레지스트 패턴(208)을 제거한다.
도 13a 및 도 13b를 참조하면, 상기 희생막 패턴(202a)에 형성된 제1 및 제2 홀들(206a, 206b) 내부에 제1 도전막을 형성한다.
상기 희생막 패턴(202a)의 상부면이 노출되도록 상기 제1 도전막을 연마 또는 에치백하여 상기 희생막 패턴(202a) 내부에 제1 및 제2 패턴(210a, 210b)을 형성한다. 상기 희생막 패턴(202a)을 제거한다. 상기 희생막 패턴은 습식 식각 공정을 통해 제거될 수 있다.
상기 제거 공정을 수행하면, 상기 기판(200) 상에는 제1 및 제2 패턴(210a, 210b)이 돌출된 형상을 가지면서 형성된다. 상기 제1 및 제2 패턴(210a, 210b)은 육각형들이 연속적으로 배치되는 벌집 모양의 도형들을 그렸을 때 각 육각형들의 꼭지점에 위치하게 된다.
도 14a 및 도 14b를 참조하면, 상기 제1 및 제2 패턴(210a, 210b)의 측벽 및 상부면을 따라 스페이서막을 형성한다. 상기 스페이서막은 각 패턴들 사이를 절연시키는 층간 절연막으로 사용된다. 그러므로, 상기 스페이서막은 절연 물질로 형성한다.
상기 스페이서막은 이웃하고 있는 상기 제1 및 제2 패턴들(210a, 210b) 사이의 좁은 갭 부위를 매립하도록 형성된다. 따라서 상기 스페이서막은 상기 제1 및 제2 패턴들(210a, 210b)의 측벽을 서로 연결하여야 한다.
상기 스페이서막이 형성되면, 상기 제1 및 제2 패턴들(210a, 210b) 사이에는 제3 홀(214)이 생성된다. 즉, 상기 제3 홀(214)은 상기 육각형들이 연속적으로 배치되는 벌집 모양의 도형들을 그렸을 때 각 육각형들의 중심에 위치하게 된다. 후속 공정에서, 상기 제3 홀(214) 내부에 제3 패턴이 형성된다. 그러므로, 상기 제3 홀(214)의 사이즈는 상기 제1 및 제2 패턴(210a, 210b)의 사이즈와 거의 동일하게 되도록 하는 것이 바람직하다. 상기 홀의 사이즈는 상기 스페이서막의 두께에 따라 조절될 수 있다.
상기 스페이서막을 이방성으로 식각하여 상기 제1 및 제2 패턴(210a, 210b)들 측벽에 스페이서(212)를 형성한다. 도시된 것과 같이, 상기 스페이서(212)는 상기 제1 및 제2 패턴(210a, 210b)의 측벽을 둘러싸면서 벌집 모양을 갖는다.
다시, 도 10a 및 도 10b를 참조하면, 상기 제3 홀(214) 내부를 채우도록 제2 도전막을 형성한다. 상기 제2 도전막은 상기 제1 도전막과 동일한 물질로 형성될 수 있다. 이 후, 상기 제2 도전막을 연마 또는 에치백하여 상기 제3 홀(214) 내부에 제3 패턴(210c)을 형성한다.
상기 공정에 의해, 벌집 모양의 조밀한 배치를 갖는 제1 내지 제3 패턴들(210a~210c)을 형성할 수 있다.
본 실시예의 방법에 의하면, 2회의 사진 공정만으로 벌집 모양의 조밀한 배치를 갖는 패턴들을 형성할 수 있다. 따라서, 사진 공정 시에 소요되는 비용을 감소시킬 수 있어, 저 비용으로 패턴 구조물을 형성할 수 있다.
상기 설명한 개구부들 및 패턴들을 포함하는 구조물들을 이용하여 다양한 반도체 소자를 형성할 수 있다. 일 예로, 상기 개구부들을 이용하여 실린더형의 커패시터를 형성할 수 있다. 또한, 상기 고립된 패턴들을 이용하여 전극 패드를 형성할 수 있다. 이하에서는, 상기 설명한 개구부들 및 패턴들을 이용한 반도체 소자 및 그 제조 방법에 대해 설명한다.
실시예 3
도 15는 본 발명의 실시예 3에 따른 커패시터를 설명하기 위한 단면도이다.
도 15를 참조하면, 본 실시예에 따른 커패시터는 하부의 패드 전극(310a~310c)과 접촉되는 형상을 갖는다. 상기 커패시터는 하부 전극(318), 유전막(322) 및 상부 전극(324)으로 구성된다.
기판(300) 상에는 제1 층간 절연막(302)이 구비된다. 도시하지는 않았지만, 기판(300) 상에는 하부 구조물들이 구비될 수 있다. 상기 하부 구조물은 선택 트랜지스터 및 상기 선택 트랜지스터와 연결되는 배선들일 수 있다. 상기 제1 층간 절연막(302)을 관통하여 상기 기판(301) 표면 또는 하부의 배선들과 접하는 콘택 플러그들(306)이 구비된다. 상기 콘택 플러그(306)들은 규칙적으로 배열된다.
상기 패드 전극들(310a~310c)은 상기 콘택 플러그들(306)과 접촉하면서 상기 제1 층간 절연막(302) 상에 구비된다. 상기 패드 전극들(310a~310c)은 고립된 형상을 갖는다. 상기 패드 전극들(310a~310c)은 실시예 2의 패턴 구조물과 동일하게, 벌집 모양을 갖는 연속적인 육각형들의 각 꼭지점 및 중심 부위에 배치된다.
상기 패드 전극들(310a~310c) 중에서, 육각형들의 꼭지점에 위치하는 패드 전극들 중에서 홀수열에 배치되는 패드 전극을 제1 패드 전극(310a)이라고 하고, 짝수열에 배치되는 패드 전극들을 제2 패드 전극(310b)이라고 한다. 또한, 상기 육각형들의 중심에 위치하는 각 패드 전극들을 제3 패드 전극들(310c)이라고 한다.
상기 패드 전극들(310a~310c) 사이의 갭 내부에는 제2 층간 절연막(308)이 구비된다. 상기 제2 층간 절연막(308) 및 패드 전극들(310a~310c) 상에는 식각 저지막(312)이 구비된다.
상기 하부 전극(318)은 패드 전극들(310a~310c) 상에 구비되며, 실린더 형상을 갖는다. 상기 하부 전극들(318) 각각의 저면은 상기 패드 전극들(310a~310c)과 직접적으로 접촉하는 형상을 갖는다. 즉, 상기 하부 전극들(318)은 상기 패드 전극들(310a~310c)과 동일하게 배치되므로, 벌집 모양을 갖는 연속적인 육각형들의 각 꼭지점 및 중심 부위에 배치된다.
상기 유전막은 상기 실린더 형상의 하부 전극(318)의 외측벽, 내측벽 및 실린더 형상의 하부 전극(318) 내부의 저면과 상기 제2 층간 절연막 표면상에 구비된다.
상기 상부 전극(324)은 상기 유전막(322) 표면상에 구비된다.
상기 커패시터들은 실린더 형상의 하부 전극들을 갖고, 각 하부 전극들은 벌집 모양을 가지면서 매우 조밀하게 배치된다. 그러므로, 좁은 영역 내에 많은 수의 커패시터들이 제공될 수 있다.
도 16 내지 도 19는 도 15에 도시된 커패시터의 형성 방법을 설명하기 위한 단면도들이다.
도 16을 참조하면, 기판(300) 상에 제1 층간 절연막(302)을 형성한다. 상기 제1 층간 절연막(302)의 일부 영역을 식각하여 상기 기판(300)의 상부 표면의 일부를 노출하는 콘택홀들(304)을 형성한다.
상기 콘택홀들(304) 내부에 도전 물질을 채우고 상기 제1 층간 절연막(302)의 상부면이 노출되도록 연마함으로써, 콘택 플러그(306)들을 형성한다. 도시하지는 않았지만, 상기 제1 층간 절연막(302)을 형성하기 이 전에, 기판(300) 상에 트랜지스터 및 배선을 형성하는 공정이 더 수행될 수도 있다.
도 17을 참조하면, 상기 제1 층간 절연막(302) 상에 희생막을 형성한다. 상기 희생막을 사진 식각 공정을 통해 패터닝하여 상기 제1 및 제2 패드 전극(310a, 310b)과 대응하는 위치에 제1 및 제2 홀들이 형성된 희생막 패턴(도시안함)을 형성한다.
상기 개구부들을 형성하기 위한 사진 식각 공정은 2회에 걸쳐 수행될 수 있다. 즉, 1차 사진 식각 공정을 통해 상기 제1 패드 전극(310a)과 대응하는 위치에 제1 홀들을 포함하는 예비 희생막 패턴을 형성한다. 계속하여, 1차 사진 식각 공정을 통해 상기 예비 희생막 패턴을 식각하여, 상기 제1 및 제2 패드 전극(310a, 310b)과 대응하는 위치에 제1 및 제2 홀들을 포함하는 희생막 패턴을 형성한다. 상기 1차 및 2차 식각 공정은 실시예 2의 도 11a 및 도 12a를 참조로 설명한 것과 동일하다.
상기 개구부들 내부에 제1 도전막을 매립하고, 이를 연마 또는 에치백하여 기둥 형상의 제1 및 제2 패드 전극들(310a, 310b)을 형성한다.
상기 제1 및 제2 패드 전극들(310a, 310b)의 측벽 및 상부면을 따라 스페이서막을 형성한다. 상기 스페이서막을 이방성 식각하여 스페이서를 형성한다. 상기 스페이서는 각 패드 전극들(310a~310c) 사이를 절연시키는 제2 층간 절연막(308)으로 사용된다.
이 후, 상기 제2 층간 절연막(308) 사이에 생성된 제3 홀들 내부에 제2 도전막을 매립하고, 이를 연마 또는 에치백하여 제3 패드 전극들(310c)을 형성한다.
상기 제1 내지 제3 패드 전극들(310a~310c)을 형성하는 공정들은 실시예 2의 도 13a, 도 14b 및 도 10b를 참조로 설명한 것과 동일하다. 상기 공정에 의해 형성된 상기 제1 내지 제3 패드 전극들은 벌집 모양을 갖는 연속적인 육각형들의 각 꼭지점 및 중심 부위에 배치된다.
도 17을 참조하면, 상기 제1 내지 제3 패드 전극들(310a~310c) 및 제2 층간 절연막(308) 상에 식각 저지막(312)을 형성한다. 상기 식각 저지막 상에 몰드막(314)을 형성한다.
상기 몰드막(314) 상에 벌집 모양으로 배치되는 개구부들을 형성하기 위한 제1 하드 마스크 패턴(315)을 형성한다. 상기 제1 하드 마스크 패턴(315)에 형성된 개구부들은 상기 패드 전극들(310a~310c)이 형성된 위치에 각각 대향하도록 배치된다.
상기 제1 하드 마스크 패턴(315)을 식각 마스크로 사용하여 상기 몰드막(314)을 식각하고, 계속하여 상기 식각 저지막(312)을 식각한다. 상기 공정을 통해, 상기 개구부들(316)을 형성한다. 상기 개구부들(316)의 저면에는 상기 패드 전극(310a~310c)들이 각각 노출된다.
상기 벌집 모양으로 배치된 개구부들(316)을 포함하는 몰드막(314)을 형성하는 공정들은 실시예 1의 도 3a 내지 9a를 참조로 설명한 것과 동일하다.
도 18을 참조하면, 상기 개구부들(316)의 측벽, 저면 및 상기 몰드막 (314)의 상부면을 따라 하부 전극막을 형성한다. 이 때, 상기 하부 전극막은 상기 개구부 내부를 채우지 않으면서, 상기 개구부들의 측벽, 저면 및 상기 몰드막(314)의 상부면의 프로파일과 동일한 프로파일을 갖도록 형성된다.
상기 하부 전극막 상에 상기 개구부(316) 내부를 완전하게 채우는 희생막(320)을 형성한다. 상기 희생막(320)은 상기 몰드막(314)과 동일한 특성을 갖는 물질로 형성될 수 있다.
상기 몰드막(314)의 상부면이 노출되도록 화학기계적 연마 공정을 통해 상기 하부 전극막을 연마함으로써, 실린더 형상의 하부 전극(318)을 형성한다.
도 19를 참조하면, 상기 몰드막(314) 및 희생막(320)을 제거한다. 상기 제거 공정은 습식 식각 공정을 통하여 수행될 수 있다.
상기 하부 전극(318) 및 상기 식각 저지막(312) 상에 유전막(322)을 형성한다. 상기 유전막(322) 상에 금속을 포함하는 물질을 증착시켜 상부 전극(324)을 형성한다. 상기 공정들을 수행하여, 벌집 모양의 배치를 갖는 커패시터들을 형성할 수 있다.
본 실시예에 따르면, 2회의 사진 공정을 통해 벌집 모양의 조밀한 배치를 갖는 개구부들을 형성할 수 있으며, 상기 개구부들 내부에 실린더 형상의 하부 전극들을 형성할 수 있다.
이에 더하여, 2회의 사진 공정을 통해 벌집 모양의 조밀한 배치를 갖는 패드 전극들을 형성할 수 있다. 상기 패드 전극들은 상부에 접촉되는 커패시터의 하부 전극의 저면부와 동일한 위치에 배치되므로, 상기 패드 전극과 상기 커패시터의 하부 전극 간의 미스얼라인 불량이 감소된다.
본 발명에 의하면 벌집 모양 배치를 갖는 개구부 또는 패턴들을 형성할 수 있다. 상기 개구부 또는 패턴들은 다양한 반도체 소자의 제조에 사용될 수 있다.
100 : 기판 102 : 몰드막
112 : 매립막 패턴 114 : 스페이서
120a~120c : 제1 내지 제3 개구부
200 : 기판
210a~210c : 제1 내지 제3 패턴
212 : 스페이서

Claims (15)

  1. 기판 상에 몰드막 및 마스크막을 형성하는 단계;
    상기 마스크막을 패터닝하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 각 꼭지점 부위에 홀들이 생성된 마스크 패턴을 형성하는 단계;
    상기 홀들 내부에 매립막 패턴들을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계;
    상기 각 육각형들의 중심 부위에 추가적으로 홀이 생성되도록, 상기 매립막 패턴들 측벽에 스페이서를 형성하는 단계;
    상기 매립막 패턴을 제거하여, 남아있는 스페이서들로 형성된 식각 마스크 패턴을 형성하는 단계; 및
    상기 식각 마스크 패턴을 이용하여 상기 몰드막을 식각하여, 상기 육각형들의 각 꼭지점 및 중심 부위에 개구부를 포함하는 구조물을 형성하는 단계를 포함하는 패턴 구조물 형성 방법.
  2. 제1항에 있어서, 상기 스페이서의 두께를 조절하여 각 육각형들의 중심 부위에 추가적으로 생성되는 홀의 사이즈를 조절하는 것을 특징으로 하는 패턴 구조물 형성 방법.
  3. 제1항에 있어서, 상기 몰드막과 마스크막 사이에 하드 마스크막을 추가적으로 더 형성하는 것을 특징으로 하는 패턴 구조물 형성 방법.
  4. 제1항에 있어서, 상기 마스크 패턴은 2회의 사진 공정을 통해 형성하는 것을 특징으로 하는 패턴 구조물 형성 방법.
  5. 제4항에 있어서, 상기 마스크 패턴을 형성하는 단계는,
    상기 마스크막 상에 1차 사진 식각 공정을 통해, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 일부 꼭지점 부위에 홀들을 형성하여 예비 마스크 패턴을 형성하는 단계; 및
    상기 예비 마스크 패턴 상에 2차 사진 식각 공정을 수행하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 나머지 꼭지점 부위에 홀들을 형성하여, 마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 패턴 구조물 형성 방법.
  6. 제5항에 있어서, 상기 예비 마스크 패턴은 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 홀수열 및 짝수열 중 어느 하나의 열에 배치되는 각 육각형의 꼭지점 부위에 홀이 형성되는 것을 특징으로 하는 패턴 구조물 형성 방법.
  7. 기판 상에 희생막을 형성하는 단계;
    상기 희생막을 패터닝하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 각 꼭지점 부위에 홀들이 생성된 희생막 패턴을 형성하는 단계;
    상기 홀들 내부에 제1 및 제2 도전 패턴들을 형성하는 단계;
    상기 희생막 패턴을 제거하는 단계;
    상기 각 육각형들의 중심 부위에 추가적으로 홀이 생성되도록, 상기 제1 및 제2 도전 패턴들 측벽에 스페이서 형상의 층간 절연막을 형성하는 단계; 및
    상기 홀 내부에 제3 도전 패턴을 형성하는 단계를 포함하는 패턴 구조물 형성 방법.
  8. 제7항에 있어서, 상기 희생막 패턴은 2회의 사진 공정을 통해 형성하는 것을 특징으로 하는 패턴 구조물 형성 방법.
  9. 제8항에 있어서, 상기 희생막 패턴을 형성하는 단계는,
    상기 희생막 상에 1차 사진 식각 공정을 통해, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 일부 꼭지점 부위에 홀들을 형성하여 예비 희생막 패턴 형성하는 단계; 및
    상기 예비 희생막 패턴 상에 2차 사진 식각 공정을 수행하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 나머지 꼭지점 부위에 홀들을 형성하여, 희생막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 패턴 구조물 형성 방법.
  10. 기판 상에, 벌집 모양을 갖는 연속적인 육각형들의 각 꼭지점 및 중심 부위에 배치되는 패드 전극들을 형성하는 단계;
    상기 패드 전극들을 덮는 몰드막 및 마스크막을 형성하는 단계;
    상기 마스크막을 패터닝하여, 벌집 모양에서 육각형들의 각 꼭지점 부위에 홀들이 생성된 마스크 패턴을 형성하는 단계;
    상기 홀들 내부에 매립막 패턴들을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계;
    상기 각 육각형들의 중심 부위에 추가적으로 홀이 생성되도록, 상기 매립막 패턴들 측벽에 스페이서를 형성하는 단계;
    상기 매립막 패턴을 제거하여, 남아있는 스페이서들로 형성된 식각 마스크 패턴을 형성하는 단계;
    상기 식각 마스크 패턴을 이용하여 상기 몰드막을 식각하여, 상기 패드 전극들을 각각 노출하는 개구부들을 형성하는 단계;
    상기 개구부들 내부에 하부 전극을 형성하는 단계; 및
    상기 하부 전극 상에 유전막 및 상부 전극을 형성하는 단계를 포함하는 커패시터 형성 방법.
  11. 제10항에 있어서, 상기 패드 전극들을 형성하는 단계는,
    상기 기판 상에 희생막을 형성하는 단계;
    상기 희생막을 패터닝하여, 육각형들이 연속적으로 배치되어 있는 벌집 모양에서 상기 각 육각형들의 각 꼭지점 부위에 홀들이 생성된 희생막 패턴을 형성하는 단계;
    상기 홀들 내부에 제1 및 제2 패드 전극들을 형성하는 단계;
    상기 희생막 패턴을 제거하는 단계;
    상기 각 육각형들의 중심 부위에 추가적으로 홀이 생성되도록, 상기 제1 및 제2 도전 패턴들 측벽에 스페이서 형상의 층간 절연 패턴을 형성하는 단계; 및
    상기 홀 내부에 제3 패드 전극들을 형성하는 단계를 포함하는 것을 특징으로 하는 커패시터 형성 방법.
  12. 제10항에 있어서, 상기 스페이서의 두께를 조절하여 각 육각형들의 중심 부위에 추가적으로 생성되는 홀의 사이즈를 조절하는 것을 특징으로 하는 커패시터 형성 방법.
  13. 제10항에 있어서, 상기 패드 전극들 상에 식각 저지막을 더 형성하는 것을 특징으로 하는 커패시터 형성 방법.
  14. 제10항에 있어서, 상기 하부 전극을 형성한 다음, 상기 하부 전극의 측벽이 노출되도록 상기 몰드막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 형성 방법.
  15. 제10항에 있어서, 상기 마스크 패턴은 2회의 사진 공정을 통해 형성하는 것을 특징으로 하는 커패시터 형성 방법.
KR1020110129380A 2011-12-06 2011-12-06 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법 KR20130063072A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110129380A KR20130063072A (ko) 2011-12-06 2011-12-06 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법
US13/608,232 US20130140265A1 (en) 2011-12-06 2012-09-10 Methods of forming pattern structures and methods of forming capacitors using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129380A KR20130063072A (ko) 2011-12-06 2011-12-06 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법

Publications (1)

Publication Number Publication Date
KR20130063072A true KR20130063072A (ko) 2013-06-14

Family

ID=48523255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129380A KR20130063072A (ko) 2011-12-06 2011-12-06 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법

Country Status (2)

Country Link
US (1) US20130140265A1 (ko)
KR (1) KR20130063072A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637174B2 (en) 2020-03-18 2023-04-25 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
KR20230108852A (ko) 2022-01-12 2023-07-19 앨로힘 주식회사 캐패시터 패턴 구조 제조 방법 및 이를 이용한 캐패시터 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997428B2 (en) * 2015-07-14 2018-06-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Via structures for thermal dissipation
US10129972B2 (en) 2015-10-30 2018-11-13 Avago Technologies International Sales Pte. Limited Frame elements for package structures comprising printed circuit boards (PCBs)
KR102315273B1 (ko) * 2017-05-25 2021-10-20 삼성전자 주식회사 위상 반전 마스크 및 반도체 소자의 제조 방법
TWI685086B (zh) 2019-01-03 2020-02-11 華邦電子股份有限公司 著陸墊結構及其製造方法
CN111524886B (zh) * 2019-02-01 2023-06-09 华邦电子股份有限公司 着陆垫结构及其制造方法
US11289493B2 (en) * 2019-10-31 2022-03-29 Winbond Electronics Corp. Patterning method
CN111508711A (zh) * 2020-04-26 2020-08-07 东莞东阳光科研发有限公司 铝箔预处理方法、中高压阳极箔的制备方法、电解电容器
CN114496931A (zh) * 2020-11-13 2022-05-13 长鑫存储技术有限公司 半导体结构及其形成方法
CN117979684A (zh) * 2022-10-18 2024-05-03 长鑫存储技术有限公司 半导体结构的形成方法、半导体结构及存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385325B2 (ja) * 1998-11-09 2003-03-10 日本電気株式会社 格子パターンの露光方法および露光装置
US6358854B1 (en) * 1999-04-21 2002-03-19 Sandia Corporation Method to fabricate layered material compositions
US8215074B2 (en) * 2008-02-05 2012-07-10 International Business Machines Corporation Pattern formation employing self-assembled material
US8084838B2 (en) * 2008-03-28 2011-12-27 Research Foundation Of State University Of New York Large-area PIN diode with reduced capacitance
US7781269B2 (en) * 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US7732235B2 (en) * 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
US8084310B2 (en) * 2008-10-23 2011-12-27 Applied Materials, Inc. Self-aligned multi-patterning for advanced critical dimension contacts
KR101045090B1 (ko) * 2008-11-13 2011-06-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US8026178B2 (en) * 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
KR101150639B1 (ko) * 2010-06-17 2012-07-03 에스케이하이닉스 주식회사 반도체 소자의 패턴 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637174B2 (en) 2020-03-18 2023-04-25 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
KR20230108852A (ko) 2022-01-12 2023-07-19 앨로힘 주식회사 캐패시터 패턴 구조 제조 방법 및 이를 이용한 캐패시터 제조 방법

Also Published As

Publication number Publication date
US20130140265A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
KR20130063072A (ko) 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
US7803709B2 (en) Method of fabricating pattern in semiconductor device using spacer
KR100817089B1 (ko) 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
KR101979901B1 (ko) 반도체 소자의 제조 방법
KR20030096563A (ko) 반도체 장치의 미세 패턴 형성 방법
KR20120084396A (ko) 연결 구조체 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
TWI571915B (zh) 電容器下電極之製造方法及半導體裝置
CN109148269B (zh) 半导体装置的形成方法
KR20030060198A (ko) 저항체를 포함하는 반도체 소자 및 그 제조 방법
KR20170098619A (ko) 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
KR101524510B1 (ko) 커패시터 및 이의 제조 방법
KR20130005185A (ko) 미세 홀 배열 및 미세 전극 배열 형성 방법
JP2002280462A (ja) Ｄｒａｍセル及びその製造方法
KR20100107548A (ko) 절연막 패턴 형성 방법
KR102327667B1 (ko) 반도체 소자의 제조 방법
KR20090077511A (ko) 콘택홀 형성 방법 및 이를 포함하는 반도체 소자의 제조방법.
TWI744189B (zh) 圖案化的方法
KR20150049506A (ko) 홀 패터닝을 위한 마스크패턴 및 그를 이용한 반도체장치 제조 방법
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
KR101120176B1 (ko) 반도체 소자의 제조 방법
KR19990003904A (ko) 반도체 장치의 전하 저장 전극 및 그 형성 방법
KR20100042925A (ko) 다마신 공정을 이용한 반도체 장치의 제조방법
TWI715967B (zh) 半導體結構及其製造方法
US11348996B2 (en) Semiconductor devices including support pattern and methods of fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid