WO2007097242A1 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
WO2007097242A1
WO2007097242A1 PCT/JP2007/052717 JP2007052717W WO2007097242A1 WO 2007097242 A1 WO2007097242 A1 WO 2007097242A1 JP 2007052717 W JP2007052717 W JP 2007052717W WO 2007097242 A1 WO2007097242 A1 WO 2007097242A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
columnar
light
emitting device
layer
Prior art date
Application number
PCT/JP2007/052717
Other languages
English (en)
French (fr)
Inventor
Ryou Kato
Yasutoshi Kawaguchi
Akihiko Ishibashi
Toshiya Yokogawa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US12/279,573 priority Critical patent/US20100259184A1/en
Publication of WO2007097242A1 publication Critical patent/WO2007097242A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Definitions

  • the present invention relates to a light emitting device.
  • a gallium nitride (GaN) -based compound semiconductor (InGaN, 0 ⁇ W ⁇ 1) containing indium in an active layer is often used for an LED that emits light in a wavelength range from blue to ultraviolet.
  • LEDs using GaN-based compound semiconductors it is necessary to reduce the amount of indium in the active layer when the emission wavelength is shortened.
  • the indium content is reduced, the carrier localization due to indium prayer is eliminated, so the threading dislocations that originally existed in the active layer increase the influence as non-light-emitting centers, and the luminous efficiency of the LED Will get worse.
  • the luminous efficiency tends to deteriorate significantly.
  • Non-Patent Documents 1 and 2 disclose a technique for significantly reducing threading dislocations that are likely to occur in a thin film structure by forming a nanoscale columnar structure and improving the light emission characteristics.
  • FIG. 10 schematically shows the structure disclosed in Non-Patent Document 1.
  • the structure in Figure 10 is a columnar LED (nanocolumn LED) supported on an n — Si substrate 1, with an n_GaN cladding layer 2, un— GaN layer 3, InGaN / GaN multiple quantum well layer 4, un— GaN layer 5 and a p-GaN clad layer 6 are laminated in this order from the substrate 1 side.
  • a voltage is applied between the Si substrate 1 and the p-GaN cladding layer 6, light is emitted from the light emitting portion sandwiched between the cladding layers 2 and 6.
  • the clad layer is a band gap between the light emitting part and the light emitting part.
  • Non-Patent Document 3 discloses that zinc oxide (ZnO) is used to grow innumerable lateral branch crystals on the side surfaces of the columnar structure with the columnar structure as an axis. In such a structure, the lateral branch portion functions as a resonator and stimulates radiation.
  • ZnO zinc oxide
  • Patent Document 1 discloses a method of peeling off the GaN substrate used for forming the LED structure after the LED structure is manufactured. According to the LED fabricated by this method, an external quantum efficiency of 26% can be achieved with light emission in the ultraviolet region when DC drive (current 1A) is achieved.
  • Japanese Patent Application Laid-Open No. H10-228707 provides unevenness on the light emitting surface of the LED, which has been flat in the past, and the light emitted from the light emitting part is bent by this unevenness to emit light that goes out of the light emitting element. It is disclosed to increase the amount of.
  • Patent Document 1 Japanese Patent Laid-Open No. 2005-93988
  • Patent Document 2 JP-A-2005-64113
  • Non-Patent Document 1 Japanese Journal of Applied Physics, Vol. 43, No. 12A, 2 004, L1524.
  • Non-Patent Document 2 Nano Letters, Vol. 4, No. 6, 2004, 1059.
  • Non-Patent Document 3 Applied Physics Letters, Vol. 86, 2005, 011118.
  • the already disclosed technology for forming irregularities on the light-emitting surface has a problem that the manufacturing process of the element is greatly complicated.
  • the GaN substrate absorbs radiated light at wavelengths in the ultraviolet region of 370 nm or less, which necessitates a GaN substrate peeling process, which also complicates the device manufacturing process. To do.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to produce excellent crystallinity with low threading dislocation density and to improve light extraction efficiency.
  • the object is to provide a light-emitting element that is very easy.
  • the light-emitting device of the present invention includes at least one columnar semiconductor having a light-emitting portion formed of a nitride-based compound semiconductor, a plurality of protrusions formed on a side surface of the columnar semiconductor, and the light emission described above.
  • the interface each of said plurality of projections is in contact with the pillar-shaped semiconductor has a 5 X lO nm 2 or less in area 1 X 10 2 nm 2 or more.
  • each of the plurality of protrusions has a size of 5 nm or more and 500 nm or less in a direction perpendicular to the axial direction of the columnar semiconductor.
  • each of the plurality of protrusions is distributed on the side surface of the columnar semiconductor with an interval of 1Onm or more and 1OOOnm or less.
  • each of the plurality of protrusions has a columnar shape, a conical shape, a dome shape, a combined shape thereof, or a shape equivalent to one of them.
  • each of the plurality of protrusions is formed of a material different from the material of the columnar semiconductor.
  • each of the plurality of protrusions is nitrided in the light emitting unit. It is made of a material having a band gap larger than that of a physical semiconductor.
  • the protrusion is formed of a material that does not absorb light generated in the light emitting section.
  • the columnar semiconductor has a laminated structure including an n-type cladding layer, a p-type cladding layer, and an active layer disposed between the n-type cladding layer and the p-type cladding layer.
  • the active layer functions as the light emitting portion.
  • a plurality of the columnar semiconductors are provided, and the substrate includes a substrate that supports the plurality of columnar semiconductors.
  • the substrate is made of a nitride compound semiconductor.
  • a phosphor material is provided between the plurality of columnar semiconductors.
  • the phosphor material contains a phosphor that absorbs at least part of light emitted from the columnar semiconductor and emits light having a wavelength longer than the wavelength of the light. And between the columnar semiconductors.
  • one of the p electrode and the n electrode covers the plurality of columnar semiconductors and the phosphor material.
  • each of the first conductive layer and the second conductive layer serves as a plurality of P electrodes and a plurality of n electrodes, respectively.
  • the phosphor material is positioned between a surface defined by the first conductive layer and a surface defined by the second conductive layer.
  • the cross-sectional area of the plurality of columnar semiconductors cut by a plane perpendicular to the axial direction is 1 ⁇ 10 3 nm 2 or more and 1 ⁇ 10 6 nm 2 or less.
  • the columnar semiconductor is cut along a plane perpendicular to the axial direction.
  • the surface is polygonal or circular.
  • each of the columnar semiconductors has an axial length of 1
  • the light-emitting device of the present invention is formed on a substrate, a plurality of columnar semiconductors arranged on the substrate, each having a light-emitting portion formed of a nitride-based compound semiconductor, and a side surface of each columnar semiconductor.
  • a second electrode layer electrically connected to the other end of each columnar semiconductor.
  • An illumination device of the present invention includes any one of the light-emitting elements described above and a circuit that controls light emission of the light-emitting elements.
  • the defect density can be reduced as compared with the case where a layered semiconductor layer is grown on the substrate.
  • protrusions exist on the side surfaces of the columnar semiconductor, light generated in the light emitting portion is efficiently extracted outside through the protrusions.
  • Such protrusions do not have a long dendritic structure as disclosed in Non-Patent Document 3, and do not come into contact with protrusions that make P contact, so that light can be efficiently emitted to the outside.
  • the multiple protrusions on the side of the columnar semiconductor can be formed very easily, eliminating the complexity of the device manufacturing process aimed at improving the light extraction efficiency, which could not be avoided with conventional technology. can do.
  • FIG. 1 is a longitudinal sectional view schematically showing a configuration of a light emitting element in Embodiment 1 of the present invention.
  • FIG. 2 is a longitudinal sectional view of a columnar semiconductor in Embodiment 1.
  • FIG. 3 is a diagram showing a planar layout of a mask layer in the first embodiment.
  • FIG. 4 is a cross-sectional view of a columnar semiconductor in Embodiment 1.
  • FIG. 5 is a top view of a light-emitting element before forming a p-electrode in Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view showing a modified example of Embodiment 1.
  • FIG. 7 (a) is a diagram schematically showing a path of light emitted from the active layer in the comparative example, and (b) is emitted from the active layer of the columnar semiconductor in the embodiment of the present invention. It is a figure which shows the path of light typically.
  • Sono 8 is a graph showing the light extraction efficiency for the examples and comparative examples.
  • FIG. 9 A longitudinal sectional view schematically showing the configuration of the light-emitting element according to Embodiment 2 of the present invention.
  • FIG. 10 The schematic cross-sectional configuration of the columnar semiconductor manufactured by the method described in Non-Patent Document 1.
  • Sono 11 is a graph showing the light extraction efficiency for the example.
  • Sono 12 is a graph showing the light extraction efficiency for the example.
  • the light emitting device of this embodiment includes a plurality of columnar semiconductors 30 arranged on the GaN substrate 7 and a plurality of protrusions 13 formed on the side surfaces of each columnar semiconductor 30. I have.
  • the force illustrated with three columnar semiconductors 30 is actually a large number of columnar semiconductors arranged on a GaN substrate.
  • each columnar semiconductor 30 has a light emitting portion formed from a nitride compound semiconductor, and is supported by the SGaN substrate 7 having a lower end force.
  • the columnar semiconductor 30 has a stacked structure including an n-type cladding layer 9, an active layer 10, and a p-type cladding layer 11.
  • the active layer 10 includes an InGaN (0 ⁇ W ⁇ 1) well layer and a GaN barrier. Multiple quanta with alternating layers deposited
  • the active layer 10 may be InGaN (0 ⁇ W ⁇ 1) Well layer and GaN barrier
  • Each of the columnar semiconductors 30 functions as an LED (Light Emitting Diode).
  • the main surface of the GaN substrate 7 is covered with a mask layer 8 shown in FIG.
  • the mask layer 8 is formed of an insulator such as tantalum oxide (Ta 0), for example.
  • the mask layer 8 is formed with a plurality of hexagonal openings 14 that define regions where the columnar semiconductors 30 are selectively grown.
  • the lower end of the columnar semiconductor 30 is in contact with the main surface of the GaN substrate 7 through the opening 14. Touching.
  • the columnar semiconductor 30 in the present embodiment is made of a nitride semiconductor material and has a complete Ulturite structure.
  • the long axis direction (growth direction) of the columnar semiconductor 30 substantially coincides with the c- axis direction of the nitride semiconductor crystal, and the columnar semiconductor 30 has a hexagonal column shape having sixfold symmetry with respect to the central axis.
  • the shape of the opening 14 in the mask layer 8 used in the present embodiment is also set to a hexagonal shape, but may be another polygonal shape or a circular shape.
  • the protrusion 13 present on the side surface of the columnar semiconductor 30 is formed of a material that does not absorb light generated in the active layer 10. That is, the protrusion 13 is formed of a material having a band gap larger than the band gap of the active layer 10. Specifically, the wavelength of light generated in the active layer 10 is about 250 to 500 nm, and the protrusion 13 is formed of a material that does not absorb this light (A1 N in this embodiment). In addition to A1N, GaN, diamond, or BN (boron nitride) can be used as the material for the protrusion 13.
  • FIG. 11 shows the result of calculation by simulation of the relationship between the area of the interface where the A1N protrusion 13 and the columnar semiconductor 30 are in contact with the light extraction efficiency of the element.
  • FIG. 12 shows the result of calculating the relationship between the size of the A1N protrusion 13 in the direction perpendicular to the axial direction of the columnar semiconductor 30 and the light extraction efficiency of the element by simulation. If the protrusion 13 becomes excessively large, the proportion of the light totally reflected inside the element increases. Conversely, if the protrusion 13 becomes excessively small, light does not guide inside the protrusion 13.
  • the phosphor material 15 is filled between the plurality of columnar semiconductors 30.
  • FIG. 5 is a schematic cross-sectional view of the light emitting device of this embodiment as viewed from above. fluorescence
  • the body material 15 contains a phosphor represented by, for example, YA10: Ce. Phosphor material
  • the material 15 has a characteristic of efficiently absorbing light generated in the active layer 10 and emitting light having a longer wavelength (wavelength: for example, 500 to 780 nm).
  • Light emitted from the phosphor material 15 (for example, yellow light) is mixed with light (purple to blue light) directly emitted from the active layer 10 of the columnar semiconductor 30 to cause color mixing.
  • the type of phosphor is appropriately selected, light close to white light is obtained as a whole, and thus the light-emitting element of the present embodiment can be suitably used as an illumination device. Even if the wavelength of light generated in the active layer 10 is short and not visible light, visible light can be obtained by exciting such phosphor with such short wavelength light.
  • a common p-electrode 16 that is in electrical contact with the p_GaN contact layer 12 of all the columnar semiconductors 30 is provided.
  • the n-electrode 17 is provided in a portion of the main surface of the GaN substrate 7 where the columnar semiconductor 30 does not exist, and is electrically connected to the lower end of each columnar semiconductor 30 via the GaN substrate 7. .
  • the n-electrode 17 may be formed on the back side of the GaN substrate 7 as shown in FIG. Even if it is a substrate other than the GaN substrate 7, the n electrode 17 can be formed on the back surface of the substrate as long as it has conductivity such as SiC.
  • the p-electrode 16 may be individually formed on the upper surface of each columnar semiconductor 30, or may be connected by an unillustrated (wiring layer) or the like.
  • the n electrode 17 may also be connected to a wiring layer that connects the columnar semiconductors 30 to each other.
  • the columnar semiconductor 30 grows from a region of the main surface of the GaN substrate 7 where the opening 14 of the mask layer 8 exists.
  • the force at which threading dislocations exist in the GaN substrate 7 Most of the portion of the threading dislocations that reaches the main surface of the GaN substrate 7 is covered with the mask layer 8.
  • the ratio of the area of the opening 14 to the area of the mask part in the mask layer 8 the probability of the threading dislocation reaching the position of the opening 14 is increased. It can be made extremely small.
  • the area of the opening 14 should be set to about 1 X 10 6 nm 2 or less.
  • the average number of threading dislocations that can be included in the region defined by each opening 14 can be reduced to one or less. In this way, it is possible to greatly reduce the risk that the crystallinity of each columnar semiconductor 30 will deteriorate due to threading dislocations.
  • the size of the opening 14 defines the area of the cross section taken along the plane perpendicular to the axial direction of the columnar semiconductor 30 in this way. In many cases, the cross section is polygonal and the area is preferably IX 10 6 nm 2 or less. If the cross-sectional area is smaller than 1 ⁇ 10 3 2 , it becomes difficult to form the protrusions 13 on the side surfaces of the columnar semiconductor 30.
  • Each of the pillar-shaped semiconductors 30 has a ratio of those that collapse due to external stress when the ratio of the cross-sectional width divided by the axial length exceeds about 100. Is preferably 1 X 10 5 nm or less. In addition, in order to form the protrusion 13 on the side surface of the columnar semiconductor 30, at least an axial length of about 1 ⁇ 10 2 nm is necessary.
  • the light emitting device of this embodiment not only the threading dislocations across the active layer 10 are reduced, but also the effect of increasing the surface area of the light emitting portion due to the presence of the A1N protrusions 13 is obtained.
  • the large number of crystal planes provided in the A1N protrusions 13 reflection of radiation at the boundary between the light emitting element and the outside can be effectively suppressed.
  • the light extraction efficiency from the light emitting element is improved by such an effect due to the A1N protrusion 13.
  • FIG. 7A shows a columnar semiconductor in which the A1N protrusion 13 is not formed on the side surface
  • FIG. 7B shows the columnar semiconductor in the present embodiment.
  • the arrow in the drawing schematically shows the path of light generated in the active layer 10.
  • FIG. 7 (a) when the A1N protrusion 13 does not exist on the side surface of the columnar semiconductor, total reflection occurs inside the smooth side surface, and light is not easily emitted outside the columnar semiconductor.
  • FIG. 7 (b) when the A1N protrusion 13 is present, total reflection is difficult to occur, and as a result, the proportion of the light emitted from the columnar semiconductor increases.
  • FIG. 8 shows the simulation results of the present inventors.
  • the product is 1.5 X 10 4 nm 2
  • the size force in the direction perpendicular to the axial direction of the columnar semiconductor is 3 ⁇ 40 nm with conical protrusions arranged uniformly on the side, and no structure on the side
  • the light extraction effect of columnar semiconductors with protrusions on the sides is about three times higher.
  • the shape of the protrusion is not limited to a conical shape, and the same effect can be obtained even in a columnar shape or a dome shape.
  • the space between the columnar semiconductors 30 filled with the phosphor material 15 prevents the columnar semiconductors 30 from collapsing, and facilitates the formation of the p-electrode 16 common to the columnar semiconductors 30. Can also be obtained.
  • the light-emitting element of this embodiment mode is formed by crystal growth using a metal organic chemical vapor deposition (MOVPE) method.
  • MOVPE metal organic chemical vapor deposition
  • a GaN substrate 7 for growing the columnar semiconductor 30 is prepared, and a mask layer 8 is formed on the GaN substrate 7.
  • the mask layer 8 can be easily manufactured by depositing a film made of a material functioning as a mask for selective growth on the main surface of the GaN substrate 7 and then patterning the film by photolithography and etching techniques.
  • the planar pattern of the mask layer 8 is not limited to that shown in FIG.
  • the opening 14 has a shape close to a hexagon.
  • a columnar semiconductor having a cross-sectional shape defined by the shape of the opening 14 is grown by adjusting the growth conditions. It is also possible to make it.
  • the size of the opening 14 and the number per unit area are set in consideration of threading dislocations in the GaN substrate 7, the number of threading dislocations reaching each columnar semiconductor 30 is greatly reduced. It is possible to reduce.
  • the GaN substrate 7 on which the mask layer 8 is formed on the main surface is placed on the susceptor in the reaction furnace of the MOVPE apparatus with the (0001) surface as the upper surface. After evacuating the reactor, the surface of the GaN substrate 7 is cleaned by heating the susceptor to a high temperature.
  • the temperature of the susceptor is adjusted to 900 to 1000 ° C, and an appropriate amount of each of trimethylgallium (TMG), ammonia (NH), and monosilane (SiH) is reacted with the hydrogen carrier gas.
  • TMG trimethylgallium
  • NH ammonia
  • SiH monosilane
  • the n_GaN cladding layer 9 doped with the n-type impurity is selectively grown only in the portion where the opening 14 of the mask layer 8 exists.
  • the cross section of the semiconductor grown on the ⁇ -GaN cladding layer 9 is defined by the shape of the opening 14 of the mask layer 8.
  • an InGaN (0 ⁇ W ⁇ 1) well layer is formed by supplying TMG and new trimethylindium (TMI), and then the supply of TMI is stopped.
  • a GaN barrier layer is formed. These layers can be alternately deposited to form an active layer 10 composed of multiple quantum wells. The wavelength of light emitted from the active layer 10 can be adjusted by controlling the TMI supply amount, well layer thickness, barrier layer thickness, and the like.
  • the carrier gas is switched to hydrogen again, the susceptor is heated to about 900 to 1000 ° C, biscyclopentagenenyl magnesium (Cp Mg) is supplied, and p-type impurities are doped.
  • Cp Mg biscyclopentagenenyl magnesium
  • P-GaN cladding layer 11 is deposited.
  • the temperature of the susceptor is lowered to about 800 ° C, and the supply of all gases is stopped. After that, SiH is supplied for a short time (for example, 10 to 120 seconds).
  • Si adheres to the entire surface of the columnar semiconductor 30.
  • A1N dots are formed on the side surfaces of the columnar semiconductor 30 with Si existing on the surface of 30 as a nucleus.
  • the A1N dots grow to become protrusions 13.
  • the upper end (top) of the columnar semiconductor 30 is a narrow region with a size of several tens of nanometers to several hundreds of nanometers, so that dots are rarely formed in that region.
  • by rotating the susceptor during the growth of the protrusion 13 it is possible to form the A1N protrusion 13 on each side surface of the columnar semiconductor 30 in substantially the same manner as shown in FIG. Noh.
  • the temperature of the susceptor is raised to about 900 to 1000 ° C., and the supply of TMG is resumed at the normal growth temperature.
  • supply Cp Mg to p-GaN cladding layer is resumed at the normal growth temperature.
  • a p-GaN contact layer 12 is deposited, which is significantly increased from the supply during growth of 11.
  • a phosphor represented by YA10: Ce system is used.
  • the contained resin (phosphor material 15) is applied to the wafer, and the spaces between the columnar semiconductors 30 are filled with the phosphor material 15.
  • the p_GaN contact layer 12 of each columnar semiconductor 30 is exposed by etching the phosphor material 15 from the upper surface. .
  • a p-electrode 16 is formed by depositing a metal film on the ⁇ -GaN contact layer 12 and performing patterning as necessary.
  • the columnar semiconductor 30 and the mask layer 8 in a predetermined region are etched to form an n-electrode 17 on the main surface of the GaN substrate 7.
  • the specific structure and material of the columnar semiconductor 30 are not limited to those described above.
  • the active layer is composed of an AlGaN (0 ⁇ a ⁇ l) well layer and an AlGaN (0 b) 1) Barrier layer and a 1- ab 1-b
  • a p-cladding layer may be formed.
  • the emission wavelength is shorter compared to the case where the conductive layer is configured.
  • the emission wavelength is shortened, the ratio of total reflection of light at the interface between the element and the outside increases, so that the light extraction efficiency is remarkably reduced in a columnar semiconductor having no structure on the side surface.
  • the protrusions 13 are present on the side surfaces of the columnar semiconductors 30, it is possible to reduce the decrease in light extraction efficiency. Therefore, the present invention can be particularly effective when the emission wavelength is short.
  • FIG. 9 schematically shows a configuration of a longitudinal section of the light emitting element in the present embodiment.
  • the light emitting device of the present embodiment includes a columnar semiconductor 40 supported on the GaN substrate 7 and a plurality of protrusions 21 formed on the side surface of the columnar semiconductor 40.
  • a columnar semiconductor 40 is illustrated, but in reality, a plurality of columnar semiconductors are represented by G. Growing on aN substrate 7.
  • the columnar semiconductor 40 includes an n—Al Ga N (0 ⁇ Y ⁇ 1) cladding layer 19, an active layer 10, and p—
  • Such a columnar semiconductor 40 is also formed by self-organization rather than by selective growth using a force mask formed by crystal growth using the MOVPE method.
  • a GaN substrate 7 is prepared, inserted into a reaction furnace of a MOVPE apparatus, and tiling is performed at a high temperature.
  • the substrate on which the columnar semiconductor 40 is grown need not be made of GaN.
  • It may be made of Si, SiC, sapphire or the like.
  • V / III group supply ratio 3000-15000
  • the growth temperature is less than 300 ° C, the crystal growth of the n_AlGaN buffer layer 18 does not occur.
  • the n-Al Ga N buffer layer 18 is composed of several atoms
  • the thickness of the n-AlGaN buffer layer 18 is problematic even if it is about lnm.
  • the growth condition of the n_AlGaN buffer layer 18 is the semiconductor grown on it.
  • the surface of the n_AlGaN buffer layer 18 functions as a columnar growth nucleus.
  • Dots on the surface of the n-AlGaN buffer layer 18 are formed on the GaN substrate 7 and the n_AlGaN buffer layer.
  • the n-AlGaN buffer layer 18 is adjusted.
  • the columnar semiconductor 40 that grows in a self-organized manner has a generally hexagonal columnar shape as in the first embodiment.
  • n-Al Ga N (0 ⁇ Y ⁇ 1) clad doped with n-type impurities by raising the temperature of the susceptor to about 900-1000 ° C and adjusting the flow rate of various gases Layer 19 is columnar
  • Processes similar to those in the first embodiment are performed from the formation of the protrusions 21, the growth of the p_GaN contact layer 12, and the application of the phosphor material and the formation of the electrodes.
  • the columnar semiconductor 40 and the A1N protrusion 21 are formed in a self-organized manner, a lithographic process and an etching process are not necessary.
  • the columnar semiconductor 40 is nanos Since it is a kale microstructure, the threading dislocation density is reduced and the number of point defects is small compared to a semiconductor layer formed in layers on a substrate.
  • the light generated in the active layer 10 is efficiently extracted from the side surface of the columnar semiconductor 40 via the A1N protrusions 21, absorption of the radiated light by the GaN substrate 7 is also suppressed. For this reason, the light extraction efficiency is improved as compared with the conventional light emitting device.
  • the important point in the light emitting device of the present invention is that a complicated process such as processing of the light emitting surface and peeling of the substrate is performed by forming a large number of protrusions on the side surface of the columnar semiconductor. It is possible to suppress the reflection of the radiated light by the interface between the light emitting element and the outside and improve the light extraction efficiency.
  • the light-emitting device of the present invention has superior light-emitting characteristics and improved light extraction efficiency as compared with conventional thin-film light-emitting devices.
  • the light-emitting element of the present invention can be used as a light source that emits green to ultraviolet light, and can also be applied to white LEDs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本発明の発光素子は、ＧａＮ基板７上に配列された複数の柱状半導体３０と、各柱状半導体３０の側面に形成された複数の突起１３とを備えている。各柱状半導体３０は、窒化物系化合物半導体から形成された発光部を有しており、下端がＧａＮ基板７によって支持されている。柱状半導体３０は、ｎ型クラッド層９、活性層１０、ｐ型クラッド層１１を含む積層構造を有しており、活性層１０は、ＩｎWＧａ1-WＮ（０＜Ｗ＜１）井戸層およびＧａＮ障壁層を交互に堆積した多重量子井戸構造を有している。

Description

明 細 書
発光素子
技術分野
[0001] 本発明は、発光素子に関している。
背景技術
[0002] 青色から紫外域における波長の発光素子は、高密度記録の可能な光ディスク用光 源や、フルカラーディスプレイの要素技術として注目されている。また、演色性に優れ た白色 LED光源を実現するために、波長 400nm以下の紫外 LEDを用い、複数種 類の蛍光体を同時に励起する研究が活発に行われている。
[0003] 青色から紫外域の波長で発光する LEDには、活性層にインジウムを含有する窒化 ガリウム（GaN)系化合物半導体（In Ga N、 0< W< 1)が用いられることが多い。
W 1-W
GaN系化合物半導体を用いた LEDでは、発光波長を短くする場合、活性層中のィ ンジゥム含有量を低減する必要がある。しかし、インジウム含有量を低減すると、イン ジゥムの偏祈に起因するキャリアの局在が解消するため、活性層中にもともと存在し た貫通転位が非発光中心として影響力を増し、 LEDの発光効率は悪化する。一般 的に、紫外 LEDでは、放射される光の波長がおよそ 400nm以下になると、発光効率 が大幅に悪化する傾向がある。
[0004] 発光効率を向上させるため、貫通転位密度を低減しょうとする試みが盛んに行われ ている。非特許文献 1、 2は、ナノスケールの柱状構造を形成することにより、薄膜構 造で発生しやすい貫通転位を大幅に低減し、発光特性を改善する技術を開示して いる。
[0005] 図 10に非特許文献 1に開示されている構造を模式的に示す。図 10の構造物は、 n — Si基板 1に支持された柱状の LED (nanocolumn LED)であり、 n_GaNクラッド 層 2、 un— GaN層 3、 InGaN/GaN多重量子井戸層 4、 un— GaN層 5、および p— G aNクラッド層 6がこの順番で基板 1の側から積層された構造を有している。 Si基板 1と p— GaNクラッド層 6との間に電圧を印加すると、クラッド層 2、 6に挟まれた発光部か ら光が放射される。ここでいぅクラッド層とは、発光部を挟んで、発光部よりも、バンドギ ヤップが大きぐかつ屈折率が小さい物質で構成され、発光部に光やキャリアを閉じ 込める役目をする層のことである。
[0006] 柱状構造を有する半導体を形成する方法として、近年、結晶の自己組織化を利用 すること力 S提案されてレ、る。非特許文献 3は、酸化亜鉛 (ZnO)を用い、柱状構造を軸 として、柱状構造の側面に無数の横枝状結晶を成長させることを開示している。この ような構造では、横枝部分を共振器として機能させ、誘導放射を行う。
[0007] ところで発光効率を向上させるためには、素子の結晶性を向上させるだけでなぐ 主に素子内部からの光取り出し効率を向上させる種々の取り組みが行われている。
[0008] GaN系化合物半導体から LEDを作製する場合、非発光中心となる貫通転位の発 生をできる限り抑制するため、 GaN基板を用いることが好ましい。しかし、発光波長が GaNのバンドギャップ近傍の 370nm以下になると、発光部から放射された光が GaN 基板に吸収され、発光効率が顕著に低下する。このような問題を解決するため、特許 文献 1は、 LED構造の形成時に用いた GaN基板を LED構造作製後に剥離する方 法を開示している。この方法で作製された LEDによれば、直流駆動時（電流 1A)に ぉレ、て紫外域の発光で 26%の外部量子効率が実現されてレ、る。
[0009] また、発光素子の内部から外部へ光が放射されるとき、媒質間の屈折率の違いから 境界面で反射が起きることが、発光素子の光取り出し効率を低下させる一因となって いる。この問題を解決するため、特許文献 2は、従来は平坦であった LEDの発光面 に凹凸を設け、この凹凸により発光部から放射された光の進行方向を曲げ、発光素 子外に出る光の量を増やすことを開示している。
特許文献 1 :特開 2005— 93988号公報
特許文献 2 :特開 2005— 64113号公報
非特許文献 1 Japanese Journal of Applied Physics, Vol. 43, No. 12A, 2 004, L1524.
非特許文献 2 : Nano Letters, Vol. 4, No. 6, 2004, 1059.
非特許文献 3 : Applied Physics Letters, Vol. 86, 2005, 011118.
発明の開示
発明が解決しょうとする課題 [0010] 従来の薄膜型の窒化物系化合物半導体発光素子の多くは、種々の工夫にもかか わらず、結晶中の転位密度の低減が不十分であった。そのため、固体照明用の発光 素子として実用化に耐え得る高い発光効率を実現できなかった。そこで貫通転位を 低減するために柱状構造を有する発光素子が検討されているが、発光素子の内部 から外部への光取り出し効率が充分に高くはないとレ、う問題がある。
[0011] 発光素子の光取り出し効率向上のために、既に開示されている発光面の凹凸形成 技術は、素子の製造工程が大幅に複雑化するという課題を内包している。また、 370 nm以下の紫外域の波長では、 GaN基板による放射光の吸収が起こるという問題も あるため、 GaN基板の剥離工程が必要になるなどして、これも素子の製造工程が複 雑化する。
[0012] 本発明は、上記の課題を解決するためになされたものであり、その目的は、貫通転 位密度が低ぐ優れた結晶性を有し、光取り出し効率を向上させるための製造が非 常に容易な、発光素子を提供することにある。
課題を解決するための手段
[0013] 本発明の発光素子は、窒化物系化合物半導体から形成された発光部を有する、少 なくとも 1つの柱状半導体と、前記柱状半導体の側面に形成された複数の突起と、前 記発光部に電流を供給するための p電極および n電極とを備える。
[0014] 好ましい実施形態において、前記複数の突起の各々が前記柱状半導体と接する 界面は、 1 X 102nm2以上 5 X lO nm2以下の面積を有している。
[0015] 好ましい実施形態において、前記複数の突起の各々は、前記柱状半導体の軸方 向に対して垂直な方向に 5nm以上 500nm以下のサイズを有してレ、る。
[0016] 好ましい実施形態において、前記複数の突起の各々は、前記柱状半導体の側面 上を、互いに lOnm以上 lOOOnm以下の間隔をもって分布している。
[0017] 好ましい実施形態において、前記複数の突起の各々は、柱状、錐状、ドーム状、及 びそれらの組み合わされた形状、または、そのいずれかに準ずる形状を有している。
[0018] 好ましい実施形態において、前記複数の突起の各々は、前記柱状半導体の材料と は異なる材料から形成されてレ、る。
[0019] 好ましい実施形態において、前記複数の突起の各々は、前記発光部における窒化 物系半導体のバンドギャップよりも大きなバンドギャップを有する材料から形成されて いる。
[0020] 好ましい実施形態において、前記突起は、前記発光部で発生する光を吸収しない 材料から形成されている。
[0021] 好ましい実施形態において、前記柱状半導体は、 n型クラッド層、 p型クラッド層、お よび前記 n型クラッド層と p型クラッド層との間に配置された活性層を含む積層構造を 有しており、前記活性層が前記発光部として機能する。
[0022] 好ましい実施形態において、前記柱状半導体は複数存在し、前記複数の柱状半 導体を支持する基板を備える。
[0023] 好ましい実施形態において、前記基板は窒化物系化合物半導体から形成されてい る。
[0024] 好ましい実施形態において、前記複数の柱状半導体の間には蛍光体材料が設け られている。
[0025] 好ましい実施形態において、前記蛍光体材料は、前記柱状半導体から放射される 光の少なくとも一部を吸収し、前記光の波長よりも長い波長を有する光を放射する蛍 光体を含有し、前記柱状半導体の間に充填されている。
[0026] 好ましい実施形態において、前記 p電極および n電極の一方は、前記複数の柱状 半導体および蛍光体材料を覆ってレ、る。
[0027] 好ましい実施形態において、前記複数の柱状半導体の p電極に接続される少なくと も 1つの第 1導電層と、前記複数の柱状半導体の n電極に接続される少なくとも 1つの 第 2導電層とを備えている。
[0028] 好ましい実施形態において、前記第 1導電層および前記第 2導電層は、それぞれ、 複数の P電極および複数の n電極を兼ねてレ、る。
[0029] 好ましい実施形態において、前記蛍光体材料は、前記第 1導電層によって規定さ れる面と前記第 2導電層によって規定される面との間に位置してレ、る。
[0030] 好ましい実施形態において、前記複数の柱状半導体の、各々の軸方向に垂直な 面で切り取った断面の面積は 1 X 103nm2以上 1 X 106nm2以下である。
[0031] 好ましい実施形態において、前記柱状半導体の軸方向に垂直な面で切り取った断 面は多角形、もしくは円形である。
[0032] 好ましい実施形態において、前記複数の柱状半導体の、各々の軸方向の長さは 1
X 102nm以上 1 X 105nm以下である。
[0033] 本発明の発光素子は、基板と、前記基板上に配列され、各々が窒化物系化合物半 導体から形成された発光部を有する複数の柱状半導体と、各柱状半導体の側面に 形成された複数の突起と、前記複数の柱状半導体の間に充填され、前記柱状半導 体に接触する蛍光体材料と、前記蛍光体材料および前記複数の柱状半導体を覆レ、 、各柱状半導体の一端と電気的に接続された第 1電極層と、各柱状半導体の他端に 電気的に接続される第 2電極層とを備える。
[0034] 本発明の照明装置は、上記いずれかの発光素子と、前記発光素子の発光を制御 する回路とを備える。
発明の効果
[0035] 本発明による発光素子では、柱状半導体が発光を行うため、層状の半導体層を基 板上に成長させる場合に比べて、欠陥密度を低減することが可能になる。また、柱状 半導体の側面に突起が存在するために、発光部で発生した光は突起を介して効率 よく外部に取り出される。このような突起は、非特許文献 3に開示されているような長 ぃ樹状構造を有しておらず、 P 接する突起と接触しないため、光を効率よく外部に放 射することが可能になる。さらに、柱状半導体が側面に持つ複数の突起は非常に容 易に形成することができるため、従来の技術では回避できなかった、光取り出し効率 向上を目的とした素子の製造工程の複雑化を解消することができる。
図面の簡単な説明
[0036] [図 1]本発明の実施形態 1における発光素子の構成を模式的に示す縦断面図である
[図 2]実施形態 1における柱状半導体の縦断面図である。
[図 3]実施形態 1におけるマスク層の平面レイアウトを示す図である。
[図 4]実施形態 1における柱状半導体の横断面図である。
[図 5]実施形態 1における p電極形成前の発光素子上面図である。
[図 6]実施形態 1の改変例を示す断面模式図である。 [図 7] (a)は、比較例に活性層から放射される光の径路を模式的に示す図であり、 (b )は、本発明の実施形態における柱状半導体の活性層から放射される光の径路を模 式的に示す図である。
園 8]実施例と比較例に関する光取り出し効率を示すグラフである。
園 9]本発明の実施形態 2における発光素子の構成を模式的に示す縦断面図である 園 10]非特許文献 1に記載されている方法で作製される柱状半導体の断面構成を模 式的に示す図である。
園 11]実施例に関する光取り出し効率を示すグラフである。
園 12]実施例に関する光取り出し効率を示すグラフである。
符号の説明
1 基板
2 n-GaN
3 un— GaN
4 InGaN/GaN多重量子井戸
5 un— GaN
6 p-GaN
7 GaN基板
8 マスク層
9 n_ GaNクラッド層
10 In Ga N (0<W< l) /GaN活性層
W l-W
11 p_ GaNクラッド層
12 p_GaNコンタクト層
13 A1N突起
14 マスク開口部
15 蛍光体材料
16 p電極
17 Π ΡΪ極 18 n-Al Ga N (0≤X≤ 1)バッファ層
X l-X
19 n-Al Ga N (0≤ Y≤ 1)クラッド層
Y l-Y
20 p-Al Ga N (0≤Z≤ 1)クラッド層
Z l-Z
21 A1N突起
30 柱状半導体
40 柱状半導体
発明を実施するための最良の形態
[0038] (実施形態 1)
本発明による発光素子の第 1の実施形態を説明する。
[0039] 本実施形態の発光素子は、図 1に示されるように、 GaN基板 7上に配列された複数 の柱状半導体 30と、各柱状半導体 30の側面に形成された複数の突起 13とを備えて いる。図 1には、 3本の柱状半導体 30が図示されている力 実際には、多数の柱状半 導体が GaN基板上に配列されている。
[0040] 各柱状半導体 30は、図 2に示すように、窒化物系化合物半導体から形成された発 光部を有しており、下端力 SGaN基板 7によって支持されている。柱状半導体 30は、 n 型クラッド層 9、活性層 10、 p型クラッド層 11を含む積層構造を有しており、活性層 10 は、 In Ga N (0<W< 1)井戸層および GaN障壁層を交互に堆積した多重量子
W 1-W
井戸構造を有しており、発光部として機能する。 n型クラッド層 9、 p型クラッド層 11は、 活性層 10を構成する物質よりもバンドギャップが大きぐかつ屈折率が小さい物質で 構成されていればよぐ活性層 10が In Ga N (0<W< 1)井戸層および GaN障壁
W 1-W
層で構成される場合、 Al Ga N (0< s< l)等がふさわしい。このように、本実施形態
s 1— s
における柱状半導体 30は、それぞれが、 LED (Light Emitting Diode)として機能す る。
[0041] GaN基板 7の主面は、図 3に示すマスク層 8によって覆われている。マスク層 8は、 例えばタンタルオキサイド (Ta 0 )などの絶縁物から形成されており、柱状半導体 30
2 5
の結晶成長に対する選択成長マスクとして機能すれば何でもよい。マスク層 8には、 柱状半導体 30が選択的に成長する領域を規定する六角形の開口部 14が複数形成 されている。柱状半導体 30の下端は、この開口部 14を介して GaN基板 7の主面と接 触している。
[0042] 本実施形態における柱状半導体 30は、窒化物半導体材料から構成され、完全な ウルッ鉱構造を有している。このため、柱状半導体 30の長軸方向（成長方向）は窒化 物半導体結晶の c軸方向に略一致し、柱状半導体 30は中心軸に関して六回対称性 を有する六角柱形状を備えている。このため、本実施形態で用いるマスク層 8におけ る開口部 14の形状も六角形に設定しているが、その他の多角形、または円形であつ ても構わない。
[0043] 柱状半導体 30の側面に存在する突起 13は、活性層 10で発生した光を吸収しない 材料から形成されている。すなわち、突起 13は、活性層 10のバンドギャップよりも大 きなバンドギャップを有する材料から形成される。具体的には、活性層 10で発生する 光の波長は 250〜500nm程度であり、この光を吸収しない材料 (本実施形態では A1 N)で突起 13が形成されている。突起 13の材料としては、 A1N以外にも、 GaN、ダイ ャモンド、または BN (ボロンナイトライド）などを用いることが可能である。
[0044] 図 11に A1N突起 13と柱状半導体 30の接する界面の面積と、素子の光取り出し効 率の関係をシミュレーションで計算した結果を示す。また図 12には A1N突起 13の、 柱状半導体 30の軸方向に対して垂直な方向のサイズと、素子の光取り出し効率の 関係をシミュレーションで計算した結果を示す。突起 13が過剰に大きくなると、素子 内部で全反射する光の割合が高くなり、逆に突起 13が過剰に小さくなると、突起 13 内部に光が導波しない。つまり素子の光取り出し効率を大きくするには、突起 13と柱 状半導体 30の接する界面の面積に最適な範囲があり、それはおよそ 1 X 10 nm¾ 上 5 X 105nm2以下である。同じように素子の光取り出し効率を大きくするには、 A1N 突起 13の、柱状半導体 30の軸方向に対して垂直な方向のサイズに最適な範囲があ り、それはおよそ 5nm以上 500nm以下である。また A1N突起 13の各々は、柱状、錐 状、ドーム状、及びそれらの組み合わされた形状、もしくはそのいずれかに準ずる形 状を有している時に、光取り出し効率が良好となる。
[0045] 再び図 1を参照する。
[0046] 本実施形態の発光素子では、複数の柱状半導体 30の間に蛍光体材料 15が充填 されている。図 5には本実施形態の発光素子を上から見た断面模式図を示す。蛍光 体材料 15は、例えば Y A1〇 ： Ce系に代表される蛍光体を含有している。蛍光体材
3 5 12
料 15は、活性層 10で発生する光を効率よく吸収し、より波長の長い光（波長：例えば 500〜780nm)を放射する特性を有している。蛍光体材料 15から放射される光（例 えば黄色光）は、柱状半導体 30の活性層 10から直接放射される光（紫〜青色光）と 混合し、混色が生じる。こうして、蛍光体の種類を適切に選択すると、全体として白色 光に近い光が得られるため、本実施形態の発光素子は照明装置として好適に用いら れ得る。活性層 10で発生する光の波長が短ぐ可視光ではない場合でも、そのような 短波長光が蛍光体を励起することにより、可視光を得ることができる。
[0047] なお、活性層 10で発光を生じさせるためには、柱状半導体 30の内部に縦方向の 電界を形成し、活性層 10を横切る電流を生じさせる必要がある。このため、本実施形 態では、全ての柱状半導体 30の p_GaNコンタクト層 12に電気的に接触する共通 の p電極 16が設けられている。一方、 n電極 17は、 GaN基板 7の主面のうちで柱状 半導体 30が存在しなレ、部分に設けられ、 GaN基板 7を介して各柱状半導体 30の下 端と電気的に接続される。不図示の外部回路により、 p電極 16と n電極 17との間に適 切な大きさの電圧を印加すると、 p電極 16から各柱状半導体 30の活性層 10にホー ルが流れ込むとともに、 n電極 17からは GaN基板 7を介して各柱状半導体 30の活性 層に電子が流れ込む。活性層 10ではホールと電子の再結合が生じ、発光する。
[0048] なお、 n電極 17は、図 6に示すように、 GaN基板 7の裏面側に形成してもよい。 Ga N基板 7以外の基板であっても、例えば SiCなどのように導電性を有していれば、基 板の裏面に n電極 17を形成することができる。
[0049] p電極 16は、個々の柱状半導体 30の上面に個別に形成されていてもよいし、また 、不図示の（配線層）などによって接続されていてもよい。 n電極 17も、柱状半導体 3 0を相互に接続する配線層と接続されてレ、ても良い。
[0050] 図 3を参照して説明したように、柱状半導体 30は、 GaN基板 7の主面のうち、マスク 層 8の開口部 14が存在する領域から成長している。 GaN基板 7には貫通転位が存 在している力 貫通転位のうち GaN基板 7の主面に達している部分の大部分は、マス ク層 8によって覆われている。マスク層 8におけるマスク部分の面積に対する開口部 1 4の面積の比率を調節することにより、開口部 14の位置に貫通転位が達する確率を 極めて小さくすることが可能である。
[0051] GaN基板 7には、一般的に 1 X 106 1 X 108cm 2程度の密度で貫通転位が存在 するため、開口部 14の面積を 1 X 106nm2程度以下に設定すれば、各開口部 14によ つて規定される領域内に含まれ得る貫通転位の平均個数を 1つ以下にすることが可 能である。このようにすると、各柱状半導体 30の結晶性が貫通転位によって劣化する 危険性を大きく低減することが可能になる。開口部 14の大きさは、このように柱状半 導体 30の軸方向に垂直な面で切り取った断面の面積を規定することになる。多くの 場合、この断面は多角形であり、面積は I X 106nm2以下であることが好ましい。また 、断面積が 1 X 103 2よりも小さくなると、柱状半導体 30の側面に突起 13を形成する ことが困難になる。
[0052] 柱状半導体 30の各々は、断面の幅で軸方向の長さを割った比がおよそ 100を超 えると、外部からの応力によって倒壊するものの割合が多くなるため、軸方向の長さ は 1 X 105nm以下であることが望ましい。また、柱状半導体 30の側面に突起 13を形 成するためには、少なくとも軸方向の長さが 1 X 102nm程度は必要である。
[0053] 本実施形態の発光素子によれば、活性層 10を横切る貫通転位が低減されている だけではなぐ A1N突起 13の存在により、発光部の表面積が増大するという効果も得 られる。また、 A1N突起 13に備わる多数の結晶面のために、発光素子と外部との境 界における放射光の反射が効果的に抑えられる。このような A1N突起 13に起因する 効果により、発光素子からの光取り出し効率が向上する。
[0054] 図 7 (a)は、側面に A1N突起 13が形成されていない柱状半導体を示し、図 7 (b)は 、本実施形態における柱状半導体を示している。図面中の矢印は、活性層 10で発 生した光の径路を模式的に示している。図 7 (a)から分かるように、柱状半導体の側 面に A1N突起 13が存在しない場合は、平滑な側面の内側で全反射が生じやすぐ 光は柱状半導体の外部に出にくい。一方、図 7 (b)から分かるように、 A1N突起 13が 存在すると、全反射が生じにくぐ結果的に、柱状半導体から外部に出る光の割合が 増加する。
[0055] 図 8に本発明者等のシミュレーション結果を示す。断面が l X lO nm2の面積を持つ 六角形の柱状半導体で、波長 380nmの発光があった場合、柱状半導体と接する面 積が 1. 5 X 104nm2、柱状半導体の軸方向と垂直な方向のサイズ力 ¾0nmの錐状の 突起を側面に均一な配置で持つものと、側面に何も構造を持たないものとの発光効 率を比較してみると、およそ 3倍、側面に突起を持つ柱状半導体の光取り出し効果が 高い。なお、突起の形状は錐状である場合に限定されず、柱状やドーム状であって も同様の効果が得られると考えられる。
[0056] また本実施形態では、各柱状半導体 30の間の空間が蛍光体材料 15で充填されて レ、るため、活性層 10から放射された光の大部分が効率よく蛍光体を励起することが できる。全ての柱状半導体 30に存在する GaN突起 13から、同時に光が放たれること を考慮すると、放射された光はあらゆる方向へ至り、これを取り囲む蛍光体材料 15を 満遍なく励起することができる。
[0057] 更に、柱状半導体 30の間が蛍光体材料 15で充填されていることは、柱状半導体 3 0の倒壊を防止し、各柱状半導体 30に共通の p電極 16の形成を容易にする効果も 得られる。
[0058] 次に、本実施形態の発光素子を製造する好ましレ、実施形態を説明する。本実施形 態の発光素子は、有機金属気相成長（MOVPE)法を用いた結晶成長により形成さ れる。
[0059] まず、柱状半導体 30を成長させるための GaN基板 7を用意し、 GaN基板 7上にマ スク層 8を形成する。マスク層 8は、選択成長のマスクとして機能する材料からなる膜 を GaN基板 7の主面上に堆積した後、フォトリソグラフィおよびエッチング技術により その膜をパターニングすることによって容易に作製され得る。マスク層 8の平面パター ンは、図 3に示すものに限定されない。
[0060] マスク層 8における開口部 14の形状および配置は任意である力 前述したように G aNの結晶性を考慮すると、六角形に近い形状を有することが好ましい。なお、マスク 層 8の開口部 14の形状を円または三角形などの多角形に設定する場合、成長条件 を調整することにより、開口部 14の形状によって規定される断面形状を有する柱状の 半導体を成長させることも可能である。
[0061] また、 GaN基板 7における貫通転位を考慮して、開口部 14のサイズおよび単位面 積あたりの個数を設定すれば、各柱状半導体 30に達する貫通転位の数を大きく低 減することが可能である。
[0062] 次に、主面にマスク層 8が形成された GaN基板 7を、 MOVPE装置の反応炉内に あるサセプタ上に（0001)面を上面にして設置する。反応炉内を真空排気した後、サ セプタを高温に加熱して GaN基板 7の表面に対するクリーニングを行う。
[0063] 次に、サセプタの温度を 900〜： 1000°Cに調節し、トリメチルガリウム (TMG)、アン モニァ（NH )及びモノシラン（SiH )をそれぞれ適量ずつ水素キャリアガスと共に反
3 4
応炉内に供給する。こうして、 n型不純物でドーピングされた n_GaNクラッド層 9を、 マスク層 8の開口部 14の存在する部分のみに選択的に成長する。 η— GaNクラッド 層 9の上に成長する半導体の断面は、マスク層 8の開口部 14の形状によって規定さ れる。
[0064] 次に、 SiHの供給を停止し、 800°C付近までサセプタを冷却する。キャリアガスを
4
水素から窒素へ切り替えた後、 TMGと、新たにトリメチルインジウム (TMI)を供給す ることにより、 In Ga N (0<W< 1)井戸層を形成し、続いて TMIの供給を停止す
W 1-W
ることにより、 GaN障壁層を形成する。これらの層を交互に堆積して多重量子井戸か らなる活性層 10を形成することができる。 TMIの供給量、井戸層厚、障壁層厚等を 制御することにより、活性層 10から放射される光の波長を調整することができる。
[0065] 次に、キャリアガスを再び水素へ切り替え、サセプタを 900〜1000°C程度まで昇温 し、ビスシクロペンタジェニルマグネシウム（Cp Mg)を供給して、 p型不純物をドーピ
2
ングした p— GaNクラッド層 11を堆積する。
[0066] p— GaNクラッド層 11を成長させた後、サセプタの温度を 800°C程度まで降温し、 全てのガスの供給を停止する。その後、短時間（例えば 10〜120秒）だけ SiHを供
4 給すると、柱状半導体 30の表面全体に Siが付着する。
[0067] SiHの供給を停止した後、流量を調節して TMA、 NHを供給すると、柱状半導体
4 3
30の表面に存在する Siを核として、 A1Nドットが柱状半導体 30の側面に形成される 。この A1Nドットが成長して突起 13になる。なお、柱状半導体 30の上端 (頂上部）は、 サイズが数十 nmから数百 nm程度の狭レ、領域であるため、その領域にドットが形成さ れることは少なレ、。また、突起 13の成長中にサセプタを回転させることにより、図 4に 示すように、柱状半導体 30の各側面に略同様に A1N突起 13を形成させることが可 能である。 A1N突起 13の形成後、サセプタを 900〜1000°C程度に昇温し、 TMG の供給を通常の成長温度で再開する。同時に、 Cp Mgの供給を p— GaNクラッド層
2
11の成長時の供給量よりも大幅に増加させ、 p— GaNコンタクト層 12を堆積する。
[0068] この後、図 1および図 5に示すように、例えば Y A1〇 ： Ce系に代表される蛍光体を
3 5 12
含有する樹脂 (蛍光体材料 15)をウェハに塗布し、各柱状半導体 30の間の空間を 蛍光体材料 15で充填する。塗布後における蛍光体材料 15の上面が各柱状半導体 30の上端を超える高さに位置する場合は、蛍光体材料 15を上面からエッチングする ことにより、各柱状半導体 30の p_GaNコンタクト層 12を露出させる。
[0069] 次に、 ρ— GaNコンタクト層 12上部に金属膜を堆積し、必要に応じてパターユング を行うことにより、 p電極 16を形成する。所定領域における柱状半導体 30およびマス ク層 8をエッチングし、 GaN基板 7の主面に n電極 17を形成する。
[0070] なお、柱状半導体 30の具体的な構造および材料は、上述したものに限定されず、 例えば活性層を Al Ga N (0≤a< l)井戸層と Al Ga N (0く aく bく 1)障壁層と a 1- a b 1-b
によって構成するとともに、 n-Al Ga N (0く aく bく cく 1)力 nクラッド層を、 p— c 1-c
Al Ga N (0く aく bく dく 1)力ら pクラッド層を形成してもよい。
d 1-d
[0071] Al Ga N (0≤aく 1)井戸層と Al Ga N (0く aく bく 1)障壁層を組み合わせた a 1一 a b 1- 活性層を構成した場合は、 In Ga N (0 <W< 1)井戸層および GaN障壁層で活
W 1-W
性層を構成した場合と比べて発光波長が短くなる。発光波長が短くなると、素子と外 部の界面において光が全反射する割合が大きくなるために、側面に何ら構造を持た ない柱状半導体では光取り出し効率が顕著に低下する。しかし柱状半導体 30の側 面に突起 13が存在する場合は、光取り出し効率の低下を軽減できる。したがって発 光波長が短い場合に、本発明は特に有力となり得る。
[0072] (実施形態 2)
以下、図 9を参照しながら本発明による発光素子の第 2の実施形態を説明する。図 9は、本実施形態における発光素子の縦断面の構成を模式的に示している。
[0073] 本実施形態の発光素子は、図 9に示されるように、 GaN基板 7上に支持される柱状 半導体 40と、柱状半導体 40の側面に形成された複数の突起 21とを備えている。図 9には、 1本の柱状半導体 40が図示されているが、実際には複数の柱状半導体が G aN基板 7上に成長してレ、る。
[0074] 柱状半導体 40は、 n—Al Ga N (0≤ Y≤ 1)クラッド層 19、活性層 10、および p—
Y 1-Y
Al Ga N (0≤Z≤1)クラッド層 20が積層された柱状構造を有している。活性層 10
Z 1-Z
は、 In Ga N (0<W< 1)井戸層および GaN障壁層を交互に堆積した多重量子
W 1-W
井戸構造を有している。
[0075] このような柱状半導体 40も、 MOVPE法を用いた結晶成長により形成される力 マ スクを用いた選択成長によって形成されるのではなぐ自己組織化によって形成され る。
[0076] 以下、本実施形態の発光素子を製造する方法の好ましい実施形態を説明する。
[0077] まず、 GaN基板 7を用意し、 MOVPE装置の反応炉内に挿入し、高温でタリーニン グを行う。柱状半導体 40を成長させる基板は、 GaNから形成されている必要はなぐ
Si、 SiC、サファイア等から形成されていてもよい。
[0078] 次に、サセプタを 530°C付近まで冷却し、 TMG、トリメチルアルミニウム（TMA)、 N
H及び SiHを、それぞれ適量ずつ水素キャリアガスと共に反応炉内に供給し、 n-
3 4
Al Ga N (0≤X≤1)バッファ層 18を GaN基板 7上に成長させる。このとき、 n— A1
X 1-X X
Ga Nバッファ層 18の成長温度、 V/III族供給比、 A1組成比 (Xの値）、膜厚等を適
1 - X
度に制御する。本実施形態では、これらのパラメータを以下のように調整することがで きる。
[0079] 成長温度： 300〜650°C
V/III族供給比： 3000〜 15000
A1組成比（Xの値）： 0. 03〜0. 1
膜厚： 〜 lOOOnm
[0080] なお、成長温度が 300°C未満になると、 n_Al Ga Nバッファ層 18の結晶成長が
X 1-X
生じず、 650°Cを超えると、緩衝層の役目を果たさなレ、。 A1組成比率が 0. 03未満に なると、下地 GaNとの間で格子定数の差が小さすぎ、 目的の効果が得られなくなる。 一方、 A1組成比率が 0. 1を超えると、歪みが大きくなりすぎるため、ストランスキ一クラ スタノフ成長様式が発現しないと考えられる。 n-Al Ga Nバッファ層 18は、数原子
X 1-X
層の厚さしか有さない場合でも、柱状結晶の核となる種を形成できる。このため、他の 条件次第では、 n-Al Ga Nバッファ層 18の厚さは lnm程度でも問題なレ、。ただ
X 1-X
し、この厚さが lOOOnmを超えて大きくなりすぎると、ドットの面内分布に局所的な偏 りが生じてしまう可能性がある。
[0081] このように n_Al Ga Nバッファ層 18の成長条件は、その上に成長させる半導体
X 1-X
結晶をナノスケールの柱状構造に形成するために重要である。成長条件を適切に制 御した場合には、 n_Al Ga Nバッファ層 18の表面に柱状構造の成長核として機
X 1-X
能するドットを形成することが可能になる。
[0082] n-Al Ga Nバッファ層 18の表面上のドットは、 GaN基板 7と n_Al Ga Nバッ
X 1-X X 1-X ファ層 18の間に存在する格子定数の違いに起因して形成され、ストランスキ一クラス タノフ成長様式で発現する。すなわち、言い換えると、柱状構造の核となるドットは、 n -A1 Ga Nバッファ層 18の表面に生じる歪み場に起因するものであり、 GaN基板
X 1-X
7の貫通転位が局所的に密度を下げる箇所に自己形成的に現れる。したがって、 Ga N基板 7の貫通転位密度（1. O X 106〜l . O X 108cm— 2程度）に略等しい密度で成長 核が形成される傾向がある。このため、特に選択成長のためのマスクを用いなくとも、 GaN基板 7上に成長する柱状半導体の密度（単位面積内の本数）は、 GaN基板の 貫通転位密度程度の大きさになる。
[0083] n-Al Ga Nバッファ層 18の成長条件を調整することにより、 n—Al Ga Nバッ
X 1-X X 1-X ファ層 18の表面に生じるドットの大きさや分布を制御できるため、結果として柱状半 導体 40の断面サイズや密度を制御することが可能になる。このように自己組織的に 成長する柱状半導体 40も、実施形態 1と同じように、概ね六角柱の形状を有している
[0084] 次に、サセプタを 900〜： 1000°C程度まで昇温し、各種ガスの流量を調節すること により、 n型不純物がドーピングされた n—Al Ga N (0≤ Y≤ 1)クラッド層 19が柱状
Y 1-Y
に成長する。これ以降は、 p-Al Ga N (0≤Z≤1)クラッド層 20までの成長、 A1N
Z 1-Z
突起 21の形成、 p_GaNコンタクト層 12の成長、及び蛍光体材料の塗布や電極の 形成まで、実施形態 1における工程と同様の工程を実行する。
[0085] 本実施形態によれば、柱状半導体 40及び A1N突起 21が自己組織的に形成される ため、リソグラフイエ程やエッチング工程が不要である。また、柱状半導体 40がナノス ケールの微細構造物であるため、基板上に層状に形成した半導体層に比べ、貫通 転位密度が低減され、また点欠陥等も少ない。
[0086] また、活性層 10で発生した光は、 A1N突起 21を介して柱状半導体 40の側面から 効率よく外部へ取り出されるため、 GaN基板 7による放射光の吸収も抑制される。こ のため、従来の発光素子に比べ、光の取り出し効率が向上する。
[0087] 以上説明してきたように、本発明の発光素子において重要な点は、柱状半導体の 側面に多数の突起を形成することにより、発光面の加工や基板の剥離といった煩雑 な工程を実施することなぐ発光素子と外部との界面による放射光の反射を抑制し、 光取り出し効率を向上させることができることである。
[0088] なお、蛍光体材料によって柱状半導体の配列（アレイ）の隙間を埋め、発光素子の 機械的強度を高めるという効果は、柱状半導体の側面に突起を設けない場合にも充 分に得ることが可能である。
産業上の利用可能性
[0089] 本発明の発光素子は、従来の薄膜型の発光素子と比べ、より優れた発光特性を有 し、かつ光取り出し効率が向上している。本発明の発光素子は、緑色から紫外の光を 放射する光源として利用可能であり、白色 LEDへの用途にも応用できる。

Claims

請求の範囲
[1] 窒化物系化合物半導体力も形成された発光部を有する、少なくとも 1つの柱状半導 体と、
前記柱状半導体の側面に形成された複数の突起と、
前記発光部に電流を供給するための p電極および n電極と、
を備える発光素子。
[2] 前記複数の突起の各々は、前記発光部における窒化物系半導体のバンドギャップ よりも大きなバンドギャップを有する材料から形成されている、請求項 1に記載の発光 素子。
[3] 前記複数の突起の各々は、前記柱状半導体の軸方向に対して垂直な方向に 5nm 以上 500nm以下のサイズを有している、請求項 2に記載の発光素子。
[4] 前記柱状半導体は、 n型クラッド層、 p型クラッド層、および前記 n型クラッド層と p型 クラッド層との間に配置された活性層を含む積層構造を有しており、前記活性層が前 記発光部として機能する請求項 3に記載の発光素子。
[5] 前記柱状半導体は複数存在し、前記複数の柱状半導体を支持する基板を備える 請求項 1に記載の発光素子。
[6] 前記基板は窒化物系化合物半導体から形成されている請求項 5に記載の発光素 子。
[7] 前記複数の柱状半導体の間には蛍光体材料が設けられている請求項 5に記載の 発光素子。
[8] 前記蛍光体材料は、前記柱状半導体から放射される光の少なくとも一部を吸収し、 前記光の波長よりも長レ、波長を有する光を放射する蛍光体を含有し、前記柱状半導 体の間に充填されている、請求項 7に記載の発光素子。
[9] 前記 p電極および n電極の一方は、前記複数の柱状半導体および蛍光体材料を覆 つている、請求項 8に記載の発光素子。
[10] 前記複数の柱状半導体の p電極に接続される少なくとも 1つの第 1導電層と、前記 複数の柱状半導体の n電極に接続される少なくとも 1つの第 2導電層とを備えている 請求項 5に記載の発光素子。
[11] 前記第 1導電層および前記第 2導電層は、それぞれ、複数の p電極および複数の n 電極を兼ねている、請求項 10に記載の発光素子。
[12] 前記蛍光体材料は、前記第 1導電層によって規定される面と前記第 2導電層によつ て規定される面との間に位置してレ、る、請求項 11に記載の発光素子。
[13] 前記複数の柱状半導体の各々の軸方向の長さは 1 X 102nm以上 1 X 105nm以下 である請求項 1に記載の発光素子。
[14] 基板と、
前記基板上に配列され、各々が窒化物系化合物半導体から形成された発光部を 有する複数の柱状半導体と、
各柱状半導体の側面に形成された複数の突起と、
前記複数の柱状半導体の間に充填され、前記柱状半導体に接触する蛍光体材料 と、
前記蛍光体材料および前記複数の柱状半導体を覆い、各柱状半導体の一端と電 気的に接続された第 1電極層と、
各柱状半導体の他端に電気的に接続される第 2電極層と、
を備える発光素子。
[15] 請求項 1に記載の発光素子と、
前記発光素子の発光を制御する回路と、
を備える照明装置。
PCT/JP2007/052717 2006-02-24 2007-02-15 発光素子 WO2007097242A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/279,573 US20100259184A1 (en) 2006-02-24 2007-02-15 Light-emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006048903 2006-02-24
JP2006-048903 2006-02-24

Publications (1)

Publication Number Publication Date
WO2007097242A1 true WO2007097242A1 (ja) 2007-08-30

Family

ID=38437280

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/052717 WO2007097242A1 (ja) 2006-02-24 2007-02-15 発光素子

Country Status (2)

Country Link
US (1) US20100259184A1 (ja)
WO (1) WO2007097242A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092362A3 (en) * 2009-02-16 2010-10-14 University Of Southampton Optical device with non radiative energy transfer
WO2010146390A3 (en) * 2009-06-19 2011-02-10 Seren Photonics Limited Light emitting diodes

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8215074B2 (en) 2008-02-05 2012-07-10 International Business Machines Corporation Pattern formation employing self-assembled material
DE102010051287A1 (de) * 2010-11-12 2012-05-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR20120077612A (ko) * 2010-12-30 2012-07-10 포항공과대학교 산학협력단 발광소자의 제조방법과 이 방법에 의해 제조된 발광소자
DE102011112706B4 (de) * 2011-09-07 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement
FR3026564B1 (fr) * 2014-09-30 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a elements semiconducteurs tridimensionnels
DE102014117995A1 (de) 2014-12-05 2016-06-09 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge zur Erzeugung von sichtbarem Licht und Leuchtdiode
JP2022061175A (ja) * 2020-10-06 2022-04-18 セイコーエプソン株式会社 発光装置およびプロジェクター

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064112A (ja) * 2000-08-22 2002-02-28 Sanyu Rec Co Ltd 光電子部品の製造方法
JP2002198560A (ja) * 2000-12-26 2002-07-12 Sharp Corp 半導体発光素子およびその製造方法
JP2002359399A (ja) * 2001-05-31 2002-12-13 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2005032661A (ja) * 2003-07-09 2005-02-03 Nichia Chem Ind Ltd 光源装置およびこれを用いた車両用前照灯
JP2005223329A (ja) * 2004-02-05 2005-08-18 Lg Electron Inc 発光ダイオード
JP2005317664A (ja) * 2004-04-27 2005-11-10 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4218597B2 (ja) * 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064112A (ja) * 2000-08-22 2002-02-28 Sanyu Rec Co Ltd 光電子部品の製造方法
JP2002198560A (ja) * 2000-12-26 2002-07-12 Sharp Corp 半導体発光素子およびその製造方法
JP2002359399A (ja) * 2001-05-31 2002-12-13 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2005032661A (ja) * 2003-07-09 2005-02-03 Nichia Chem Ind Ltd 光源装置およびこれを用いた車両用前照灯
JP2005223329A (ja) * 2004-02-05 2005-08-18 Lg Electron Inc 発光ダイオード
JP2005317664A (ja) * 2004-04-27 2005-11-10 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092362A3 (en) * 2009-02-16 2010-10-14 University Of Southampton Optical device with non radiative energy transfer
CN102396065A (zh) * 2009-02-16 2012-03-28 南安普敦大学 利用非辐射能量传递的光学元件
US9991403B2 (en) 2009-02-16 2018-06-05 Marvin Charlton Optical device
WO2010146390A3 (en) * 2009-06-19 2011-02-10 Seren Photonics Limited Light emitting diodes
GB2483388A (en) * 2009-06-19 2012-03-07 Seren Photonics Ltd Light emitting diodes
GB2483388B (en) * 2009-06-19 2013-10-23 Seren Photonics Ltd Light emitting diodes

Also Published As

Publication number Publication date
US20100259184A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
JP4989978B2 (ja) 窒化物系発光素子及びその製造方法
US9385266B2 (en) Method of manufacturing a nanostructure light emitting device by planarizing a surface of the device
JP5246213B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5084837B2 (ja) 深紫外線発光素子及びその製造方法
US8835902B2 (en) Nano-structured light-emitting devices
WO2007097242A1 (ja) 発光素子
TWI447958B (zh) 半導體發光元件之製造方法及燈、電子機器、及機械裝置
WO2014178248A1 (ja) 窒化物半導体発光素子
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JPWO2008153130A1 (ja) 窒化物半導体発光素子及び窒化物半導体の製造方法
JP4762023B2 (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
JP4962130B2 (ja) ＧａＮ系半導体発光ダイオードの製造方法
WO2014061692A1 (ja) 窒化物半導体発光素子
KR20130008306A (ko) 나노구조의 발광소자
JP2007243189A (ja) 発光素子及びその製造方法
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP4158519B2 (ja) 白色発光素子およびその製造方法
CN105070793B (zh) 一种led外延结构的制作方法
JP5353821B2 (ja) 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
WO2011101929A1 (ja) 半導体発光装置及びその製造方法
JPH11354843A (ja) Ｉｉｉ族窒化物系量子ドット構造の製造方法およびその用途
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
WO2008056632A1 (fr) Élément électroluminescent semi-conducteur gan

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 12279573

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07714247

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)