CN105070793B - 一种led外延结构的制作方法 - Google Patents
一种led外延结构的制作方法 Download PDFInfo
- Publication number
- CN105070793B CN105070793B CN201510407288.9A CN201510407288A CN105070793B CN 105070793 B CN105070793 B CN 105070793B CN 201510407288 A CN201510407288 A CN 201510407288A CN 105070793 B CN105070793 B CN 105070793B
- Authority
- CN
- China
- Prior art keywords
- epitaxial
- pothole
- layer
- current blocking
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 230000000903 blocking effect Effects 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 30
- 238000011065 in-situ storage Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 14
- 238000010276 construction Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 208000012868 Overgrowth Diseases 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 8
- 229910002601 GaN Inorganic materials 0.000 description 33
- 238000005516 engineering process Methods 0.000 description 9
- 230000004913 activation Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000026267 regulation of growth Effects 0.000 description 2
- 230000005428 wave function Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 230000009916 joint effect Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种LED外延结构的制作方法，通过外延制程原位形成凹洞，再在凹洞中填满电流阻挡介质层，从而构成电流扩展层，具有电流扩展效果，可以有效提高电子或空穴电流均匀性，提高发光亮度及降低工作电压。
Description
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种LED外延结构的制作方法。
背景技术
氮化镓基发光二极管作为新型光源替代传统光源已成为不可逆转的趋势，发光效率已成为影响发光二极管性能的瓶颈，影响产品的用途拓展，如何降低器件的工作电压，实现更高光效的发光二极管已经成为目前的技术研究热点。
中国专利号为CN101866831的专利公开了：一种低表面缺陷密度的外延基板及其制造方法，该制造方法先自一层晶格不匹配的基材侧向外延，形成一层具有多个缺陷处且表面缺陷降低的第一外延层，再自该第一外延层的平面进行缺陷选择性蚀刻，将所述缺陷处蚀刻出多个第一凹洞，使该第一外延层具有一界定所述第一凹洞的外延层平面，所述第一凹洞的径宽彼此相近，然后形成一填满所述第一凹洞的阻挡层，以阻隔差排向上延伸，再利用化学机械研磨法均匀地移除多余阻挡层，至该外延层平面裸露并使得其更加平坦，而使该外延层平面与剩下的该阻挡层表面共同定义出一面完整且平坦的外延基面。该发明所述低表面缺陷密度的外延基板及其制造方法，能够有效地降低缺陷密度，且能提高后续外延品质。但是该专利是在一次外延后腐蚀出凹洞，再填埋、研磨，然后二次外延，工艺较为复杂，此外凹洞是在芯片工艺制成中完成的，并非是原位腐蚀形成。
发明内容
本发明目的在于：提供LED外延结构的制作方法，通过外延制程原位形成凹洞，再在凹洞中填满电流阻挡介质层，从而构成电流扩展层，具有电流扩展效果，可以有效提高电子或空穴电流均匀性，提高发光亮度及降低工作电压。
本发明的第一方面，提供一种LED外延结构的制作方法，包括以下工艺步骤：
提供一基板；在所述基板之上形成第一外延层；在所述第一外延层之上通过外延制程形成第一凹洞；在所述第一凹洞中通过外延制程填满第一电流阻挡介质层；在所述第一凹洞与第一电流阻挡介质层之上形成第二外延层。
本发明的第二方面，再提供一种LED外延结构的制作方法，包括以下工艺步骤：
提供一基板；在所述基板之上形成第一外延层；在所述第一外延层之上通过外延制程形成第一凹洞；在所述第一凹洞中通过外延制程填满第一电流阻挡介质层；在所述第一凹洞与第一电流阻挡介质层之上形成第二外延层；在所述第二外延层之上通过外延制程形成第二凹洞；在所述第二凹洞中通过外延制程填满第二电流阻挡介质层；在所述第二凹洞与第二电流阻挡介质层之上形成第三外延层。
优选地，所述第一外延层的材料为GaN。
优选地，所述第二外延层/第三外延层包括氮化物发光外延层。
优选地，所述电流阻挡介质层的材料为低浓度掺杂或者不掺杂的InAlGaN。
优选地，通过控制InAlGaN材料的掺杂介质和浓度及Al组分，使得InAlGaN材料的电导率小于所填满凹洞对应的外延层，发挥电流阻挡作用。
优选地，所述电流阻挡介质层与具有凹洞的外延层构成电流扩展层。
优选地，所述电流扩展层可以为单个或多个叠层结构。
优选地，所述第一外延层之上形成第一凹洞的外延制程为：在第一外延层外延生长过程中，通过降低生长温度（900℃以下）、高反应室压力（300torr以上）、低NH3和H2分压（H2分压小于30%）、高生长速率（大于2μm/h），从而降低第一外延层的侧向外延能力，利用穿透位错在第一外延层表面形成第一凹洞。
优选地，在所述第一凹洞中填满第一电流阻挡介质层的外延制程为：在具有第一凹洞的第一外延层之上先外延生长薄的第一电流阻挡介质层（厚度小于0.1μm），通过调整生长速率、温度、压力条件控制，迅速把所述第一凹洞填满；再通过控制外延生长条件，刻蚀位于所述第一外延层之上的第一电流阻挡介质层，使得仅在所述第一凹洞中填满所述第一电流阻挡介质层。
优选地，第一电流阻挡介质层的外延生长方法为：在所述第一凹洞中生长低掺杂或者不掺杂的InAlGaN材料，通过调整生长温度（1100℃以上）、低反应室压力（100torr以下）、高NH3和H2分压（H2分压大于50%）、低生长速率（远低于第一外延层生长速率），从而提高InAlGaN材料的侧向外延生长能力，在C面（GaN（0001）面）生长非常薄的厚度（厚度小于0.1μm）下迅速填满所述第一凹洞。
优选地，位于所述第一外延层之上的第一电流阻挡介质层的刻蚀方法为：在所述第一电流阻挡介质层填满所述第一凹洞之后，中断生长，关闭NH3源，降低反应室压力，进行原位刻蚀，由于InAlGaN材料在纯H2条件下沿C面（GaN（0001）面）发生分解，使得位于所述第一外延层之上的InAlGaN材料全部分解，而位于所述第一凹洞内部依然填满InAlGaN材料。
本发明相对于现有技术，至少包括以下技术效果：
（1）凹洞是利用外延层中的穿透位错产生，很容易实现1e8cm-2以上的密度，分布比较均匀，完全通过外延过程原位实现，不需要芯片工艺制程，不需要增设掩膜层。
（2）通过外延制程形成凹洞，可以有效释放膜内应力，降低发光外延层内建电场和极化电荷密度，增大电子空穴波函数交叠，提高辐射复合几率。
（3）在凹洞中填满电流阻挡介质层，不需要通过芯片工艺增设掩膜层再研磨、蚀刻等，简化了工艺流程。
（4）多个叠层结构的电流扩展层（电流阻挡介质层与具有凹洞的外延层），可以有效改善电流扩展效果，有效提高电子或空穴电流均匀性，提高发光亮度及降低工作电压。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图中标示：衬底1；InAlGaN缓冲层2；U-GaN层3；第一N-GaN层4；第二N-GaN层5；第一电流阻挡介质层6；超晶格7；发光外延层8（MQW）；P-GaN层9；P型接触层10；第三N-GaN层11；第二电流阻挡介质层12；第二P-GaN层13。
图1~图5为本发明实施例1制作LED外延结构的工艺流程示意图。
图6为本发明实施例2制作LED外延结构的示意图。
图7为本发明实施例3制作LED外延结构的示意图。
具体实施方式
下面结合示意图对本发明进行详细的描述，在进一步介绍本发明之前，应当理解，由于可以对特定的实施例进行改造，因此，本发明并不限于下述的特定实施例。还应当理解，由于本发明的范围只由所附权利要求限定，因此所采用的实施例只是介绍性的，而不是限制性的。除非另有说明，否则这里所用的所有技术和科学用语与本领域的普通技术人员所普遍理解的意义相同。
实施例1
如图1~5所示，本实施例提供一种LED外延结构的制作方法，包括以下工艺步骤：
（1）如图1所示，提供一平片蓝宝石或者PSS衬底1；在衬底1上生长第一外延层，本实施例优选依次在衬底1上生长InAlGaN缓冲层2、U-GaN层3、第一N-GaN层4和第二N-GaN层5；第一凹洞5A。
（2）如图2所示，在第二N-GaN层5上通过外延制程形成第一凹洞，具体来说，形成第一凹洞的外延制程为：在第二N-GaN层5外延生长过程中，通过降低生长温度（900℃以下）、高反应室压力（300torr以上）、低NH3和H2分压（H2分压小于30%）、高生长速率（大于2μm），从而降低第一外延层的侧向外延能力，利用穿透位错在第二N-GaN层5上表面形成第一凹洞5A；由于凹洞是利用GaN中的穿透位错产生，很容易实现1e8cm-2以上的密度，分布比较均匀，完全通过外延过程原位实现，不需要芯片工艺制程，不需要增设掩膜层；此外，通过外延制程形成凹洞，可以有效释放膜内应力，降低发光外延层内建电场和极化电荷密度，增大电子空穴波函数交叠，提高辐射复合几率。
（3）如图3所示，在所述第一凹洞5A中填满第一电流阻挡介质层，其外延制程为：在具有第一凹洞的第二N-GaN层5之上先外延生长薄的第一电流阻挡介质层6（厚度小于0.1μm），第一电流阻挡介质层6的材料选用低N掺杂或者不掺杂的InAlGaN，通过调整生长温度（1100℃以上）、低反应室压力（100torr以下）、高NH3和H2分压（H2分压大于50%）、低生长速率（远低于第一外延层生长速率），从而提高InAlGaN材料的侧向外延生长能力，在C面（GaN（0001）面）生长非常薄的厚度（厚度小于0.1μm）下迅速填满所述第一凹洞。
需要进一步说明的是，强调第一电流阻挡介质层的InAlGaN材料的电导率要小于所填满凹洞对应的外延层（第二N-GaN层），电流阻挡介质层与具有凹洞的外延层构成电流扩展层，从而发挥电流阻挡作用；由于InAlGaN材料的电导率受掺杂介质的浓度和掺杂介质的激活效率共同影响，而InAlGaN材料Al组分变化会改变材料的禁带宽度从而改变掺杂介质的激活能和激活效率，不同种类掺杂介质在InAlGaN材料禁带中的位置不同而具有不同的激活能和激活效率，所以对于第一电流阻挡介质层的电导率可以通过控制InAlGaN材料的掺杂介质和浓度及Al组分进行控制，一方面可以简单降低掺杂介质的浓度（低于第二N-GaN层中掺杂浓度）或者不掺杂来降低InAlGaN材料的电子浓度，另外一方面也可以通过改变掺杂介质种类（使用或增加C或其他等深能级掺杂介质）或者提高Al组分降低激活效率等办法实现作为阻挡介质层的净电子浓度和电导率低于第二N-GaN层，从而发挥电流阻挡作用。
（4）如图4所示，再通过控制外延生长条件，刻蚀位于所述第二N-GaN层5之上的第一电流阻挡介质层6，使得仅在所述第一凹洞5A中填满所述第一电流阻挡介质层6，位于所述第二N-GaN层5之上的第一电流阻挡介质层6的刻蚀方法为：在所述第一电流阻挡介质层填满所述第一凹洞之后，中断生长，关闭NH3源，降低反应室压力，进行原位刻蚀，由于InAlGaN材料在纯H2条件下沿C面发生分解，使得位于所述第二N-GaN层5之上的InAlGaN材料全部分解，而位于所述第一凹洞内部依然填满InAlGaN材料；由于在凹洞中填满电流阻挡介质层，不需要通过芯片工艺增设掩膜层再研磨、蚀刻等，简化了工艺流程。
（5）如图5所示，然后再继续生长第二外延层，本实施例优选依次在第一凹洞5A中填满第一电流阻挡介质层6的第一N-GaN层5之上生长超晶格7、发光外延层8（MQW）、P-GaN层9及P型接触层10。
实施例2
如图6所示，本实施例区别于实施例1在于：电流扩展层为两个叠层结构（位于同极性外延层），且第三外延层包括发光外延层氮化物，位于两个叠层结构之上。具体来说，本实施例在形成填满第一电流阻挡介质层6的第二N-GaN层13之后，再次外延生长第三N-GaN层11，并通过外延制程形成第二凹洞，并在其中填满第二电流阻挡介质层12。由于凹洞是利用GaN中的穿透位错产生，而穿透位错在第一外延层内部很难严格沿C向（垂直于C面）传播，所以在第一外延层生长过程中会发生一定的倾斜和扭转，在第一外延层内部多次生长点阵式的凹洞，上下层形成点阵交叠，如此两层凹洞会发生一定程度的交叠，两层电流阻挡介质层互补交叠，可以更好地改善电子电流扩展，提高电流均匀性和发光效率。
实施例3
如图7所示，本实施例区别于实施例1在于：电流扩展层为两个叠层结构（分别位于异极性外延层），且第二外延层包括发光外延层氮化物，位于两个叠层结构之间。具体来说，本实施例的第二电流阻挡介质层12填充于具有第二凹洞结构的第二P-GaN层13中，其主要用于改善空穴电流的均匀性，所以一方面可以简单降低掺杂介质的浓度（低于P-GaN层中掺杂浓度）或者不掺杂来降低InAlGaN材料的空穴浓度，另外一方面也可以通过改变掺杂介质种类（使用或增加C或其他等深能级掺杂介质）或者提高Al组分降低激活效率等办法实现作为电流阻挡介质层的净空穴浓度和电导率低于P-GaN层，从而发挥电流阻挡作用。本实施例通过在第一外延层（N极性）和第三外延层（P极性）中均有形成凹洞，分布于第二外延层（氮化物发光外延层）的两侧，在凹洞中填满的电流阻挡介质层可以改善电子和空穴电流扩展均匀性，效果会比第一外延层（N极性）单侧的电流扩展效果更好。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种LED外延结构的制作方法，包括以下工艺步骤：
提供一基板；在所述基板之上形成第一外延层；在所述第一外延层之上通过外延制程形成第一凹洞；在所述第一凹洞中通过外延制程填满第一电流阻挡介质层，所述电流阻挡介质层的材料为低浓度掺杂或者不掺杂的InAlGaN；在所述第一凹洞与第一电流阻挡介质层之上形成第二外延层。
2.一种LED外延结构的制作方法，包括以下工艺步骤：
提供一基板；在所述基板之上形成第一外延层；在所述第一外延层之上通过外延制程形成第一凹洞；在所述第一凹洞中通过外延制程填满第一电流阻挡介质层，所述第一电流阻挡介质层的材料为低浓度掺杂或者不掺杂的InAlGaN；在所述第一凹洞与第一电流阻挡介质层之上形成第二外延层；在所述第二外延层之上通过外延制程形成第二凹洞；在所述第二凹洞中通过外延制程填满第二电流阻挡介质层，所述第二电流阻挡介质层的材料为低浓度掺杂或者不掺杂的InAlGaN；在所述第二凹洞与第二电流阻挡介质层之上形成第三外延层。
3.根据权利要求1或2所述的一种LED外延结构的制作方法，其特征在于：所述第一外延层的材料为GaN。
4.根据权利要求1所述的一种LED外延结构的制作方法，其特征在于：所述第二外延层包括氮化物发光外延层。
5.根据权利要求2所述的一种LED外延结构的制作方法，其特征在于：所述第二外延层或第三外延层包括氮化物发光外延层。
6.根据权利要求1或2所述的一种LED外延结构的制作方法，其特征在于：通过控制InAlGaN材料的掺杂介质和浓度及Al组分，使得InAlGaN材料的电导率小于所填满凹洞对应的外延层，发挥电流阻挡作用。
7.根据权利要求1或2所述的一种LED外延结构的制作方法，其特征在于：所述电流阻挡介质层与具有凹洞的外延层构成电流扩展层。
8.根据权利要求7所述的一种LED外延结构的制作方法，其特征在于：所述电流扩展层为单个或多个叠层结构。
9.根据权利要求1或2所述的一种LED外延结构的制作方法，其特征在于：所述第一外延层之上形成第一凹洞的外延制程为：在第一外延层外延生长过程中，通过降低生长温度（900℃以下）、高反应室压力（300torr以上）、低NH3和H2分压（H2分压小于30%）、高生长速率（大于2μm/h），从而降低第一外延层的侧向外延能力，利用穿透位错在第一外延层表面形成第一凹洞。
10.根据权利要求1或2所述的一种LED外延结构的制作方法，其特征在于：在所述第一凹洞中填满第一电流阻挡介质层的外延制程为：在具有第一凹洞的第一外延层之上先外延生长薄的第一电流阻挡介质层（厚度小于0.1μm），通过调整生长速率、温度、压力条件控制，迅速把所述第一凹洞填满；再通过控制外延生长条件，刻蚀位于所述第一外延层之上的第一电流阻挡介质层，使得仅在所述第一凹洞中填满所述第一电流阻挡介质层。
11.根据权利要求10所述的一种LED外延结构的制作方法，其特征在于：第一电流阻挡介质层的外延生长方法为：在所述第一凹洞中生长低掺杂或者不掺杂的InAlGaN材料，通过调整生长温度（1100℃以上）、低反应室压力（100torr以下）、高NH3和H2分压（H2分压大于50%）、低生长速率（远低于第一外延层生长速率），从而提高InAlGaN材料的侧向外延生长能力，在C面生长非常薄的厚度（厚度小于0.1μm）下迅速填满所述第一凹洞。
12.根据权利要求10所述的一种LED外延结构的制作方法，其特征在于：位于所述第一外延层之上的第一电流阻挡介质层的刻蚀方法为：在所述第一电流阻挡介质层填满所述第一凹洞之后，中断生长，关闭NH3源，降低反应室压力，进行原位刻蚀，由于InAlGaN材料在纯H2条件下沿C面发生分解，使得位于所述第一外延层之上的InAlGaN材料全部分解，而位于所述第一凹洞内部依然填满InAlGaN材料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510407288.9A CN105070793B (zh) | 2015-07-13 | 2015-07-13 | 一种led外延结构的制作方法 |
| PCT/CN2016/077840 WO2017008539A1 (zh) | 2015-07-13 | 2016-03-30 | 一种led外延结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510407288.9A CN105070793B (zh) | 2015-07-13 | 2015-07-13 | 一种led外延结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105070793A CN105070793A (zh) | 2015-11-18 |
| CN105070793B true CN105070793B (zh) | 2018-08-31 |
Family
ID=54500118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510407288.9A Active CN105070793B (zh) | 2015-07-13 | 2015-07-13 | 一种led外延结构的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105070793B (zh) |
| WO (1) | WO2017008539A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070793B (zh) * | 2015-07-13 | 2018-08-31 | 厦门市三安光电科技有限公司 | 一种led外延结构的制作方法 |
| CN105742427B (zh) * | 2016-04-11 | 2017-12-22 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
| CN111430520A (zh) * | 2020-04-30 | 2020-07-17 | 聚灿光电科技股份有限公司 | 具有n型电子阻挡层的led外延结构及其制备方法和led器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201699049U (zh) * | 2010-04-23 | 2011-01-05 | 沈光地 | 双电流阻挡层电流输运结构的薄膜型发光二极管 |
| CN103682010A (zh) * | 2012-09-17 | 2014-03-26 | 比亚迪股份有限公司 | 一种led芯片及制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW577178B (en) * | 2002-03-04 | 2004-02-21 | United Epitaxy Co Ltd | High efficient reflective metal layer of light emitting diode |
| KR100616596B1 (ko) * | 2004-07-09 | 2006-08-28 | 삼성전기주식회사 | 질화물 반도체 소자 및 제조방법 |
| CN1797712A (zh) * | 2004-12-29 | 2006-07-05 | 龚志荣 | 固态半导体装置用的外延基板、固态半导体装置及其制法 |
| CN101452980B (zh) * | 2007-11-30 | 2012-03-21 | 展晶科技(深圳)有限公司 | 三族氮化合物半导体发光二极管的制造方法 |
| CN101459209B (zh) * | 2007-12-14 | 2012-04-18 | 台达电子工业股份有限公司 | 发光二极管装置及其制造方法 |
| CN101728244A (zh) * | 2008-10-21 | 2010-06-09 | 先进开发光电股份有限公司 | 阻断半导体差排缺陷的方法 |
| CN101866831B (zh) * | 2009-04-20 | 2012-03-21 | 国立中兴大学 | 低表面缺陷密度的外延基板及其制造方法 |
| CN101834249A (zh) * | 2010-04-23 | 2010-09-15 | 沈光地 | 薄膜型发光二极管中的电流输运结构及其制备方法 |
| CN105070793B (zh) * | 2015-07-13 | 2018-08-31 | 厦门市三安光电科技有限公司 | 一种led外延结构的制作方法 |
-
2015
- 2015-07-13 CN CN201510407288.9A patent/CN105070793B/zh active Active
-
2016
- 2016-03-30 WO PCT/CN2016/077840 patent/WO2017008539A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201699049U (zh) * | 2010-04-23 | 2011-01-05 | 沈光地 | 双电流阻挡层电流输运结构的薄膜型发光二极管 |
| CN103682010A (zh) * | 2012-09-17 | 2014-03-26 | 比亚迪股份有限公司 | 一种led芯片及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017008539A1 (zh) | 2017-01-19 |
| CN105070793A (zh) | 2015-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10164147B2 (en) | Non-uniform superlattice structure | |
| EP2731151B1 (en) | Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element | |
| JP4989978B2 (ja) | 窒化物系発光素子及びその製造方法 | |
| US20110169025A1 (en) | Semiconductor optical element array and method of manufacturing the same | |
| US20140225059A1 (en) | LED with Improved Injection Efficiency | |
| JP2005159207A (ja) | 半導体素子形成用板状基体の製造方法 | |
| US7977664B2 (en) | Growth method of nitride semiconductor layer and light emitting device using the growth method | |
| TW201937753A (zh) | 氮化物半導體發光元件 | |
| CN104916748A (zh) | 光半导体元件 | |
| US20100259184A1 (en) | Light-emitting device | |
| CN105070793B (zh) | 一种led外延结构的制作方法 | |
| CN105122473A (zh) | 光电子半导体芯片及其制造方法 | |
| TWI755306B (zh) | Ｌｅｄ前驅物以及製造彼之方法 | |
| Zhou et al. | III-Nitride LEDs: From UV to Green | |
| CN108231964A (zh) | 一种提高发光二极管内量子效率的方法 | |
| CN111933763A (zh) | 外延结构及其制造方法 | |
| CN104716237B (zh) | 一种GaN基LED外延片及其制备方法 | |
| TWI755047B (zh) | 併入應變鬆弛結構的ｌｅｄ前驅物 | |
| JP4924498B2 (ja) | 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法 | |
| KR101669638B1 (ko) | n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법 | |
| CN115732604A (zh) | Led结构及其制备方法 | |
| JP5946333B2 (ja) | Ｉｉｉ族窒化物半導体デバイス及びその製造方法 | |
| JP2008227103A (ja) | ＧａＮ系半導体発光素子 | |
| CN105161583A (zh) | 氮化嫁基紫外半导体发光二极管及其制作方法 | |
| CN110459654A (zh) | 紫外led外延结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220110 Address after: 436000 No. 18, Gaoxin fifth road, Gedian Development Zone, Ezhou City, Hubei Province Patentee after: Hubei San'an photoelectric Co.,Ltd. Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |