KR101669638B1 - n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법 - Google Patents

n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR101669638B1
KR101669638B1 KR1020140107556A KR20140107556A KR101669638B1 KR 101669638 B1 KR101669638 B1 KR 101669638B1 KR 1020140107556 A KR1020140107556 A KR 1020140107556A KR 20140107556 A KR20140107556 A KR 20140107556A KR 101669638 B1 KR101669638 B1 KR 101669638B1
Authority
KR
South Korea
Prior art keywords
layer
type
nitride semiconductor
intermediate layer
sub
Prior art date
Application number
KR1020140107556A
Other languages
English (en)
Other versions
KR20160022032A (ko
Inventor
김경해
정정환
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020140107556A priority Critical patent/KR101669638B1/ko
Priority to US14/599,300 priority patent/US10109767B2/en
Priority to CN201910357453.2A priority patent/CN110233190B/zh
Priority to CN201510172657.0A priority patent/CN105023981B/zh
Publication of KR20160022032A publication Critical patent/KR20160022032A/ko
Application granted granted Critical
Publication of KR101669638B1 publication Critical patent/KR101669638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법이 개시된다. 발광 다이오드 제조 방법은, 성장 챔버 내에 기판을 배치하고, 기판 상에 n형 질화물 반도체층을 형성하고, 활성층 및 p형 질화물 반도체층을 형성하는 것을 포함하고, n형 질화물 반도체층을 형성하는 것은, 기판 상에 제1 중간층을 형성하고; 제1 중간층 상에 n형 도펀트가 변조 도핑된(modulation-doped) 층을 포함하는 n형 변조도핑층을 형성하고; n형 변조도핑층 상에 제2 중간층을 형성하는 것을 포함하고, 제2 중간층은 제1 서브 중간층 및 제1 서브 중간층보다 작은 밴드갭 에너지를 갖는 제2 서브 중간층이 반복하여 적층된 초격자층을 포함하며, 제1 서브 중간층은 1×1018 atoms/cm3 이상의 도핑 농도로 n형 도핑된다.

Description

n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법{METHOD OF GROWING n-TYPE NITRIDE SEMICONDUCTOR, LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}
본 발명의 n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히, 전류 주입 효율이 높고, 균일하고 넓은 전류 분산이 달성될 수 있는 n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법에 관한 것이다.
최근 발광 다이오드의 베이스 물질로 폭넓게 사용되는 질화물 반도체는 질화갈륨 기판과 같은 동종 기판 또는 사파이어와 같은 이종 기판을 이용하여 성장시켜 제조된다. 그런데, 질화갈륨의 녹는점이 2000℃ 이상이고, 질소 증기압이 매우 높아 잉곳 형태의 제조가 어렵다. 따라서 일반적으로 질화물 반도체는 사파이어 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판 등과 같은 이종 기판을 이용하여 성장된다.
그러나, 이종 기판을 이용하여 제조된 질화물 반도체는 성장 기판과 질화물 반도체 간의 격자상수 차이 및 열팽창계수 차이로 인한 높은 결함 밀도를 갖는다. 특히, 이종 기판 상에 성장된 질화물 반도체에는 격자상수 차이에 기인한 스트레스와 스트레인이 발생하고, 이에 따른 압전 분극이 발생한다. 더욱이, C면 사파이어 기판 상에 성장된 질화물 반도체는 C면을 성장면으로 갖게 되고, C면에 수직한(normal) 방향으로 성장된 질화물 반도체는 자발 분극이 존재한다. 이와 같은 압전 분극과 자발 분극에 의한 분극 현상으로 인하여 질화물 반도체의 에너지 밴드가 휘는 현상이 발생하고, 이는 활성층에서의 정공과 전자의 분포를 분리시키게 된다. 이에 따라, 전자와 전공의 재결합 효율이 감소되어 발광 효율이 낮아지고, 발광의 적색 편이 현상이 발생하며, 발광 소자의 순방향 전압(Vf)의 증가를 야기시킨다.
이와 같은 질화물 반도체에 발생하는 문제점들을 개선하기 위하여, 대한민국 공개특허 제10-2013-0013968호 등에는 n형 반도체층 내에 상대적으로 에너지 밴드갭이 큰 중간층을 삽입하여 결함들을 차단하는 기술이 개시된바 있다. 그러나 이러한 중간층은 n형 반도체층의 다른 반도체층들에 비해 밴드갭 에너지가 커서, 활성층으로 전자가 주입되는 것을 방해하게 되고, 이에 따라, 발광 소자의 순방향 전압을 증가시키게 된다.
또한, 발광 다이오드에 있어서, 일반적으로 공급된 전류가 반도체층 내에서 수평 방향으로 발광 영역 전체에 대해서 균일하게 분산되는 것이 어려워, 전자와 정공의 재결합은 주로 전극 패드 주변에서 이루어진다. 이에 따라, 종래의 발광 다이오드의 발광 영역 중 일부에서 발광 강도가 낮아지게 되고, 발광 다이오드의 전체적인 발광 효율이 저하되는 문제가 있다.
이와 같이 발광 다이오드의 반도체층 내에서 전류 분산이 효율적으로 이루지지 않는 문제를 해결하기 위하여, 대한민국 공개특허 제10-2008-0042340호 등에는 전극 연장부를 채택하는 기술이 개시된바 있다. 그러나, 이러한 전극 연장부를 형성하기 위해서는, 상기 전극 연장부가 반도체층에 컨택되는 영역을 형성하기 위하여 활성층을 제거하므로, 발광 영역이 감소하는 문제점이 있다. 나아가, 전극 연장부를 이용하여 전류 분산을 고르게 하더라도 반도체층 내에서의 수평 방향 전류 분산이 잘 이루어지지 않아, 발광 영역 전체에 걸쳐 고르게 전류가 분산되도록 하는 것에 한계가 있다.
따라서, 질화물 반도체의 결함을 차단하여 결정성을 향상시키면서, 활성층으로의 전자 주입 효율을 유지할 수 있고, 또한, 반도체층 내에서 전류를 수평 방향으로 고르게 분산시킬 수 있는 구조를 포함하는 발광 다이오드가 요구된다.
KR 10-2013-0013968 A KR 10-2008-0042340 A
본 발명이 해결하고자 하는 과제는, 결정성이 우수하고, 전자 주입 효율이 우수한 n형 질화물 반도체층의 성장 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 전류가 고르게 분산되고, 반도체층의 결정성이 우수함과 아울러, 전자 주입 효율이 우수하여 발광 효율이 높은 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따른 발광 다이오드 제조 방법은, 성장 챔버 내에 기판을 배치하고; 상기 기판 상에 n형 질화물 반도체층을 형성하고; 상기 n형 질화물 반도체층 상에 활성층을 형성하고; 및 상기 활성층 상에 p형 질화물 반도체층을 형성하는 것을 포함하고, 상기 n형 질화물 반도체층을 형성하는 것은, 상기 기판 상에 하부 n형 질화물층을 형성하고; 상기 하부 n형 질화물층 상에 제1 중간층을 형성하고; 상기 제1 중간층 상에 n형 도펀트가 변조 도핑된(modulation-doped) 층을 포함하는 n형 변조도핑층을 형성하고; 및 상기 n형 변조도핑층 상에 제2 중간층을 형성하는 것을 포함한다.
이에 따라, 전류 주입 효율이 높고, 전류가 수평 방향으로 고르게 분산될 수 있는 구조를 갖는 n형 질화물 반도체층이 제공될 수 있고, 발광 효율이 높고, 순방향 전압이 낮은 발광 다이오드를 제조할 수 있는 방법이 제공될 수 있다.
상기 n형 변조도핑층을 형성하는 것은, 상기 성장 챔버 내에 n형 도펀트 소스를 제1 유량으로 T1 시간 동안 공급하고, 상기 T1 시간 이후, 상기 성장 챔버 내에 n형 도펀트 소스를 제2 유량으로 T2 시간 동안 공급하는 것을 주기적으로 반복하는 것을 포함할 수 있고, 상기 제1 유량은 상기 제2 유량보다 높을 수 있다.
나아가, 상기 n형 변조도핑층을 형성하는 것은, 상기 T1 시간과 상기 T2 시간 사이에, 상기 n형 도펀트 소스의 유량을 상기 제1 유량으로부터 상기 제2 유량으로 T3 시간 동안 연속적으로 변화시키는 것을 더 포함할 수 있다.
상기 n형 도펀트 소스를 공급하는 주기에 있어서, 후행하는 주기에서의 제1 유량은 선행하는 주기에서의 제1 유량보다 클 수 있다.
상기 제2 중간층은 제1 서브 중간층 및 상기 제1 서브 중간층보다 작은 밴드갭 에너지를 갖는 제2 서브 중간층이 반복하여 적층된 초격자층을 포함할 수 있으며, 상기 제1 서브 중간층은 1×1018 atoms/cm3 이상의 도핑 농도로 n형 도핑될 수 있다.
다른 실시예들에 있어서, 상기 제2 중간층을 형성하는 것은, Al 소스, Ga 및/또는 In 소스, N 소스 및 n형 도펀트 소스를 상기 성장 챔버 내에 도입하여 상기 제1 서브 중간층을 성장시키고; 상기 Al 소스 가스 및 n형 도펀트 소스 도입을 중단하되, 상기 Ga 및/또는 In 소스 및 N 소스를 지속적으로 상기 성장 챔버 내에 도입하여 상기 제2 서브 중간층을 성장시키는 것을 반복하여, 상기 제1 서브 중간층과 제2 서브 중간층의 반복 적층구조를 형성하는 것을 포함할 수 있다.
또한, 상기 제2 중간층의 제1 서브 중간층들 중, 상대적으로 후행하여 성장되는 제1 서브 중간층의 n형 도펀트 농도는 상대적으로 선행하여 성장되는 제1 서브 중간층의 n형 도펀트 농도보다 높을 수 있다.
상기 n형 변조도핑층의 최상부 영역은 상기 n형 도펀트 소스를 제2 유량으로 공급하여 성장된 영역이며, 상기 제2 중간층은 상기 n형 도펀트 소스를 제2 유량으로 공급하여 성장된 영역 바로 위에 성장될 수 있다.
몇몇 실시예들에 있어서, 상기 n형 변조도핑층의 도핑 농도는 상기 제2 중간층의 제1 서브 중간층의 도핑 농도보다 낮을 수 있다.
상기 발광 다이오드 제조 방법은, 상기 활성층을 형성하기 전에, 상기 n형 질화물 반도체층 상에 제1 초격자층을 형성하는 것을 더 포함할 수 있고, 상기 제1 초격자층은 GaN층과 InGaN층이 반복하여 적층된 구조를 포함할 수 있다.
나아가, 상기 제1 초격자층 상에 위치하는 제2 초격자층을 형성하는 것을 더 포함할 수 있고, 상기 제2 초격자층은 AlxGa(1-x)N층(0 < x < 1)과 AlyGa(1-y)N층(0 < y < 1)이 반복 적층된 구조를 포함하며, 상기 x는 y보다 클 수 있다.
상기 발광 다이오드 제조 방법은, 상기 p형 질화물 반도체층, 활성층 및 상기 n형 질화물 반도체층을 부분적으로 제거하여, 상기 n형 질화물 반도체층의 일부, 상기 p형 질화물 반도체층 및 활성층을 포함하는 메사를 형성하는 것을 더 포함할 수 있고, 상기 제2 중간층은 상기 메사 내에 위치할 수 있으며, 상기 메사는 상기 n형 변조도핑층의 일부를 포함할 수 있다.
본 발명의 또 다른 측면에 따른 발광 다이오드는, n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 위치하는 활성층; 및 상기 활성층 상에 위치하는 p형 질화물 반도체층을 포함하고, 상기 n형 질화물 반도체층은, 하부 n형 질화물층; 상기 하부 n형 질화물층 상에 위치하는 제1 중간층; 상기 제1 중간층 상에 위치하며, n형 도펀트가 변조 도핑된 n형 변조도핑층; 및 상기 n형 변조도핑층 상에 위치하는 제2 중간층을 포함한다.
이에 따라, 발광 효율이 높고, 순방향 전압이 낮은 발광 다이오드가 제공될 수 있다.
상기 제2 중간층은 n형 도핑된 제1 서브 중간층, 및 상기 제1 서브 중간층보다 작은 밴드갭 에너지를 갖고 상기 제1 서브 중간층보다 낮은 도핑 농도를 갖는 제2 서브 중간층이 반복하여 적층된 초격자층을 포함할 수 있고, 상기 제1 서브 중간층은 1×1018 atoms/cm3 이상의 도핑 농도로 n형 도핑될 수 있다.
상기 n형 변조도핑층의 n형 도펀트 농도는 1×1018 atoms/cm3 이상일 수 있고, 상기 n형 변조도핑층의 도핑 농도는 상기 제2 중간층의 제1 서브 중간층의 도핑 농도보다 낮을 수 있다.
다른 실시예들에 있어서, 상기 n형 변조도핑층은 상대적으로 도핑 농도가 높은 영역과 상대적으로 도핑 농도가 낮은 영역이 반복되는 구조를 포함할 수 있고, 상기 제1 중간층에서 상기 제2 중간층을 향하는 방향에 따라, 상기 도핑 농도가 높은 영역들의 도핑 농도가 증가할 수 있다.
상기 제2 중간층에 있어서, 상대적으로 상기 활성층에 더 인접하는 위치에 배치된 제1 서브 중간층의 도핑 농도는 상대적으로 상기 활성층으로부터 더 먼 위치에 배치된 제1 서브 중간층의 도핑 농도보다 높을 수 있다.
상기 발광 다이오드는, 상기 n형 질화물 반도체층과 활성층 사이에 위치하는 제1 초격자층; 및 상기 제1 초격자층과 활성층 사이에 개재된 제2 초격자층을 더 포함할 수 있고, 상기 제1 초격자층은 GaN층과 InGaN층이 반복하여 적층된 구조를 포함할 수 있으며, 상기 제2 초격자층은 AlxGa(1-x)N층(0 < x < 1)과 AlyGa(1-y)N층(0 < y < 1)이 반복 적층된 구조를 포함할 수 있고, 상기 x는 y보다 클 수 있다.
상기 n형 변조도핑층은 상대적으로 도핑 농도가 높은 영역과 상대적으로 도핑 농도가 낮은 영역이 반복되는 구조를 포함할 수 있고, 상기 제2 중간층은 상기 상대적으로 도핑 농도가 낮은 영역과 접할 수 있다.
상기 발광 다이오드는, 상기 n형 질화물 반도체층이 부분적으로 노출된 영역; 및 상기 p형 질화물 반도체층, 활성층 및 상기 n형 질화물 반도체층의 일부를 포함하고, 상기 n형 질화물 반도체층이 부분적으로 노출된 영역에 인접하여 위치하는 메사를 더 포함할 수 있고, 상기 제2 중간층은 상기 메사 내에 포함될 수 있다.
상기 제2 중간층과 상기 n형 변조도핑층의 계면은 상기 메사 내에 포함되어 상기 n형 변조도핑층의 일부는 상기 메사에 포함될 수 있으며, 상기 메사에 포함된 n형 변조도핑층의 n형 불순물 농도는 상기 메사 아래에 위치하는 n형 변조도핑층의 n형 불순물 농도와 다를 수 있다.
본 발명에 따르면, n형 변조도핑층을 포함하는 n형 질화물 반도체층의 성장 방법을 제공하며, 상기 n형 질화물 반도체층을 포함하여 결정성이 우수하고, 전류가 수평 방향으로 고르게 분산될 수 있고, 전자 주입 효율 및 발광 효율이 우수한 발광 다이오드 및 그 제조 방법이 제공될 수 있다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 n형 질화물 반도체층 성장 방법, 발광 다이오드 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 8a 내지 도 8c는 본 발명의 실시예들에 따른 n형 변조도핑층 성장 방법을 설명하기 위한 플로우 차트들이다.
도 8d는 본 발명의 실시예들에 따른 n형 변조도핑층의 n형 도펀트 농도를 설명하기 위한 그래프이다.
도 9a 및 도 9b는 본 발명의 실시예들에 따른 제2 중간층의 성장 방법 및 구조를 설명하기 위한 플로우 차트들 및 단면도들이다.
도 10은 본 발명의 또 다른 실시예에 따른 n형 질화물 반도체층 성장 방법, 발광 다이오드 및 그 제조 방법을 설명하기 위한 단면도이다.
도 11 내지 도 13은 본 발명의 또 다른 실시예에 따른 n형 질화물 반도체층 성장 방법, 발광 다이오드 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이하 설명되는 질화물 반도체층들에 대한 각 조성비, 성장 방법, 성장 조건, 두께 등은 예시에 해당하며, 하기 기재된 바에 따라 본 발명이 제한되는 것은 아니다. 예를 들어, AlGaN로 표기되는 경우, Al과 Ga의 조성비는 통상의 기술자의 필요에 따라 다양하게 적용될 수 있다. 또한, 이하 설명되는 반도체층들은 이 기술 분야의 통상의 지식을 가진 자(이하, "통상의 기술자")에게 일반적으로 알려진 다양한 방법을 이용하여 성장될 수 있으며, 예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장될 수 있다. 다만, 이하 설명되는 실시예들에서는, 반도체층들이 MOCVD를 이용하여 성장 챔버 내에서 성장된 것으로 설명된다. 반도체층들의 성장 과정에서, 챔버 내에 유입되는 소스들은 통상의 기술자에게 알려진 소스를 이용할 수 있으며, 예를 들어, Ga 소스로 TMGa, TEGa 등을 이용할 수 있고, Al 소스로 TMAl, TEAl 등을 이용할 수 있으며, In 소스로 TMIn, TEIn 등을 이용할 수 있으며, N 소스로 NH3를 이용할 수 있고, n형 도펀트 소스로 실란(silane)을 이용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 n형 질화물 반도체층 성장 방법, 발광 다이오드 및 그 제조 방법을 설명하기 위한 단면도들이다. 도 8a 내지 도 8c는 본 발명의 실시예들에 따른 n형 변조도핑층 성장 방법을 설명하기 위한 플로우 차트들이며, 도 8d는 본 발명의 실시예들에 따른 n형 변조도핑층의 n형 도펀트 농도를 설명하기 위한 그래프이다. 또한, 도 9a 및 도 9b는 본 발명의 실시예들에 따른 제2 중간층의 성장 방법 및 구조를 설명하기 위한 플로우 차트들 및 단면도들이다. 특히, 도 3 내지 도 6은 n형 질화물 반도체층 성장 방법을 설명하기 위한 단면도들이고, 도 1 내지 도 7에 따른 제조 방법을 통해 반도체 적층 구조가 형성될 수 있고, 상기 반도체 적층 구조로부터 발광 다이오드가 제조될 수 있다.
먼저, 도 1을 참조하면, 성장 챔버 내에 기판(110)을 배치한다.
기판(110)은 질화물 반도체층을 성장시킬 수 있는 기판이면 한정되지 않으며, 절연성 또는 도전성 기판일 수 있다. 기판(110)은, 예를 들어, 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판, 질화알루미늄 기판, 또는 질화갈륨 기판일 수 있다. 본 실시예에 있어서, 기판(110)은 상면에 요철 패턴(미도시)을 갖는 패터닝된 사파이어 기판(Patterned Sapphire Substrate; PSS)일 수 있고, 또한, 상기 PSS는 성장면으로서 C면을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
도 2를 참조하면, 기판(110) 상에 버퍼층(121)을 형성할 수 있다.
버퍼층(121)은 AlGaN 및/또는 GaN을 포함할 수 있고, 약 500 내지 600℃의 온도에서 기판(110) 상에 성장될 수 있다. 버퍼층(121)은 기판(110)이 질화물 반도체와 이종의 기판인 경우에, 질화물 반도체가 성장할 수 있는 핵층 역할을 할 수 있고, 또한, 버퍼층(121) 상에 성장되는 질화물 반도체와 기판(110) 간의 격자상수 부정합에 따른 스트레스 및 스트레인을 완화시키는 역할을 할 수도 있다. 다만, 버퍼층(121)은 생략될 수도 있다.
이어서, 도 3 내지 도 6을 참조하면, 버퍼층(121) 상에 n형 질화물 반도체층(130)을 형성한다. 이하, n형 질화물 반도체층(130)의 성장 방법에 대해 구체적으로 설명한다.
먼저, 도 3을 참조하면, 버퍼층(121) 상에 하부 n형 질화물층(131)을 형성할 수 있다.
하부 n형 질화물층(131)은, 성장 챔버 내에 Al, Ga, In 등과 같은 Ⅲ족 원자 소스, N과 같은 Ⅴ족 원자 소스, 및 Si와 같은 n형 도펀트 소스를 도입시켜 성장시킬 수 있다. 예를 들어, 하부 n형 질화물층(131)은 n형 GaN층을 포함할 수 있다. 하부 n형 질화물층(131)의 두께는 제한되지 않으나, 예를 들어, 약 0.5 내지 1.5㎛의 두께로 성장될 수 있다. 또한, 하부 n형 질화물층(131)의 n형 도펀트 도핑 농도는 후술하는 n형 변조도핑층(135)에서 도핑 농도가 높은 영역의 최대 도핑 농도보다 낮을 수 있다.
하부 n형 질화물층(131)의 불순물 도핑 농도를 상대적으로 낮게 함으로써, 기판(110)에 상대적으로 가깝게 위치하는 하부 n형 질화물층(131)의 결정성을 향상시킬 수 있고, 따라서 후속 공정으로 성장되는 반도체층들의 결정성을 우수하게 할 수 있다.
도 4를 참조하면, 하부 n형 질화물층(131) 상에, 제1 중간층(133)을 형성한다.
제1 중간층(133)은 성장 챔버 내에 Al, Ga, In 등과 같은 Ⅲ족 원자 소스 및 N과 같은 Ⅴ족 원자 소스를 도입시켜 성장시킬 수 있다. 이와 같이 성장된 제1 중간층(133)은 하부 n형 질화물층(131)과 다른 조성의 질화물 반도체를 포함할 수 있으며, 특히, AlGaN층을 포함할 수 있다. 한편, 제1 중간층(133)은 n형으로 도핑될 수도 있고, 언도핑 상태일 수도 있다.
제1 중간층(133)은 하부 n형 질화물층(131)과 다른 조성의 질화물 반도체를 포함하여, 하부 n형 질화물층(131)의 성장에 따라 전파된 전위(dislocation)가 후속 공정에서 성장되는 다른 반도체층들에 전파(propagation)되는 것을 방지할 수 있다. 따라서, 제1 중간층(133)은 본 발명의 실시예들에 따른 n형 질화물 반도체층(130) 및 발광 다이오드의 결정성을 향상시킬 수 있다.
이어서, 도 5를 참조하면, 제1 중간층(133) 상에 n형 변조도핑층(135)을 형성한다.
n형 변조도핑층(135)은 n형 도펀트가 변조 도핑된(modulation-doped) 구조를 포함하며, 이하, 도 8a 내지 도 8c를 참조하여 n형 변조도핑층(135)의 형성 방법에 대해 상세하게 설명한다.
n형 변조도핑층(135)은 Al, Ga, In 등과 같은 Ⅲ족 원자 소스, N과 같은 Ⅴ족 원자 소스, 및 Si와 같은 n형 도펀트 소스를 성장 챔버 내에 도입시켜 성장시키되, n형 도펀트 소스의 유량을 일정하지 않게 하여 성장될 수 있다. 즉, n형 변조도핑층(135)을 성장시키는 것은, 그 성장 과정에서 적어도 한번 이상 n형 도펀트 소스의 도입 유량을 증가 및 감소시키는 것을 포함한다. n형 변조도핑층(135) 성장 시, n형 도펀트 소스의 도입 유량을 시간에 따라 주기적으로 변화시킬 수도 있고, 불규칙적으로 변화시킬 수도 있다.
도 8a를 참조하여 구체적으로 설명하면, n형 변조도핑층(135) 성장 시, 성장 챔버 내에 Ⅲ족 원자 소스, Ⅴ족 원자 소스, 및 n형 도펀트 소스를 성장 챔버 내에 도입시킨다. 이때, Ⅲ족 원자 소스 및 Ⅴ족 원자 소스의 공급 유량은 일정하게 유지할 수 있다. n형 도펀트 소스는 T1 시간 동안 제1 유량(f1)으로 공급되고, 상기 T1 시간 이후 T2 시간 동안 제2 유량(f2)으로 공급되는 주기(P1)가 반복됨으로써 성장될 수 있다.
한편, 도 8a의 실시예에 따르면, n형 도펀트 소스의 유량 변화는 단속적인 것으로 설명하고 있으나, 본 발명은 이에 한정되지 않으며, n형 도펀트 소스의 유량 변화는 연속적일 수도 있다. 따라서, n형 변조도핑층(135)을 성장시키는 것은 n형 도펀트 소스의 도입 유량을 시간에 따라 변화시키는 것을 더 포함할 수 있다.
예를 들어, 도 8b를 참조하면, n형 도펀트 소스는 T1 시간 동안 제1 유량(f1)으로 공급되고, 상기 T1 시간 이후 T3 시간 동안 도입유량이 제1 유량(f1)에서 제2 유량(f2)으로 시간에 따라 감소하고, 상기 T3 시간 이후 T2 시간 동안 제2 유량(f2)으로 공급되며, 다시 상기 T2 시간 이후 T4 시간 동안 도입유량이 제2 유량(f2)에서 제1 유량(f1)으로 시간에 따라 증가하는 주기(P2)가 반복됨으로써 성장될 수 있다.
또한, 도 8a 및 도 8b의 실시예에서는, n형 도펀트 소스의 도입 유량이 제1 유량(f1)과 제2 유량(f2)으로 반복적으로 변화하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않으며, n형 도펀트 소스의 도입 유량은 지속적으로 변화할 수도 있다.
예를 들어, 도 8c에 도시된 바와 같이, n형 도펀트 소스가 P3 내지 P5의 주기를 따라 성장 챔버 내에 도입되는 경우, 각 주기에서의 최대 유량은 P3 에서 P5로 갈수록 증가하도록 n형 도펀트 소스의 도입 유량이 조절될 수도 있다. 즉, n형 변조도핑층(135)의 성장 시, 각 주기에서의 최대 유량을 제1 유량이라고 정의하면, 후행하는 주기에서의 제1 유량은 선행하는 주기에서의 제1 유량보다 클 수 있다.
다만, 본 발명이 상술한 예시들에 한정되는 것은 아니며, n형 변조도핑층(135)의 성장 시, n형 도펀트 소스의 도입 유량을 증가 및 감소를 동반하여 변화시키는 것은 모두 본 발명의 범위에 포함될 수 있다.
다시 도 5를 참조하면, n형 도펀트 소스의 도입 방법에 따라, 성장된 n형 변조도핑층(135)의 n형 도펀트 농도는 그것의 성장 방향을 따라 변조된다(modulated). 따라서, n형 변조도핑층(135)의 n형 도펀트 농도는 도 8d에 도시된 바와 같이 변화할 수 있다. 이때, n형 변조도핑층(135)의 n형 도펀트 농도는 1×1017 atoms/cm3 이상일 수 있고, 고농도 도핑 영역의 최대 도핑 농도는 약 5×1018 atoms/cm3 내지 1×1020 atoms/cm3 이고, 저농도 도핑 영역의 최소 도핑 농도는 약 5×1017 atoms/cm3 내지 3×1018 atoms/cm3일 수 있다. 예를 들어, 고농도 도핑 영역의 최대 도핑 농도는 약 1×1019 atoms/cm3 이고, 저농도 도핑 영역의 최소 도핑 농도는 약 1×1018 atoms/cm3일 수 있다. n형 변조도핑층(135)의 두께는 약 2 내지 3㎛ 일 수 있고, 고농도 도핑 영역과 저농도 도핑 영역의 반복주기는 약 100 내지 200주기 일 수 있다. 이때, 고농도 도핑 영역과 저농도 도핑 영역의 두께는 대체로 같을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
본 실시예에 따르면, n형 질화물 반도체층(130)이 n형 변조도핑층(135)을 포함하여, 상기 n형 질화물 반도체층(130)을 포함하는 발광 다이오드에 전원이 인가되었을 때 전류를 수평 방향으로 고르게 분산시킬 수 있다. n형 변조도핑층(135)의 내부에 고농도 도핑 영역과 저농도 도핑 영역이 반복적으로 적층됨으로써, 수직 방향의 전자 이동 경로(channel)에 장벽이 형성되는 효과가 나타날 수 있어 전자가 수평 방향으로 이동하는 것을 촉진시킬 수 있다. 구체적으로, 전자의 이동도(mobility)는 도핑 농도에 반비례하여 도핑 농도가 너무 높으면 전자의 이동도가 저하되어 전류 분산이 제한받는다. 이와 달리, 도핑 농도가 너무 낮으면 반도체의 자체 저항이 높아져, 전류 분산이 제한받는다. 본 발명에 따르면, n형 변조도핑층(135)을 통해 농도가 높은 영역에서 주입된 전자가 농도가 낮은 영역에서 수평 분산되는 효과가 제공될 수 있다.
나아가, n형 변조도핑층(135)은 고농도 도핑 영역을 포함하여, 전자의 수평 방향에 의한 활성층(140)으로의 전자의 주입효율이 감소하는 것을 방지할 수 있다.
다음, 도 6을 참조하면, n형 변조도핑층(135) 상에 제2 중간층(137)을 형성할 수 있고, 이에 따라, n형 질화물 반도체층(130)이 형성된다.
제2 중간층(137)을 형성하는 것은, Al 소스, Ga 및/또는 In 소스, N 소스, 및 n형 도펀트 소스를 성장 챔버 내에 도입하여 제1 서브 중간층을 성장시키고, 상기 Al 소스, n형 도펀트 소스의 도입을 중단하되, 상기 Ga 및/또는 In 소스와 N 소스를 지속적으로 성장 챔버 내에 도입하여 제2 서브 중간층을 성장시키는 것을 반복하여, 제1 서브 중간층과 제2 서브 중간층의 반복 적층구조를 형성하는 것을 포함할 수 있다. 이에 따라, 제1 서브 중간층은 일정 농도로 도핑될 수 있고, 제2 서브 중간층은 제1 서브 중간층보다 낮은 농도로 도핑되거나 언도핑될 수 있다.
제1 서브 중간층 및 제2 서브 중간층의 두께는 제한되지 않으나, 예를 들어, 제1 서브 중간층의 두께는 약 3 내지 5nm일 수 있고, 제2 서브 중간층의 두께는 약 2 내지 4nm로, 제1 서브 중간층의 두께가 제2 서브 중간층의 두께보다 두꺼울 수 있다. 한편, 제1 서브 중간층과 제2 서브 중간층의 반복주기 횟수는 제한되지 않으나, 반복주기 횟수가 일정 수준 이상으로 증가되는 경우, 활성층(140)과의 격자상수 차이가 증가하여 활성층(140)의 효율을 저하시킬 수 있다. 따라서 이를 고려하면, 제1 서브 중간층과 제2 서브 중간층의 반복주기 횟수는, 예를 들어, 1 내지 6 주기일 수 있다.
또한, 제1 서브 중간층의 밴드갭 에너지는 제2 서브 중간층의 밴드갭 에너지보다 클 수 있고, 제1 서브 중간층들의 도핑 농도는 모두 동일할 수도 있고, 서로 다를 수도 있으며, 적층 순서에 따라 규칙적으로 변화할 수도 있다. 또한, 제2 중간층(137)의 제1 서브 중간층의 도핑 농도는 n형 변조도핑층(135)의 도핑 농도보다 높을 수 있다. 이에 따라, n형 변조도핑층(135)으로부터 활성층(140)으로의 전자 주입이 방해되는 것을 효과적으로 방지할 수 있다.
도 9a를 참조하여 일 실시예에 따른 제2 중간층(137)의 구조 및 성장 방법에 대해 구체적으로 설명한다.
도 9a의 (a)에 도시된 바와 같이, 제2 중간층(137)은 제1 서브 중간층(137a)과 제2 서브 중간층(137b)이 반복적으로 적층된 초격자 구조를 포함할 수 있다. 도 9a의 (b)를 참조하면, 먼저 Al 소스, Ga 소스, N 소스, 및 n형 도펀트 소스를 성장 챔버 내에 T1 시간 동안 도입하여 제1 서브 중간층(137a)을 성장시키고, 이후, T2 시간 동안 Al 소스 및 n형 도펀트 소스의 공급은 중단하고 Ga 소스 및 N 소스만을 성장 챔버 내에 도입시켜 제2 서브 중간층(137b)을 성장시키는 주기(P)를 반복함으로써, 제2 중간층(137)이 성장될 수 있다.
또한, 상기 제2 중간층(137)을 성장시키는 동안, 성장 챔버 내로 In 소스가 추가로 더 도입될 수 있으며, In 소스는 Ga 소스와 마찬가지로 제2 중간층(137)을 성장시키는 동안 지속적으로 성장 챔버 내로 도입될 수 있다. 이와 달리, In 소스는 제2 서브 중간층(137b)의 성장 구간에서만 성장 챔버 내로 도입될 수도 있다.
한편, 제2 서브 중간층(137b)이 InGaN을 포함하도록 성장시키는 경우, Ga 소스는 TEGa를 이용할 수 있다. TEGa를 이용하는 경우 더 낮은 성장온도에서 제2 서브 중간층(137b)을 형성할 수 있고, 따라서, InGaN의 In 함량을 증가시킬 수 있다. 제2 서브 중간층(137b)에 In 함량이 증가하면, 전자의 이동성(mobility)이 향상될 수 있고, 따라서 본 실시예의 n형 질화물 반도체층(130)을 포함하는 발광 다이오드의 발광 효율이 향상될 수 있다.
이와 같이 형성된 제2 중간층(137)에 있어서, 제1 서브 중간층(137a)의 도핑 농도는 n형 변조도핑층(135)의 도핑 농도보다 높을 수 있고, 예를 들어, 1×1018 atoms/cm3 이상일 수 있고, 나아가, 5×1019 atoms/cm3 이상일 수 있으며, 또한, 2.9×1020 atoms/cm3 이상일 수도 있다. 또한, 제1 서브 중간층(137a)의 Al의 조성비는 0.02 이상 0.2 이하 일 수 있다.
이와 같이, 초격자층이 제2 중간층(137)으로서 형성됨으로써, 전위 등과 같은 결함이 활성층(140)으로 전파되는 것을 방지할 수 있다. 나아가, 제2 중간층(137)이 상대적으로 고농도로 도핑된 제1 서브 중간층(137a)을 포함함으로써, 활성층(140)으로의 전자 주입 효율을 증가시킬 수 있고, 이러한 n형 질화물 반도체층(130)을 포함하는 발광 다이오드의 순방향 전압이 증가하는 것을 방지하거나 오히려 낮출 수 있다. 이와 관련하여 구체적으로 설명하면, 밴드갭 에너지가 큰 제1 서브 중간층(137a)과 상대적으로 밴드갭 에너지가 작은 제2 서브 중간층(137b)이 초격자 구조로 형성됨으로써, 양자 우물 구조가 형성될 수 있다. 이때, 제1 서브 중간층(137a)은 고농도로 도핑됨으로써 제2 중간층(137)에 다수의 전자를 제공할 수 있고, 전도대에 위치하는 전자들 중 많은 양이 양자 우물에 고립되지 않고 활성층(140)으로 이동할 수 있다. 이에 따라, 종래의 중간층에 의해 전자 주입 효율이 떨어지는 것을 방지하면서도, 결함 방지와 같은 다른 역할은 동일하게 수행할 수 있는 제2 중간층(137)이 제공될 수 있다.
또한, 제1 서브 중간층(137a)과 제2 서브 중간층(137b)의 반복 적층 구조에 의해, 각각의 계면에 2DEG(2-Dimensional Electron Gas)가 형성될 수도 있고, 이 경우, 수직 방향 및 수평 방향 양 방향에 대한 전자의 이동이 용이해질 수 있다. 따라서, 수직 방향 및 수평 방향 양 방향에 대한 저항이 낮아져, 본 실시예의 질화물 반도체층 구조를 포함하는 발광 소자의 순방향 전압을 낮출 수 있고, 또한 발광 다이오드 내에서의 전류 분산 효율도 향상시킬 수 있다.
한편, n형 변조도핑층(135)의 최상부는 저농도 도핑 영역으로 형성될 수 있고, 제2 중간층(137)은 상기 저농도 도핑 영역 상에 성장될 수 있다. 이에 따라, n형 변조도핑층(135)의 저농도 도핑 영역과 제2 중간층(137)은 서로 접하도록 형성될 수 있다. 변조도핑층(135)의 최상부 영역에 저농도 도핑 영역으로 형성됨으로써, 인접하여 형성되는 제2 중간층(137)의 2DEG 채널로 작용할 수 있다. 이에 따라, 수평 방향으로의 전류 분산이 더욱 용이해질 수 있다.
도 9b는 또 다른 일 실시예에 따른 제2 중간층(137')의 구조 및 성장 방법을 설명하기 위한 단면도 및 플로우 차트이다.
도 9b의 (a)에 도시된 바와 같이, 제2 중간층(137')은 제1 서브 중간층(137c, 137d, 137f)과 제2 서브 중간층(137b)이 반복적으로 적층된 초격자 구조를 포함할 수 있다. 본 실시예에 따른 제2 중간층(137')은 도 9a의 경우와 달리, 제1 서브 중간층(137c, 137d, 137f)의 도핑 농도가 위치에 따라 순차적으로 변화할 수 있다.
도 9b의 (b)를 참조하면, 먼저 제1 주기(P1)에서, Al 소스, Ga 소스, N 소스, 및 n형 도펀트 소스를 성장 챔버 내에 소정 시간 동안 도입하여 제1 서브 중간층(137c)을 성장시키고, 이후, 소정 시간 동안 Al 소스 및 n형 도펀트 소스의 공급은 중단하고 Ga 소스 및 N 소스만을 성장 챔버 내에 도입시켜 제2 서브 중간층(137b)을 성장시킨다. 이때, n형 도펀트 소스는 제1 유량(f1)으로 성장 챔버 내로 도입된다. 이어서, 제2 주기(P2)에서 제1 주기(P1)와 유사한 방법으로 제1 서브 중간층(137d)과 제2 서브 중간층(137b)을 성장시키되, n형 도펀트 소스의 유량을 제2 유량(f2)으로 증가시킨다. 제3 주기(P3)에서 역시 제2 주기(P2)와 유사한 방법으로 제1 서브 중간층(137f)과 제2 서브 중간층(137b)을 성장시키되, n형 도펀트 소스의 유량을 제3 유량(f3)으로 증가시킨다. 이에 따라, 제1 서브 중간층(137c, 137d, 137f)들의 도핑 농도는 성장 방향에 따라 증가할 수 있다. 따라서, 후술하는 활성층(140)에 가깝게 위치하는 제1 서브 중간층(137f)의 도핑 농도가 상대적으로 활성층(140)에 멀리 위치하는 제1 서브 중간층(137c)의 도핑 농도보다 높게 형성될 수 있다. 이에 따라, 활성층(140)에 주입되는 전자의 주입 효율이 더욱 향상될 수 있다.
다시 도 7을 참조하면, n형 질화물 반도체층(130) 상에 활성층(140) 및 p형 질화물 반도체층(150)을 형성함으로써, 도 7에 도시된 바와 같은 반도체 적층 구조가 제공될 수 있다.
활성층(140)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 n형 질화물 반도체층(130) 상에 성장될 수 있다. 또한, 활성층(140)은 복수의 장벽층과 우물층을 포함하는 다중양자우물 구조(MQW)를 가질 수 있다. 이때, 상기 다중 양자우물구조를 이루는 반도체층들이 원하는 피크 파장의 광을 방출하도록, 상기 반도체층들을 이루는 원소 및 그 조성이 조절될 수 있다.
p형 질화물 반도체층(150)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 활성층(140) 상에 성장될 수 있다. p형 질화물 반도체층(150)은 p형 도펀트를 포함할 수 있으며, 예를 들어, Mg을 도펀트로서 포함할 수 있다.
활성층(140) 및 p형 질화물 반도체층(150)에는 공지된 기술적 사항들이 모두 적용될 수 있으며, 이와 관련된 대한 상세한 설명은 이하 생략한다.
상기 반도체 적층 구조에 추가적인 공정을 수행함으로써, 예를 들어, 도 14 또는 도 15에 도시된 바와 같은 발광 다이오드가 제공될 수 있다. 이와 관련하여서는 후술하여 상세하게 설명한다.
도 10은 본 발명의 또 다른 실시예에 따른 n형 질화물 반도체층 성장 방법, 발광 다이오드 및 그 제조 방법을 설명하기 위한 단면도이다.
도 10의 실시예는 도 1 내지 도 7을 참조하여 설명한 실시예와 비교하여, 언도프(undoped) 질화물 반도체층(123)을 더 형성하는 점에서 차이가 있다. 이하, 차이점을 중심으로 설명하며, 중복되는 구성에 대해서는 상세한 설명을 생략한다.
언도프 질화물 반도체층(123)은 Ⅲ족 원소 소스 및 N 소스를 성장 챔버 내에 도입하되, n형 또는 p형 도펀트 소스는 도입하지 않고 버퍼층(121) 상에 (Al, Ga, In)N을 포함하는 질화물 반도체를 성장시킴으로써 형성될 수 있다.
이와 같이, 언도프 질화물 반도체층(123)은 n형 질화물 반도체층(130)의 성장 전에 형성될 수 있다. 언도프 질화물 반도체층(123)은 n형 또는 p형 도펀트와 같은 불순물을 포함하지 않으므로, 상대적으로 결정 품질이 우수하다. 따라서 이후 공정에서 언도프 질화물 반도체층(123) 상에 성장되는 다른 반도체층들의 결정 품질을 향상시킬 수 있다.
이어서, 언도프 질화물 반도체층(123) 상에 n형 질화물 반도체층(130), 활성층(140) 및 p형 질화물 반도체층(150)을 형성함으로써, 도 10의 반도체 적층 구조가 제공될 수 있다. 상기 반도체 적층 구조에 추가적인 공정을 수행함으로써, 다양한 구조의 발광 다이오드가 제공될 수 있다.
도 11 내지 도 13은 본 발명의 또 다른 실시예에 따른 n형 질화물 반도체층 성장 방법, 발광 다이오드 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 11 내지 도 13의 실시예는 도 10을 참조하여 설명한 실시예와 비교하여, 제1 초격자층(161) 및 제2 초격자층(163)을 더 형성하는 점에서 차이가 있다. 이하, 차이점을 중심으로 설명하며, 중복되는 구성에 대해서는 상세한 설명을 생략한다. 한편, 본 실시예에 있어서, 언도프 질화물 반도체층(123)은 생략될 수도 있다.
먼저, 도 11을 참조하면, 기판(110) 상에 버퍼층(121), 언도프 질화물 반도체층(123) 및 n형 질화물 반도체층(130)을 형성하고, n형 질화물 반도체층(130) 상에 제1 초격자층(161)을 형성한다.
제1 초격자층(161)은 성장 챔버 내에 Al, Ga, In 등과 같은 Ⅲ족 원자 소스, 및 N과 같은 Ⅴ족 원자 소스를 도입시켜 성장시키되, 조성이 서로 다른 층을 반복 적층함으로써 형성될 수 있다. 예를 들어, 제1 초격자층(161)은 InGaN층과 GaN층이 반복 적층된 구조를 포함할 수 있다.
제1 초격자층(161)은 격자 부정합으로 인한 스트레스 및 스트레인이 활성층(140)에 전달되는 것을 방지하고, 전위와 같은 결함이 전파되는 것을 방지하여 활성층(140)의 결정 품질을 향상시킬 수 있다.
이어서, 도 12를 참조하면, 제1 초격자층(163) 상에 제2 초격자층(163)을 형성한다. 제2 초격자층(163)은 성장 챔버 내에 Al, Ga, In 등과 같은 Ⅲ족 원자 소스, 및 N과 같은 Ⅴ족 원자 소스를 도입시켜 성장시키되, 조성이 서로 다른 층을 반복 적층함으로써 형성될 수 있다. 특히, 제2 초격자층(163)은 AlxGa(1-x)N층과 AlyGa(1-y)N층이 반복 적층된 구조를 포함할 수 있고(0 < x < 1, 0 < y < 1), 이때, x는 y보다 크며, AlxGa(1-x)N층은 언도핑 상태이고, AlyGa(1-y)N층은 n형으로 도핑될 수 있다. 나아가, AlxGa(1-x)N층의 밴드갭 에너지는 활성층(140)의 장벽층의 밴드갭 에너지보다 크고, AlyGa(1-y)N층의 밴드갭 에너지는 활성층(140)의 우물층의 밴드갭 에너지보다 크도록 그 조성비가 결정될 수 있다.
나아가, AlxGa(1-x)N층의 밴드갭 에너지는 활성층(140)의 장벽층의 밴드갭 에너지보다 크고, AlyGa(1-y)N층의 밴드갭 에너지는 활성층(140)의 우물층의 밴드갭 에너지보다 크도록 그 조성비가 결정될 수 있다. 이에 따라, 제2 초격자층(163) 내에서 전자의 운동량이 감퇴되어, 본 실시예의 반도체 적층 구조가 적용된 발광 다이오드의 발광 효율이 더욱 향상될 수 있다.
다음, 도 13을 참조하면, 제2 초격자층(163) 상에 활성층(140) 및 p형 질화물 반도체층(150)을 형성함으로써, 도 13의 반도체 적층 구조가 제공될 수 있다. 상기 반도체 적층 구조에 추가적인 공정을 수행함으로써, 다양한 구조의 발광 다이오드가 제공될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 14를 참조하면, 상기 발광 다이오드는, 도 7의 반도체 적층 구조로부터 제조될 수 있다.
구체적으로, 상기 발광 다이오드를 제조하는 방법은, 도 7의 반도체 적층 구조에서 p형 질화물 반도체층(150), 활성층(140) 및 n형 질화물 반도체층(130)을 부분적으로 제거하여, 메사(M)를 형성하는 것을 포함할 수 있다. 나아가, 상기 발광 다이오드 제조 방법은, 제1 전극(171)과 제2 전극(173)을 형성하는 것을 더 포함할 수 있다. 이에 따라, 도 14에 도시된 바와 같은 수평형 발광 다이오드가 제공될 수 있고, 상기 수평형 발광 다이오드는 플립칩형 발광 다이오드에도 적용될 수 있다.
메사(M)는 사진 및 식각 공정을 통해 형성될 수 있으며, 메사(M)를 형성함으로써, 상기 발광 다이오드는 n형 질화물 반도체층(130)이 부분적으로 노출된 영역을 포함할 수 있다. 한편, n형 질화물 반도체층(130)이 부분적으로 노출된 영역에는 n형 변조도핑층(135)이 부분적으로 노출될 수 있다. 메사(M)는 n형 질화물 반도체층(130)의 일부, 활성층(140) 및 p형 질화물 반도체층(150)을 포함할 수 있다. 특히, 메사(M)는 n형 질화물 반도체층(130)의 제2 중간층(137) 및 n형 변조도핑층(135)의 일부를 포함할 수 있다. 따라서, 메사(M)의 바닥면에 대응하는 가상선(L1)의 상부에도 n형 변조도핑층(135)의 일부가 위치할 수 있다.
이때, 상기 가상선(L1)을 기준으로, 가상선(L1)보다 위쪽에 위치하는 n형 변조도핑층(135) 부분의 도핑 농도는 가상선(L1)보다 아래쪽에 위치하는 n형 변조도핑층(135) 부분의 도핑 농도와 서로 다를 수 있다. 또한, 가상선(L1)보다 위쪽에 위치하는 n형 변조도핑층(135)의 부분의 도핑 농도는 가상선(L1)보다 아래쪽에 위치하는 n형 변조도핑층(135)의 부분의 도핑 농도보다 더 높을 수 있다.
제1 전극(171)과 제2 전극(173)은 각각 n형 질화물 반도체층(130) 및 p형 질화물 반도체층(150) 상에 형성될 수 있고, 특히, 제1 전극(171)은 n형 변조도핑층(135) 상에 형성될 수 있다.
n형 변조도핑층(135)의 하부에는 제1 중간층(133)이 위치하여 전자가 n형 질화물 반도체층(130)으로부터 유실되는 것을 방지하고, 제1 전극(171)은 n형 변조도핑층(135)에 직접 접촉되어 전자가 n형 변조도핑층(135)에 직접 주입된다. 이로 인해, 전자가 n형 질화물 반도체층(130)의 결정결함으로 유실되는 것을 방지하고 전자의 수평 분산 효과를 향상시킬 수 있다.
또한, 제1 전극(171)이 접촉되는 영역 상부의 도핑 농도를 더 높게 형성함으로써 가상선(L1)의 하부로 전자가 전파되는 것을 방지하고, 전자가 활성층(140) 쪽으로 유입되는 효율을 향상시킬 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
구체적으로, 상기 발광 다이오드를 제조하는 방법은, 도 7의 반도체 적층 구조에서 기판(110)을 제거하고, 기판(110)이 제거되어 노출된 n형 질화물 반도체층(130) 상에 제1 전극(181)을 형성함과 아울러, p형 질화물 반도체층(150) 상에 제2 전극(183)을 형성하는 것을 포함할 수 있다. 이에 따라, 도 15에 도시된 바와 같은 수직형 발광 다이오드가 제공될 수 있다.
도 14 및 도 15의 발광 다이오드는 도 7의 반도체 적층 구조로부터 제조되는 것으로 설명되나, 본 발명은 이에 한정되지 않으며, 도 10 또는 도 13의 반도체 적층 구조로부터 제조될 수도 있다. 또한, 본 실시예들에서는 일반적인 수직형 또는 수평형 구조의 발광 다이오드만을 예시하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 다양한 구조의 발광소자에 대해서도 본 발명의 n형 질화물 반도체층 및 반도체 적층 구조가 적용될 수 있다.
본 발명의 실시예들에 따른 발광 다이오드들은, n형 변조도핑층(135)을 포함하여 주입된 전류가 수평 방향으로 고르게 분산될 수 있어서, 반도체층 내에서 전류가 효과적으로 분산될 수 있다. 또한, 제1 및 제2 중간층(131, 135) 사이에 위치하는 n형 변조도핑층(135)과 제2 중간층(135)을 포함하여, 발광 다이오드의 반도체층들의 결정성이 우수하며, 활성층(140)으로의 전류 주입 효율이 우수한 발광 다이오드가 제공될 수 있다. 따라서, 본 발명에 따르면, 발광 효율이 향상되고, 순방향 전압이 감소된 발광 다이오드가 제공될 수 있다.
이상, 상기 실시예들은 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하고, 본 발명은 특허청구범위에 의한 기술적 사상을 모두 포함한다.

Claims (21)

  1. 성장 챔버 내에 기판을 배치하고;
    상기 기판 상에 n형 질화물 반도체층을 형성하고;
    상기 n형 질화물 반도체층 상에 활성층을 형성하고;
    상기 활성층 상에 p형 질화물 반도체층을 형성하고; 및
    상기 n형 질화물 반도체층 상에 n형 전극을 형성하는 것을 포함하고,
    상기 n형 질화물 반도체층을 형성하는 것은,
    상기 기판 상에 하부 n형 질화물층을 형성하고;
    상기 하부 n형 질화물층 상에 제1 중간층을 형성하고;
    상기 제1 중간층 상에 n형 도펀트가 변조 도핑된(modulation-doped) 층을 포함하는 n형 변조도핑층을 형성하고; 및
    상기 n형 변조도핑층 상에 제2 중간층을 형성하는 것을 포함하고,
    상기 제2 중간층은 제1 서브 중간층 및 상기 제1 서브 중간층보다 작은 밴드갭 에너지를 갖는 제2 서브 중간층이 반복하여 적층된 초격자층을 포함하며,
    상기 제1 서브 중간층은 1×1018 atoms/cm3 이상의 도핑 농도로 n형 도핑되며,
    상기 n형 변조도핑층의 도핑 농도는 상기 제2 중간층의 제1 서브 중간층의 도핑 농도보다 낮고,
    상기 n형 전극은 식각 공정을 통해 적어도 일부가 드러난 상기 n형 변조도핑층에 콘택되는 발광 다이오드 제조 방법.
  2. 청구항 1에 있어서,
    상기 n형 변조도핑층을 형성하는 것은,
    상기 성장 챔버 내에 n형 도펀트 소스를 제1 유량으로 T1 시간 동안 공급하고, 상기 T1 시간 이후, 상기 성장 챔버 내에 n형 도펀트 소스를 제2 유량으로 T2 시간 동안 공급하는 것을 주기적으로 반복하는 것을 포함하고,
    상기 제1 유량은 상기 제2 유량보다 높은 발광 다이오드 제조 방법
  3. 청구항 2에 있어서,
    상기 n형 변조도핑층을 형성하는 것은,
    상기 T1 시간과 상기 T2 시간 사이에, 상기 n형 도펀트 소스의 유량을 상기 제1 유량으로부터 상기 제2 유량으로 T3 시간 동안 연속적으로 변화시키는 것을 더 포함하는 발광 다이오드 제조 방법.
  4. 청구항 2에 있어서,
    상기 n형 도펀트 소스를 공급하는 주기에 있어서, 후행하는 주기에서의 제1 유량은 선행하는 주기에서의 제1 유량보다 큰 발광 다이오드 제조 방법.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 제2 중간층을 형성하는 것은,
    Al 소스, Ga 및/또는 In 소스, N 소스 및 n형 도펀트 소스를 상기 성장 챔버 내에 도입하여 상기 제1 서브 중간층을 성장시키고; 상기 Al 소스 가스 및 n형 도펀트 소스 도입을 중단하되, 상기 Ga 및/또는 In 소스 및 N 소스를 지속적으로 상기 성장 챔버 내에 도입하여 상기 제2 서브 중간층을 성장시키는 것을 반복하여, 상기 제1 서브 중간층과 제2 서브 중간층의 반복 적층구조를 형성하는 것을 포함하는 발광 다이오드 제조 방법.
  7. 청구항 6에 있어서,
    상기 제2 중간층의 제1 서브 중간층들 중, 상대적으로 후행하여 성장되는 제1 서브 중간층의 n형 도펀트 농도는 상대적으로 선행하여 성장되는 제1 서브 중간층의 n형 도펀트 농도보다 높은 발광 다이오드 제조 방법.
  8. 청구항 2에 있어서,
    상기 n형 변조도핑층의 최상부 영역은 상기 n형 도펀트 소스를 제2 유량으로 공급하여 성장된 영역이며, 상기 제2 중간층은 상기 n형 도펀트 소스를 제2 유량으로 공급하여 성장된 영역 바로 위에 성장되는 발광 다이오드 제조 방법.
  9. 삭제
  10. 청구항 1에 있어서,
    상기 활성층을 형성하기 전에, 상기 n형 질화물 반도체층 상에 제1 초격자층을 형성하는 것을 더 포함하고,
    상기 제1 초격자층은 GaN층과 InGaN층이 반복하여 적층된 구조를 포함하는 발광 다이오드 제조 방법.
  11. 청구항 10에 있어서,
    상기 제1 초격자층 상에 위치하는 제2 초격자층을 형성하는 것을 더 포함하고,
    상기 제2 초격자층은 AlxGa(1-x)N층(0 < x < 1)과 AlyGa(1-y)N층(0 < y < 1)이 반복 적층된 구조를 포함하며, 상기 x는 y보다 큰 발광 다이오드 제조 방법.
  12. 청구항 1에 있어서,
    상기 p형 질화물 반도체층, 활성층 및 상기 n형 질화물 반도체층을 부분적으로 제거하여, 상기 n형 질화물 반도체층의 일부, 상기 p형 질화물 반도체층 및 활성층을 포함하는 메사를 형성하는 것을 더 포함하고,
    상기 제2 중간층은 상기 메사 내에 위치하며, 상기 메사는 상기 n형 변조도핑층의 일부를 포함하는 발광 다이오드 제조 방법.
  13. n형 질화물 반도체층;
    상기 n형 질화물 반도체층 상에 위치하는 활성층;
    상기 활성층 상에 위치하는 p형 질화물 반도체층; 및
    상기 n형 질화물 반도체층 상에 위치하는 n형 전극을 포함하고,
    상기 n형 질화물 반도체층은,
    하부 n형 질화물층;
    상기 하부 n형 질화물층 상에 위치하는 제1 중간층;
    상기 제1 중간층 상에 위치하며, n형 도펀트가 변조 도핑된 n형 변조도핑층; 및
    상기 n형 변조도핑층 상에 위치하는 제2 중간층을 포함하고,
    상기 제2 중간층은 n형 도핑된 제1 서브 중간층, 및 상기 제1 서브 중간층보다 작은 밴드갭 에너지를 갖고 상기 제1 서브 중간층보다 낮은 도핑 농도를 갖는 제2 서브 중간층이 반복하여 적층된 초격자층을 포함하며,
    상기 제1 서브 중간층은 1×1018 atoms/cm3 이상의 도핑 농도로 n형 도핑되며,
    상기 n형 변조도핑층의 도핑 농도는 상기 제2 중간층의 제1 서브 중간층의 도핑 농도보다 낮고,
    상기 n형 전극은 식각 공정을 통해 적어도 일부가 드러난 상기 n형 변조도핑층에 콘택되는 발광 다이오드.
  14. 삭제
  15. 청구항 13에 있어서,
    상기 n형 변조도핑층의 n형 도펀트 농도는 1×1018 atoms/cm3 이상인 발광 다이오드.
  16. 청구항 13에 있어서,
    상기 n형 변조도핑층은 상대적으로 도핑 농도가 높은 영역과 상대적으로 도핑 농도가 낮은 영역이 반복되는 구조를 포함하고,
    상기 제1 중간층에서 상기 제2 중간층을 향하는 방향에 따라, 상기 도핑 농도가 높은 영역들의 도핑 농도가 증가하는 발광 다이오드.
  17. 청구항 13에 있어서,
    상기 제2 중간층에 있어서, 상대적으로 상기 활성층에 더 인접하는 위치에 배치된 제1 서브 중간층의 도핑 농도는 상대적으로 상기 활성층으로부터 더 먼 위치에 배치된 제1 서브 중간층의 도핑 농도보다 높은 발광 다이오드.
  18. 청구항 13에 있어서,
    상기 n형 질화물 반도체층과 활성층 사이에 위치하는 제1 초격자층; 및
    상기 제1 초격자층과 활성층 사이에 개재된 제2 초격자층을 더 포함하고,
    상기 제1 초격자층은 GaN층과 InGaN층이 반복하여 적층된 구조를 포함하고,
    상기 제2 초격자층은 AlxGa(1-x)N층(0 < x < 1)과 AlyGa(1-y)N층(0 < y < 1)이 반복 적층된 구조를 포함하며, 상기 x는 y보다 큰 발광 다이오드.
  19. 청구항 13에 있어서,
    상기 n형 변조도핑층은 상대적으로 도핑 농도가 높은 영역과 상대적으로 도핑 농도가 낮은 영역이 반복되는 구조를 포함하고,
    상기 제2 중간층은 상기 상대적으로 도핑 농도가 낮은 영역과 접하는 발광 다이오드.
  20. 청구항 13에 있어서,
    상기 n형 질화물 반도체층이 부분적으로 노출된 영역; 및
    상기 p형 질화물 반도체층, 활성층 및 상기 n형 질화물 반도체층의 일부를 포함하고, 상기 n형 질화물 반도체층이 부분적으로 노출된 영역에 인접하여 위치하는 메사를 더 포함하고,
    상기 제2 중간층은 상기 메사 내에 포함되는 발광 다이오드.
  21. 청구항 20에 있어서,
    상기 제2 중간층과 상기 n형 변조도핑층의 계면은 상기 메사 내에 포함되어 상기 n형 변조도핑층의 일부는 상기 메사에 포함되며,
    상기 메사에 포함된 n형 변조도핑층의 n형 불순물 농도는 상기 메사 아래에 위치하는 n형 변조도핑층의 n형 불순물 농도와 다른 발광 다이오드.
KR1020140107556A 2014-04-25 2014-08-19 n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법 KR101669638B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140107556A KR101669638B1 (ko) 2014-08-19 2014-08-19 n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법
US14/599,300 US10109767B2 (en) 2014-04-25 2015-01-16 Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
CN201910357453.2A CN110233190B (zh) 2014-04-25 2015-04-13 发光设备
CN201510172657.0A CN105023981B (zh) 2014-04-25 2015-04-13 发光设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140107556A KR101669638B1 (ko) 2014-08-19 2014-08-19 n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160022032A KR20160022032A (ko) 2016-02-29
KR101669638B1 true KR101669638B1 (ko) 2016-10-26

Family

ID=55448293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140107556A KR101669638B1 (ko) 2014-04-25 2014-08-19 n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101669638B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124439A (ko) 2016-05-02 2017-11-10 서울바이오시스 주식회사 고효율 장파장 발광 소자
WO2017204522A1 (ko) * 2016-05-26 2017-11-30 서울바이오시스주식회사 고효율 장파장 발광 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244013A (ja) * 1998-10-06 2000-09-08 Nichia Chem Ind Ltd 窒化物半導体素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101272705B1 (ko) 2006-11-09 2013-06-10 서울옵토디바이스주식회사 균일한 전류밀도 특성을 갖는 발광 다이오드
KR20130013968A (ko) 2011-07-29 2013-02-06 엘지이노텍 주식회사 발광소자
KR20140090801A (ko) * 2013-01-10 2014-07-18 엘지이노텍 주식회사 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244013A (ja) * 1998-10-06 2000-09-08 Nichia Chem Ind Ltd 窒化物半導体素子

Also Published As

Publication number Publication date
KR20160022032A (ko) 2016-02-29

Similar Documents

Publication Publication Date Title
KR102544358B1 (ko) 고효율 장파장 발광 소자
KR102320022B1 (ko) 반도체 발광 소자
US9287367B2 (en) Semiconductor device and method of manufacturing the same
US10109767B2 (en) Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
WO2004114421A1 (en) A light emitting device using nitride semiconductor and fabrication method of the same
US20160104816A1 (en) Light emitting device and method for preparing the same
KR101669638B1 (ko) n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법
KR20140094807A (ko) 발광소자
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
KR20130063378A (ko) 질화물 반도체 소자 및 그 제조 방법
KR101635609B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR20160082009A (ko) 발광 소자
KR20220013435A (ko) 고효율 장파장 발광 소자
KR20160141492A (ko) 발광 다이오드 및 그 제조 방법
KR100906972B1 (ko) 질화물계 발광소자
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
KR101910563B1 (ko) 전자 블록층을 갖는 질화물 반도체 소자 및 전자 블록층 성장 방법
KR20130108935A (ko) 질화갈륨계 발광 다이오드
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
KR101144370B1 (ko) 질화물 반도체 발광소자
KR20160117020A (ko) 고효율의 발광 다이오드
KR101436385B1 (ko) 3족 질화물 반도체 발광소자
KR20170037596A (ko) 발광 다이오드 및 그 제조 방법
KR20150123538A (ko) 질화물 반도체 성장 방법 및 이를 이용하여 제조된 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 4